JP5186776B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5186776B2
JP5186776B2 JP2007042669A JP2007042669A JP5186776B2 JP 5186776 B2 JP5186776 B2 JP 5186776B2 JP 2007042669 A JP2007042669 A JP 2007042669A JP 2007042669 A JP2007042669 A JP 2007042669A JP 5186776 B2 JP5186776 B2 JP 5186776B2
Authority
JP
Japan
Prior art keywords
insulating film
compound semiconductor
film
semiconductor region
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007042669A
Other languages
English (en)
Other versions
JP2008205392A (ja
Inventor
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007042669A priority Critical patent/JP5186776B2/ja
Priority to US12/071,093 priority patent/US8587092B2/en
Publication of JP2008205392A publication Critical patent/JP2008205392A/ja
Application granted granted Critical
Publication of JP5186776B2 publication Critical patent/JP5186776B2/ja
Priority to US14/055,321 priority patent/US8980768B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、半導体、特に高出力用途の化合物半導体領域の表面に配置する絶縁膜、特にシリコン窒化（ＳｉＮ）膜の構造及びその形成方法を対象とする。
半導体装置、特に高出力用途に使用される化合物半導体装置では、イオン注入等の手法で活性領域を確定された化合物半導体領域の表面に一対のオーミック電極及びゲート電極が形成されている。そして、化合物半導体領域の表面及びオーミック電極を覆うように、シリコン窒化膜等からなる保護絶縁膜が形成されている。
化合物半導体装置の性能は、化合物半導体領域の表面と保護絶縁膜との界面の状態及び保護絶縁膜自体の性質に大きく左右される。これは、化合物半導体の表面状態が化学的・物理的に脆弱であることに起因する。特に、高出力用途の半導体装置では、表面状態の安定化は重要となる。これまで、各研究機関等において良質な表面保護用絶縁膜やデバイス表面との整合性について多くの検討がなされ、現在も続けられている。
特開２００１−７７１２７号公報
化合物半導体領域の表面を保護する保護絶縁膜、特にＳｉＮ膜に要求される性能は、化合物半導体領域の表面に対する安定化作用及び保護絶縁膜自体の良好な絶縁特性である。化合物半導体領域の表面に対する安定化作用とは、当該表面に絶縁膜層を形成することにより、当該表面の化学的変化現象の抑制及びこれに伴う表面電位の変化を抑制する作用を指す。また、保護絶縁膜自体の良好な絶縁性とは、より高電界印加時においても膜中を流れるリーク電流が少ない状態を指す。特にＳｉＮ膜においては、珪素（Ｓｉ）及び窒素（Ｎ）原子の化学結合状態により、膜中リーク電流が大きく変化する。
例えば、化合物半導体領域の表面に対する安定化作用に優れた絶縁膜とは、膜内部に水素（Ｈ）終端されたボンド等を多く含む絶縁膜のことを指す。このような絶縁膜は、化合物半導体領域の表面に対する化学的作用が大きく、場合によっては当該表面に存在する不安定な原子結合状態を正常に戻す作用が期待される。化合物半導体領域の表面の化学的不安的性は、デバイス動作時の電流変動や信頼性の低下につながる。また、膜自体の良好な絶縁特性を有する絶縁膜とは、膜内部の結合手に空きが無い状態の絶縁膜のことを指す。このような絶縁膜は、膜内部を流れる電流が微小であり、膜を通したリーク電流抑制及び膜中通電による膜質の変化を緩和できる。即ち、化合物半導体装置の信頼性を向上させる。
以上説明したように、化合物半導体領域の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性とは、保護絶縁膜の化学結合の観点から本質的に両立が難しい。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体領域の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜に求められる相反する要求を共に満たし、高性能で信頼性に優れた半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、化合物半導体領域と、前記化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜とを含み、前記保護絶縁膜は、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有しており、前記第１の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含む。
本発明の半導体装置は、化合物半導体領域と、前記化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜とを含み、前記保護絶縁膜は、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有しており、前記第１の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含む。
本発明の半導体装置の製造方法は、化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜を形成するに際して、前記保護絶縁膜を、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有するように形成し、前記第１の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含む。
本発明の半導体装置の製造方法は、化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜を形成するに際して、前記保護絶縁膜を、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有するように形成し、前記第１の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含む。
本発明によれば、化合物半導体領域の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜に求められる相反する要求を共に満たし、高性能で信頼性に優れた半導体装置を実現することができる。
−本発明の基本骨子−
化合物半導体装置では、多くの場合、化合物半導体領域の表面が結晶構成元素の酸化物で覆われている。この酸化物は、電子に対してトラップとして働いたり、一定の導電性を有するリークパスとして作用することがある。
また、別の観点から、化合物半導体領域の表面が酸化することなく結合手が切れた状態もしくは、水素（Ｈ）で終端された状態が想定される。この場合も、酸化物が形成された場合と同様に、電子に対するトラップまたはリークパスとして作用する可能性がある。
上記の問題を解決するために、化合物半導体領域の表面を覆うように成膜する保護絶縁膜として、Ｓｉ−Ｈ結合及びＮ−Ｈ結合を多く含むＳｉＮ膜を選択する方法がある。これら結合手が完全に結ばれていない系では、空いた結合手がエネルギー的に安定状態に遷移しようとし、結果として絶縁膜の化学的活性度が上昇する。このような保護絶縁膜、特にＳｉＮ膜が化合物半導体領域に成膜された場合、ＳｉＮ膜のＳｉ−Ｈ結合またはＮ−Ｈ結合が化合物半導体領域の表面に存在する酸化膜及び水素終端基と反応を惹起し、よりエネルギー的に安定な状態へ遷移する。これにより、表面電位が固定化され、且つ時間的な材質物性変動が緩和され、デバイス特性及び信頼性を向上させることができる。
ところが、前述した保護絶縁膜（ＳｉＮ膜）は、膜中原子の結合手が安定な状態で結ばれていないために、絶縁性能は低下する。具体的には、この保護絶縁膜を用いてＭＩＭキャパシタを形成した場合、保護絶縁膜を介して電流が流れる。このような致命的問題を解決するには、化学的量性比の正しい膜を使用する必要がある。但し、このような絶縁膜は化学的に極めて安定であり、前述したような化合物半導体領域の表面の改質作用は殆ど期待できない。
本発明では、以下に示す保護絶縁膜を用いることにより、前述した問題点を解消する。本発明における保護絶縁膜は、性質の異なる絶縁膜を積層化することにより高性能半導体デバイスの作製を可能にする。
本発明の基本構成としては、図１及び図２に示すように、保護絶縁膜１０を性質の異なる第１の絶縁膜１１と第２の絶縁膜１２との２層構造を有するように形成する。
ここで、図１がショットキーゲート型のＦＥＴ、図２がＭＩＳゲート型のＦＥＴである。図１では、（ａ）がショットキーゲート型のＦＥＴ、（ｂ）がマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ、（ｃ）がマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴの他の態様である。図２では、（ａ）がＭＩＳゲート型のＦＥＴ、（ｂ）がＭＩＳゲート型のマッシュルーム型のゲート電極を有するＦＥＴ、（ｃ）がマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴの他の態様である。
図１（ａ），（ｂ）及び図２（ａ），（ｂ）の化合物半導体装置は、半絶縁性のＳｉＣ基板１ａ上に、化合物半導体領域２（バッファ層２ａ、ＧａＮ電子走行層２ｂ、ＡｌＧａＮ電子供給層２ｃ、及びＧａＮ表面層２ｄが順次積層されてなる）が形成され、素子分離構造３により化合物半導体領域２で活性領域が画定されている。
一方、図１（ｃ）及び図２（ｃ）の化合物半導体装置は、半絶縁性のＩｎＰ基板１Ａ上に、化合物半導体領域２（バッファ層２Ａ、ＩｎＧａＡｓ電子走行層２Ｂ、ＩｎＡｌＡｓ電子供給層２Ｃ、ＩｎＰエッチングストッパ層２Ｄ、及びＩｎＧａＡｓ低抵抗層２Ｅが順次積層されてなる）が形成され、メサエッチング領域３０により化合物半導体領域２で活性領域が画定されている。
活性領域上（（ａ），（ｂ）では電子供給層２ｃ上、（ｃ）では低抵抗層２Ｅ上）には、ソース／ドレインとして機能する一対のオーミック電極４，５がパターン形成されている。
そして、図１では、オーミック電極４，５間における活性領域上に直接的にゲート電極６が形成されている。ここで（ａ）では、オーミック電極４，５上を含む化合物半導体領域２を覆い、ゲート電極６の側面下方に若干食い込むように、本発明の保護絶縁膜１０が形成されている。また、（ｂ），（ｃ）では、オーミック電極４，５上を含む化合物半導体領域２を覆い、マッシュルーム型のゲート電極６の柄部分の側面まで保護絶縁膜１０が形成されている。
一方、図２では、オーミック電極４，５上を含む化合物半導体領域２を覆うように保護絶縁膜１０が形成されており、オーミック電極４，５間における活性領域上に保護絶縁膜１０を介してゲート電極６が形成されている。ここで、ゲート電極６下における保護絶縁膜１０はゲート絶縁膜として機能する。
なお、図１（ａ），（ｂ）及び図２（ａ），（ｂ）では、保護絶縁膜１０は単層に形成されているのに対して、図１（ｃ）及び図２（ｃ）では、その構造上、保護絶縁膜１０はゲート電極６下及びその近傍（この部分では単層）を除き２層に形成されている。ここでは記載の便宜上、第１及び第２の絶縁膜１１，１２からなる保護絶縁膜１０の１層分を「単層」と表現している。
また、図１（ａ）及び図２（ａ）では、保護絶縁膜１０を第１及び第２の絶縁膜１１，１２からなるものとして図示しているが、図示の便宜上、図１（ｂ），（ｃ）及び図２（ｂ）），（ｃ）では、第１及び第２の絶縁膜１１，１２の図示を省略して保護絶縁膜１０を単層の如く表示している。
保護絶縁膜１０は、第１の絶縁膜１１及び第１の絶縁膜１２が順次積層された２層構造を有しており、以下の諸発明態様で説明するように形成されている。
（発明態様１）
先ず、化合物半導体領域の表面に最初に堆積する第１の絶縁膜１１について説明する。
半導体領域、特に化合物半導体領域の表面は、結晶構成元素の酸化物や水素終端及び水酸基終端されたボンドが多く存在する。一方、絶縁膜、特にシリコン窒化膜（ＳｉＮ膜）は、一般的に多量の水素原子を含有している。この水素原子はＳｉまたはＮと結合しており、Ｓｉ3Ｎ4と比較して化学的安定性を低下させている。換言すれば、このＳｉＮ膜は、被堆積結晶に対して化学的アクションを惹起し易い状態にあると言える。このような性質を有するＳｉＮ膜が化合物半導体領域の表面に被着した場合、例えば、化合物半導体領域の表面の酸素とＳｉＮ内部の水素とが反応する可能性もある。反応の結果として、化合物半導体領域の表面からの不純物の除去、ＳｉＮ膜からの水素の離脱、及び半導体構成元素とＳｉＮ構成元素との直接的結合が実現する。このように反応が進行した化合物半導体領域の表面では、一定の時定数を持つトラップを有する化合物半導体領域の表面と比較して、デバイス動作中における不必要な表面電位変化が少ない。このＳｉＮ膜の物理的特徴は、Ｓｉ−ＨまたはＮ−Ｈの濃度が高く、屈折率としてはストイキオメトリからずれた絶縁膜が好ましい。
次に、第１の絶縁膜１１上に堆積される第２の絶縁膜１２について説明する。
先述したＳｉＮ膜では、必然的にＳｉ3Ｎ4の結合が完成されていないために、絶縁膜でありながら膜中を微弱電流が流れる。このような絶縁膜としての不都合を解消するため、第１の絶縁膜１１上に、絶縁性に優れた第２の絶縁膜１２を堆積する。絶縁性に優れた膜とは、Ｓｉ−ＨまたはＮ−Ｈ結合が少なく、屈折率としてはほぼストイキオメトリに位置する絶縁膜である。このような絶縁膜は、結合状態が脆弱な結合が少なく、電気伝導に寄与するイオンの量が少ない特徴を持つ。
上記のように、第１の絶縁膜１１と第２の絶縁膜１２との２層構造に保護絶縁膜１０を形成することにより、化合物半導体領域の表面における化学的安定性の向上と、保護絶縁膜の絶縁性の向上との相反する要請を共に満たすことが可能となる。
なお、化合物半導体装置において、化合物半導体領域上にストイキオメトリの性質を持つ膜を形成する技術としては、例えば特許文献１に、化合物半導体領域上にストイキオメトリの性質を持つ窒化金属を介して電極を形成する技術が開示されている。しかしながら、当該技術が本発明と全くの別発明であることは言うまでもない。
（発明態様２）
先ず、化合物半導体領域の表面に最初に堆積する第１の絶縁膜１１について説明する。
前述したように、化合物半導体領域の表面に接するＳｉＮ膜は、結晶構成元素の酸化物や水素終端及び水酸基終端されたボンドを還元または正常な結合状態に戻す必要がある。発明態様１では、第１の絶縁膜１１として水素を多く含み化学的に不安定なＳｉＮ膜を用いた。しかしながら、同様の効果は、第１の絶縁膜１１を例えばプラズマＣＶＤ法で成膜する場合、プラズマ中の水素濃度を上昇させることにより実現できる。プラズマＣＶＤ法でＳｉＮ膜を堆積する場合、窒素材料ガスとしてＮＨ3ガスを用いることができる。
なお、プラズマＣＶＤ法の窒素材料ガスとしては、Ｎ2ガスが最も適していることは言うまでもない。このことを考慮し、発明態様２では、窒素材料ガスとしてＮ2ガスを用いる。以下では、主に窒素材料ガスとしてＮＨ3ガスを用いる場合について説明する。
この場合、成膜初期において化合物半導体領域の表面は、解離したＮＨ3に起因する水素ラジカルに晒される。この段階で、場合によっては化合物半導体領域の表面における化学的不安定性が除去される。即ち、化合物半導体領域の表面の化学的不安定性の解消は、ラジカル水素を多く含む環境下でＳｉＮ膜を成膜することで解消する。この場合、第1の絶縁膜１１の屈折率は制限を受けない。しかしながら、一般的にＮＨ3を窒素原料ガスとして使用したＳｉＮ膜の絶縁性はさほど優れてはいない。
このような不都合を解消するため、第１の絶縁膜１１上に第２の絶縁膜１２を堆積させる。この第２の絶縁膜１２は、発明態様１でも説明したように、Ｓｉ−ＨまたはＮ−Ｈ結合が少なく、屈折率としてはほぼストイキオメトリに位置する絶縁膜である。このような絶縁膜は、結合状態が脆弱な結合が少なく、電気伝導に寄与するイオンの量が少ない特徴を持つ。
上記のように、第１の絶縁膜１１と第２の絶縁膜１２との２層構造に保護絶縁膜１０を形成することにより、発明態様１と同様に、化合物半導体領域の表面における化学的安定性の向上と、保護絶縁膜の絶縁性の向上との相反する要請を共に満たすことが可能となる。
（発明態様３）
第１の絶縁膜１１上に堆積される第２の絶縁膜１２は絶縁性の観点から、低周波ＲＦにより励起されたプラズマにより成膜された膜（低周波ＲＦによるプラズマＣＶＤ法により形成した膜）が好ましい。一般的に、低周波ＲＦ（例えば３８０ｋＨｚ）で堆積したＳｉＮ膜は、絶縁性・緻密性に優れていることが知られている。しかしながら、成膜時の反応種のイオン性が強く、化合物半導体表面、特にソース／ドレイン間の電気伝導部分に対して、致命的なダメージを与える。ところが、本発明による構造の場合、第２の絶縁膜１２の堆積時におけるイオンエネルギーは、第１の絶縁膜１１が吸収し、基板１側は無損傷となる。この構造及び手法により、発明態様１，２の場合よりも絶縁性に優れた２層構造の保護絶縁膜１０が実現する。
上記のように、第１の絶縁膜１１と第２の絶縁膜１２との２層構造に保護絶縁膜１０を形成することにより、発明態様１と同様に、化合物半導体領域の表面における化学的安定性の向上と、保護絶縁膜の絶縁性の向上との相反する要請を共に満たすことが可能となる。
（発明態様４）
発明態様１から発明態様３まで、第２の絶縁膜１２としては化学的に安定な、屈折率としてはほぼストイキオメトリに位置する（ストイキオメトリ或いはこれに近い）絶縁膜を用いている。この場合、第２の絶縁膜１２は酸素，炭素，水分等を表面に吸着し易い。例えば、酸素，炭素，水分等が吸着したまま上部に新たなＳｉＮ膜を積層した場合、上部に堆積されるＳｉＮ膜が悪影響を受けることは良く知られている。このような、酸素等の吸着を防止する方法として、発明態様４による保護絶縁膜１０は有効である。
本発明者の実験により、図３に示すように、Ｓｉ3Ｎ4のＳｉ／Ｎ比（屈折率に比例）と、ＳｉＮ膜表面における酸素及び炭素の吸着率とには相関が認められることが明らかになった。ここで、例えば屈折率を１．９０から増加させた場合、約２．１５程度までは屈折率増加に従って酸素吸着量の急峻な低下が見られる。更に、屈折率を２．１５から２．２０程度まで増加させる場合、上記ほどではないが酸素吸着量の低下が見られる。そして、屈折率が２．２０より大きくしても、酸素吸着量の大きな低下率は確認されない。この事実は、換言すれば、屈折率を約２．１５以上とすることで酸素吸着量低下の大幅な改善効果が得られ、更に約２．２０以上とすることで酸素吸着量低下のより優れた改善効果が得られることを意味する。
図３の結果を考慮し、図４及び図５に示すように、第２の絶縁膜１２上に第３の絶縁膜１３を堆積させることで上記の問題は解決する。第３の絶縁膜１３としては、ＳｉＮ／Ｎ比が大きく（３／４以上）、図３の結果を踏まえて屈折率では約２．１５以上、より好適には約２．２０以上のＳｉＮ膜が望ましい。
ここで、図４及び図５については、図１，図２と同様に、図４がショットキーゲート型のＦＥＴ、図５がＭＩＳゲート型のＦＥＴである。図４では、（ａ）がショットキーゲート型のＦＥＴ、（ｂ）がマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ、（ｃ）がマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴの他の態様である。図５では、（ａ）がＭＩＳゲート型のＦＥＴ、（ｂ）がマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ、（ｃ）がマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴの他の態様である。
なお、図４（ａ），（ｂ）及び図５（ａ），（ｂ）では、保護絶縁膜１０は単層に形成されているのに対して、図４（ｃ）及び図５（ｃ）では、その構造上、保護絶縁膜１０はゲート電極６下及びその近傍（この部分では単層）を除き２層に形成されている。ここでは記載の便宜上、第１〜第３の絶縁膜１１〜１３からなる保護絶縁膜１０の１層分を「単層」と表現している。
また、図４（ａ）及び図５（ａ）では、保護絶縁膜１０を第１及び第２の絶縁膜１１，１２からなるものとして図示しているが、図示の便宜上、図４（ｂ），（ｃ）及び図５（ｂ）），（ｃ）では、第１〜第３の絶縁膜１１〜１３の図示を省略して保護絶縁膜１０を単層の如く表示している。
上記のように、第１の絶縁膜１１、第２の絶縁膜１２、第３の絶縁膜１３の３層構造に保護絶縁膜１０を形成することにより、化合物半導体領域の表面における化学的安定性の向上と、保護絶縁膜の絶縁性の向上との相反する要請を共に満たすことが可能となるとともに、絶縁膜表面への酸素等の過剰な吸着が抑制される。
なお、発明態様１〜４において、第１の絶縁膜１１及び第２の絶縁膜１２としてＳｉＮ膜を例示したが、本発明はこれに限定されるものではない。
−本発明を適用した具体的な諸実施形態−
上記した本発明の基本骨子を踏まえ、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本実施形態は、上記した発明態様１に対応しており、図１（ａ）に示したショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
図６−１及び図６−２は、第１の実施形態によるショットキーゲート型のＦＥＴ（図１（ａ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態では、先ず、一対のオーミック電極４，５が形成された化合物半導体領域２上に、プラズマＣＶＤ法を用いて、非ストイキオメトリＳｉＮ膜である第１の絶縁膜１１を形成する。この非ストイキオメトリＳｉＮ膜は、Ｓｉ−Ｈ結合またはＮ−Ｈ結合が多いことが必須である。第１の絶縁膜１１の適切な形成方法としては、屈折率（ここでは波長６３３ｎｍの光に対する屈折率）を、２．０よりも高くする（例えば２．１以上とする）方法がある。この場合、ＳｉＮ膜中にＳｉ−Ｈ結合が増大し（例えば１．０×１０22／ｃｍ3以上）、化合物半導体領域の表面に対し化学的作用を生じ、当該表面に対して強固な接合（パッシベート性）を実現する。
一方、第１の絶縁膜１１の適切な形成方法として、屈折率（ここでは波長６３３ｎｍの光に対する屈折率）を、２．０よりも低くする（例えば１．９以下とする）方法がある。この場合、ＳｉＮ膜中にＮ−Ｈ結合が増大し（例えば１．０×１０22／ｃｍ3以上）、化合物半導体領域の表面に対し化学的作用を生じ、当該表面に対して強固な接合（パッシベート性）を実現する。しかしながら、Ｎ−Ｈの結合エネルギーはＳｉ−Ｈのそれよりも大きく、反応性の観点からも、Ｓｉ−Ｈ結合を多く含むＳｉＮ膜の方が有利である。
その後、第１の絶縁膜１１上に、絶縁性に優れた第２の絶縁膜１２を形成する。第２の絶縁膜１２としては、Ｓｉ−Ｈ結合やＮ−Ｈ結合の少ない（例えば、Ｓｉ−Ｈ結合及びＮ−Ｈ結合の個数が共に１．０×１０22／ｃｍ3未満の）、ほぼストイキオメトリの状態とされたＳｉＮ膜が適する。屈折率の観点からは２．０近傍（例えば、１．９より大きく２．１より小さい値）が好ましい。
本実施形態の２層構造の保護絶縁膜１０は、絶縁性能を維持するため、第１の絶縁膜１１は、化合物半導体領域の表面の改質が成し遂げられる最低膜厚にする必要がある。この膜厚は、半導体材料及び変性の度合いで異なる。
本実施形態のショットキーゲート型のＦＥＴを製造するには、先ず、図６−１（ａ）に示すように、半絶縁性のＳｉＣ基板１ａ上に、バッファ層２ａ、ＧａＮよりなる電子走行層２ｂ，ＡｌＧａＮよりなる電子供給層２ｃ、及びＧａＮよりなる表面層２ｄをＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２ａは、ＳｉＣ基板１の表面の欠陥が電子走行層２ｂに伝播することを防止する役割を果たす。
続いて、図６−１（ｂ）に示すように、素子を形成しない領域（素子分離領域）を不活性化する目的で、例えばＡｒを注入し、素子間分離構造３を形成し、化合物半導体領域２に活性領域を画定する。
続いて、図６−１（ｃ）に示すように、先ず、表面層２ｄのオーミック電極形成部位をパターニング及びドライエッチングにより除去する。
次に、例えば真空蒸着法により化合物半導体領域２上にＴｉ及びＡｌをそれぞれ例えば膜厚２０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、加温した有機溶剤によりリフトオフし、上記したオーミック電極形成部位で露出する電子供給層２ｃ上に一対のオーミック電極４，５を形成する。その後、熱処理を加えることにより、電子供給層２ｃとオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図６−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上の全面に、発明態様１の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図６−１（ｅ）に示すように、全面にレジスト２１を塗布形成し、リソグラフィーによりレジスト２１にゲート電極領域に一致する開口２１ａを形成する。
続いて、図６−２（ａ）に示すように、レジスト２１をマスクとして、ＳＦ6をエッチングガスとして用いて保護絶縁膜１０をドライエッチングし、保護絶縁膜１０に開口１０ａを形成する。
続いて、レジスト２１を剥離処理等により除去した後、図６−２（ｂ）に示すように、下層レジスト２２（商品名ＰＭＧＩ:米国マイクロケム社製）及び上層レジスト２３（商品名ＰＦＩ３２−Ａ８:住友化学社製）をそれぞれ例えばスピンコート法により塗布形成し、紫外線露光により０．８μｍ径程度の開口２３ａを上層レジスト２３に形成する。
次に、上層レジスト２３をマスクとして、下層レジスト２２をアルカリ現像液でウェットエッチングする。このエッチングにより、下層レジスト２２に開口２２ａが形成され、図示のような庇構造が形成させる。
次に、上層レジスト２３及び下層レジスト２２をマスクとして、開口２３ａ，２２ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト２３上に堆積されるゲートメタルの図示を省略する。
続いて、図６−２（ｃ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における化合物半導体領域２上にゲート電極６を形成する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるショットキーゲート型のＦＥＴを完成させる。
以下に、本実施形態における保護絶縁膜１０の構成を詳細に説明する。
第１の絶縁膜１１の成膜には、プラズマＣＶＤ法を用いる。プラズマの励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝３ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ２．０×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は４．０×１０21個／ｃｍ3程度、屈折率は２．３程度となった。
次に、第２の絶縁膜１２の成膜には、プラズマＣＶＤ法を用いる。プラズマ励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝２ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚３５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ０．９×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は８．０×１０21個／ｃｍ3程度、屈折率は２．０程度となった。
この保護絶縁膜１０を使用したショットキーゲート型のＦＥＴでは、化合物半導体領域２の表面のトラップに起因するドレイン電流の変動が抑制され、また、保護絶縁膜１０の内部を流れる電流量も著しく低下した。
化学的安定性は、ドレイン電流の変動で評価できる。図７−１では、３端子特性について、本発明例（下図）を従来例（上図）との比較で示しており、ドレイン電流を１０Ｖまで印加した状態（状態ａ）を実線で、ドレイン電流を２０Ｖまで印加した状態（状態ｂ）を破線でそれぞれ示す。ドレイン電流の０Ｖ〜１０Ｖの範囲に着目すると、従来例では、状態ａと状態ｂとで変動が見られるのに対して、本発明例では状態ａと状態ｂとで一致する。このことは、本発明による半導体デバイスでは、このドレイン電流変動（電流コラプス）が改善されたことを意味する。
また、絶縁膜自体の絶縁性は、膜中のリーク電流量により評価できる。図７−２に示すように、２端子特性について、本発明例（破線で示す）では従来例（実線で示す）よりも同一電圧に対する電流値が低く、リーク電流量が低減している。
以上により、本発明による絶縁膜では、従来の絶縁膜に比べて、優れた化学的安定性と低いリーク電流量の双方が得られることが判る。
また、結晶（エピ）構造については、要求される諸特性によっては、ＧａＮよりなる表面層を用いない場合があるが、本発明の効果が得られるデバイス構造であることに変わりはない。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。
（第２の実施形態）
本実施形態は、上記した発明態様２に対応しており、図１（ａ）に示したショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
本実施形態では、先ず、一対のオーミック電極４，５が形成された化合物半導体領域２上に、プラズマＣＶＤ法を用いて、ＳｉＮ膜である第１の絶縁膜１１を形成する。第１の絶縁膜１１を形成する際には、化合物半導体領域２の表面に対して化学的作用を生じ、当該表面に対して強固な接合（パッシベート性）を実現するために、プラズマ中に水素プラズマが過剰な状態で成膜を行う。変性した化合物半導体領域２の表面に対する改質作用は、Ｓｉ−Ｈ結合やＮ−Ｈ結合の作用にのみ成し遂げられるのではなく、成膜時点にプラズマ中に存在する水素プラズマによっても実現する。化合物半導体領域２の表面の不純物除去や、半導体構成元素とＳｉＮ膜の構成元素との結合形成に寄与する。
第２の絶縁膜１２としては、Ｓｉ−Ｈ結合やＮ−Ｈ結合の少ない、ほぼストイキオメトリの状態とされたＳｉＮ膜が適する。屈折率の観点からは２．０近傍が好ましい。
本実施形態による保護絶縁膜１０では、第１の絶縁膜１１としてほぼストイキオメトリの状態とされた膜を使用することも可能である。この場合、保護絶縁膜１０全体の高い絶縁性を実現できる。
本実施形態のショットキーゲート型のＦＥＴを製造するには、第１の実施形態における図６−１（ａ）〜図６−２（ｃ）の工程を実行する。
以下に、本実施形態における保護絶縁膜１０の構成を詳細に説明する。
第１の絶縁膜１１の成膜には、プラズマＣＶＤ法を用いる。プラズマの励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／ＮＨ3／Ｎ2／Ｈｅ＝５ｓｃｃｍ／１０ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ２．４×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は６．０×１０21個／ｃｍ3程度、屈折率は２．３程度となった。
次に、第２の絶縁膜１２の成膜には、プラズマＣＶＤ法を用いる。プラズマ励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝２ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚３５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ０．９×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は８．０×１０21個／ｃｍ3程度、屈折率は２．０程度となった。
この保護絶縁膜１０を使用したショットキーゲート型のＦＥＴでは、化合物半導体領域２の表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れる電流量も著しく低下した。本発明の適応により、第１の実施形態と同様の効果が得られた。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。
（第３の実施形態）
本実施形態は、上記した発明態様３に対応しており、図１（ａ）に示したショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
本実施形態では、一対のオーミック電極４，５が形成された化合物半導体領域２上に、プラズマＣＶＤ法を用いて、ＳｉＮ膜である第１の絶縁膜１１を形成する。本実施形態による保護絶縁膜１０を構成する第２の絶縁膜１２には、高い絶縁性が要求される。この観点から、第２の絶縁膜１２を、低周波励起のプラズマＣＶＤ法（プラズマ励起周波数：３８０ｋＨｚ）を用いて成膜する。低周波ＣＶＤ法によるＳｉＮ膜は、成膜時のイオンエネルギーが高く、緻密で結合欠陥の少ない膜に形成できる。従って、絶縁性については高周波ＣＶＤ法（プラズマ励起周波数１３．５６ＭＨｚ）によるＳｉＮ膜よりも高い絶縁性が実現できる。
一般的に、低周波ＣＶＤ法を用いた成膜は、半導体基板に与える電気的ダメージが大きいが、本実施形態による保護絶縁膜１０では、第１の絶縁膜１１がダメージ緩和層として作用するため、第２の絶縁膜１２が低周波ＣＶＤ法で形成可能になった。
第１の絶縁膜１１としては、Ｓｉ−Ｈ結合またはＮ−Ｈ結合を多く含む非ストイキオメトリ膜、または水素プラズマが多く存在するプラズマ下で成膜したＳｉＮ膜のどちらでも良い。
本実施形態のショットキーゲート型のＦＥＴを製造するには、第１の実施形態における図６−１（ａ）〜図６−２（ｃ）の工程を実行する。
以下に、本実施形態における保護絶縁膜１０の構成を詳細に説明する。
第１の絶縁膜１１の成膜には、プラズマＣＶＤ法を用いる。プラズマの励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝３ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ２．０×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は４．０×１０21個／ｃｍ3程度、屈折率は２．３程度となった。
次に、第２の絶縁膜１２の成膜には、プラズマＣＶＤ法を用いる。プラズマ励起周波数を３８０ｋＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝１０ｓｃｃｍ／５００ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚３５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ０．８×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は３．０×１０21個／ｃｍ3程度、屈折率は２．０程度となった。
この保護絶縁膜１０を使用したショットキーゲート型のＦＥＴでは、化合物半導体領域２の表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れる電流量も著しく低下した。本発明の適応により、第１の実施形態と同様の効果が得られた。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。
（第４の実施形態）
本実施形態は、上記した発明態様４に対応しており、図４（ａ）に示したショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
本実施形態では、一対のオーミック電極４，５が形成された化合物半導体領域２上に、プラズマＣＶＤ法を用いて、ＳｉＮ膜である第１の絶縁膜１１を形成する。前述したように、保護絶縁膜１０を構成する第２の絶縁膜１２には高い絶縁性が要求されるため、ほぼストイキオメトリの状態とされた膜或いはそれに準ずる膜を使用する。しかしながら、絶縁膜がＳｉＮの場合、表面の酸素吸着、水分吸着および酸化が進み易くなる。これらの現象を緩和するため、第２の絶縁膜１２上にＳｉリッチＳｉＮの超薄膜である第３の絶縁膜１３を形成する。このＳｉリッチＳｉＮ膜としては、例えばＳｉ／Ｎ比が３／４以上とされた非ストイキオメトリの性質を持ち、例えばＳｉ−Ｈ結合を１．０×１０22／ｃｍ3以上含む、波長６３３ｎｍの光に対する屈折率が２．１以上のＳｉＮ膜であることが望ましい。この第３の絶縁膜１３を形成することにより、保護絶縁膜１０としては、表面における酸素等の吸着が緩和された高絶縁性、半導体表面の高安定化効果が得られる。
本実施形態のショットキーゲート型のＦＥＴを製造するには、第１の実施形態における図６−１（ａ）〜図６−２（ｃ）の工程を実行する。
以下に、本実施形態における保護絶縁膜１０の構成を詳細に説明する。
本実施形態では、保護絶縁膜１０を以下のように形成する。
図６（ｄ）において、第１の絶縁膜１１の成膜には、プラズマＣＶＤ法を用いる。プラズマの励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝３ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ２．０×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は４．０×１０21個／ｃｍ3程度、屈折率は２．３程度となった。
次に、第２の絶縁膜１２の成膜には、プラズマＣＶＤ法を用いる。プラズマ励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝２ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚３５ｎｍ程度に成膜する。ＳｉＮに含有するＳｉ−Ｈ結合濃度は ０．９×１０22個／ｃｍ3程度、Ｎ−Ｈ結合濃度は８．０×１０21個／ｃｍ3程度、屈折率は２．０程度となった。
次に、第３の絶縁膜１３の成膜には、プラズマＣＶＤ法を用いる。プラズマ励起周波数を１３．５６ＭＨｚ、高周波出力を５０Ｗ、ガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝３ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、膜厚１ｎｍ程度に成膜する。
この保護絶縁膜１０を使用したショットキーゲート型のＦＥＴでは、化合物半導体領域２の表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れる電流量も著しく低下した。本発明の適応により、第１の実施形態と同様の効果が得られた。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たすことが可能となるとともに、絶縁膜表面への酸素等の過剰な吸着が抑制される、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。
（第５の実施形態）
本実施形態は、上記した発明態様１〜４に対応しており、図１（ｂ）に示したマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
図８−１及び図８−２は、第５の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態による、マッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴを製造するには、先ず、図８−１（ａ）に示すように、半絶縁性のＳｉＣ基板１ａ上に、バッファ層２ａ、ＧａＮよりなる電子走行層２ｂ，ＡｌＧａＮよりなる電子供給層２ｃ、及びＧａＮよりなる表面層２ｄをＭＯＣＶＤ法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２ａは、ＳｉＣ基板１の表面の格子欠陥が電子走行層２ｂに伝播することを防止する役割を果たす。
続いて、図８−１（ｂ）に示すように、素子を形成しない領域（素子分離領域）を不活性化する目的で、例えばＡｒを注入し、素子間分離構造３を形成し、化合物半導体領域２上で活性領域を画定する。
続いて、図８−１（ｃ）に示すように、先ず、表面層２ｄのオーミック電極形成部位をパターニング及びドライエッチングにより除去する。
次に、例えば真空蒸着法により化合物半導体領域２上にＴｉ及びＡｌをそれぞれ例えば膜厚２０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、加温した有機溶剤によりリフトオフし、上記したオーミック電極形成部位で露出する電子供給層２ｃ上に一対のオーミック電極４，５を形成する。その後、熱処理を加えることにより、電子供給層２ｃとオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図８−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上の全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図８−２（ａ）に示すように、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるファインゲート用レジスト３１を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
次に、アルカリ可溶性樹脂（商品名ＰＭＧＩ:米国マイクロケム社製）である下層レジスト３２を５００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で３分間熱処理する。
更に、下層レジスト３２上に、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）である上層レジスト３３を２００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で２分間熱処理する。
次に、電子線描画により、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１を加工する。これにより、ファインゲート用レジスト３１にはゲート電極の柄部分を形成するための幅狭の開口３１ａが、下層レジスト３２及び上層レジスト３３にはゲート電極の傘部分を形成するための開口３２ａ，３３ａがそれぞれ形成される。
ここで、ファインゲート用レジスト３１の加工時に、ファインゲート用レジスト３１に続いて保護絶縁膜１０を加工する。これにより、保護絶縁膜１０にはファインゲート用レジスト３１の開口３１ａの形状に倣った開口１０ｂが形成される。
次に、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１をマスクとして、開口３３ａ，３２ａ，３１ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト３３上に堆積されるゲートメタルの図示を省略する。
続いて、図８−２（ｂ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における化合物半導体領域２上にマッシュルーム型のゲート電極６を形成する。このように、ゲート電極をその上部（傘部分）に比して下部（柄部分）が幅狭のマッシュルーム形状に形成することにより、電気的特性等に優れたＦＥＴが実現する。
続いて、図８−２（ｃ）に示すように、必要に応じて、ゲート電極６を含む化合物半導体領域２上を覆うように、ＳｉＮ膜３４を形成する。これにより、化合物半導体領域２の全体がＳｉＮで被覆され、耐湿性等の信頼性が向上する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるショットキーゲート型のＦＥＴを完成させる。
上記したように、本実施形態では、第１〜第４の実施形態で説明した保護絶縁膜１０から１種を選択して、保護絶縁膜１０として適用することができる。また、結晶（エピ）構造については、要求される諸特性によっては、ＧａＮよりなる表面層を用いない場合があるが、本発明の効果が得られるデバイス構造であることに変わりはない。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。また、保護絶縁膜１０として第４の実施形態で説明した保護絶縁膜１０を用いる場合には、上記の諸効果に加えて絶縁膜表面への酸素等の過剰な吸着を抑制することができる。
（第６の実施形態）
本実施形態は、上記した発明態様１〜４に対応しており、図１（ｃ）に示したマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴの構成をその製造方法と共に説明する。
図９−１及び図９−２は、第６の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態による、マッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴを製造するには、先ず、図９−１（ａ）に示すように、半絶縁性のＩｎＰ基板１Ａ上に、バッファ層２Ａ、ＩｎＧａＡｓよりなる電子走行層２Ｂ，ＩｎＡｌＡｓよりなる電子供給層２Ｃ、ＩｎＰよりなるエッチングストッパ層２Ｄ、及びＩｎＧａＡｓよりなる低抵抗層２ＥをＭＯＣＶＤ法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２Ａは、ＩｎＰ基板１Ａの表面の格子欠陥が電子走行層２Ｂに伝播することを防止する役割を果たす。
続いて、図９−１（ｂ）に示すように、化合物半導体領域２の素子を形成しない領域（素子分離領域）を例えばメサエッチングにより除去してメサエッチング領域３０を形成し、化合物半導体領域２上で活性領域を画定する。
続いて、図９−１（ｃ）に示すように、例えばパターニング及び真空蒸着法により化合物半導体領域２上にＴｉ、Ｐｔ及びＡｕをそれぞれ例えば膜厚２０ｎｍ程度、５０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、加温した有機溶剤によりリフトオフし、化合物半導体領域２上に一対のオーミック電極４，５を形成し、低抵抗層２Ｅとオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図９−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上を含む全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図９−１（ｅ）に示すように、活性領域におけるゲートフィンガ（ゲート電極の柄部分）の両端において幅０．１μｍ程度に低抵抗層２Ｅを除去するため、化合物半導体領域２上にポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるレジスト３５を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
そして、電子線描画によりレジスト３５を加工し、レジスト３５に開口３５ａを形成する。
続いて、図９−１（ｆ）に示すように、レジスト３５をマスクとして、ＳＦ6をエッチングガスとして用いて保護絶縁膜１０をドライエッチングする。このとき、保護絶縁膜１０に開口３５ａに倣った形状の開口１０ｃを形成する。
その後、レジスト３５をマスクとし、エッチングストッパ層２Ｄの表面の一部が露出するまで低抵抗層２Ｅをウェットエッチングし、低抵抗層２Ｅに開口３５ａに倣った形状の開口２Ｅａを形成する。原理上、本工程で開口１０ｃよりも開口２Ｅａが後退するが、図示は省略する。
続いて、レジスト３５を剥離処理等により除去した後、図９−２（ａ）に示すように、露出したエッチングストッパ層２Ｄを含む保護絶縁膜１０上を覆うように、化合物半導体領域２上を含む全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、再び保護絶縁膜１０を形成する。
続いて、図９−２（ｂ）に示すように、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるファインゲート用レジスト３１を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
次に、アルカリ可溶性樹脂（商品名ＰＭＧＩ:米国マイクロケム社製）である下層レジスト３２を５００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で３分間熱処理する。
更に、下層レジスト３２上に、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）である上層レジスト３３を２００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で２分間熱処理する。
次に、電子線描画により、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１を加工する。これにより、ファインゲート用レジスト３１にはゲート電極の柄部分を形成するための幅狭の開口３１ａが、下層レジスト３２及び上層レジスト３３にはゲート電極の傘部分を形成するための開口３２ａ，３３ａがそれぞれ形成される。
次に、ファインゲート用レジスト３１をマスクとし、エッチングストッパ層２Ｄの表面の一部が露出するまで保護絶縁膜１０をドライエッチングする。これにより、保護絶縁膜１０には、ファインゲート用レジスト３１の開口３１ａの形状に倣った開口１０ｂが形成される。
次に、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１をマスクとして、開口３３ａ，３２ａ，３１ａ内を含む全面にゲートメタル（Ｔｉ:膜厚２０ｎｍ程度／Ｐｔ：５０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト３３上に堆積されるゲートメタルの図示を省略する。
続いて、図９−２（ｃ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における化合物半導体領域２上にマッシュルーム型のゲート電極６を形成する。このように、ゲート電極をその上部（傘部分）に比して下部（柄部分）が幅狭のマッシュルーム形状に形成することにより、電気的特性等に優れたＦＥＴが実現する。
続いて、図９−２（ｄ）に示すように、必要に応じて、ゲート電極６を含む化合物半導体領域２上を覆うように、ＳｉＮ膜３４を形成する。これにより、化合物半導体領域２の全体がＳｉＮで被覆され、耐湿性等の信頼性が向上する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるショットキーゲート型のＦＥＴを完成させる。
上記したように、本実施形態では、第１〜第４の実施形態で説明した保護絶縁膜１０から１種を選択して、保護絶縁膜１０として適用することができる。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたショットキーゲート型のＦＥＴを実現することができる。また、保護絶縁膜１０として第４の実施形態で説明した保護絶縁膜１０を用いる場合には、上記の諸効果に加えて絶縁膜表面への酸素等の過剰な吸着を抑制することができる。
（第７の実施形態）
本実施形態は、上記した発明態様１〜４に対応しており、図２（ａ）に示したＭＩＳゲート型のＦＥＴの構成をその製造方法と共に説明する。
図１０−１及び図１０−２は、第７の実施形態によるＭＩＳゲート型のＦＥＴ（図２（ａ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態のＭＩＳゲート型のＦＥＴを製造するには、先ず、図１０−１（ａ）に示すように、半絶縁性のＳｉＣ基板１ａ上に、バッファ層２ａ、ＧａＮよりなる電子走行層２ｂ，ＡｌＧａＮよりなる電子供給層２ｃ、及びＧａＮよりなる表面層２ｄをＭＯＣＶＤ法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２ａは、ＳｉＣ基板１ａの表面の格子欠陥が電子走行層２ｂに伝播することを防止する役割を果たす。
続いて、図１０−１（ｂ）に示すように、素子を形成しない領域（素子分離領域）を不活性化する目的で、例えばＡｒを注入し、素子間分離構造３を形成し、化合物半導体領域２上で活性領域を画定する。
続いて、図１０−１（ｃ）に示すように、例えば、パターニング及び表面層２ｄのドライエッチングを行なった後、真空蒸着法により化合物半導体領域２上にＴｉ及びＡｌをそれぞれ例えば膜厚２０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、加温した有機溶剤によりリフトオフし、一対のオーミック電極４，５を形成する。その後、熱処理を加えることにより、化合物半導体領域２とオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図１０−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上の全面に、発明態様１〜４のうちの１つに対応して、第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図１０−２（ａ）に示すように、下層レジスト２２（商品名ＰＭＧＩ:米国マイクロケム社製）及び上層レジスト２３（商品名ＰＦＩ３２−Ａ８:住友化学社製）をそれぞれ例えばスピンコート法により塗布形成し、紫外線露光により０．８μｍ径程度の開口２３ａを上層レジスト２３に形成する。
次に、上層レジスト２３をマスクとして、下層レジスト２２をアルカリ現像液でウェットエッチングする。このエッチングにより、下層レジスト２２に開口２２ａが形成され、図示のような庇構造が形成させる。
次に、上層レジスト２３及び下層レジスト２２をマスクとして、開口２３ａ，２２ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト２３上に堆積されるゲートメタルの図示を省略する。
続いて、図１０−２（ｂ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における保護絶縁膜１０上にゲート電極６を形成する。本実施形態によるＭＩＳゲート型のＦＥＴでは、ゲート電極６下に存する保護絶縁膜１０がゲート絶縁膜として機能する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるＭＩＳゲート型のＦＥＴを完成させる。
上記したように、本実施形態では、第１〜第４の実施形態で説明した保護絶縁膜１０から１種を選択して、保護絶縁膜１０として適用することができる。また、結晶（エピ）構造については、要求される諸特性によっては、ＧａＮよりなる表面層を用いない場合があるが、本発明の効果が得られるデバイス構造であることに変わりはない。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたＭＩＳゲート型のＦＥＴを実現することができる。また、保護絶縁膜１０として第４の実施形態で説明した保護絶縁膜１０を用いる場合には、上記の諸効果に加えて絶縁膜表面への酸素等の過剰な吸着を抑制することができる。
（第８の実施形態）
本実施形態は、上記した発明態様１〜４に対応しており、図２（ｂ）に示したマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴの構成をその製造方法と共に説明する。
図１１−１及び図１１−２は、第８の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態による、マッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴを製造するには、先ず、図１１−１（ａ）に示すように、半絶縁性のＳｉＣ基板１ａ上に、バッファ層２ａ、ＧａＮよりなる電子走行層２ｂ，ＡｌＧａＮよりなる電子供給層２ｃ、及びＧａＮよりなる表面層２ｄをＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２ａは、ＳｉＣ基板１ａの表面の格子欠陥が電子走行層２ｂに伝播することを防止する役割を果たす。
続いて、図１１−１（ｂ）に示すように、素子を形成しない領域（素子分離領域）を不活性化する目的で、例えばＡｒを注入し、素子間分離構造３を形成し、化合物半導体領域２上で活性領域を画定する。
続いて、図１１−１（ｃ）に示すように、先ず、表面層２ｄのオーミック電極形成部位をパターニング及びドライエッチングにより除去する。
次に、例えば真空蒸着法により化合物半導体領域２上にＴｉ及びＡｌをそれぞれ例えば膜厚２０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、加温した有機溶剤によりリフトオフし、上記したオーミック電極形成部位で露出する電子供給層２ｃ上に一対のオーミック電極４，５を形成する。その後、熱処理を加えることにより、電子供給層２ｃとオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図１１−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上の全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図１１−２（ａ）に示すように、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるファインゲート用レジスト３１を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
次に、アルカリ可溶性樹脂（商品名ＰＭＧＩ:米国マイクロケム社製）である下層レジスト３２を５００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で３分間熱処理する。
更に、下層レジスト３２上に、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）である上層レジスト３３を２００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で２分間熱処理する。
次に、電子線描画により、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１を加工する。これにより、ファインゲート用レジスト３１にはゲート電極の柄部分を形成するための幅狭の開口３１ａが、下層レジスト３２及び上層レジスト３３にはゲート電極の傘部分を形成するための開口３２ａ，３３ａがそれぞれ形成される。
次に、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１をマスクとして、開口３３ａ，３２ａ，３１ａ内を含む全面にゲートメタル（Ｎｉ:膜厚１０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト３３上に堆積されるゲートメタルの図示を省略する。
続いて、図１１−２（ｂ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における保護絶縁膜１０上にマッシュルーム型のゲート電極６を形成する。本実施形態によるＭＩＳゲート型のＦＥＴでは、ゲート電極６下に存する保護絶縁膜１０がゲート絶縁膜として機能する。このように、ゲート電極６をその上部（傘部分）に比して下部（柄部分）が幅狭のマッシュルーム形状に形成することにより、電気的特性等に優れたＦＥＴが実現する。
続いて、図１１−２（ｃ）に示すように、必要に応じて、ゲート電極６を含む化合物半導体領域２上を覆うように、ＳｉＮ膜３４を形成する。これにより、化合物半導体領域２の全体がＳｉＮで被覆され、耐湿性等の信頼性が向上する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるＭＩＳゲート型のＦＥＴを完成させる。
上記したように、本実施形態では、第１〜第４の実施形態で説明した保護絶縁膜１０から１種を選択して、保護絶縁膜１０として適用することができる。また、結晶（エピ）構造については、要求される諸特性によっては、ＧａＮよりなる表面層を用いない場合があるが、本発明の効果が得られるデバイス構造であることに変わりはない。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたＭＩＳゲート型のＦＥＴを実現することができる。また、保護絶縁膜１０として第４の実施形態で説明した保護絶縁膜１０を用いる場合には、上記の諸効果に加えて絶縁膜表面への酸素等の過剰な吸着を抑制することができる。
（第９の実施形態）
本実施形態は、上記した発明態様１〜４に対応しており、図２（ｃ）に示したマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴの構成をその製造方法と共に説明する。
図１２−１及び図１２−２は、第９の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。
本実施形態による、マッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴを製造するには、先ず、図１２−１（ａ）に示すように、半絶縁性のＩｎＰ基板１Ａ上に、バッファ層２Ａ、ＩｎＧａＡｓよりなる電子走行層２Ｂ，ＩｎＡｌＡｓよりなる電子供給層２Ｃ、ＩｎＰよりなるエッチングストッパ層２Ｄ、及びＩｎＧａＡｓよりなる低抵抗層２ＥをＭＯＣＶＤ法により順次エピタキシャル成長させ、化合物半導体領域２を形成する。これら各層のうち、バッファ層２Ａは、ＩｎＰ基板１Ａの表面の格子欠陥が電子走行層２Ｂに伝播することを防止する役割を果たす。
続いて、図１２−１（ｂ）に示すように、化合物半導体領域２の素子を形成しない領域（素子分離領域）を例えばメサエッチングにより除去してメサエッチング領域３０を形成し、化合物半導体領域２上で活性領域を画定する。
続いて、図１２−１（ｃ）に示すように、例えばパターニング及び真空蒸着法により化合物半導体領域２上にＴｉ、Ｐｔ及びＡｕをそれぞれ例えば膜厚２０ｎｍ程度、５０ｎｍ程度及び２００ｎｍ程度に順次堆積する。そして、リソグラフィーによりリフトオフし、化合物半導体領域２上に一対のオーミック電極４，５を形成し、低抵抗層２Ｅとオーミック電極４，５との間でオーミックコンタクトを形成する。
続いて、図１２−１（ｄ）に示すように、オーミック電極４，５を覆うように化合物半導体領域２上を含む全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、保護絶縁膜１０を形成する。
続いて、図１２−１（ｅ）に示すように、活性領域におけるゲートフィンガ（ゲート電極の柄部分）の両端において幅０．１μｍ程度に低抵抗層２Ｅを除去するため、化合物半導体領域２上にポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるレジスト３５を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
そして、電子線描画によりレジスト３５を加工し、レジスト３５に開口３５ａを形成する。
続いて、図１２−１（ｆ）に示すように、レジスト３５をマスクとして、ＳＦ6をエッチングガスとして用いて保護絶縁膜１０をドライエッチングする。このとき、保護絶縁膜１０に開口３５ａに倣った形状の開口１０ｃを形成する。
その後、レジスト３５をマスクとし、エッチングストッパ層２Ｄの表面の一部が露出するまで低抵抗層２Ｅをウェットエッチングし、低抵抗層２Ｅに開口３５ａに倣った形状の開口２Ｅａを形成する。原理上、本工程で開口１０ｃよりも開口２Ｅａが後退するが、図示は省略する。
続いて、レジスト３５を剥離処理等により除去した後、図１２−２（ａ）に示すように、露出したエッチングストッパ層２Ｄを含む保護絶縁膜１０上を覆うように、化合物半導体領域２上を含む全面に、発明態様１〜４のうちから選ばれた１種の第１の絶縁膜１１及び第２の絶縁膜１２を順次堆積し、再び保護絶縁膜１０を形成する。
続いて、図１２−２（ｂ）に示すように、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）であるファインゲート用レジスト３１を３００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で５分間熱処理する。
次に、アルカリ可溶性樹脂（商品名ＰＭＧＩ:米国マイクロケム社製）である下層レジスト３２を５００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で３分間熱処理する。
更に、下層レジスト３２上に、ポジ型電子線レジスト（商品名ＺＥＰ５２０−Ａｌ７：日本ゼオン社製）である上層レジスト３３を２００ｎｍ程度の厚みにスピンコート法により塗布形成し、１８０℃で２分間熱処理する。
次に、電子線描画により、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１を加工する。これにより、ファインゲート用レジスト３１にはゲート電極の柄部分を形成するための幅狭の開口３１ａが、下層レジスト３２及び上層レジスト３３にはゲート電極の傘部分を形成するための開口３２ａ，３３ａがそれぞれ形成される。
次に、上層レジスト３３、下層レジスト３２、及びファインゲート用レジスト３１をマスクとして、開口３３ａ，３２ａ，３１ａ内を含む全面にゲートメタル（Ｔｉ:膜厚２０ｎｍ程度／Ｐｔ：５０ｎｍ程度／Ａｕ: 膜厚３００ｎｍ程度）を蒸着する。ここで図示の便宜上、上層レジスト３３上に堆積されるゲートメタルの図示を省略する。
続いて、図１２−２（ｃ）に示すように、加温した有機溶剤を用いてリフトオフを行い、活性領域における保護絶縁膜１０上にマッシュルーム型のゲート電極６を形成する。本実施形態によるＭＩＳゲート型のＦＥＴでは、ゲート電極６下に存する保護絶縁膜１０がゲート絶縁膜として機能する。このように、ゲート電極６をその上部（傘部分）に比して下部（柄部分）が幅狭のマッシュルーム形状に形成することにより、電気的特性等に優れたＦＥＴが実現する。
続いて、図１２−２（ｄ）に示すように、必要に応じて、ゲート電極６を含む化合物半導体領域２上を覆うように、ＳｉＮ膜３４を形成する。これにより、化合物半導体領域２の全体がＳｉＮで被覆され、耐湿性等の信頼性が向上する。
しかる後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、本実施形態によるＭＩＳゲート型のＦＥＴを完成させる。
なお、本実施形態でも、第６の実施形態と同様に、化合物半導体領域２の構成要素としてＩｎＰよりなるエッチングストッパ層２Ｄを設ける場合について例示したが、このエッチングストッパ層２Ｄを設けない構成も考えられる。
上記したように、本実施形態では、第１〜第４の実施形態で説明した保護絶縁膜１０から１種を選択して、保護絶縁膜１０として適用することができる。
以上説明したように、本実施形態によれば、化合物半導体領域２の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜１０に求められる相反する要求を共に満たし、高性能で信頼性に優れたＭＩＳゲート型のＦＥＴを実現することができる。また、保護絶縁膜１０として第４の実施形態で説明した保護絶縁膜１０を用いる場合には、上記の諸効果に加えて絶縁膜表面への酸素等の過剰な吸着を抑制することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体領域と、
前記化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜と
を含み、
前記保護絶縁膜は、前記化合物半導体基板の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有することを特徴とする半導体装置。
（付記２）前記第１の絶縁膜は、非ストイキオメトリの性質を持つことを特徴とする付記１に記載の半導体装置。
（付記３）前記第１の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合を１．０×１０22／ｃｍ3以上含むことを特徴とする付記２に記載の半導体装置。
（付記４）前記第１の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合を１．０×１０22／ｃｍ3以上含むことを特徴とする付記２に記載の半導体装置。
（付記５）前記第１の絶縁膜は、シリコン窒化膜であり、波長６３３ｎｍの光に対する屈折率が２．１以上のものであることを特徴とする付記２に記載の半導体装置。
（付記６）前記第１の絶縁膜は、シリコン窒化膜であり、波長が６３３ｎｍの光に対する屈折率が１．９以下のものであることを特徴とする付記２に記載の半導体装置。
（付記７）前記第２の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合の個数が１．０×１０22／ｃｍ3未満であることを特徴とする付記１〜６のいずれか１項に記載の半導体装置。
（付記８）前記第２の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合の個数が１．０×１０22／ｃｍ3未満であることを特徴とする付記１〜６のいずれか１項に記載の半導体装置。
（付記９）前記第２の絶縁膜は、シリコン窒化膜であり、波長６３３ｎｍの光に対する屈折率が１．９より大きく２．１より小さいものであることを特徴とする付記１〜６のいずれか１項に記載の半導体装置。
（付記１０）前記第１の絶縁膜は、前記第２の絶縁膜に比して高水素含有組成のものであることを特徴とする付記１に記載の半導体装置。
（付記１１）前記第２の絶縁膜は、低周波励起のプラズマＣＶＤにより形成された絶縁膜であることを特徴とする付記１に記載の半導体装置。
（付記１２）前記保護絶縁膜は、前記２層構造上に積層され、Ｓｉ／Ｎ比が３／４以上とされたシリコン窒化膜である第３の絶縁膜を有することを特徴とする付記１〜１１のいずれか１項に記載の半導体装置。
（付記１３）前記第３の絶縁膜は、Ｓｉ−Ｈ結合を１．０×１０22／ｃｍ3以上含むことを特徴とする付記１２に記載の半導体装置。
（付記１４）前記第３の絶縁膜は、波長６３３ｎｍの光に対する屈折率が２．２以上のものであることを特徴とする付記１２に記載の半導体装置。
（付記１５）化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜を形成するに際して、
前記保護絶縁膜を、前記化合物半導体基板の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有するように形成することを特徴とする半導体装置の製造方法。
（付記１６）前記第１の絶縁膜は、非ストイキオメトリの性質を持つことを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）前記第１の絶縁膜を、原料ガスとしてＮＨ3ガスを含むプラズマＣＶＤ法により形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１８）前記第２の絶縁膜を、低周波励起のプラズマＣＶＤ法により形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１９）前記保護絶縁膜を、前記２層構造上に積層され、Ｓｉ／Ｎ比が３／４以上とされたシリコン窒化膜である第３の絶縁膜を有するように形成することを特徴とする付記１５〜１８のいずれか１項に記載の半導体装置の製造方法。
本発明によるショットキーゲート型のＦＥＴの構成を示す概略断面図である。 本発明によるＭＩＳゲート型のＦＥＴの構成を示す概略断面図である。 ＳｉＮ膜表面における酸素吸着量と屈折率との関係を示す特性図である。 本発明によるショットキーゲート型のＦＥＴの構成を示す概略断面図である。 本発明によるＭＩＳゲート型のＦＥＴの構成を示す概略断面図である。 第１の実施形態によるショットキーゲート型のＦＥＴ（図１（ａ）に対応する）の製造方法を工程順に示す概略断面図である。 図６−１に引き続き、第１の実施形態によるショットキーゲート型のＦＥＴ（図１（ａ）に対応する）の製造方法を工程順に示す概略断面図である。 本発明による３端子特性の改善効果を示す特性図である。 本発明による２端子特性の改善効果を示す特性図である。 第５の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。 図８−１に引き続き、第５の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。 第６の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。 図９−１に引き続き、第６の実施形態によるマッシュルーム型のゲート電極を有するショットキーゲート型のＦＥＴ（図１（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。 第７の実施形態によるＭＩＳゲート型のＦＥＴ（図２（ａ）に対応する）の製造方法を工程順に示す概略断面図である。 図１０−１に引き続き、第７の実施形態によるＭＩＳゲート型のＦＥＴ（図２（ａ）に対応する）の製造方法を工程順に示す概略断面図である。 第８の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。 図１１−１に引き続き、第８の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｂ）に対応する）の製造方法を工程順に示す概略断面図である。 第９の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。 図１２−１に引き続き、第９の実施形態によるマッシュルーム型のゲート電極を有するＭＩＳゲート型のＦＥＴ（図２（ｃ）に対応する）の製造方法を工程順に示す概略断面図である。
符号の説明
１ａ 半絶縁性のＳｉＣ基板
１Ａ 半絶縁性のＩｎＰ基板
２ 化合物半導体領域
３ 素子分離構造
４，５一対のオーミック電極
６ ゲート電極
１０ 保護絶縁膜
１１ 第１の絶縁膜
１２ 第２の絶縁膜
１３ 第３の絶縁膜

Claims (15)

  1. 化合物半導体領域と、
    前記化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜と
    を含み、
    前記保護絶縁膜は、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有しており、
    前記第１の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含むことを特徴とする半導体装置。
  2. 前記第１の絶縁膜は、シリコン窒化膜であり、波長６３３ｎｍの光に対する屈折率が２．１以上のものであることを特徴とする請求項１に記載の半導体装置。
  3. 化合物半導体領域と、
    前記化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜と
    を含み、
    前記保護絶縁膜は、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有しており、
    前記第１の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含むことを特徴とする半導体装置。
  4. 前記第１の絶縁膜は、シリコン窒化膜であり、波長が６３３ｎｍの光に対する屈折率が１．９以下のものであることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合の個数が１．０×１０22／ｃｍ3未満であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の絶縁膜は、シリコン窒化膜であり、波長６３３ｎｍの光に対する屈折率が１．９より大きく２．１より小さいものであることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第１の絶縁膜は、前記第２の絶縁膜に比して高水素含有組成のものであることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第２の絶縁膜は、低周波励起のプラズマＣＶＤ法により形成された絶縁膜であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記保護絶縁膜は、前記２層構造上に積層され、Ｓｉ／Ｎ比が３／４以上とされたシリコン窒化膜である第３の絶縁膜を有することを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜を形成するに際して、
    前記保護絶縁膜を、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有するように形成し、
    前記第１の絶縁膜は、シリコン窒化膜であり、Ｓｉ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含むことを特徴とする半導体装置の製造方法。
  11. 化合物半導体領域の表面の少なくとも一部を覆う保護絶縁膜を形成するに際して、
    前記保護絶縁膜を、前記化合物半導体領域の表面と化学的活性度の高い状態に形成された第１の絶縁膜と、前記第１の絶縁膜上に積層され、前記第１の絶縁膜よりも化学的活性度の低い第２の絶縁膜とからなる２層構造を有するように形成し、
    前記第１の絶縁膜は、シリコン窒化膜であり、Ｎ−Ｈ結合を１．０×１０ 22 ／ｃｍ 3 以上含むことを特徴とする半導体装置の製造方法。
  12. 前記第１の絶縁膜は、非ストイキオメトリの性質を持つことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  13. 前記第１の絶縁膜を、原料ガスとしてＮＨ3ガスを含むプラズマＣＶＤ法により形成することを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記第２の絶縁膜を、低周波励起のプラズマＣＶＤ法により形成することを特徴とする請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記保護絶縁膜を、前記２層構造上に積層され、Ｓｉ／Ｎ比が３／４以上とされたシリコン窒化膜である第３の絶縁膜を有するように形成することを特徴とする請求項１０〜１４のいずれか１項に記載の半導体装置の製造方法。
JP2007042669A 2007-02-22 2007-02-22 半導体装置及びその製造方法 Expired - Fee Related JP5186776B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007042669A JP5186776B2 (ja) 2007-02-22 2007-02-22 半導体装置及びその製造方法
US12/071,093 US8587092B2 (en) 2007-02-22 2008-02-15 Semiconductor device and manufacturing method of the same
US14/055,321 US8980768B2 (en) 2007-02-22 2013-10-16 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042669A JP5186776B2 (ja) 2007-02-22 2007-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008205392A JP2008205392A (ja) 2008-09-04
JP5186776B2 true JP5186776B2 (ja) 2013-04-24

Family

ID=39714937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042669A Expired - Fee Related JP5186776B2 (ja) 2007-02-22 2007-02-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8587092B2 (ja)
JP (1) JP5186776B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5496635B2 (ja) 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5531434B2 (ja) 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8741715B2 (en) * 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
JP2010278150A (ja) * 2009-05-27 2010-12-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP2014078537A (ja) * 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP2013131635A (ja) * 2011-12-21 2013-07-04 Sharp Corp 半導体装置およびその製造方法
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20160194753A1 (en) * 2012-12-27 2016-07-07 Showa Denko K.K. SiC-FILM FORMATION DEVICE AND METHOD FOR PRODUCING SiC FILM
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6093190B2 (ja) * 2013-01-18 2017-03-08 住友電気工業株式会社 Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP6301640B2 (ja) 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
US9281204B2 (en) * 2014-04-23 2016-03-08 Freescale Semiconductor, Inc. Method for improving E-beam lithography gate metal profile for enhanced field control
US9824887B2 (en) 2014-10-14 2017-11-21 Sharp Kabushiki Kaisha Nitride semiconductor device
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6536318B2 (ja) 2015-09-24 2019-07-03 三菱電機株式会社 半導体装置及びその製造方法
EP3459118A4 (en) * 2016-05-17 2020-01-15 The Government Of The United States Of America As The Secretary of The Navy DAMAGE-FREE, PLASMA SUPPORTED CVD PASSIVATION OF ALGAN / GAN TRANSISTORS WITH HIGH ELECTRON MOBILITY
US9741557B1 (en) * 2016-06-23 2017-08-22 Texas Instruments Incorporated Silicon nitride process for reduction of threshold shift
JP6810350B2 (ja) * 2016-12-28 2021-01-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP6838257B2 (ja) 2017-01-06 2021-03-03 住友電工デバイス・イノベーション株式会社 半導体装置
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
JP6728123B2 (ja) 2017-11-22 2020-07-22 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
EP3506000B1 (en) * 2017-12-29 2020-10-07 IMEC vzw Iii-v semiconductor waveguide nanoridge structure
JP2019175913A (ja) * 2018-03-27 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法
DE102018121897A1 (de) 2018-09-07 2020-03-12 Infineon Technologies Ag Halbleitervorrichtung mit einem silizium und stickstoff enthaltenden bereich und herstellungsverfahren
JP7074045B2 (ja) * 2018-12-21 2022-05-24 住友電気工業株式会社 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962065A (en) * 1989-02-13 1990-10-09 The University Of Arkansas Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
JP2732134B2 (ja) * 1989-10-11 1998-03-25 日立電子エンジニアリング株式会社 ＧａＡｓ半導体の保護膜の形成方法
JPH046835A (ja) * 1990-04-24 1992-01-10 Sharp Corp 化合物半導体装置
JPH0555207A (ja) * 1991-08-29 1993-03-05 Nikko Kyodo Co Ltd 半導体装置
JPH05335345A (ja) * 1992-05-29 1993-12-17 Sharp Corp 半導体素子の表面保護膜
JP3183190B2 (ja) * 1995-12-14 2001-07-03 株式会社デンソー 半導体装置の製造方法
JP3033493B2 (ja) * 1996-06-11 2000-04-17 日本電気株式会社 化合物半導体装置の保護膜形成方法
JP3871407B2 (ja) * 1997-08-28 2007-01-24 ローム株式会社 半導体装置およびその製造方法
JPH11176830A (ja) * 1997-10-09 1999-07-02 Japan Energy Corp 半導体装置
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2001077127A (ja) 1999-09-06 2001-03-23 Fujitsu Quantum Devices Ltd 化合物半導体装置及びその製造方法
US6607951B2 (en) * 2001-06-26 2003-08-19 United Microelectronics Corp. Method for fabricating a CMOS image sensor
JP3937804B2 (ja) * 2001-10-30 2007-06-27 キヤノン株式会社 貫通孔を有する構造体の製造方法
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3868324B2 (ja) * 2002-04-15 2007-01-17 三菱電機株式会社 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法
DE10223954A1 (de) * 2002-05-29 2003-12-11 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
JP4284639B2 (ja) * 2002-08-29 2009-06-24 富士通株式会社 半導体装置の製造方法
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP2004247581A (ja) * 2003-02-14 2004-09-02 Sony Corp 不揮発性半導体記録装置およびその製造方法
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP4340248B2 (ja) * 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
KR100631051B1 (ko) * 2005-09-12 2006-10-04 한국전자통신연구원 부정형 고 전자 이동도 트랜지스터의 제조 방법
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2008205392A (ja) 2008-09-04
US20080203541A1 (en) 2008-08-28
US20140045345A1 (en) 2014-02-13
US8587092B2 (en) 2013-11-19
US8980768B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
JP5186776B2 (ja) 半導体装置及びその製造方法
JP4719210B2 (ja) 半導体装置及びその製造方法
JP5531432B2 (ja) 化合物半導体装置及びその製造方法
JP4973504B2 (ja) 半導体装置とその製造方法
JP5347228B2 (ja) 電界効果トランジスタ
US9123645B2 (en) Methods of making semiconductor devices with low leakage Schottky contacts
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
US9601638B2 (en) GaN-on-Si switch devices
TW201251010A (en) Semiconductor device, power-supply unit, amplifier and method of manufacturing semiconductor device
JP2009117712A (ja) 窒化物系化合物半導体装置
KR101968374B1 (ko) 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법
JP2018157100A (ja) 窒化物半導体装置
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
JP2019207945A (ja) 半導体装置の製造方法
JP2007311464A (ja) 化合物半導体装置及びその製造方法
JP5212414B2 (ja) 半導体装置及びその製造方法
JP2006093617A (ja) 半導体抵抗素子およびその製造方法
JP5789959B2 (ja) 化合物半導体装置及びその製造方法
JP2018113286A (ja) 半導体装置
TWI528425B (zh) 氮基半導體裝置與其之製造方法
JP4606552B2 (ja) 半導体装置
JP7038765B2 (ja) 窒化物半導体装置
JP2009239230A (ja) 半導体装置及びその製造方法
JP3751495B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5186776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees