JP2003293193A - 微細回路配線形成方法およびこれに用いる装置 - Google Patents

微細回路配線形成方法およびこれに用いる装置

Info

Publication number
JP2003293193A
JP2003293193A JP2002099970A JP2002099970A JP2003293193A JP 2003293193 A JP2003293193 A JP 2003293193A JP 2002099970 A JP2002099970 A JP 2002099970A JP 2002099970 A JP2002099970 A JP 2002099970A JP 2003293193 A JP2003293193 A JP 2003293193A
Authority
JP
Japan
Prior art keywords
plating
copper
forming
fine circuit
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002099970A
Other languages
English (en)
Inventor
Nobukazu Ito
信和 伊藤
Akihisa Hongo
明久 本郷
Akira Fukunaga
明 福永
Mizuki Nagai
瑞樹 長井
Ryoichi Kimizuka
亮一 君塚
Takeshi Kobayashi
健 小林
Takuro Sato
琢朗 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
JCU Corp
NEC Electronics Corp
Original Assignee
Ebara Corp
NEC Electronics Corp
Ebara Udylite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, NEC Electronics Corp, Ebara Udylite Co Ltd filed Critical Ebara Corp
Priority to JP2002099970A priority Critical patent/JP2003293193A/ja
Priority to US10/400,436 priority patent/US20030186540A1/en
Priority to KR10-2003-0020532A priority patent/KR20030079745A/ko
Priority to TW092107351A priority patent/TW200308028A/zh
Priority to EP03007398A priority patent/EP1351289A1/en
Publication of JP2003293193A publication Critical patent/JP2003293193A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Abstract

(57)【要約】 【課題】 銅めっきにより形成する銅配線の、銅原子そ
のものの移動を、鈍化・抑制させ、マイグレーションを
防ぐ手段を提供すること。 【解決手段】 微細な回路パターンが設けられ、バリア
層および必要によりシード層が形成された電子回路用基
板上に、銅合金めっきによる第1めっき層と、酸性銅め
っきによる第2めっき層を形成することを特徴とする微
細回路配線の形成方法並びに第1めっき層を形成させる
ための銅合金めっき手段、第2めっき層を形成させるた
めの酸性銅めっき手段およびこれらを水洗するための水
洗手段と、電子回路用基板を搬入・搬出するための手段
を有する微細回路配線形成装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体、プリント
配線板などの微細な回路パターンが設けられた基板上
に、めっきにより微細回路配線を形成させる方法および
そのための装置に関し、特に、合金めっきを用いること
により、形成された微細回路配線のストレスマイグレー
ションやエレクトロマイグレーションを防ぐ微細回路配
線形成法およびそのための装置に関する。
【0002】
【従来の技術】従来、半導体、プリント配線板などの微
細な回路パターンが設けられた基板上の配線は、主にア
ルミニウムで形成されていたが、近年は、回路パターン
の微細化に対応し、アルミニウムより電気抵抗の低い銅
も利用されるようになっており、このために主に硫酸銅
めっきが用いられている。
【0003】最近、基板上の回路に対する微細化要求が
一段と高まり、より細かい配線間隔と、より薄い層間が
求められており、マイグレーション耐性に対する要求が
非常に厳しくなっている。このマイグレーションには2
つあり、その一つはエレクトロマイグレーションと呼ば
れる、高密度の電流により配線を形成する金属原子が局
所的に移動し、最終的には配線が切断する現象であり、
他の一つはストレスマイグレーションと呼ばれる、配線
中の応力により、配線を形成する金属原子が移動する現
象である。従来のアルミニウム配線の技術や純銅配線の
技術ではこれらのマイグレーションに対応することが困
難となりつつある。
【0004】このような現象に対応する手段としては、
化学的機械的研磨(CMP)後の銅被膜に対する蓋材の
種類、基板に最初に施すバリアメタルの種類、バリアメ
タルで処理した後のシードメタルの最適化なども盛んに
検討されているが、いずれも十分なものとはいえなかっ
た。
【0005】
【発明が解決しようとする課題】本発明は、上記実情に
鑑みなされたものであり、銅めっきで形成される銅配線
から、銅原子そのものの移動を鈍化・抑制させ、マイグ
レーションを防ぐ手段の提供を目的とするものである。
【0006】
【課題を解決するための手段】本発明者らは、銅の移動
のしやすさについて鋭意研究を行っていたところ、銅の
移動速度は、純銅中におけるよりも一定の金属との合金
中における場合の方が低いことを見出した。そして、電
子回路を形成する銅めっきに先立ち、銅合金めっき層を
形成させれば、微細配線中におけるマイグレーションが
著しく抑制できることを見出し、本発明を完成した。
【0007】すなわち本発明は、微細な回路パターンが
設けられ、バリア層および必要によりシード層が形成さ
れた電子回路用基板上に、銅合金めっきによる第1めっ
き層と、銅めっきによる第2めっき層を形成することを
特徴とする微細回路配線の形成方法を提供するものであ
る。
【0008】また本発明は、第1めっき層を形成させる
ための銅合金めっき手段、第2めっき層を形成させるた
めの銅めっき手段およびこれらを水洗するための水洗手
段と、電子回路用基板を搬入・搬出するための手段を有
する微細回路配線形成装置を提供するものである。
【0009】
【発明の実施の形態】本発明方法は、例えば図1に示す
ように、微細回路配線が形成された基板上に(a)、バ
リア層を形成した後(b)、シード層または触媒層を形
成させ(c)、銅合金の第1めっき層(d)および銅に
よる第2めっき層を形成させることにより実施される。
図1中、1および3は基板上に形成された層間絶縁層、
2は導電層、4はバリア層、5はシード層または触媒
層、6は銅合金めっき層、7は銅めっき層を示す。
【0010】本発明方法により微細回路配線が形成され
る基板は、その表面に微細な回路パターンが設けられた
半導体基板やプリント基板である。この基板上の微細な
回路パターンは、例えば、微細な溝や孔により形成され
るものであり、この溝や孔が金属銅で埋められ、回路配
線となる。
【0011】この基板は、あらかじめ常法で前処理され
た後、本発明の微細回路配線の形成方法が実施される。
前処理としては、例えば、シリコンウエハ等のシリコン
基板の場合は、例えば、Ta、TaN、TiN、WN、
SiTiN、CoWP、CoWB等によるバリア層が形
成される(図1中、(b))。また、この後に電気めっ
きを行う場合は、バリア層形成後の前処理として、PV
D等により給電層となる銅シード層が形成される。一
方、この後に無電解めっきを行う場合は、触媒付与層を
形成するための前処理が行われる(図1中、(c))。
【0012】上記のように前処理された基板は、次に銅
合金めっきによる第1めっき層が形成される(図1中、
(d))。このめっきは、微細な回路パターンを形成す
る微細な溝や孔全体を薄く覆うように行う。
【0013】この第1めっきにおける合金皮膜は、銅と
それ以外の金属を組み合わせた銅合金めっき浴によるも
のである。このめっき浴において使用される銅以外の金
属としては、銅と共析し合金皮膜を形成するものであれ
ば良い。このような金属の例としては、Fe、Co、N
i、Zn、Sn、In、Ga、Tl、Zr、W、Mo、
Rh、Ru、Ir、Ag、Au、Bi等が挙げられる。
【0014】この銅合金皮膜を形成するためのめっき浴
は、電気めっきであってもまた無電解めっきであっても
良いが、銅合金めっき層中の銅以外の金属(以下、「共
析金属」という)の含有量が0.01−10atm%程
度となるものであることが好ましい。共析金属量が0.
01atm%未満では、マイグレーション耐性の向上効
果がほとんど認められず、また10atm%以上の場合
は、マイグレーション耐性は良いものの、配線や回路を
形成するめっき皮膜の比抵抗が増加し、銅本来の低抵抗
というメリットが失われてしまう。
【0015】本発明が対象とする微細回路形成において
は、成膜して形成された配線・回路の抵抗が高いと熱発
生や信号伝達遅延の問題を引き起こす。そこで、第1め
っきにおける合金皮膜は体積抵抗率として5μΩ・cm
以下、特に3μΩ・cm以下であることが好ましくい。
【0016】銅合金皮膜を形成するための銅合金めっき
浴はすでに公知であり、本発明方法の実施に当たって
は、これら銅合金めっき浴から、析出金属の種類、析出
割合、比抵抗、めっき条件、実施の容易性等を勘案し、
選択すればよい。
【0017】例えば、共析金属として、Fe、Co、N
i、Zn、Sn、Tl等を使用する場合は、「合金めっ
き」(榎本英彦,小見崇 著, 日刊工業新聞社, 1987
年発行)や、「新しい合金めっき法」(ペ・エム・ヴヤ
チェスラヴォフ著, 日・ソ通信社, 1980年発行)等
の記載を参考とし、銅合金めっき浴を調製することがで
きる。例えば、上記「合金めっき」では、第35〜47
頁に銅−亜鉛合金めっきが、第78〜87頁に銅−ニッ
ケル合金めっきが、第139〜140頁に銅−すず合金
めっきが記載され、また、「新しい合金めっき法」で
は、第39〜42頁に銅−亜鉛合金めっきが、第42〜
51頁に銅−すず合金めっきが、第52〜54頁に銅−
ニッケル合金めっきが、第54頁には、銅−インジウム
合金めっきがそれぞれ記載されているので、これらを参
考とすることができる。また、共析金属が、InやZr
の場合は、例えば、「2001 IITC Procee
dings」における、セッションNo.4の第2講演
等(CD−ROM)を参考とすることができる。
【0018】上記銅合金めっき浴における、銅の濃度と
しては、1−50g/L程度、特に、2.5−10g/
Lとすることが好ましい。また、共析金属の量は、その
種類により相違するが、例えば、共析金属がFe、C
o、Ni、Rh、RuまたはIrである場合は、これら
金属の配合量を0.1−50g/L程度とすることが好
ましく、特に5−25g/Lが好ましい。更に、共析金
属が、ZnまたはSnである場合は、それら金属の配合
量は0.01−10g/L程度、特に0.05−0.5g
/Lとすることが好ましく、In、Ga、TlまたはZ
rである場合は、その配合量を0.5−50g/L程
度、特に2.5−25g/Lとすることが好ましい。
【0019】銅と共析金属を含有するめっき浴から銅合
金皮膜を析出させるためには、その析出電位をコントロ
ールし、銅と共析金属の析出電位を近づける必要があ
る。そのためにはその組み合わせに応じた最適な錯化剤
の選定をしなければならない。また、この錯化剤の添加
量も選定する金属種および添加量、各金属の安定度定数
その他によって左右され、また、浴中のpHや温度、電
流密度も共析率をコントロールする上で重要なファクタ
ーとなる。さらには、必要により析出抑制剤や析出促進
剤などの有機添加剤などを添加することもできる。
【0020】銅合金めっき浴に添加される錯化剤として
は、種々のものを挙げることができるが、脂肪族カルボ
ン酸などの有機酸類、有機アミン類、メタりん酸類等が
好ましい。これらの錯化剤の例としては、エチレンジア
ミン四酢酸、エチレンジアミン、N,N',N”,N'''−
エチレンジニトロテトラプロパン−2−オール、ピロり
ん酸、イミノ二酢酸、ジエチレントリアミン、トリエチ
レンテトラミン、テトラエチレンペンタミン、ジアミノ
ブタン、ヒドロキシエチルエチレンジアミン、エチレン
ジアミンテトラプロピオン酸、エチレンジアミンテトラ
メチレンホスホン酸、ジエチレントリアミンテトラメチ
レンホスホン酸並びにそれらの誘導体、及びそれらの塩
類等が挙げられる。
【0021】これらの錯化剤の種類およびその適切な浴
中濃度は、選択する共析金属種およびその量、浴pH、
成膜時の電流密度、浴温などによって相違するため、厳
密に限定されるものではないが概ね以下の範囲が適当で
あると言える。すなわち、銅合金めっき液中の銅および
共析金属イオンを錯化するのに必要な最低量の1.5倍
以上30倍未満であることが好ましい。
【0022】錯化剤が最低錯化量の1.5倍未満では、
めっき浴そのものや析出するめっき膜質・合金比率など
が不安定になりやすい。また、30倍以上の添加では、
めっき浴は安定であるが、析出効率の低下による成膜速
度低下が顕著であり、更には、洗浄水などの廃液の廃水
処理性が悪化するため環境上も好ましくない。
【0023】上記錯化剤の特に好ましいものと、その配
合範囲は、次の通りである。 ピロりん酸:50−150g/L グリシン:25−100g/L エチレンジアミン:20−100g/L NTA:50−150g/L
【0024】上記の第1めっきは、銅合金めっき層の厚
みが、1から200nm程度、好ましくは5から50n
m程度となるまで、つまり、微細な回路パターンを形成
する微細な溝や孔の全体を薄く覆うように行われる。こ
の厚みのめっき層を形成するための条件は、使用する銅
合金めっき浴の種類の他、種々の条件により相違するた
め、各めっき浴に応じた最適条件を個々に定める必要が
ある。すなわち、使用する銅合金めっき浴が電気めっき
であるか無電解めっきであるかによって、基本的な条件
が大きく異なる上、共析金属の種類によっても、めっき
するための条件、例えば、浴温度、めっき時間、攪拌の
有無、電解の有無およびその電流密度等が異なるので、
実験的に最適な条件を定めることが必要である。
【0025】具体的に、本発明の第1めっきとして好ま
しく用いられるめっき浴のうち、電解めっきと無電解め
っきについて、その組成および条件の一例を示せば次の
通りである。
【0026】 (電気めっき) <浴組成例> ピロりん酸銅 5〜 25 g/L ピロりん酸すず 0.01〜 10 g/L ピロりん酸 75〜150 g/L pH 8.5〜11.5(TMAHにより調整) <めっき条件例> 電流密度 0.25〜 1 A/dm2 めっき時間 10〜 40 秒 温 度 15〜 40 ℃
【0027】 (無電解めっき) <浴組成例> 硫酸銅 5〜 25 g/L 硫酸すず 0.01〜 10 g/L EDTA 15〜100 g/L グリオキシル酸 5〜 60 g/L pH 9.0〜13.5(TMAHにより調製) <めっき条件例> めっき時間 10〜150 秒 温 度 20〜 80 ℃
【0028】上記のように、第1めっき層が形成された
基板は、更に該第1めっき層上に銅めっきによる第2め
っき層が形成される(図1中、(e))。
【0029】この銅めっき層は、従来から微細回路パタ
ーンを有する基板の銅めっきに使用されてきた酸性銅め
っきやアルカリ性銅めっきを使用することにより行うこ
とができる。すなわち、硫酸またはアルカンもしくはア
ルカノールスルホン酸を含有する銅めっき浴やピロりん
酸を含有する銅めっき浴等により実施することができ
る。
【0030】この銅めっき浴の組成や、そのめっき条件
も、従来から基板上の微細回路パターン(溝や孔)を埋
め込むために用いられてきたものをそのまま利用するこ
とができ、例えば硫酸等のアニオン濃度が低いレベリン
グ性の優れた組成を有するものが利用できる。
【0031】本発明の第2めっきとして好ましく用いら
れる酸性銅めっき浴について、その組成および条件の一
例を示せば次の通りである。
【0032】 (電気めっき) <浴組成例> 硫酸銅 150〜250 g/L 硫 酸 10〜100 g/L 塩 素 30〜 90mg/L 有機添加剤 1〜 20mL/L <めっき条件例> 電流密度 0.3〜 5 A/dm2 めっき時間 30 秒 〜 5 分 温 度 20〜 30 ℃
【0033】上記の第2めっきである銅めっきにより微
細回路パターンが埋め込まれた基板は、アニールされた
後、CMPにより不要な銅めっき部分を除去し、基板上
に銅による微細回路配線が形成される。なお、上では代
表的な酸性銅めっきである硫酸銅めっき浴について示し
たが、ピロリン酸銅めっき浴等のアルカリ性銅めっき浴
を用いても良いことはいうまでもない。
【0034】アニールは、従来の銅めっきによる微細回
路配線の形成でも銅の結晶成長のために行われていた
が、本発明でのアニールは、銅の結晶成長の他、共析金
属の拡散促進の目的があり、マイグレーション耐性をあ
げるために有効である。このアニールは、銅めっき後の
基板を、100から500℃程度、好ましくは300か
ら400℃程度の温度に保持することにより行われる。
【0035】以上説明した本発明方法を有利に実施する
ための装置としては、第1めっき層を形成させるための
銅合金めっき手段、第2めっき層を形成させるための銅
めっき手段およびこれらを水洗するための水洗手段と、
電子回路用基板を搬入・搬出するための手段を有する微
細回路配線形成装置が挙げられる。
【0036】この微細回路配線形成装置の一実施態様の
平面配置図を図2に示すが、この装置は、ロード・アン
ロード部10、各一対の洗浄・乾燥処理部12、第1基
板ステージ14、ベベルエッチ・薬液洗浄部16及び第
2基板ステージ18、基板を180°反転させる機能を
有する水洗部20及びめっき処理部22を有するもので
ある。そして、このめっき処理部22は、第1めっき層
を形成させるための銅合金めっき浴槽22aおよび第2
めっき層を形成させるための銅めっき浴槽22bを含
む。
【0037】この装置には、更に、ロード・アンロード
部10、洗浄・乾燥処理部12及び第1基板ステージ1
4の間で基板の受渡しを行う第1搬送装置24と、第1
基板ステージ14、ベベルエッチ・薬液洗浄部16及び
第2基板ステージ18の間で基板の受渡しを行う第2搬
送装置26と、第2基板ステージ18、水洗部20及び
めっき処理部22の間で基板の受渡しを行う第3搬送装
置28が備えられている。
【0038】上記微細回路配線形成装置の内部は、仕切
り壁711によってめっき空間712と清浄空間713
に仕切られ、これらの各めっき空間712と清浄空間7
13は、それぞれ独自に給排気できるようになってい
る。そして、仕切り壁711には、開閉自在なシャッタ
(図示せず)が設けられている。また、清浄空間713
の圧力は、大気圧より低く、かつめっき空間712の圧
力より高くしてあり、これにより、清浄空間713内の
空気が微細回路配線形成装置の外部に流出することがな
く、かつめっき空間712内の空気が清浄空間713内
に流入することがないようになっている。
【0039】図3は、本発明の別の実施態様の微細回路
配線形成装置の全体配置図を示すものである。このめっ
き装置は、ロード・アンロード部915、各一対のアニ
ール処理部986、ベベルエッチ・薬液洗浄部984及
び基板ステージ978、基板を180°反転させる機能
を有する水洗部982、第1段めっき処理(銅合金めっ
き)を行う1基の第1のめっき処理部980及び第2段
めっき処理(銅めっきによる銅の埋込み)を行う3基の
第2のめっき処理部972を有している。
【0040】更に、ロード・アンロード部915、アニ
ール処理部986、ベベルエッチ・薬液洗浄964及び
基板ステージ978の間で基板の受渡しを行う走行自在
な第1搬送装置917と、基板ステージ978、水洗部
982、第1のめっき処理部980及び第2のめっき処
理部972の間で基板の受渡しを行う走行自在な第2搬
送装置924が備えられている。
【0041】この実施態様の装置では、先ず、表面にシ
ード層を形成した基板をロード・アンロード部915か
ら第1搬送装置917で一枚ずつ取り出し、基板ステー
ジ978を経由して第1のめっき処理部980に搬入す
る。
【0042】次に、この第1のめっき処理部980で、
基板の表面に銅合金めっきを施した後、必要に応じて、
基板を水洗部982に搬送して水洗し、しかる後、水洗
後の基板を第2のめっき処理部972の一つに搬送す
る。
【0043】更に、この第2のめっき処理部972で、
基板の表面に第2のめっき液を使用した第2段めっき処
理を施して、銅の埋込みを行う。この時、第1段めっき
処理を施すことで、第2のめっきにより得られた銅めっ
き皮膜層とバリア層との間でのマイグレーションが生じ
ず、ボイドや断線のない銅の埋込みが可能となる。
【0044】第2段めっき処理終了後、必要に応じて、
基板を水洗部982に搬送して水洗し、しかる後、水洗
後の基板をベベルエッチ・薬液洗浄部984に搬送す
る。そして、このベベルエッチ・薬液洗浄部984で、
銅めっき処理後の基板を薬液で洗浄するとともに、基板
のベベル部に薄く形成された銅薄膜等をエッチング除去
し、更に純水でリンスした後、高速回転させてスピンド
ライする。しかる後、このスピンドライ後の基板をアニ
ールユニット986に搬送してアニールし、アニール終
了後に、第1搬送装置917でロード・アンロード部9
15のカセットに戻すのである。
【0045】図4は、本発明の他の実施態様の微細回路
配線形成装置の全体配置図である。この装置は、ロード
・アンロード部900、アニール処理部903、2基の
ベベルエッチ・薬液洗浄部902、基板ステージ906
及び3基のめっき処理部901とを有している。このめ
っき処理部901は、第1めっき層を形成させるための
銅合金めっき浴槽901aおよび第2めっき層を形成さ
せるための銅めっき浴槽901bを含む。
【0046】更に、この装置には、ロード・アンロード
部900と基板ステージ906との間で基板の受渡しを
行う走行自在な第1搬送装置904と、基板ステージ9
06、アニール処理部903、ベベルエッチ・薬液洗浄
部902及びめっき処理部901との間で基板の受渡し
を行う走行自在な第2搬送装置905が備えられてい
る。
【0047】図5は、本発明の他の別の実施態様の微細
回路配線形成装置の全体配置図である。このめっき装置
は、ロード・アンロード部1000、ベベルエッチ・薬
液洗浄部1050、洗浄・乾燥処理部(スピン−リンス
−ドライユニット)1040、第1段めっき処理(銅合
金めっき)を行う1基の第1のめっき処理部1010、
第2段めっき処理(銅めっきによる銅の埋込み)を行う
2基の第2のめっき処理部1020及び第1のめっき処
理と第2のめっき処理との間で基板を洗浄する洗浄部1
030を有している。更に、ロード・アンロード部10
00、ベベルエッチ・薬液洗浄部1050及び洗浄・乾
燥処理部1040との間で基板の受渡しを行う第1搬送
装置1060と、ベベルエッチ・薬液洗浄部1050、
洗浄・乾燥処理部1040、第1のめっき処理部101
0、第2のめっき処理部1020及び洗浄部1030と
の間で基板の受渡しを行う走行自在な第2搬送装置10
70が備えられている。
【0048】また図6は、研磨処理部を一体に組み込ん
で、めっき直後に基板表面の研磨が行えるようにした、
本発明の実施態様の微細回路配線形成装置を示す全体配
置図である。この装置は、ロード・アンロードを行う基
板カセット531、531と、めっき処理部512と、
基板を洗浄する洗浄処理部535,535と、2台の搬
送装置514a、514bと、反転機539、539
と、研磨処理部541、541と、スピン乾燥機534
とを備えている。このうちめっき処理部512は、、第
1めっき層を形成させるための銅合金めっき浴槽512
aおよび第2めっき層を形成させるための銅めっき浴槽
512bを含む。
【0049】上記装置における基板の流れは、例えば以
下の通りである。まず搬送装置514aが何れかのロー
ド用の基板カセット531から処理前の基板を取り出
し、めっき処理部512において、銅合金めっき浴槽5
12aおよび銅めっき浴槽512bで順次めっき処理を
施した後、搬送装置514aが基板を何れかの反転機5
39に受け渡しその被処理面を下向きにした後、もう一
方の搬送装置514bに受け渡される。搬送装置514
bは基板を何れかの研磨処理部541に受渡し、所定の
研磨がなされる。研磨後の基板は搬送装置514bによ
って取り出され、何れかの洗浄処理部535で洗浄され
た後、他方の研磨処理部541に受け渡されて再度研磨
された後、搬送装置514bにより他方の洗浄処理部5
35に搬送されて洗浄が行われる。洗浄後の基板は、搬
送装置514bにより他方の反転機539に搬送されて
被処理面が上向きに反転された後、搬送装置514aに
よりスピン乾燥機534に搬送されてスピン乾燥され、
その後再び搬送装置514aによりアンロード用の基板
カセット531に収納される。
【0050】
【作用】現状の銅めっきにより成膜して得られる純銅配
線は、高密度の電流による原子の移動が起きやすく、か
つストレスによる変形も容易で、エレクトロマイグレー
ション耐性や、ストレスマイグレーション耐性に欠け
る。
【0051】本発明方法は、銅めっきに先立って、銅合
金めっき層を形成し、銅めっき後にアニール処理を施す
ことで配線自体を合金化することにより、銅原子の移動
や、配線の変形を抑制するものである。
【0052】本発明方法によるマイグレーション耐性向
上効果の理由はまだ解明できていないが、合金化するこ
とにより、銅配線内での銅原子の移動が抑制されるとと
もに、変形に対する耐性が向上するためと考えられる。
【0053】
【実施例】次に実施例を挙げ、本発明を更に詳しく説明
するが、本発明はこれら実施例に何ら制約されるもので
はない。
【0054】実 施 例 1 ピロりん酸銅 14.4g/L、ピロりん酸スズ 0.05
g/L、ピロりん酸94g/Lから成り、テトラメチル
アンモニウムハイドロオキサイド(TMAH)によりp
H9.5に調整した銅合金めっき液をシード層上のめっ
き処理液として使用し、電流密度0.5A/dm2、めっ
き時間20秒の第1段めっき処理を行い、しかる後、硫
酸銅 225g/L、硫酸 55g/L、塩素 60mg
/L、有機添加剤 5mL/Lから成る硫酸銅めっき液
を使用し、電流密度2.5A/dm2、めっき時間2分の
第2段めっき処理(銅の埋め込み)を行った。第1段め
っき液により成膜された皮膜は1質量%のスズを含有す
る銅合金皮膜であった。SEM観察の結果、基板の全ビ
アホールにボイドは生じていなかった。第1段めっきと
して合金皮膜を用いなかった場合と比較してエレクトロ
マイグレーション耐性は良好であった。
【0055】実 施 例 2 硫酸銅 15g/L、硫酸スズ 1g/L、EDTA 5
0g/Lおよびグリオキシル酸(GOA) 25g/L
から成り、TMAHによりpH10.5に調整した無電
解銅合金めっき液をシード層上のめっき処理液として、
温度60℃、めっき時間60秒の第1段めっき処理を行
い、しかる後、実施例1と同様のめっき液、めっき条件
にて第2段のめっき処理を行った。第1段めっき液によ
り成膜された皮膜は1.3質量%のスズを含有する銅合
金皮膜であった。SEM観察の結果、基板の全ビアホー
ルにボイドは生じていなかった。第1段めっきとして合
金皮膜を用いなかった場合と比較してエレクトロマイグ
レーション耐性は良好であった。
【0056】実 施 例 3 酢酸銅 15g/L、酢酸アンモニウム 40g/L、硫
酸ニッケル 10g/LおよびEDTA 60g/Lより
成り、エチレンジアミンによりpH12に調整した銅合
金めっき液をシード層上のめっき処理液として使用し、
電流密度0.5A/dm2、めっき時間20秒の第1段め
っき処理を行い、しかる後、硫酸銅180g/L、硫酸
25g/L、塩素 40mg/L、有機添加剤 5mL
/Lから成る硫酸銅めっき液を使用し、電流密度2.5
A/dm2、めっき時間2分の第2段めっき処理(銅の
埋め込み)を行った。第1段めっき液により成膜された
皮膜は0.8質量%のニッケルを含有する銅合金皮膜で
あった。SEM観察の結果、基板の全ビアホールにボイ
ドは生じていなかった。第1段めっきとして合金皮膜を
用いなかった場合と比較してエレクトロマイグレーショ
ン耐性は良好であった。
【0057】
【発明の効果】本発明方法によれば、銅で形成される回
路中でのマイグレーションが抑制・鈍化されるため、銅
回路の断線がおきにくく、更なる微細化を図ることが可
能であり、半導体や回路の更なる高速化・高密度化が可
能となる。
【0058】しかも、本発明方法は、現在、一般的に用
いられている硫酸銅めっき等酸性銅めっきによる回路形
成(成膜)の前段に銅合金めっきを導入したものである
ため、設備の大幅な変更や、特殊な装置を必要とするも
のでないと共に、埋め込み特性に優れ、皮膜抵抗値が低
く、コストも安いという現状の硫酸銅めっき等の特性も
活用できるものである。
【0059】更に、浴種・浴条件を選定する事により、
合金比率を下層から段階的あるいは連続的に変化させた
傾斜組成の成膜とすることも可能である。
【図面の簡単な説明】
【図1】 本発明工程を示す模式図
【図2】 本発明の微細回路配線形成装置の一実施態様
の平面配置図。
【図3】 本発明の微細回路配線形成装置の別の実施態
様の全体配置図。
【図4】 本発明の微細回路配線形成装置の他の実施態
様の全体配置図。
【図5】 本発明の微細回路配線形成装置の他の別の実
施態様の全体配置図。
【図6】 研磨処理部を一体に組み込んだ、本発明の微
細回路配線形成装置を示す全体配置図。
【符号の説明】
1および3 … … 基板上に形成された層間絶縁層 2 … … 導電層 4 … … バリア層 5 … … シード層または触媒層 6 … … 銅合金めっき層 7 … … 銅めっき層 以 上
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/288 H01L 21/288 E 21/3205 H05K 3/18 M H05K 3/18 3/22 Z 3/22 3/24 A 3/24 H01L 21/88 R M (72)発明者 伊藤 信和 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 本郷 明久 東京都大田区羽田旭町11番1号 株式会社 荏原製作所内 (72)発明者 福永 明 東京都大田区羽田旭町11番1号 株式会社 荏原製作所内 (72)発明者 長井 瑞樹 東京都大田区羽田旭町11番1号 株式会社 荏原製作所内 (72)発明者 君塚 亮一 神奈川県藤沢市善行坂1−1−6 荏原ユ ージライト株式会社藤沢工場内 (72)発明者 小林 健 神奈川県藤沢市善行坂1−1−6 荏原ユ ージライト株式会社藤沢工場内 (72)発明者 佐藤 琢朗 神奈川県藤沢市善行坂1−1−6 荏原ユ ージライト株式会社藤沢工場内 Fターム(参考) 4K024 AA09 AA15 AB02 AB08 BB11 BB12 CA01 CA02 CA03 CA04 CA06 DB01 4M104 BB04 BB17 BB30 BB32 BB33 BB36 DD52 DD53 DD75 DD78 FF16 FF22 HH01 5E343 AA07 BB14 BB16 BB24 BB55 CC78 DD33 DD43 EE02 ER32 ER39 GG08 5F033 HH11 HH12 HH15 HH21 HH27 HH32 HH33 HH34 JJ11 JJ12 JJ15 JJ21 JJ27 JJ32 JJ33 JJ34 MM02 MM12 MM13 NN06 NN07 PP27 PP28 QQ48 QQ73 WW02 WW03 WW04 XX05

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 微細な回路パターンが設けられ、バリア
    層および必要によりシード層が形成された電子回路用基
    板上に、銅合金めっきによる第1めっき層と、銅めっき
    による第2めっき層を形成することを特徴とする微細回
    路配線の形成方法。
  2. 【請求項2】 銅合金めっきによる第1めっき層が、銅
    のエレクトロマイグレーションまたはストレスマイグレ
    ーションを防ぐものである請求項第1項記載の微細回路
    配線の形成方法。
  3. 【請求項3】 銅合金めっきによる第1めっき層が、銅
    および銅と共析可能な金属との合金めっき液から析出さ
    れるものである請求項第1項または第2項記載の微細回
    路配線の形成方法。
  4. 【請求項4】 銅と共析可能な金属が、Fe、Co、N
    i、Zn、Sn、In、Ga、Tl、Zr、W、Mo、
    Rh、Ru、Ir、Ag、AuまたはBiから選ばれた
    ものである請求項第3項記載の微細回路配線の形成方
    法。
  5. 【請求項5】 銅合金めっきによる第1めっき層中の銅
    以外の金属の含有量が0.01−10atm%である請
    求項第1項ないし第4項の何れかの項記載の微細回路配
    線の形成方法。
  6. 【請求項6】 銅合金めっきによる第1めっき層の比抵
    抗が、体積抵抗率として5μΩ・cm以下である請求項
    第1項ないし第5項記載の何れかの項記載の微細回路配
    線の形成方法。
  7. 【請求項7】 銅合金めっきによる第1めっき層が、電
    気めっきにより形成されるものである請求項第1項ない
    し第6項の何れかの項記載の微細回路配線の形成方法。
  8. 【請求項8】 銅合金めっきによる第1めっき層が、無
    電解めっきにより形成されるものである請求項第1項な
    いし第6項の何れかの項記載の微細回路配線の形成方
    法。
  9. 【請求項9】 銅合金めっきによる第1めっき層の厚さ
    が、1nmから200nmである請求項第1項ないし第
    8項の何れかの項記載の微細回路配線の形成方法。
  10. 【請求項10】 銅めっきによる第2めっき層が、電子
    回路用基板上に設けられた微細な溝および/またはビア
    ホールを埋め込むものである請求項第1項記載の微細回
    路配線の形成方法。
  11. 【請求項11】 銅めっきによる第2めっき層が、硫酸
    またはアルカンもしくはアルカノールスルホン酸を含有
    する銅めっき浴により形成されるものである請求項第1
    項または第10項記載の微細回路配線の形成方法。
  12. 【請求項12】 銅めっきによる第2めっき層が、ピロ
    りん酸を含有する銅めっき浴により形成されるものであ
    る請求項第1項または第10項記載の微細回路配線の形
    成方法。
  13. 【請求項13】 銅合金めっきによる第1めっき層と、
    銅めっきによる第2めっき層を形成した後、更にアニー
    ル処理を行う請求項第1項ないし第12項記載の微細回
    路配線の形成方法。
  14. 【請求項14】 アニール処理を、100ないし500
    ℃の温度で行う請求項第13項記載の微細回路配線の形
    成方法。
  15. 【請求項15】 第1めっき層を形成させるための銅合
    金めっき処理部、第2めっき層を形成させるための銅め
    っき処理部およびこれらを水洗するための水洗部と、電
    子回路用基板の搬入・搬出部を有する微細回路配線形成
    装置。
  16. 【請求項16】 更に、めっき後の基板をアニール処理
    するためのアニール処理部を有することを特徴とする請
    求項第15項記載の微細回路配線形成装置。
JP2002099970A 2002-04-02 2002-04-02 微細回路配線形成方法およびこれに用いる装置 Pending JP2003293193A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002099970A JP2003293193A (ja) 2002-04-02 2002-04-02 微細回路配線形成方法およびこれに用いる装置
US10/400,436 US20030186540A1 (en) 2002-04-02 2003-03-28 Method and apparatus for forming fine circuit interconnects
KR10-2003-0020532A KR20030079745A (ko) 2002-04-02 2003-04-01 미세회로배선의 형성방법 및 장치
TW092107351A TW200308028A (en) 2002-04-02 2003-04-01 Method and apparatus for forming fine circuit interconnects
EP03007398A EP1351289A1 (en) 2002-04-02 2003-04-02 Method and apparatus for forming fine circuit interconnects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002099970A JP2003293193A (ja) 2002-04-02 2002-04-02 微細回路配線形成方法およびこれに用いる装置

Publications (1)

Publication Number Publication Date
JP2003293193A true JP2003293193A (ja) 2003-10-15

Family

ID=28035919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002099970A Pending JP2003293193A (ja) 2002-04-02 2002-04-02 微細回路配線形成方法およびこれに用いる装置

Country Status (5)

Country Link
US (1) US20030186540A1 (ja)
EP (1) EP1351289A1 (ja)
JP (1) JP2003293193A (ja)
KR (1) KR20030079745A (ja)
TW (1) TW200308028A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158930A (ja) * 2003-11-25 2005-06-16 Nec Electronics Corp 半導体装置およびその製造方法
WO2006028260A1 (ja) * 2004-09-08 2006-03-16 Ebara Corporation 金属膜の成膜方法及び装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142427A (ja) * 2001-11-06 2003-05-16 Ebara Corp めっき液、半導体装置及びその製造方法
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
US20040248403A1 (en) * 2003-06-09 2004-12-09 Dubin Valery M. Method for forming electroless metal low resistivity interconnects
US7026244B2 (en) * 2003-08-08 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance and reliable copper interconnects by variable doping
KR100924865B1 (ko) 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
KR101097670B1 (ko) 2010-04-20 2011-12-22 서울대학교산학협력단 인쇄회로기판 및 이의 제조방법
US20120161320A1 (en) * 2010-12-23 2012-06-28 Akolkar Rohan N Cobalt metal barrier layers
CN102903666B (zh) * 2011-07-25 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
EP2660360A1 (en) * 2011-08-30 2013-11-06 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6709563B2 (en) * 2000-06-30 2004-03-23 Ebara Corporation Copper-plating liquid, plating method and plating apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158930A (ja) * 2003-11-25 2005-06-16 Nec Electronics Corp 半導体装置およびその製造方法
WO2006028260A1 (ja) * 2004-09-08 2006-03-16 Ebara Corporation 金属膜の成膜方法及び装置
JP2006077275A (ja) * 2004-09-08 2006-03-23 Ebara Corp 金属膜の成膜方法及び装置
US7498261B2 (en) 2004-09-08 2009-03-03 Ebara Corporation Method and apparatus for forming metal film
JP4503401B2 (ja) * 2004-09-08 2010-07-14 株式会社荏原製作所 金属膜の成膜方法及び配線の形成方法

Also Published As

Publication number Publication date
EP1351289A1 (en) 2003-10-08
KR20030079745A (ko) 2003-10-10
TW200308028A (en) 2003-12-16
US20030186540A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US7262504B2 (en) Multiple stage electroless deposition of a metal layer
JP2003293193A (ja) 微細回路配線形成方法およびこれに用いる装置
US6645550B1 (en) Method of treating a substrate
JP4771945B2 (ja) バリヤ金属上に直接銅めっきするマルチステップ電着法
US6897152B2 (en) Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
US6165912A (en) Electroless metal deposition of electronic components in an enclosable vessel
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US7752996B2 (en) Apparatus for applying a plating solution for electroless deposition
US20050085031A1 (en) Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US20110259750A1 (en) Method of direct plating of copper on a ruthenium alloy
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
CN100356547C (zh) 用于铜互连的可制造CoWP金属帽盖方法
US20100285660A1 (en) Copper deposition for filling features in manufacture of microelectronic devices
JP2007509236A (ja) 無電解堆積のための装置
US20050161338A1 (en) Electroless cobalt alloy deposition process
JP5074025B2 (ja) 半導体工業に使用するための三成分系材料を無電解メッキする組成物
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR20160132775A (ko) 도금 처리 방법 및 기억 매체
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
US7198662B2 (en) Electroless plating pre-treatment solution and electroles plating method
JP2003328184A (ja) 微細回路配線形成方法およびこれに用いる装置
KR101789841B1 (ko) 통합된 무전해 성막 프로세스를 포함하는 프로세스들을 통해 기판을 핸들링하는 방법 및 시스템
KR100522824B1 (ko) 무전해 도금을 이용한 패턴 내 금속배선 형성방법
JP3864138B2 (ja) 基板の銅配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003