KR100399909B1 - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100399909B1
KR100399909B1 KR10-2000-0085670A KR20000085670A KR100399909B1 KR 100399909 B1 KR100399909 B1 KR 100399909B1 KR 20000085670 A KR20000085670 A KR 20000085670A KR 100399909 B1 KR100399909 B1 KR 100399909B1
Authority
KR
South Korea
Prior art keywords
copper
insulating film
interlayer insulating
forming
layer
Prior art date
Application number
KR10-2000-0085670A
Other languages
English (en)
Other versions
KR20020056341A (ko
Inventor
김헌도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085670A priority Critical patent/KR100399909B1/ko
Publication of KR20020056341A publication Critical patent/KR20020056341A/ko
Application granted granted Critical
Publication of KR100399909B1 publication Critical patent/KR100399909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 트랜치와 비아(또는 콘택홀)로 이루어진 듀얼 다마신 패턴을 형성한 후 구리를 매립하는 과정에 있어서, 듀얼 다마신 패턴을 포함한 층간 절연막의 표면을 플라즈마 처리하여 구리가 층간 절연막으로 확산되는 것을 방지함으로써, 금속 확산 방지 금속층 없이 구리를 직접 매립할 수 있어 비아에서의 접촉 저항을 줄이고, 듀얼 다마신 패턴 내부로의 구리 매립을 용이하게 실시하여 소자의 전기적 특성을 향상시키고, 배선 형성 공정을 용이하게 실시할 수 있는 반도체 소자의 층간 절연막 형성 방법이 개시된다.

Description

반도체 소자의 층간 절연막 형성 방법{Method of forming inter-metal dielectric in a semiconductor device}
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 듀얼 다마신 패턴 형성 후 금속 확산 방지 금속층 없이 바로 상부 배선을 형성함으로써 초미세 구조의 듀얼 다마신 패턴 내부에 상부 배선을 균일하고 용이하게 매립하여 전기적 특성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
구리는 특유의 낮은 저항값 때문에 반도체 소자의 금속 배선 재료로 많이 사용되고 있다.
종래의 구리 금속 배선 형성 방법은 기본적으로 트랜치와 비아(또는 콘택홀)로 이루어진 이중 구조의 듀얼 다마신 패턴이 형성된 층간 절연막 상에 금속 확산 방지 금속층을 형성한 후 층간 절연막 상의 구리 확산 방지 금속층을 제거하고, 듀얼 다마신 패턴 내부에 구리를 매립하여 구리 배선을 형성한다. 이러한 구리 배선이 다층으로 적층되어 있을 경우 층간 배선을 연결하는 비아 콘택 하부는 하부 구리 배선/금속 확산 방지 금속층/상부 구리 배선의 적층 구조를 이루고있다. 여기서, 형성되는 금속 확산 방지 금속층은 구리가 절연막으로 확산되어 구리 배선의 전기적 특성이 저하되는 것을 방지하기 위하여 필수적으로 형성된다.
이러한 구리 확산 방지 금속층은 구리에 비하여 높은 저항값을 가진다. 이 경우, 비아 저항이 높고, 전류 흐름에 따른 구리 원자 이동이 구리 확산 방지 금속층에 의해 방해되어 비아 하부에서 불량이 발생된다. 이는 상부 구리 배선에서의구리 원자 이동이 구리 확산 방지 금속층에 의해 방해를 받기 때문이다. 다시 말해, 하부 구리 배선과 상부 구리 배선 사이에 형성된 구리 확산 방지 금속층은 구리의 저저항 특성을 열화시켜 전기적 특성이 저하되는 문제점이 있다.
또한, 소자의 고집적화에 따라 비아과 트랜치의 단차비가 증가하게 되어 금속 확산 방지 금속층의 층덮힘이 매우 중요하게 되어 새로운 기술의 도입을 요구하고 있다. 또한, 금속 확산 방지 금속층이 차지하는 비율이 증가함에 따라 트랜치에서의 유효(Effective) 저항 값이 증가하게 되어 알루미늄 합금 대신 저항이 낮은 구리 배선을 형성하는 효과가 감소하거나 없어진다. 그리고, 금속 확산 방지 금속층에 의해 구리 배선을 위한 화학적 기계적 연마 시 다단계 연마 공정이 필요하여 공정이 복잡하고, 높은 생산 단가를 요한다. 또한, 금속 확산 방지 금속층을 증착함으로 인해 비아와 트랜치 상부 입구가 협소해져 구리 시드층 증착 시 비아 내부에 균일한 구리막을 증착하기 어려워 전기 화학적 구리 증착 시 비아 내부에 동공이 형성되어 배선 신뢰성에 악영향을 미치는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 금속 확산 방지 금속층 없이 듀얼 다마신 패턴 내부에 구리를 매립하여 구리 배선을 형성하되 구리를 매립하기 전에 플라즈마 처리를 실시하여 층간 절연막으로의 구리 확산을 방지함으로써 비아에서의 접촉 저항을 줄이고, 듀얼 다마신 패턴 내부로의 구리 매립을 용이하게 실시하여 소자의 전기적 특성을 향상시키고, 배선 형성 공정을 용이하게 실시할 수있는 반도체 소자의 층간 절연막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 하부 구리 배선
2a : 구리 산화막 3 : 구리 확산 방지막
4 : 제 1 절연막 5 : 식각 방지막
6 : 제 2 절연막 7 : 하드 마스크용 절연막
40 : 층간 절연막 40a : 플라즈마 처리막
8a : 시드 구리층 8b : 배선용 구리층
8 : 상부 구리 배선
본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 하부 구리 배선을 포함하여 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 트렌치 및 비아로 이루어진 듀얼 다마신 패턴을 형성하여 상기 하부 구리 배선을 노출시키는 단계, 듀얼 다마신 패턴 내벽 전체를 플라즈마 처리하여 트렌치 및 비아 측벽 쪽 층간 절연막의 소정 두께를 구리 확산을 방지하기 위한 플라즈마 처리막으로 형성하는 단계 및 듀얼 다마신 패턴 내부에 구리를 매립하여 상부 구리 배선을 형성하는 단계를 포함하여 이루어진다.
층간 절연막은 상기 트렌치과 비아의 경계에 식각 방지막으로 SiN 또는 SiC 절연막층을 포함하여 이루어진다. 플라즈마 처리를 실시하기 전에는 Ar 가스 또는 Ar + N2혼합 가스를 이용하여 비아 하부를 식각한다. 이후 플라즈마 처리는 인-시투로 상온 내지 400℃의 온도 범위에서 H2, H2+He, H2+Ar, H2+N2, NH3또는 NH3+N2혼합 가스를 이용하여 실시하며, 플라즈마 처리막은 상기 듀얼 다마신 패턴 측벽의 SiOC층을 10 내지 50Å 두께의 SiCN, SiOCN 또는 SiN막으로 만들어 형성한다. 플라즈마 처리 시 반도체 기판에는 0V 내지 -100V 범위의 바이어스를 인가하다.
상부 구리 배선은 듀얼 다마신 패턴을 포함한 층간 절연막 상에 시드 구리층을 형성하고, 전기 화학적 구리 증착법으로 듀얼 다마신 패턴 내부를 구리로 매립한 후 화학적 기계적 연마를 실시하여 층간 절연막 상의 구리 및 시드 구리층을 제거하여 형성한다. 시드 구리층을 증착하기 전에 시드 구리층의 증착을 용이하게 하기 위하여 물리 기상 증착법으로 글루 구리층을 형성할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 소정의 패턴으로 하부 구리 배선(2)을 형성한 후 전체 상에 구리 확산 방지막(3) 및 층간 절연막(40)을 순차적으로 형성한다. 층간 절연막(40)에는 하부 구리 배선(2)의 수직 배선을 위하여 소정 영역에 트랜치와 비아(또는 콘택홀)로 이루어진 듀얼 다마신 패턴을 형성하여 하부 구리 배선(2)이 노출되도록 한다. 노출된 하부 구리 배선(2)의 표면에는 기생적으로 구리 산화막(2a)이 형성된다.
구리 확산 방지막(3)은 하부 구리 배선(2)이 층간 절연막(40)으로 확산되어 배선의 전기적 특성이 저하되는 것을 방지하기 위하여 형성한다. 층간 절연막(40)은 제 1 절연막(4), 식각 방지막(5), 제 2 절연막(6) 및 하부 마스크용 절연막(7)이 순차적으로 적층되어 형성된다.
하드 마스크용 절연막(7)은 트랜치를 형성하기 위한 마스크로 이용하기 위하여 형성한다. 1차 식각 공정으로 하드 마스크용 절연막(7)과 제 2 절연막(6)을 식각하여 트랜치를 형성한다. 이때, 제 1 절연막(4)은 식각 방지막(5)에 의해 보호되어 1차 식각 공정 시 식각되지 않는다. 이후 비아(또는 콘택홀)를 형성하기 위한 2차 식각 공정 시 식각 방지막(5), 제 1 절연막(4) 및 구리 확산 방지막(3)을 식각하여 하부 구리 배선(2)이 노출되도록 한다. 식각 방지막(5)은 SiN 또는 SiC 절연막층으로 형성한다.
도 1b를 참조하면, 듀얼 다마신 패턴 내벽 전체를 플라즈마 처리하여 트렌치 및 비아 측벽 쪽의 제 1 및 제 2 절연막(4 및 6)을 구리 확산을 방지하기 위한 플라즈마 처리막(40a)으로 형성한다.
플라즈마 처리막(40a)은 층간 절연막(40)에 금속 확산 방지 금속층을 형성하지 않고도 듀얼 다마신 패턴 내부에 형성될 배선용 금속이 층간 절연막(40)으로 확산되지 않도록 하기 위하여 형성하며, 듀얼 다마신 패턴 측벽의 SiOC층을 10 내지 50Å 두께의 SiCN, SiOCN 또는 SiN막으로 만들어 형성한다.
플라즈마 처리는 Ar 가스 또는 Ar + N2혼합 가스를 이용하여 비아 하부를 식각한 후 진공의 파괴 없이 인-시투(In-situ)로 상온 내지 400℃의 온도 범위에서 H2, H2+He, H2+Ar, H2+N2, NH3또는 NH3+N2혼합 가스를 이용하여 실시한다. 상기의 혼합 가스는 식각 조건 또는 플라즈마 처리 조건에 따라 혼합비를 적당한 조건으로 변화시켜 사용한다. 플라즈마 처리 시에는 반도체 기판(1)에 0V 내지 -100V 범위의 바이어스를 인가해 주어 플라즈마 처리 효과를 극대화한다.
플라즈마 처리를 실시하는 동안, 하부 구리 배선(2)의 표면에 기생적으로 형성된 구리 산화막(2a)은 환원되어 구리로 변환돼 하부 구리 배선(2)의 일부가 된다.
도 1c를 참조하면, 듀얼 다마신 패턴 내부를 구리로 매립하여 상부 구리 배선(8)을 형성한다.
상부 구리 배선(8)은 도 1b의 플라즈마 처리를 실시한 후 진공의 파괴 없이 인-시투로 전체 상에 화학 기상 증착법으로 시드 구리층(8a)을 증착한 후 전기 화학적 구리 증착법을 이용하여 배선용 구리층(8a)을 형성한 뒤 화학적 기계적 연마를 실시하여 듀얼 다마신 패턴의 내부에만 구리 금속층을 매립하여 형성한다.
시드 구리층(8a)을 형성하기 전에, 시드 구리층(8a)의 증착이 원할하게 이루어질 수 있도록 하기 위하여 물리 기상 증착법으로 글루(Glue) 구리층(도시되지 않음)을 먼저 증착할 수도 있다. 이때, 글루 구리층은 도 1b의 플라즈마 처리를 실시한 후 인-시투로 전체 상에 물리 기상 증착법으로 -50 내지 0℃의 온도 범위에서 20 내지 100Å의 두께로 형성한다.
본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 저항이 높은 확산 방지 금속층 대신에 플라즈마 처리를 실시하여 층간 절연막(40)에 형성된 듀얼 다마신 패턴 측벽을 구리 확산 방지막으로 사용할 플라즈마 처리막(40a)으로 바꾸어 줌으로써 고저항 값을 가지는 구리 확산 방지 금속층 없이 하부 구리 배선 및 상부 구리 배선이 직접 연결되어 구리 금속 배선의 실제 저항을 낮게 유지할 수 있다.또한, 구리 확산 방지층 역할을 하는 플라즈마 처리막(40a)인 SiCN, SiOCN 또는 SiN막이 듀얼 다마신 패턴의 측벽을 보호하고 있어 배선간 누설 전류를 억제할 수 있다.
SiCN, SiOCN 또는 SiN막 위에서의 구리 금속 결정성이 구리 금속 확산 방지 금속층 위에서 보다 (111) 우선 방위가 강하게 얻을 수 있어 배선 신뢰성을 개선한다. 그리고, 구리 확산 방지 금속층을 사용하지 않기 때문에 화학적 기계적 구리 연마 시에 1개의 슬러리를 가지고 빠른 시간 내에 저 비용으로 연마가 가능하여 연마공정을 손쉽게 하는 기술이다.
상기에서 서술한, 반도체 소자의 층간 절연막 형성 방법은 구리 이외의 다른 금속을 이용해 배선을 형성할 경우에도 적용할 수 있다.
상술한 바와 같이, 본 발명은 구리 확산 방지 금속층 없이 듀얼 다마신 패턴 측벽의 플라즈마 처리를 통해 구리 확산을 억제할 수 있어 배선간의 접촉 저항을 낮게 유지할 수 있고, 구리 확산 방지 금속층에 의한 트랜치 상부가 좁아지는 것을 방지하여 구리 매립시 용이하게 실시할 수 있어 공정의 난이도를 낮추면서 소자의 전기적 특성을 향상시키는 효과가 있다.

Claims (8)

  1. 하부 구리 배선을 포함하여 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 트렌치 및 비아로 이루어진 듀얼 다마신 패턴을 형성하여 상기 하부 구리 배선을 노출시키는 단계;
    상기 듀얼 다마신 패턴 내벽 전체를 플라즈마 처리하여 SiCN, SiOCN 또는 SiN막으로 이루어진 플라즈마 처리막으로 상기 듀얼 다마신 패턴의 내벽에 확산 장벽층을 형성하는 단계; 및
    상기 듀얼 다마신 패턴 내부에 구리를 매립한 후 연마 공정으로 상기 층간 절연막 상부의 구리를 제거하여 상부 구리 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막은 상기 트렌치과 비아의 경계에 식각 방지막으로 SiN 또는 SiC 절연막층을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 처리를 실시하기 전에 Ar 가스 또는 Ar + N2혼합 가스를 이용하여 비아 하부를 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 처리는 인-시투로 상온 내지 400℃의 온도 범위에서 H2, H2+He, H2+Ar, H2+N2, NH3또는 NH3+N2혼합 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  5. 제 1 항에 있어서,
    상기 확산 장벽층은 상기 듀얼 다마신 패턴 측벽의 SiOC층을 10 내지 50Å 두께만큼 플라즈마 처리하여 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 처리 시 상기 반도체 기판에는 0V 내지 -100V 범위의 바이어스를 인가하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  7. 제 1 항에 있어서,
    상기 상부 구리 배선은 상기 듀얼 다마신 패턴을 포함한 층간 절연막 상에 시드 구리층을 형성하고, 전기 화학적 구리 증착법으로 상기 듀얼 다마신 패턴 내부를 구리로 매립한 후 화학적 기계적 연마를 실시하여 상기 층간 절연막 상의 구리 및 시드 구리층을 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  8. 제 7 항에 있어서,
    상기 시드 구리층을 증착하기 전에 시드 구리층의 증착을 용이하게 하기 위하여 물리 기상 증착법으로 글루 구리층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR10-2000-0085670A 2000-12-29 2000-12-29 반도체 소자의 층간 절연막 형성 방법 KR100399909B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085670A KR100399909B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085670A KR100399909B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20020056341A KR20020056341A (ko) 2002-07-10
KR100399909B1 true KR100399909B1 (ko) 2003-09-29

Family

ID=27688835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085670A KR100399909B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100399909B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR101048002B1 (ko) * 2003-12-26 2011-07-13 매그나칩 반도체 유한회사 반도체 소자의 장벽 금속층 형성방법
KR101138082B1 (ko) 2004-06-14 2012-04-24 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947458B1 (ko) * 2003-07-18 2010-03-11 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077771A (en) * 1998-04-20 2000-06-20 United Silicon Incorporated Method for forming a barrier layer
KR20000052450A (ko) * 1999-01-04 2000-08-25 포만 제프리 엘 무기 장벽 박막의 부착 촉진 방법
KR20000055563A (ko) * 1999-02-08 2000-09-05 김영환 반도체 장치의 배선 제조 방법
US6248665B1 (en) * 1999-07-06 2001-06-19 Taiwan Semiconductor Manufacturing Company Delamination improvement between Cu and dielectrics for damascene process
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077771A (en) * 1998-04-20 2000-06-20 United Silicon Incorporated Method for forming a barrier layer
KR20000052450A (ko) * 1999-01-04 2000-08-25 포만 제프리 엘 무기 장벽 박막의 부착 촉진 방법
KR20000055563A (ko) * 1999-02-08 2000-09-05 김영환 반도체 장치의 배선 제조 방법
US6248665B1 (en) * 1999-07-06 2001-06-19 Taiwan Semiconductor Manufacturing Company Delamination improvement between Cu and dielectrics for damascene process
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR101048002B1 (ko) * 2003-12-26 2011-07-13 매그나칩 반도체 유한회사 반도체 소자의 장벽 금속층 형성방법
KR101138082B1 (ko) 2004-06-14 2012-04-24 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치
KR102312827B1 (ko) 2017-08-08 2021-10-13 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Also Published As

Publication number Publication date
KR20020056341A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US8368220B2 (en) Anchored damascene structures
US6472231B1 (en) Dielectric layer with treated top surface forming an etch stop layer and method of making the same
US20050051900A1 (en) Method for forming dielectric barrier layer in damascene structure
JPH10189733A (ja) 多孔性誘電体の金属被覆法
KR20040052345A (ko) 반도체 소자 제조방법
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
US6495448B1 (en) Dual damascene process
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
US7157380B2 (en) Damascene process for fabricating interconnect layers in an integrated circuit
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
US20030186538A1 (en) Inter-metal dielectric patterns and method of forming the same
JP2003508896A (ja) 少なくとも１つのメタライゼーション面を有する集積回路の製造方法
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
JP2005005697A (ja) 半導体装置の製造方法
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR20020002911A (ko) 반도체소자의 금속배선 형성방법
KR20010025972A (ko) 반도체 장치의 배선 형성방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR20060005182A (ko) 에어 갭을 갖는 절연막 형성방법 및 이를 이용한 반도체소자의 구리 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee