JPH1140694A - 半導体パッケージおよび半導体装置とその製造方法 - Google Patents

半導体パッケージおよび半導体装置とその製造方法

Info

Publication number
JPH1140694A
JPH1140694A JP9190818A JP19081897A JPH1140694A JP H1140694 A JPH1140694 A JP H1140694A JP 9190818 A JP9190818 A JP 9190818A JP 19081897 A JP19081897 A JP 19081897A JP H1140694 A JPH1140694 A JP H1140694A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor element
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9190818A
Other languages
English (en)
Inventor
Takaaki Sasaki
孝明 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP9190818A priority Critical patent/JPH1140694A/ja
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to US09/062,720 priority patent/US6175159B1/en
Priority to TW087106056A priority patent/TW376556B/zh
Priority to KR10-1998-0028199A priority patent/KR100368698B1/ko
Publication of JPH1140694A publication Critical patent/JPH1140694A/ja
Priority to US09/689,824 priority patent/US6890796B1/en
Priority to US09/981,891 priority patent/US6661099B2/en
Priority to US10/690,627 priority patent/US7129587B2/en
Priority to US11/581,096 priority patent/US7365439B2/en
Priority to US12/057,493 priority patent/US7663251B2/en
Priority to US12/685,777 priority patent/US8018076B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子とほぼ等しい大きさでありしたが
って小型・薄型化の要望に十分応えることができ、しか
も安価に製造できる半導体装置とその製造方法の提供が
臨まれている。 【解決手段】 半導体パッケージ３１に半導体素子３２
を保持固定してなる半導体装置３０である。半導体パッ
ケージ３１は、半導体素子３２を載せてこれを固定する
基板３３と、接続パターン３４とを備えて構成されてい
る。基板３３には貫通した状態で開口する貫通開口部３
５が形成されている。半導体素子３２は、その素子形成
面３２ａが基板３３に載せられ、かつその電極３８が貫
通開口部３５内に臨ませられた状態で固定されている。
半導体素子３２の電極３８は貫通開口部３５内を通るワ
イヤ３９を介して接続パターン３４に電気的に接続され
ている。貫通開口部３５内とワイヤ３９とは樹脂で封止
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型の半導体パッ
ケージ、特に半導体素子とほぼ同一の大きさをもつチッ
プサイズパッケージと称される半導体パッケージとこれ
を用いた半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置を用いる各種の機器で
は、特に携帯機器や移動体機器を中心にそのサイズの小
型軽量化が進められている。したがって、これら機器に
使用される半導体装置についても、その小型・薄型化が
要望されている。この要望に対して、近時、チップサイ
ズパッケージ（Chip Size Packge；以下、ＣＳＰと略称
する）と称される、半導体素子とほぼ同一の大きさをも
つパッケージが提案され、これを用いた半導体装置の製
品化が一部に実施されている。
【０００３】このようにＣＳＰに半導体素子が搭載され
て形成された半導体装置としては、例えば図８に示すよ
うに、半導体パッケージ１にバンプ２を介して半導体素
子３を搭載し、これを固定したものが知られている。こ
の半導体装置において半導体パッケージ１は、基板４
と、この基板４の一方の面に形成された導電性の接続パ
ターン５と、基板４の他方の面に形成された導電性の接
続パターン６と、これら接続パターン５、６を導通させ
るべく基板４内を貫通して形成された配線材７とを備え
てなるものである。ここで、基板４の基材については、
半導体素子３との間の熱膨張率の差を少なくし、バンプ
２や半導体素子３に熱応力が加わりにくくするべく、主
にセラミックスが用いられている。
【０００４】そして、このような構成の半導体パッケー
ジ１に対して半導体素子３は、その素子形成面３ａに設
けられた前記バンプ２により、基板４の一方の面側の導
電性接続パターン５と電気的に接続した状態で基板４に
固定されている。また、基板４の他方の面に形成された
導電性の接続パターン６には、マザーボード（図示せ
ず）との接合用の半田ボール等からなる外部接続端子８
が固着されており、これによって半導体素子３のバンプ
２は、接続パターン５、配線材７、接続パターン６を介
して外部接続端子８に電気的に接続されたものとなって
いる。
【０００５】そして、このようにして半導体パッケージ
１に搭載された半導体素子３は、さらに基板４と半導体
素子３との間の接合部の全周がアンダーファイルと呼ば
れる樹脂９で封止されることにより、半導体パッケージ
１に一体的に固定されたものとなっている。なお、この
アンダーファイルと呼ばれる樹脂９は、前述した基板４
と半導体素子３との間の熱膨張率の差に起因する熱応力
を分散させる役目も担っている。
【０００６】図９は、ＣＳＰに半導体素子が搭載されて
形成された半導体装置の他の例を示す図であり、図２中
符号１０は通常チップオンボード（Chip On Boad；ＣＯ
Ｐ）と呼ばれる半導体装置である。この半導体装置１０
は、半導体パッケージ１１に接着剤１２等を介して半導
体素子１３を搭載し、これを固定したものである。半導
体パッケージ１１は、ガラスエポキシ樹脂等を基材とす
る基板１４と、この基板１４の一方の面に形成された導
電性の接続パターン１５と、基板１４の他方の面に形成
された導電性の接続パターン１６と、これら接続パター
ン１５、１６を導通させるべく基板１４内を貫通して形
成された配線材１７とを備えてなるものである。
【０００７】そして、このような構成の半導体パッケー
ジ１１に対して半導体素子１３は、その素子形成面１３
ａとは逆の面が接着剤１２により基板１４の一方の面上
に固定され、さらにワイヤ１８を介して素子形成面１３
ａに形成された電極（図示せず）と接続パターン１５と
が電気的に接続されたものとなっている。また、基板１
４の他方の面に形成された導電性の接続パターン１６に
は、マザーボード（図示せず）との接合用の半田ボール
等からなる外部接続端子１９が固着されており、これに
よって半導体素子１３の電極は、接続パターン１５、配
線材１７、接続パターン１６を介して外部接続端子１９
に電気的に接続されたものとなっている。また、このよ
うにして半導体素子１３を搭載した半導体パッケージ１
１には、さらにその素子形成面１３ａおよびワイヤ１８
を保護するため、基板１４の一方の面および半導体素子
１３を覆った状態に樹脂２０が設けられ、これにより半
導体素子１３およびワイヤ１８は樹脂２０に封止された
ものとなっている。
【０００８】
【発明が解決しようとする課題】しかしながら、図８に
示した例の半導体装置では、基板４と半導体素子３との
間の熱応力を減少するため、基板４として高価なセラミ
ックスを基材とするものを使用しなくてはならず、全体
としてのコストが高くなってしまうといった改善すべき
課題がある。また、図９に示した例の半導体装置１０で
は、基板１４と半導体素子１３との間の熱応力はワイヤ
１８によって吸収できるため、基板１４として安価なガ
ラスエポキシ樹脂を基材とするものを使用できるもの
の、この構造では半導体素子１３の外周側を回してワイ
ヤ１８を配設するため、半導体素子１３に対して半導体
装置１０全体が大きくなってしまい、半導体装置の小型
・薄型化の要望に十分応えられないといった不満があ
る。
【０００９】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、半導体素子とほぼ等しい
大きさでありしたがって小型・薄型化の要望に十分応え
ることができ、しかも安価に製造できる半導体装置とそ
の製造方法、およびこの半導体装置の製造に好適に用い
られる半導体パッケージを提供することにある。
【００１０】
【課題を解決するための手段】本発明における請求項１
記載の半導体パッケージでは、半導体素子を載せてこれ
の素子形成面側を一方の面に固定する基板と、該基板の
他方の面に設けられて前記半導体素子と電気的に接続す
るための接続パターンとを備えてなり、前記基板には、
その一方の面から他方の面にかけて貫通した状態に開口
する貫通開口部が形成されたことを前記課題の解決手段
とした。
【００１１】この半導体パッケージによれば、基板に貫
通開口部を形成し、半導体素子の素子形成面を載せる基
板面と反対の側の面に接続パターンを設けたので、半導
体素子の素子形成面に形成された電極と前記接続パター
ンとを前記貫通開口部内を通るワイヤで接合することが
可能となり、したがって半導体素子の外周側を回すこと
なくワイヤを配設することができ、これによりワイヤの
配線スペースを半導体素子の外周側に確保する必要がな
くなる。また、ワイヤ接合を行えることから、ワイヤに
よって半導体素子と基板との間の熱膨張率の差を吸収す
ることができ、これにより高価なセラミックス基板でな
く安価な樹脂基板を使用することが可能となる。
【００１２】本発明における請求項４記載の半導体装置
では、半導体パッケージが、半導体素子を載せてこれを
一方の面に固定するための基板と、該基板の他方の面に
設けられた接続パターンとを備え、前記基板にその一方
の面から他方の面にかけて貫通した状態に開口する貫通
開口部を形成して構成されており、前記半導体素子が、
その素子形成面が前記基板の一方の面に載せられ、かつ
その電極が前記貫通開口部内に臨ませられた状態で該一
方の面に固定されてなり、該半導体素子の電極が前記貫
通開口部内を通るワイヤを介して前記接続パターンに電
気的に接続され、前記貫通開口部内とワイヤとが樹脂で
封止されてなることを前記課題の解決手段とした。
【００１３】この半導体装置によれば、半導体パッケー
ジとして前記請求項１記載のものが用いられており、半
導体素子の素子形成面に形成された電極と基板の接続パ
ターンとが貫通開口部内を通るワイヤで接合されている
ことから、半導体素子の外周側を回すことなくワイヤが
配設されたことによって半導体素子の外周側にワイヤの
配線スペースが必要がなくなる。また、半導体素子と基
板とがワイヤ接合されていることから、ワイヤによって
半導体素子と基板との間の熱膨張率の差を吸収すること
ができ、これにより高価なセラミックス基板でなく安価
な樹脂基板を使用することが可能となる。
【００１４】本発明における請求項７記載の半導体装置
の製造方法では、まず、半導体素子を載せてこれを一方
の面に固定するための基板と、該基板の他方の面に設け
られた接続パターンとを備え、前記基板にその一方の面
から他方の面にかけて貫通した状態に開口する貫通開口
部を形成して構成された半導体パッケージを用意し、次
に、該半導体パッケージの基板の一方の面に半導体素子
の素子形成面をその電極が前記貫通開口部内に臨むよう
にして固定し、次いで、前記接続パターンと半導体素子
の電極とを貫通開口部内を通るワイヤで電気的に接続
し、その後、前記貫通開口部内とワイヤとを樹脂で封止
することを前記課題の解決手段とした。
【００１５】この半導体装置の製造方法によれば、前記
請求項１記載の半導体パッケージを用い、半導体素子の
素子形成面に形成された電極と基板の接続パターンとを
貫通開口部内を通るワイヤで接合することから、半導体
素子の外周側を回すことなくワイヤが配設されることに
よって半導体素子の外周側にワイヤの配線スペースを不
要にすることが可能になる。また、半導体素子と基板と
をワイヤ接合することから、ワイヤによって半導体素子
と基板との間の熱膨張率の差を吸収することができ、こ
れにより高価なセラミックス基板でなく安価な樹脂基板
を使用することが可能となる。
【００１６】
【発明の実施の形態】以下、本発明を詳しく説明する。
図１は、本発明における請求項４記載の発明の半導体装
置の第１実施形態例を示す図である。図１において符号
３０は半導体装置であり、この半導体装置３０は半導体
パッケージ３１に半導体素子３２を搭載してなるもので
ある。なお、この半導体装置３０における半導体パッケ
ージ３１は、本発明における請求項１記載の発明の半導
体パッケージの第１実施形態例となるものである。
【００１７】半導体装置３０において半導体パッケージ
３１は、半導体素子３２を載せてこれの素子形成面３２
ａ側を一方の面に固定する矩形状の基板３３と、該基板
３３の他方の面に設けられた複数の接続パターン３４…
とを備えてなるものである。基板３３はガラスエポキシ
等の樹脂を基材とするもので、図２（ａ）に示すように
その中央部には、基板３３の長辺方向に沿って貫通開口
部３５が形成されている。この貫通開口部３５は、半導
体素子３２を固定する一方の面側から他方の面側にかけ
て貫通した状態で矩形状に開口して形成されたものであ
る。なお、図１、図２（ａ）に示したように接続パター
ン３４…は、それぞれ基板３３の長辺側端縁部から貫通
開口部３５にかけて延びて形成されたもので、金属等か
らなる導電性のものである。
【００１８】これら接続パターン３４…を形成した基板
３３の他方の面には、図１、図２（ｂ）に示すように接
続パターン３４…の一部を露出した状態で該接続パター
ン３４…を覆う絶縁膜３６が設けられている。この絶縁
膜３６はレジスト等からなるもので、接続パターン３４
…における前記貫通開口部３５側の端部３４ａと該端部
３４ａ以外の一部、この例では前記端部３４ａと反対の
側の端部３４ｂとを露出させた状態で、かつ、貫通開口
部３５を覆うことなくこれをそのまま開口させた状態に
設けられたものである。
【００１９】このような構成の半導体パッケージ３１に
おける基板３３の一方の面には、図１、図２（ｃ）に示
すように貫通開口部３５の長辺方向における中心線近傍
部分を開口させた状態で、テープ状の接合材３７が設け
られている。この接合材３７は、ポリイミド等の樹脂製
のテープ基材の両面に、ポリアミドイミド等の熱可塑性
の接着剤あるいは変性エポキシ等の熱硬化性の接着剤を
塗布して形成されたものである。また、基板３３の一方
の面には、図１に示すように接合材３７を介して半導体
素子３２が載置固定されている。この半導体素子３２
は、図３に示すように矩形板状のもので、その素子形成
面３２ａの長辺方向中心線上に複数の電極３８…を形成
したものであり、これら電極３８…を前記貫通開口部３
５内に臨ませて配設されたものである。
【００２０】そして、このようにして貫通開口部３５内
に臨んだ状態に配設された半導体素子３２の電極３８…
には、図１、図４に示すように接続パターン３４の端部
３４ａとの間でワイヤ３９が貫通開口部３５内を通って
接続されており、これによって該電極３８と接続パター
ン３４とは電気的に接続されたものとなっている。ま
た、接続パターン３４のもう一方の露出した端部３４ｂ
には、図１に示したように半田ボール等からなる外部接
続端子４０が接続されている。そして、このような構成
により半導体素子３２の電極３８は、ワイヤ３９、接続
パターン３４を介して外部接続端子４０に電気的に接続
したものとなっている。また、このようにしてワイヤ３
９が電極３８と接続パターン３４との接続のために配置
された貫通開口部３５内には、図１、図５に示すように
接続パターン３４の端部３４ａを覆った状態に絶縁性樹
脂４１が充填され、これにより電極３８、ワイヤ３９お
よび接続パターン３４の端部３４ａが外部と絶縁した状
態に封止されている。
【００２１】次に、このような構成の半導体装置１を製
造方法を説明する。なお、ここで説明する製造方法の例
は、本発明における請求項７記載の発明の一実施形態例
となるものである。まず、図２（ａ）〜（ｃ）に示した
半導体パッケージ３１を用意するとともに、図３に示し
た半導体素子３２を用意する。ここで、半導体パッケー
ジ３１の基板３３の一方の面に設けるテープ状の接合材
３７については、基板３３側に設けることなく、半導体
素子３２側に設けるようにしてもよい。
【００２２】次に、このようにして用意した半導体パッ
ケージ３１の一方の面上に半導体素子３２を、半導体素
子３２の電極３８…が貫通開口部３５内に臨むようにし
て載置する。続いて、この状態で加熱加圧することによ
って半導体パッケージ３１の基板３３と半導体素子３２
の素子形成面３２ａとを互いに密着させ、接合材３７の
接着剤を溶融固化、あるいは硬化させることによって半
導体素子３２を基板３３の一方の面に固定する。
【００２３】次いで、図４に示したように基板３３の貫
通開口部３５内に臨む電極３８…と、基板３３の他方の
面にある接続パターン３４…の端部３４ａ…をそれぞれ
対応するものどうしワイヤボンディングし、これら電極
３８と接続パターン３４とを貫通開口部３５内にてワイ
ヤ３９で電気的に接続する。なお、このワイヤボンディ
ングには、従来一般に使用されているワイヤーボンダー
を使用することができる。
【００２４】次いで、図５に示したように貫通開口部３
５内をエポキシ等の絶縁性樹脂４１で充填し、かつワイ
ヤ３８および接合パターン３４の端部３５ａを覆った状
態に前記絶縁性樹脂４１を塗布し、電極３８…、ワイヤ
３９…、接続パターン３４の端部３４ａ…を全て封止す
る。その後、接続パターン３４の端部３４ｂ…にそれぞ
れ半田ボール等からなる外部接続端子４０を高温下で接
合し、半導体装置３０を得る。
【００２５】このようにして得られた半導体装置３０に
あっては、半導体素子３２の素子形成面３２ａに形成さ
れた電極３８…と基板３３の接続パターン３４…とが貫
通開口部３５内を通るワイヤ３９で接合されていること
から、半導体素子３２の外周側を回すことなくワイヤ３
９が配設されたことによって半導体素子３２の外周側に
ワイヤ３９の配線スペースを設ける必要がなくなり、こ
れにより装置全体の小型・薄型化を図ることができる。
また、半導体素子３２と基板３３とがワイヤ接合されて
いることから、ワイヤ３９によって半導体素子３２と基
板３３との間の熱膨張率の差を吸収することができ、こ
れにより高価なセラミックス基板でなく安価な樹脂基板
を使用することができる。
【００２６】図６は本発明における請求項４記載の半導
体装置の第２実施形態例を示す図であり、この図におい
て符号５０は半導体装置である。この半導体装置５０が
図１に示した半導体装置３０と異なるところは、その半
導体パッケージ５１の構成にある。この半導体装置５０
における半導体パッケージ５１は、本発明における請求
項１記載の発明の半導体パッケージの第２実施形態例と
なるものであり、図１に示した半導体パッケージ３１と
異なるところは、接続パターン５２が複数段（この例で
は２段）に形成されている点である。
【００２７】すなわち、半導体パッケージ５１はその基
板５３が上板５３ａと下板５３ｂとからなっており、下
板５３ｂはその貫通開口部５４側の端縁が上板５３ａの
端縁より外側となるようにして形成されている。そし
て、このような構成により基板５３は、その裏面（他方
の面）が上板５３ａの裏面と下板５３ｂの裏面との２段
に形成されたものとなっている。
【００２８】この基板５３の上板５３ａの裏面には第１
の接続パターン５２ａが複数設けられ、下板５３ｂの裏
面には第２の接続パターン５２ｂが複数設けられてお
り、これら第１、第２の接続パターン５２ａ、５２ｂは
下板５３ｂ内を貫通して設けられた配線材５５を介して
電気的に接続したものとなっている。そして、このよう
な構成により接続パターン５２は、第１の接続パターン
５２ａと配線材５５と第２の接続パターン５２ｂとから
なる２段（複数段）のパターンとなっている。
【００２９】下板５３ｂの裏面には、絶縁膜５６が第２
の接続パターン５２ｂを覆った状態に形成されている。
ただし、この例においても、絶縁膜５６は第２の接続パ
ターン５２ｂの一部、すなわち図２（ｂ）に示したもの
と同様に基板５３における長辺側の端部を露出した状態
に形成されたものとなっている。そして、このように上
板５３ａと下板５３ｂとから形成された基板５３の、段
差を持って形成された貫通開口部５４内には、該貫通開
口部５４内に臨んで配置された半導体素子３２の電極３
８と、基板５３の上板５３ａの裏面に露出する第１の接
続パターン５２ａの端部とがワイヤ３９によって電気的
に接続されている。さらに、この貫通開口部３８内に
は、ワイヤ３９と第１の接続パターン５２ａの端部とを
覆った状態に絶縁性樹脂５７が充填され、これにより電
極３８、ワイヤ３９および第１の接続パターン５２ａの
端部が外部と絶縁した状態に封止されている。
【００３０】このような構成の半導体装置５０にあって
は、図１に示した半導体装置３０と同様に半導体素子３
２の外周側へワイヤ３９の配線スペースを設ける必要が
ないことから装置全体の小型・薄型化を図ることがで
き、また、ワイヤ３９によって半導体素子３２と基板５
３との間の熱膨張率の差を吸収することができることか
ら基板５３として安価な樹脂基板を使用することができ
る。
【００３１】さらに、基板５３を上板５３ａと下板５３
ｂとの２段に形成し、接続パターン５２を、第１の接続
パターン５２ａと配線材５５と第２の接続パターン５２
ｂとからなる２段（複数段）のパターンにしてその基板
５３中心側の端部、すなわち基板５３の一方の面側の段
に設けられた端部にワイヤ３９を接続するようにしたの
で、外側に延びださせることなくワイヤ３９を貫通開口
部５４内に納めることができ、これにより絶縁性樹脂５
７を、基板５３の底面、すなわち下板５３ｂの裏面より
大きく突出させることなく貫通開口部５４内に充填する
だけでワイヤ３９を覆うことができる。したがって、半
田ボール等からなる外部接続端子１９を小径とすること
ができ、これにより外部接続端子１９の狭ピッチ化・多
ピッチ化を図ることができる。
【００３２】図７は本発明における請求項４記載の半導
体装置の第３実施形態例を示す図であり、この図におい
て符号６０は半導体装置である。この半導体装置５０が
図１に示した半導体装置３０と異なるところは、その半
導体パッケージ６１の構成にある。この半導体装置６０
における半導体パッケージ６１は、本発明における請求
項１記載の発明の半導体パッケージの第３実施形態例と
なるものであり、図１に示した半導体パッケージ３１と
異なるところは、主に基板６２に貫通開口部６３が複
数、この例では２つ形成されている点である。すなわ
ち、半導体パッケージ６１の基板６２には貫通開口部６
３が、基板６２の長辺の長さ方向に沿って２列に形成さ
れている。そして、接続パターン６４は、それぞれの貫
通開口部６３の外側（基板６２の長辺側）から中心側に
該貫通開口部６３を横切った状態で形成配置されてお
り、その外側の端部は一部を外側に臨ませた状態で絶縁
膜６５に覆われている。
【００３３】また、この半導体装置６０において半導体
パッケージ６１に搭載された半導体素子６６は、その素
子形成面に電極６７…が２列形成されたものとなってお
り、これら電極６７…はそれぞれ、基板６２の貫通開口
部６３内に臨んだ状態で配置されたものとなっている。
そして、これら電極６７…は、前記接続パターン６４に
貫通開口部６３内を通るワイヤ３９で接続され、これに
より接続パターン６４の端部に接続した外部接続端子６
８と電気的に接続したものとなっている。また、貫通開
口部６３内には、ワイヤ３９と接続パターン６４のワイ
ヤ３９と接続した側の端部とを覆った状態に絶縁性樹脂
６９が充填され、これにより電極６７、ワイヤ３９およ
び接続パターン６４の端部が外部と絶縁した状態に封止
されている。
【００３４】このような構成の半導体装置６０にあって
は、図１に示した半導体装置３０と同様に半導体素子６
６の外周側へワイヤ３９の配線スペースを設ける必要が
ないことから装置全体の小型・薄型化を図ることがで
き、また、ワイヤ３９によって半導体素子６６と基板６
２との間の熱膨張率の差を吸収することができることか
ら基板６２として安価な樹脂基板を使用することができ
る。さらに、半導体パッケージ６１に搭載する半導体素
子として、電極６７をその中心部でなく周辺側に配置し
た半導体素子６６を用いることができる。
【００３５】なお、前記実施形態例では、半導体パッケ
ージの基板上に半導体素子を固定するのにテープ状の接
合材３７を用いたが、本発明はこれに限定されることな
く、これに代えて例えばエポキシ等の液状接着剤を用い
ることもできる。
【００３６】
【発明の効果】以上説明したように本発明における請求
項１記載の半導体パッケージは、基板に貫通開口部を形
成し、半導体素子の素子形成面を載せる基板面と反対の
側の面に接続パターンを設けたものであるから、半導体
素子の素子形成面に形成された電極と前記接続パターン
とを前記貫通開口部内を通るワイヤで接合することがで
き、したがって半導体素子の外周側を回すことなくワイ
ヤを配設することができることによりワイヤの配線スペ
ースを半導体素子の外周側に確保する必要がなくなり、
よってこれを用いた半導体装置の小型・薄型化を図るこ
とができる。また、ワイヤ接合を行えることから、ワイ
ヤによって半導体素子と基板との間の熱膨張率の差を吸
収することができ、これにより高価なセラミックス基板
でなく安価な樹脂基板を使用することができ、よって半
導体装置の低価格化を図ることができる。
【００３７】本発明における請求項４記載の半導体装置
は、半導体パッケージとして前記請求項１記載のものを
用い、半導体素子の素子形成面に形成された電極と基板
の接続パターンとを貫通開口部内を通るワイヤで接合し
たものであるから、半導体素子の外周側を回すことなく
ワイヤが配設されたことによって半導体素子の外周側に
ワイヤの配線スペースが必要がなくなり、よって装置全
体の小型・薄型化を図ることができる。また、半導体素
子と基板とがワイヤ接合されていることから、ワイヤに
よって半導体素子と基板との間の熱膨張率の差を吸収す
ることができ、これにより高価なセラミックス基板でな
く安価な樹脂基板を使用することができ、よって半導体
装置の低価格化を達成することができる。
【００３８】本発明における請求項７記載の半導体装置
の製造方法は、前記請求項１記載の半導体パッケージを
用い、半導体素子の素子形成面に形成された電極と基板
の接続パターンとを貫通開口部内を通るワイヤで接合す
る方法であるから、半導体素子の外周側を回すことなく
ワイヤが配設されることによって半導体素子の外周側に
ワイヤの配線スペースを不要にすることができ、よって
装置全体の小型・薄型化を図ることができる。また、半
導体素子と基板とがワイヤ接合されていることから、ワ
イヤによって半導体素子と基板との間の熱膨張率の差を
吸収することができ、これにより高価なセラミックス基
板でなく安価な樹脂基板を使用することができ、よって
半導体装置の低価格化を達成することができる。
【図面の簡単な説明】
【図１】本発明における半導体装置の第１実施形態例の
概略構成を示す側断面図である。
【図２】（ａ）〜（ｃ）は図１に示した半導体装置の構
成を説明するための図であり、（ａ）、（ｂ）は主に半
導体パッケージの裏面側を説明するための斜視図、
（ｃ）は半導体パッケージの表面側を説明するための斜
視図である。
【図３】半導体素子の素子形成面を示す斜視図である。
【図４】半導体装置の裏面側を説明するための斜視図で
ある。
【図５】半導体装置の裏面側を説明するための斜視図で
ある。
【図６】本発明における半導体装置の第２実施形態例の
概略構成を示す側断面図である。
【図７】本発明における半導体装置の第３実施形態例の
概略構成を示す側断面図である。
【図８】従来の半導体装置の一例の概略構成を示す側断
面図である。
【図９】従来の半導体装置の他の例の概略構成を示す側
断面図である。
【符号の説明】
３０、５０、６０ 半導体装置 ３１、５１、６１ 半導体パッケージ ３２、６６ 半導体素子 ３３、５３、６２ 基板 ３４、５２、６４ 接続パターン ３５、５５、６３ 貫通開口部 ３７ 接合材 ３８、６７ 電極 ３９ ワイヤ ４１、５７、６９ 絶縁性樹脂

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を保持固定する半導体パッケ
    ージであって、前記半導体素子を載せてこれの素子形成
    面側を一方の面に固定する基板と、該基板の他方の面に
    設けられて前記半導体素子と電気的に接続するための接
    続パターンとを備えてなり、 前記基板には、その一方の面から他方の面にかけて貫通
    した状態に開口する貫通開口部が形成されたことを特徴
    とする半導体パッケージ。
  2. 【請求項２】 前記接続パターンは複数段に連続した状
    態で設けられ、その前記貫通開口部側の端部が基板の一
    方の面側の段に設けられていることを特徴とする請求項
    １記載の半導体パッケージ。
  3. 【請求項３】 前記貫通開口部が複数形成されてなるこ
    とを特徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】 半導体パッケージに半導体素子を保持固
    定してなる半導体装置であって、 前記半導体パッケージは、半導体素子を載せてこれを一
    方の面に固定するための基板と、該基板の他方の面に設
    けられた接続パターンとを備え、前記基板にその一方の
    面から他方の面にかけて貫通した状態に開口する貫通開
    口部を形成して構成されており、 前記半導体素子は、その素子形成面が前記基板の一方の
    面に載せられ、かつその電極が前記貫通開口部内に臨ま
    せられた状態で該一方の面に固定されてなり、 該半導体素子の電極が前記貫通開口部内を通るワイヤを
    介して前記接続パターンに電気的に接続され、 前記貫通開口部内とワイヤとが樹脂で封止されてなるこ
    とを特徴とする半導体装置。
  5. 【請求項５】 前記接続パターンは複数段に連続した状
    態で設けられ、その前記貫通開口部側の端部が基板の一
    方の面側の段に設けられていることを特徴とする請求項
    ４記載の半導体装置。
  6. 【請求項６】 前記貫通開口部が複数形成されてなるこ
    とを特徴とする請求項４記載の半導体装置。
  7. 【請求項７】 半導体パッケージに半導体素子を固定さ
    せて半導体装置を形成するに際して、 まず、半導体素子を載せてこれを一方の面に固定するた
    めの基板と、該基板の他方の面に設けられた接続パター
    ンとを備え、前記基板にその一方の面から他方の面にか
    けて貫通した状態に開口する貫通開口部を形成して構成
    された半導体パッケージを用意し、 次に、該半導体パッケージの基板の一方の面に半導体素
    子の素子形成面をその電極が前記貫通開口部内に臨むよ
    うにして固定し、 次いで、前記接続パターンと半導体素子の電極とを貫通
    開口部内を通るワイヤで電気的に接続し、 その後、前記貫通開口部内とワイヤとを樹脂で封止する
    ことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記接続パターンは複数段に連続した状
    態で設けられ、その前記貫通開口部側の端部が基板の一
    方の面側の段に設けられていることを特徴とする請求項
    ７記載の半導体装置の製造方法。
  9. 【請求項９】 前記貫通開口部が複数形成されてなるこ
    とを特徴とする請求項７記載の半導体装置の製造方法。
  10. 【請求項１０】 半導体パッケージの基板の一方の面に
    半導体素子の素子形成面を固定するにあたり、これら半
    導体パッケージの基板の一方の面と半導体素子の素子形
    成面とをテープ状接合材を介して固定することを特徴と
    する請求項７、８又は９記載の半導体装置の製造方法。
  11. 【請求項１１】 半導体パッケージの基板の一方の面に
    半導体素子の素子形成面を固定するにあたり、これら半
    導体パッケージの基板の一方の面と半導体素子の素子形
    成面とを液状の接着剤を介して固定することを特徴とす
    る請求項７、８又は９記載の半導体装置の製造方法。
JP9190818A 1997-07-16 1997-07-16 半導体パッケージおよび半導体装置とその製造方法 Pending JPH1140694A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP9190818A JPH1140694A (ja) 1997-07-16 1997-07-16 半導体パッケージおよび半導体装置とその製造方法
US09/062,720 US6175159B1 (en) 1997-07-16 1998-04-20 Semiconductor package
TW087106056A TW376556B (en) 1997-07-16 1998-04-21 Semiconductor package, and semiconductor device and their manufacture
KR10-1998-0028199A KR100368698B1 (ko) 1997-07-16 1998-07-13 반도체패키지와,그것을이용한반도체장치및그제조방법
US09/689,824 US6890796B1 (en) 1997-07-16 2000-10-13 Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
US09/981,891 US6661099B2 (en) 1997-07-16 2001-10-19 Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
US10/690,627 US7129587B2 (en) 1997-07-16 2003-10-23 Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
US11/581,096 US7365439B2 (en) 1997-07-16 2006-10-16 Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
US12/057,493 US7663251B2 (en) 1997-07-16 2008-03-28 Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
US12/685,777 US8018076B2 (en) 1997-07-16 2010-01-12 Semiconductor device, semiconductor package for use therein, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9190818A JPH1140694A (ja) 1997-07-16 1997-07-16 半導体パッケージおよび半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH1140694A true JPH1140694A (ja) 1999-02-12

Family

ID=16264275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9190818A Pending JPH1140694A (ja) 1997-07-16 1997-07-16 半導体パッケージおよび半導体装置とその製造方法

Country Status (4)

Country Link
US (3) US6175159B1 (ja)
JP (1) JPH1140694A (ja)
KR (1) KR100368698B1 (ja)
TW (1) TW376556B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
KR100319609B1 (ko) * 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6818989B2 (en) 2001-05-21 2004-11-16 Hitachi Cable, Ltd. BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
DE10014305C2 (de) * 2000-03-23 2002-02-07 Infineon Technologies Ag Elektronisches Bauteil mit einer Vielzahl von Kontakthöckern
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
DE10127010B4 (de) * 2001-06-05 2009-01-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat
KR100426608B1 (ko) * 2001-11-20 2004-04-08 삼성전자주식회사 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
US6501187B1 (en) * 2001-11-21 2002-12-31 Nai Hua Yeh Semiconductor package structure having central leads and method for packaging the same
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US20070197030A1 (en) * 2002-10-10 2007-08-23 Samsung Electronics Co., Ltd. Center pad type ic chip with jumpers, method of processing the same and multi chip package
TW587320B (en) * 2002-11-22 2004-05-11 Yu-Nung Shen Semiconductor chip having multi-layer layout and the package method thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
IL159032A0 (en) * 2003-11-24 2004-05-12 Safety Quick Light Ltd Swivellable electric socket-plug combination
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
KR100619469B1 (ko) * 2005-08-08 2006-09-06 삼성전자주식회사 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR101493701B1 (ko) * 2008-09-18 2015-02-16 삼성전자주식회사 패키지 기판, 패키지 기판을 갖는 반도체 패키지, 및 반도체 패키지의 제조 방법
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
KR101078741B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
MX2017004137A (es) 2014-09-30 2018-01-26 Safety Quick Lighting & Fans Corp Combinacion de un ventilador de techo y un calentador con efectos luminosos.
CA2985821A1 (en) 2015-05-12 2016-11-17 Ran Roland Kohen Smart quick connect device for electrical fixtures
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10989400B2 (en) 2017-03-05 2021-04-27 Ran Roland Kohen Modular smart quick connect device for electrical fixtures
BR112019018693A2 (pt) 2017-03-10 2020-04-07 Roland Kohen Ran dispositivo de conexão rápida para instalações elétricas embutidas
US10826236B2 (en) 2017-04-17 2020-11-03 Ran Roland Kohen Disconnecting and supporting quick release electrical fixtures
CN110754021A (zh) 2017-05-01 2020-02-04 兰·罗兰·科恩 在不需要工具的情况下将照明设备连接到杆
BR112021016361A2 (pt) 2019-02-20 2021-11-23 Roland Kohen Ran Dispositivo de conexão rápida com liberação transversa
CN110335850B (zh) * 2019-04-15 2021-02-02 中国科学院半导体研究所 一种光电芯片的封装结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030309A (en) 1976-05-18 1977-06-21 Burton Hoster Mason Work arm system for submergible chamber
JPS58178529A (ja) * 1982-04-13 1983-10-19 Mitsubishi Electric Corp 混成集積回路装置
JPS5950538A (ja) 1982-09-17 1984-03-23 Hitachi Ltd ウエハ搬送装置
GB2138775B (en) 1983-04-25 1987-02-04 Ruska Instr Corp Transferring e.g. semi-conductor wafers between carriers
US4770590A (en) 1986-05-16 1988-09-13 Silicon Valley Group, Inc. Method and apparatus for transferring wafers between cassettes and a boat
JPS6345827A (ja) 1986-08-13 1988-02-26 Toshiba Corp テストヘツド部
US4735548A (en) 1987-04-20 1988-04-05 Mecs Corporation Carrier system for clean room
DE3716549A1 (de) 1987-05-17 1988-12-08 Leitz Ernst Gmbh Handhabungsautomat fuer plattenfoermige objekte
JP2615078B2 (ja) 1987-10-03 1997-05-28 ローム株式会社 ディフェクト検出回路
JPH0825151B2 (ja) 1988-09-16 1996-03-13 東京応化工業株式会社 ハンドリングユニット
US5011366A (en) 1989-07-31 1991-04-30 Miller Richard F Ultraclean robotic material transfer method
US5447409A (en) 1989-10-20 1995-09-05 Applied Materials, Inc. Robot assembly
US5135349A (en) 1990-05-17 1992-08-04 Cybeq Systems, Inc. Robotic handling system
JPH0596478A (ja) 1991-10-03 1993-04-20 Seiko Seiki Co Ltd 磁気浮上型搬送装置
US5256204A (en) 1991-12-13 1993-10-26 United Microelectronics Corporation Single semiconductor water transfer method and manufacturing system
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3553195B2 (ja) 1995-04-28 2004-08-11 沖電気工業株式会社 半導体装置とその製造方法
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
AU7082798A (en) * 1997-04-30 1998-11-24 Hitachi Chemical Company, Ltd. Board for mounting semiconductor element, method for manufacturing the same, andsemiconductor device
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
KR100319609B1 (ko) * 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6818989B2 (en) 2001-05-21 2004-11-16 Hitachi Cable, Ltd. BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier

Also Published As

Publication number Publication date
US7663251B2 (en) 2010-02-16
US20080230924A1 (en) 2008-09-25
KR19990013820A (ko) 1999-02-25
US6175159B1 (en) 2001-01-16
TW376556B (en) 1999-12-11
US20100140787A1 (en) 2010-06-10
US8018076B2 (en) 2011-09-13
KR100368698B1 (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US20050142691A1 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JPH11204720A (ja) 半導体装置及びその製造方法
JP3055619B2 (ja) 半導体装置およびその製造方法
US7365439B2 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
JP3593833B2 (ja) 半導体装置
JP2000323603A (ja) 半導体回路装置及びその製造方法
JPH0831868A (ja) Ｂｇａ型半導体装置
JPH0722454A (ja) 半導体集積回路装置
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH11204692A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH1197569A (ja) 半導体パッケージ
JPS62260343A (ja) 半導体装置
JP3169072B2 (ja) 半導体装置
JPH1079401A (ja) 半導体装置およびその製造方法
JP3076283B2 (ja) 半導体装置
JP2517402B2 (ja) 半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JPH10303251A (ja) 半導体装置
JPH1022329A (ja) 半導体装置
JPH0974154A (ja) 半導体装置