KR20030030914A - 리드 프레임 및 그 제조 방법 - Google Patents

리드 프레임 및 그 제조 방법 Download PDF

Info

Publication number
KR20030030914A
KR20030030914A KR1020020061405A KR20020061405A KR20030030914A KR 20030030914 A KR20030030914 A KR 20030030914A KR 1020020061405 A KR1020020061405 A KR 1020020061405A KR 20020061405 A KR20020061405 A KR 20020061405A KR 20030030914 A KR20030030914 A KR 20030030914A
Authority
KR
South Korea
Prior art keywords
lead
punch
frame
lead frame
mold
Prior art date
Application number
KR1020020061405A
Other languages
English (en)
Other versions
KR100896299B1 (ko
Inventor
아베아키노부
이나츠구다츠야
고마츠히로유키
마츠자와히데키
도야히데키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030030914A publication Critical patent/KR20030030914A/ko
Application granted granted Critical
Publication of KR100896299B1 publication Critical patent/KR100896299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

프레임부로부터 내측을 향해 빗살 형상으로 연재(延在)하고, 선단부와 중앙부와 프레임부에 연결되는 기부로 이루어지는 리드부를 갖는 리드 프레임으로서, 선단부와 중앙부가 제 1 잘록부를 통해서 연결됨과 동시에, 중앙부와 기부가 제 2 잘록부(constriction portion)를 통해서 연결되고, 또 리드부의 중앙부의 양측면부 및 선단부의 두께가, 상기 리드부 외의 부분의 두께보다 얇게 되어 있다.

Description

리드 프레임 및 그 제조 방법{LEAD FRAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은 리드 프레임 및 그 제조 방법에 관한 것으로, 특히 QFN이나 SON 등의 리드레스 패키지에 이용되는 리드 프레임 및 그 제조 방법에 관한 것이다.
최근, 멀티미디어 기기를 실현하기 위한 키 테크놀로지(key technology)인 LSI 기술은 데이터 전송의 고속화, 대용량화를 향해 착실하게 개발이 진행되고 있다. 이것에 수반해, LSI와 전자 기기의 인터페이스가 되는 실장 기술의 고밀도화가 진행되고 있다.
고밀도 실장에 대응하는 패키지로서, 다양한 것이 개발되어 오고 있다. 리드 프레임을 이용한 고밀도 실장용의 패키지로서는, 예를 들면, QFN(Quad Flat Non-leaded Package)이나 SON(Smal1 Outline Non-leaded Package) 등의 리드가 외측에 연신(延伸)하고 있지 않는 리드레스 패키지가 알려져 있다.
도 la는 리드레스 패키지에 IC칩이 탑재된 반도체 장치의 일례를 나타내는 단면도, 도 1b는 도 1a의 II-II를 따른 확대 단면도, 도 2a는 리드레스 패키지에 이용되는 리드 프레임의 리드부의 일례를 나타내는 평면도, 도 2b는 도 2a의 III-III을 따른 단면도이다.
도 la에 나타내는 것처럼, 반도체 장치(110)는 다이 패드(102) 상에 IC칩(104)이 탑재되고, 이 IC칩(104)의 접속 전극(도시하지 않음)과 리드부(100)가 와이어를 통해서 전기적으로 접속되어 있다. 그리고, 이 IC칩(104)은 리드부(100)의 선단부까지 피복하는 몰드 수지(106)에 의해 밀봉되어 있다.
이와 같이, QFN 구조를 갖는 반도체 장치(110)는 리드부(100)의 표면 및 측면이 몰드 수지(106)에 의해서 피복되기 때문에, 이 리드부(100)의 단면이 예를 들면 수직 형상의 경우, 몰드 수지(106) 중에 매입된 리드부(100)가 몰드 수지(106)로부터 빠질 우려가 있다.
따라서, 도 2a 및 2b에 나타내는 것처럼, 리드 프레임의 리드부(100)의 단면 구조를, 표면(IC 칩의 접속 전극과 접속되는 면)의 폭이 이면(배선 기판 등과 접속되는 면)의 폭보다 큰 형상, 예를 들면 역테이퍼(inverse taper) 형상이나 2단 형상 등으로 하고 있다.
이것에 의해, 도 1b에 나타내는 것처럼, 몰드 수지(106)가 리드부(100)의 측면으로 먹어 들어가도록 해서 매입되게 되므로, 리드부(100)가 몰드 수지(106)로부터 빠지는 것을 방지할 수 있다.
종래, 상기한 단면 구조를 갖는 리드부(100)를 형성하기에는, 우선, 금속판의 양면에 거의 동일한 레지스트 막의 패턴을 형성한다. 그 후, 이 레지스트 막의 패턴을 마스크로 해 양면으로부터 약품을 이용한 웨트 에칭 등에 의해 금속판의 소정 부분을 에칭한다. 이 때, 금속판의 표리의 에칭을 동일 조건으로 하지 않고 이면의 에칭이 과도하게 되도록 하는 조건으로 설정하는 등 해서, 표면의 폭이 이면의 폭보다 큰 리드부를 형성할 수 있다.
이상과 같이, 종래, 간단하게 역테이퍼 형상 등을 형성하기 위해, 리드레스 패키지에 이용되는 리드 프레임은 주로 웨트 에칭에 의해 제조되고 있었다.
그러나, 웨트 에칭에 의해 가공하는 방법은, 비용이 비싸고, 또 가공 스피드가 늦다고 하는 치명적인 결점이 있다. 이 때문에, 저비용으로, 또 가공 스피드가빠른 정밀 프레스 금형을 이용해 금속판에 구멍 뚫기 가공 등을 실시함으로써, 상기한 역테이퍼 형상이나 2단 형상 등의 단면 구조의 리드부를 갖는 리드 프레임을 제조하는 방법이 간절히 기대되고 있다.
본 발명의 목적은 정밀 프레스 금형에서의 프레스 가공에 의해 제조되고, 리드레스 패키지에 이용할 수 있는 리드 프레임 및 그 제조 방법을 제공하는 것이다.
도 1a는 리드레스(leadless) 패키지에 IC칩이 탑재된 반도체 장치의 일례를 나타내는 단면도, 도 1b는 도 1a의 II-II를 따른 확대 단면도이다.
도 2a는 리드레스 패키지에 이용되는 리드 프레임의 리드부의 일례를 나타내는 평면도, 도 2b는 도 2a의 III-III를 따른 단면도이다.
도 3a 및 3b는 리드레스 패키지에 이용되는 리드 프레임의 리드부를 예시한 부분 평면도 및 부분 단면도, 도 3c 및 3d는 리드부의 측면부가 금형의 펀치(punch)에 의해 압압(押壓)되어 있는 모습을 나타내는 부분 평면도 및 부분 확대도, 도 3e 및 3f는 리드부의 선단부가 금형의 펀치에 의해 압압되어 있는 모습을 나타내는 부분 평면도 및 부분 확대도이다.
도 4a∼4d는 본 발명의 제 1 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도(그 1)이다.
도 5a∼5c는 본 발명의 제 1 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도(그 2)이다.
도 6a∼6c는 본 발명의 제 1 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도(그 3)이다.
도 7은 본 발명의 제 1 실시예의 리드 프레임을 나타내는 부분 평면도이다.
도 8은 본 발명의 제 1 실시예의 변형예의 리드 프레임을 나타내는 부분 평면도이다.
도 9a 및 9b는 본 발명의 제 2 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도이다.
*도면의 주요 부분에 대한 설명*
20금속판
20a제1개구부
20b제2개구부
20c제1잘록부
20d제2잘록부
20e제3잘록부
21, 21a, 21b, 21c, 21d, 21e사선영역
22, 22a, 22b 금형
24 제1펀치
24a 제2펀치
24b 제3펀치
본 발명은 리드 프레임에 관한 것으로, 프레임부로부터 내측으로 향해 빗살 형상으로 연재(延在)하고, 선단부와 중앙부와 상기 프레임부로 연결되는 기부(基部)로 이루어지는 리드부를 갖는 리드 프레임으로, 상기 선단부와 상기 중앙부가 제 1 잘록부를 통해서 연결됨과 동시에, 상기 중앙부와 상기 기부가 제 2 잘록부를 통해서 연결되고, 또 상기 리드부의 중앙부의 양측면부 및 선단부의 두께가, 상기 리드부 외의 부분의 두께보다 얇게 되어 있는 것을 특징으로 한다.
본 발명은 리드가 밀봉 수지의 외측에 연신하지 않는 리드레스 패키지에 적응하는 리드 프레임, 즉 리드부의 단면 구조가 역테이퍼 형상이나 2단 형상 등으로 가공된 리드 프레임을, 정밀 프레스 금형을 이용한 프레스 가공에 의해 어떤 문제점이 발생하지 않고 제조할 수 있도록 리드부의 구조를 연구한 것이다.
본원 발명자들은 정밀 프레스 금형에 의해 상기한 리드 프레임을 제조하는 방법을 열심히 연구한 결과, 이하와 같은 문제점이 있는 것을 찾아냈다.
정밀 프레스 금형을 이용한 프레스 가공에 의해, 단면 구조가 역테이퍼 형상이나 2단 형상 등으로 가공된 리드부를 갖는 리드 프레임을 제조하기 위해서는, 우선, 도 3a에 예시하는 것처럼, 금속판의 소정 부분을 금형의 소정의 펀치에 의해 수직으로 순차로 구멍을 뚫어 리드부(10)의 원형을 형성한다. 이 때, 리드부(10)가 주요부(1Oa)와 프레임부(1Oc)에 연결되는 기부(1Ob)로 이루어지고, 주요부(1Oa)가 기부(1Ob)의 폭보다 크게 되도록 해서 형성한다.
그 후, 도 3c에 예시하는 것처럼, 리드부(10)의 주요부(10a)의 측면부(10d)를 측면부용 펀치(12)로 압압해 두께를 얇게 함으로써 2단 형상으로 한다. 이 때, 측면부용 펀치(12)의 어긋남에 기인해, 리드부(10)의 기부(1Ob)로부터 주요부(1Oa)를 향해 폭이 크게 되는 거의 직각 부분(C부)에 소위 버(burr)가 발생하기 쉽다.
그 다음으로, 도 3e에 예시하는 것처럼, 리드부(10)의 주요부(lOa)의 선단부(10e)를 선단부용 펀치(12a)로 압압해 얇게 함으로써 2단 형상으로 한다. 이 때, 리드부(10)의 주요부(10a)의 선단부용 펀치(12a)로 압압된 부분과 측면부용 펀치(12)로 압압된 부분이 교차하는 부분(D부)에 버가 발생하기 쉽다. 또한, 리드부의 주요부의 측면부와 선단부를 다른 펀치를 이용해 압압하는 이유는, 펀치 부재의 강도적인 문제에 의해 양자를 일괄해 압압하는 펀치를 일체화해 작성하는 것이 곤란하기 때문이다.
본 발명은 정밀 프레스 금형을 이용한 프레스 가공에 의해 리드부의 측면부 및 선단부를 2단 형상으로 하는 경우에, 상기한 문제점이 발생하는 것에 근거해 발명된 것이다. 즉, 리드부가 선단부, 중앙부 및 기부로 구성되고, 리드부의 중앙부의 측면부와 선단부가 제 1 잘록부를 통해서 연결되어 있고, 또한 리드부의 중앙부의 측면부와 기부가 제 2 잘록부를 통해서 연결되어 있다.
이 때문에, 리드부의 중앙부의 측면부를 2단 형상으로 하기 위해, 우선, 금형의 측면부용 펀치로 리드부의 중앙부의 측면부를 압압할 때에는, 상기한 것 같은 거의 직각 부분이 없어지므로 버가 발생하는 것이 방지된다. 그 다음으로, 리드부의 선단부를 선단부용 펀치로 압압할 때에 있어서도, 리드부의 선단부와 중앙부의 측면부가 제 1 잘록부를 통해서 연결되어 있으므로, 선단부용 펀치로 압압된 부분과 측면부용 펀치로 압압된 중앙부의 측면 부분이 교차하는 부분이 없어지고, 이것에 의해, 버가 발생하는 것이 방지된다.
(실시예)
본 발명의 실시예에 대해서, 도면을 참조하면서 설명한다.
(본원 발명자의 조사)
도 3a는 리드레스 패키지에 이용되는 리드 프레임의 리드부를 예시한 부분 평면도, 도 3b는 도 3a의 I-I를 따른 단면도, 도 3c는 리드부의 측면부가 금형의 펀치에 의해 압압되어 있는 모습을 나타내는 부분 평면도, 도 3d는 도 3c의 C부를 확대한 부분 확대도, 도 3e는 리드의 선단부가 금형의 펀치에 의해 압압되어 있는 모습을 나타내는 부분 평면도, 도 3f는 도 3e의 D부를 확대한 부분 확대도이다.
도 3a에 나타내는 것처럼, QFN이나 SON 등의 리드레스 패키지에 이용되는 리드 프레임의 리드부(1O)는 주요부(1Oa)와 주요부(1Oa)보다 폭이 좁은 기부(1Ob)로 이루어지고, 기부(1Ob)는 프레임부(1Oc)에 연결되어 있다. 이 주요부(10a)는 표면(A부)의 폭이 이면(B부)의 폭보다 넓은 형상, 예를 들면, 도 3b에 나타내는 것처럼, 이른바 계단 형상으로 되어 있다. 이 리드부(10)의 표면(A부)이 다이 패드상에 재치된 IC 칩의 접속 전극(도시되지 않음)과 와이어로 전기적으로 접속되고, 또한 IC칩으로부터 리드부(1O)의 주요부(1Oa)까지의 영역에 몰드 수지(도시되지 않음)가 실시된다. 그리고, 리드부(10)의 기부(1Ob)의 소정 부분이 절단되어 리드레스 패키지가 완성된다. 그 후, 리드부(10)의 이면(B부)이 배선 기판 등에 접속된다.
이와 같이, 리드레스 패키지에 있어서는, 리드부(10)의 표면부 및 측면부가 몰드 수지에 의해서 피복되고, 또 이면(B부)이 노출하는 구조이기 때문에, 리드부(10)의 단면이 예를 들면 수직 형상인 경우, 리드부(10)가 몰드 수지로부터 빠져 버릴 우려가 있다. 이 때문에, 리드부(10)의 단면 형상을 도 3b에 나타내는 것처럼, 예를 들면 계단 형상으로 해, 몰드 수지를 그 측면으로 먹어 들어가도록 하여 형성하는 것으로, 리드부(10)가 몰드 수지로부터 빠지는 것을 방지하고 있다.
본원 발명자들은 도 3b에 나타내는 것 같은 단면 구조의 리드부(10)를 갖는 리드 프레임을, 금형을 이용한 프레스 가공에 의해 제조하는 방법을 열심히 연구한 바, 이하와 같은 문제점이 있는 것을 찾아냈다.
도 3b에 나타내는 것 같은 단면 구조의 리드부(10)를 프레스 가공에 의해 형성하기에는, 우선, 프레스 가공에 의해, 도 3c에 나타내는 것 같은 프레임부(10c)에 연결되는 리드부(10)를 갖는 리드 프레임을 제조한다. 이 때, 리드부(10)의 단면은 거의 수직인 형상으로 되어 있다.
그 후, 동일하게 도 3c에 나타내는 것처럼, 펀치(12)를 구비한 금형에 의해, 리드부(1O)의 주요부(1Oa)의 측면부(1Od)를 압압해 이 부분의 두께를 얇게 함으로써, 도 3d에 나타내는 것처럼, 펀치(12)의 단부를 따라 리드부(1O)의 주요부(1Oa)의 측면부(1Od)에 계단 형상이 형성된다. 이 때, 펀치(12)의 측면 가장자리와 기부(10b)의 측면 가장자리를 완전하게 일치시키는 것은 곤란하기 때문에, 예를 들면, 펀치(12)는 기부(10b)의 측면 가장자리로부터 외측으로 어긋나 배치되어 주요부(10a)의 측면부(10d)를 압압하게 된다. 이 펀치(12)가 어긋나는 것에 기인해, 기부(l0b)와 주요부(10a)를 연결하는 거의 직각부(도 3c의 C부)에, 소위 버가 발생하기 쉽다.
그 다음으로, 도 3e에 나타내는 것처럼, 리드부(10)의 주요부(10a)의 선단부(10e)에 금형의 펀치(12a)를 압압해 이 부분의 두께를 얇게 해, 펀치(12a)의 단부를 따라 리드부(1O)의 주요부(1Oa)의 선단부(1Oe)에 계단 형상이 형성된다. 이 때, 도 3e에 나타내는 것처럼, 압압된 주요부(10a)의 측면부(10d)와 선단부(10e)의 교점 부분(도 3e의 D부)에 버가 발생하기 쉽다. 이러한 리드부(10)에 버가 발생한 리드 프레임을 이용해 리드레스 패키지를 제조하면, 패키지의 신뢰성이 저하해 버린다. 또한, 리드부(1O)의 주요부(1Oa)의 측면부(1Od)와 선단부(1Oe)를 일괄해 압압하는 금형의 펀치를 이용하면, 도 3e의 D부에는 버가 발생하기 어렵지만, 상기한 2 개의 펀치(12, 12a)가 일체화한 펀치를 작성하는 것은, 펀치부재의 강도의 문제로 곤란하다.
이와 같이, 본원 발명자는 프레스 가공에 의해, 도 3a에 나타내는 것 같은 측면부(10d) 및 선단부(10e)가 계단 형상인 리드부(10)를 형성하도록 하면, 도 3c의 C부 및 도 3e의 D부에 버가 발생하기 쉽다고 하는 문제가 있는 것을 알았다.
(제 1 실시예)
본 발명의 제 1 실시예의 리드 프레임의 제조 방법은 전술한 문제점에 근거해 고안된 것이다. 도 4a∼4d는 본 발명의 제 1 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도(그 1), 도 5a∼5c는 동일하게 리드 프레임의 제조 방법을 나타내는 부분 평면도 및 부분 단면도(그 2), 도 6a∼6c는 동일하게 리드 프레임의 제조 방법을 나타내는 부분 평면도(그 3)이다.
본 발명의 제 1 실시예의 리드 프레임의 제조 방법은 도 4a및 4b에 나타내는 것처럼, 우선, Fe-Ni 합금판이나 Cu 합금판 등의 금속판(20)과 금형(22)을 준비한다. 이 금형(22)은 제 1 펀치(24)와 클램핑(clamping) 부재(26)와 지지 부재(28)로 기본 구성되어 있다. 그리고, 클램핑 부재(26)와 지지 부재(28)의 사이에 금속판(20)이 삽입되고, 이 금속판(20)의 소정 부분을 제 1 펀치(24)에 의해 압압하는 것으로써, 금속판(20)을 구멍을 뚫거나, 그 두께를 얇게 하거나 해 리드 프레임을 제조할 수 있다. 제 1 펀치(24)는 리드 프레임의 리드부의 중앙부의 폭을 대체로 획정하기 위한 것이다.
이 금형(22)에 금속판(20)을 삽입해, 제 1 펀치(24)에 의해 금속판(20)을 압압해 구멍을 뚫음으로써, 도 4a에 나타내는 것처럼, 금속판(20)의 소망 부분에 가늘고 긴 제 1 개구부(20a)를 형성해 리드부의 중앙부의 대략 폭 W1을 획정한다. 그리고, 제 1 개구부(20a)의 양단부에는 만곡부(E 및 F부)가 형성된다. 또한, 도 4b에서는 금속판(20)을 제 1 펀치(24)로 구멍뚫은 뒤의 모습을 나타내고 있다.
그 다음으로, 도 4d에 나타내는 것처럼, 제 2 펀치(24a)와 이것에 대응하는개구부를 갖는 클램핑 부재(26a)와 개구부가 없는 지지 부재(28a)를 구비한 금형(22a)을 준비한다. 또한, 도 4d는 제 2 펀치(24a)로 금속판(20)을 압압한 뒤의 모습을 나타내고 있다. 이 금형(22a)의 제 2 펀치(24a)는 리드부의 중앙부의 측면부가 되는 부분을 압압해 두께를 얇게 하는 것으로 계단 형상으로 하기 위한 것이고, 평면적으로 보면, 도 4c의 사선 영역(21)을 포함하는 직사각형으로 되어 있다.
이 금형(22a)에 제 1 개구부(20a)가 형성된 금속판(20)을 삽입하고, 제 2 펀치(24a)에 의해 압압한다. 이것에 의해, 도 4d에 나타내는 것처럼, 금속판(20)의 제 1 개구부(20a)의 중앙부에 인접하는 사선 영역(21)의 두께가 예를 들면 반정도로 된다. 또한 도 4c에 나타내는 것처럼, 금속판의 제 2 펀치(24a)로 압압된 부분이 제 1 개구부(20a)의 내측에 연신하는 것으로써, 제 1 개구부(2Oa)의 폭이 좁게 된다(점선으로 나타나는 부분이 연신하기 전의 제 1 개구부의 폭).
본 실시예에서는 제 2 펀치(24a)의 수평 방향의 가장자리부가 제 1 개구부(20a)의 만곡부(도 4c의 E부, F부)에 교차하게 했으므로, 전술한 도 3c의 C부와는 달라, 버의 발생이 방지된다. 이 공정으로 압압된 사선 영역(21)의 일부가, 뒤에 리드부의 중앙부의 측면부로 되고, 이 측면부가 계단 형상으로 된다.
그 다음으로, 도 5b에 나타내는 것처럼, 제 3 펀치(24b)와 이것에 대응하는 개구부를 갖는 클램핑 부재(26b) 및 지지 부재(28b)를 구비한 금형(22b)을 준비한다. 또한, 도 5b에서는 제 3 펀치(24b)로 금속판(20)을 압압해 구멍 뚫은 뒤의 모습을 나타내고 있다. 제 3 펀치(24b)는 평면적으로 보면 도 5a의 사선 영역(21a)으로 나타나는 형상을 갖고 있어, 리드부의 선단부의 피치를 획정함과 동시에, 상기한 도 4c에 나타내는 제 2 펀치(24a)로 압압되어 제 1 개구부(20a)측으로 연신한 사선 영역(21) 중의 소망 부분을 재차 구멍 뚫어 리드부의 중앙부의 폭을 최종적으로 획정하기 위한 것이다.
또한, 리드부의 선단부와 중앙부가 제 1 잘록부(20c)를 통해서 연결되고, 또한 리드부의 중앙부와 기부가 제 2 잘록부(20d)를 통해서 연결되도록 하기 위한 것이다.
이 금형(22b)에 상기한 도 4c의 형상으로 가공된 금속판(20)을 삽입하고, 제 3 펀치(24b)에 의해 이 금속판(20)의 소망 부분을 구멍 뚫음으로써, 도 5a에 나타내는 것처럼, 금속판(20)에 제 2 개구부(20b) (사선부)가 추가 형성된다. 이것에 의해, 리드부의 선단부의 폭 W3이 획정됨과 동시에, 제 1 개구부(20a) 측에 연신한 부분도 구멍 뚫려 리드부의 중앙부(30)의 최종적인 폭 W2가 획정된다. 또한, 이 공정으로써, 제 1 잘록부(20c) 및 제 2 잘록부(20d)가 형성된다. 또한, 리드부의 중앙부(30)의 측면부(30c)는 이미 압압되어 두께가 얇게 되어 있으므로, 리드부의 중앙부(30)의 양측부(30c)가 계단 형상으로 되어 있다.
그 다음으로, 도 5c의 사선 영역(21b)의 형상에 대응하는 형태의 제 4 펀치를 갖는 금형(도시되지 않음)에 상기한 제 2 개구부가 형성된 금속판(20)을 삽입하고, 이 제 4 펀치에 의해, 도 5c에 나타내는 금속판(20)의 사선 영역(21b)을 구멍 뚫는다. 이것에 의해, 리드부의 선단부(30a)가 획정된다.
그 다음으로, 도 6a의 사선 영역(21c)의 형상에 대응하는 형태의 제 5 펀치를 갖는 금형(도시하지 않음)에 상기한 리드부의 선단부(30a)가 획정된 금속판(20)을 삽입한다. 그리고, 이 제 5 펀치에 의해, 리드부의 선단부(30a)를 압압해 그 두께를 예를 들면 반정도로 함으로써, 리드부의 선단부(30a)를 계단 형상으로 한다.
이 때, 선단부(30a)와 중앙부(30)가 잘록부(20c)를 통해서 연결되어 있으므로, 제 5 펀치가 리드부의 중앙부(30)의 측면부(30c)와 교차하지 않게 된다. 따라서, 전술한 도 3e 및 3f에서 설명한 것 같은 버가 발생할 우려가 없어진다.
또한, 도 6a에서는 선단부(30a)의 폭이 중앙부(30)의 폭보다 좁은 형태를 예시하고 있지만, 선단부(30a)와 중앙부(30)의 폭의 관계는 적당 조정할 수 있는 것은 말할 필요도 없다. 즉, 중앙부(30)의 측면부(30c)와 선단부(30a)의 사이에 잘록부(20c)를 설치함으로써, 제 5 펀치가 제 2 펀치(24a)로 압압된 중앙부(30)의 측면부(30c)에 접촉하지 않게 하면 좋다.
그 다음으로, 도 6b의 사선 영역(21d)의 형상에 대응하는 형태의 제 6 펀치를 갖는 금형(도시하지 않음)에 상기한 리드부의 선단부(30a)가 계단 형상으로 된 금속판(20)을 삽입하고, 이 제 6 펀치에 의해, 도 6b에 나타내는 금속판(20)의 사선 영역(21d)을 구멍 뚫는다. 이것에 의해, 리드부의 기부(30b)의 폭 W4가 획정된다.
이상에 의해, 도 6c에 나타내는 것처럼, 본 발명의 제 1 실시예에 관한 프레임부(50b)에 연결된 리드부(50a)를 갖는 리드 프레임(50)이 완성된다. 또한, 도 6c에서는, 도 6b의 공정이 종료된 금속판(20)을 뒤집은 것을 나타내고 있다.
본 발명의 제 1 실시예의 리드 프레임의 제조 방법에 의하면, 리드부(50a)의 중앙부(30)의 측면부(30c)를 제 2 펀치(24a)에 의해 압압하는 공정(도 4c 및 4d)에서는, 제 2 펀치(24a)의 수평 방향의 가장자리부가 제 1 개구부(20a)의 만곡부(도 4c의 E부, F음)에 교차하게 했으므로, 전술한 도 3c의 C부에 발생하는 것 같은 버의 발생이 방지된다.
또한, 리드부(50a)의 선단부(30a)를 제 5 펀치에 의해 압압하는 공정(도 6a)에서는, 선단부(30a)와 중앙부(30)의 측면부(30c)가 잘록부(20c)를 통해서 연결되도록 한 것으로써, 선단부(30a)를 제 5 펀치로 압압할 때, 제 5 펀치가 중앙부(30)의 측면부(30c)에 접촉하지 않게 되므로, 전술한 도 3e의 D부에 발생하는 것 같은 버의 발생이 방지된다.
이와 같이 함으로써, 정밀 프레스 금형을 이용해, 버가 발생하지 않게, 중앙부(30)의 측면부(30c)와 선단부(30a)가 계단 형상으로 된 리드부(50a)를 구비한 리드 프레임(50)을 용이하게 제조할 수 있게 된다. 정밀 프레스 금형에 의한 가공은, 종래의 에칭에 의한 가공에 비해서 가공 스피드를 빠르게 할 수 있으므로, 정밀 프레스 금형을 증설했다고 해도 총 리드 프레임의 비용을 내릴 수 있다.
도 7은 본 발명의 제 1 실시예의 리드 프레임을 나타내는 부분 평면도이다. 도 7에 나타내는 것처럼, 본 발명의 제 1 실시예의 리드 프레임(50)은 프레임부(50b)의 중앙부에는 IC칩이 재치되는 사변형의 다이 패드(50c)가 배치되고, 이 다이 패드(50c)는 프레임부(50b)의 구석으로부터 연재하는 서포트 바(50d)에 의해서 지지되고 있다. 또한, 도 6c에 나타내는 리드부(50a)가 프레임부(50b)로부터 다이 패드(50c)를 향해 빗살 형상으로 복수 연재하여 리드 프레임(50)을 구성하고 있다.
본 실시예의 리드 프레임(50)에서는, 다이 패드(50c)에 IC칩이 재치되고, IC칩의 접속 전극과 리드부(50a)의 중앙부(30)가 와이어로 전기적으로 접속된다. 그리고, 리드부(50a)의 중앙부(30)와 기부(30b)의 사이의 경계 부근까지 몰드 수지가 실시되고, 기부(30b)의 중앙부(30)측 부분, 매우 바람직하게는 제 2 잘록부(20d)에서 절단되어 반도체 장치가 제조된다.
도 8은 본 발명의 제 1 실시예의 변형예의 리드 프레임을 나타내는 부분 평면도이다. 도 8에 나타내는 것처럼, 제 1 실시예의 변형예의 리드 프레임(50I)은 도 7에 나타내는 리드 프레임(50)에서 다이 패드부(50c)가 없는 구조의 것이다. 그리고, 도 7에 나타내는 리드 프레임(50)과 마찬가지로, 도 6c에 나타내는 리드부(50a)가 프레임부(50b)로부터 그 내측을 향하여 빗살 형상로 복수 연재하여 리드 프레임(50)을 구성하고 있다.
본 실시예의 변형예의 리드 프레임(50)에서는, 프레임부(50b)의 내측의 공동 영역의 중심부(50e)의 위치에 IC칩이 배치되도록 하여 반도체 장치가 제조된다. 즉, 우선, 도 8에 나타내는 리드 프레임(50I)의 이면에 테이프가 접착되고, 공동(空洞) 영역의 중심부(50e)의 테이프 상에 IC칩이 재치된다. 그 후, IC칩의 접속 전극과 리드부(50a)의 중앙부(30)가 와이어로 전기적으로 접속된다.
그 다음으로, 리드부(50a)의 중앙부(30)와 기부(30b)의 사이의 경계 부근까지 몰드 수지가 실시된다. 이것에 의해, 리드부(50a) 뿐만이 아니고, IC칩도 몰드수지에 의해 고정된다. 그 다음에, 테이프가 박리되고, 기부(30b)의 중앙부(30)측의 부분, 매우 바람직하게는 제 2 잘록부(20d)에서 절단된다.
이와 같이 해, 본 실시예의 리드 프레임(50, 50I)을 이용해 QFN이나 SON 등의 리드레스 패키지에 IC칩이 실장된 반도체 장치를 제조할 수 있다.
프레스 가공의 제조 공정에서, 버가 발생하지 않는 리드부의 형상은, 도 6c에 나타내는 것처럼, 중앙부(30)의 측면부(30c)와 선단부(30a)가 제 1 잘록부(20c)를 통해서 연결되어 있고, 또 중앙부(30)의 측면부(30c)와 기부(30b)가 제 2 잘록부(20d)를 통해서 연결되어 있는 것이다. 또한, 리드부(40a)의 이면(배선 기판 등에 접속되는 면)에서의 중앙부(30)의 측면부(30c) 및 선단부(30a)가 계단 형상으로 되어 있으므로, 리드부(50a)가 몰드 수지로부터 빠지는 것이 방지된다.
(제 2 실시예)
도 9a 및 9b는 본 발명의 제 2 실시예의 리드 프레임의 제조 방법을 나타내는 부분 평면도이다. 제 2 실시예가 제 1 실시예와 다른 점은, 리드부의 기부와 프레임부가 제 3 잘록부를 통해서 연결되어 있는 것이다. 도 9a 및 9b에서, 도 6a∼6c와 동일 요소에는 동일 부호를 붙이고 그 설명을 생략한다.
제 1 실시예의 도 6b에 나타내는 공정에서, 사선 영역(21d)을 제 6 펀치로 구멍 뚫을 때, 사선 영역(21d) 중 상부의 U자형의 가장자리는 앞의 공정에서 이미 뚫린 부분이므로, 펀칭된 금속 잔여물의 금형의 지지 부재로의 고착력이 비교적 약하다. 이 때문에, 펀칭된 금속 잔여물이 펀치에 부착해 상승하고, 클램핑 부재와 금속판의 사이에 들어가 버리는 등의, 이른바 「잔여물 오름(metal residuumlifting)」이라고 하는 현상이 일어나는 경우가 상정된다. 잔여물 오름이 일어나면 타흔(打痕) 불량이 발생한다고 하는 문제가 일어날 가능성이 있어, 제 2 실시예는 이러한 문제점을 해소한 것이다.
본 발명의 제 2 실시예의 리드 프레임의 제조 방법은, 우선, 도 6a의 리드부의 선단부(30a)를 제 5 펀치로 압압하는 공정까지, 제 1 실시예와 동일한 방법으로 금속판을 가공한다.
그 후, 도 9a에 나타내는 것처럼, 사선 영역(21e)과 대략 동일한 형상의 제 7 펀치를 갖는 금형(도시하지 않음)에 의해, 금속판(20)의 사선 영역(21e)을 구멍 뚫는다. 이 때, 뚫리는 금속판(20)의 사선 영역(21e)에서, 수직 방향의 옆을 주름진 형상 등으로 해 펀칭된 금속 잔여물과 지지 부재와의 접촉부를 크게 하는 것으로써, 펀칭된 금속 잔여물의 지지 부재로의 고착력을 제 1 실시예보다 크게 할 수 있으므로, 잔여물 오름이 발생하는 것이 방지된다.
이것에 의해, 도 9b에 나타내는 것처럼, 리드부(50c)의 기부(30b)와 프레임부(50b)가 제 3 잘록부(20e)를 통해서 연결되는 리드 프레임(50II)이 완성된다. 또한, 본 실시예에서도, 제 1 실시예와 마찬가지로, 다이 패드부를 구비한 리드 프레임이어도 좋고, 다이 패드부를 구비하지 않는 리드 프레임이라도 좋다.
제 2 실시예의 리드 프레임(50II)에 의하면, 리드부(50c)의 선단부(30a)와 중앙부(30)의 측면부(30c)가 잘록부(20c)를 통해서 연결되고, 또한 중앙부(30)의 측면부(30c)와 기부(30b)가 제 2 잘록부(20d)를 통해서 연결되어 있을 뿐만이 아니라, 기부(30b)와 프레임부(50b)가 제 3 잘록부(20e)를 통해서 연결되어 있다.
리드부(50c)를 이러한 형상으로 함으로써, 정밀 프레스 금형을 이용한 프레스 가공에 의해, 선단부(30a) 및 중앙부(30)의 측면부(30c)가 계단 형상인 리드부(50c)를 구비한 리드 프레임(50II)을 버의 발생 및 잔여물 오름의 발생 없이, 제조할 수 있게 된다. 따라서, 정밀 프레스 금형을 이용한 프레스 가공에 의해, 신뢰성이 높은 리드레스 패키지용 리드 프레임을 제조할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 의하면 정밀 프레스 금형에서의 프레스 가공에 의해 제조되고, 리드레스 패키지에 이용할 수 있는 리드 프레임 및 그 제조 방법을 제공할 수 있다.

Claims (5)

  1. 프레임부로부터 내측을 향하여 빗살 형상으로 연재(延在)하고, 선단부와, 중앙부와, 상기 프레임부에 연결되는 기부로 이루어지는 리드부를 갖는 리드 프레임에 있어서,
    상기 선단부와 상기 중앙부가 제 1 잘록부(constriction portion)를 통해서 연결됨과 동시에, 상기 중앙부와 상기 기부가 제 2 잘록부를 통해서 연결되고, 또 상기 리드부의 중앙부의 양측면부 및 선단부의 두께가, 상기 리드부 외의 부분의 두께보다 얇게 되어 있는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 리드부의 기부와 상기 프레임부는, 제 3 잘록부를 통해서 연결되어 있는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    상기 리드 프레임은 금형에 의해 프레스 가공되어 제조된 것을 특징으로 하는 리드 프레임.
  4. 프레임부로부터 내측을 향해 빗살 형상으로 연재하고, 선단부와, 중앙부와, 상기 프레임부에 연결되는 기부로 이루어지는 리드부를 갖는 리드 프레임을, 금형을 이용한 프레스 가공에 의해 제조하는 리드 프레임의 제조 방법에 있어서,
    금속판의 소정부를 상기 금형의 제 1 펀치로 구멍 뚫음으로써, 가늘고 긴 중앙부와 만곡한 양단부로 이루어지는 서로 대략 평행한 복수의 제 1 개구부를 형성하는 공정과,
    상기 제 1 개구부의 중앙부와 양단부의 적어도 일부의 근방의 상기 금속판의 소정 부분을, 상기 금형의 제 2 펀치로 압압해 두께를 얇게 하여, 상기 제 1 개구부의 내측으로 연신하는 공정과,
    상기 리드부의 중앙부의 폭 및 상기 리드부의 선단부의 폭을 획정하고, 또 상기 리드의 중앙부와 선단부 및 상기 리드부의 중앙부와 기부가 각각 제 1 잘록부 및 제 2 잘록부를 통해서 연결되도록, 상기 금형의 제 3 펀치에 의해 상기 제 1 개구부의 외주부의 상기 금속판의 소정 부분을 구멍 뚫어 서로 대략 평행한 복수의 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부끼리를 연결하는 상기 금속판의 소정 부분을, 상기 금형의 제 4 펀치로 구멍 뚫어, 상기 리드의 선단부를 획정하는 공정과,
    상기 선단부를 상기 금형의 제 5 펀치로 압압해 두께를 얇게 하는 공정과,
    상기 제 2 개구부끼리를 연결하는 상기 금속판의 소정 부분을 상기 금형의 제 6 펀치로 구멍 뚫어 상기 기부의 폭을 획정하는 공정을 갖는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기부의 폭을 획정하는 공정에서, 상기 기부와 상기 프레임부가 제 3 잘록부를 통해서 연결되도록 상기 금속판의 소정 부분을 구멍 뚫는 것을 특징으로 하는 리드 프레임의 제조 방법.
KR1020020061405A 2001-10-10 2002-10-09 리드 프레임 및 그 제조 방법 KR100896299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001312199A JP3696820B2 (ja) 2001-10-10 2001-10-10 リードフレーム及びその製造方法
JPJP-P-2001-00312199 2001-10-10

Publications (2)

Publication Number Publication Date
KR20030030914A true KR20030030914A (ko) 2003-04-18
KR100896299B1 KR100896299B1 (ko) 2009-05-07

Family

ID=19130896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061405A KR100896299B1 (ko) 2001-10-10 2002-10-09 리드 프레임 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6664133B2 (ko)
JP (1) JP3696820B2 (ko)
KR (1) KR100896299B1 (ko)
CN (1) CN1309071C (ko)
TW (1) TW586206B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
CN100407384C (zh) * 2006-11-24 2008-07-30 宁波康强电子股份有限公司 三极管引线框架的制造方法
CN100440463C (zh) * 2007-03-21 2008-12-03 宁波康强电子股份有限公司 表面贴装用的引线框架的制造方法
US7882482B2 (en) 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
TW201220455A (en) * 2010-11-10 2012-05-16 Raydium Semiconductor Corp Semiconductor device
US20140131086A1 (en) * 2011-09-06 2014-05-15 Texas Instuments Incorporated Lead Frame Strip with Half (1/2) Thickness Pull Out Tab
DE102013217303A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Stanzgitter für ein Premold-Sensorgehäuse
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US11817374B2 (en) * 2021-04-14 2023-11-14 Texas Instruments Incorporated Electronic device with exposed tie bar

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196554A (en) * 1981-05-28 1982-12-02 Kyoshin Kogyo Kk Manufacture of lead frame
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH0226270U (ko) * 1988-08-05 1990-02-21
JPH0821658B2 (ja) * 1990-01-18 1996-03-04 株式会社三井ハイテック リードフレームの製造方法
JPH0828449B2 (ja) * 1990-06-07 1996-03-21 株式会社三井ハイテック リードフレームの製造方法
JPH05275591A (ja) * 1992-03-26 1993-10-22 Sumitomo Metal Mining Co Ltd 半導体装置用ｉｃリードフレームの製造方法
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP2000196004A (ja) * 1998-12-25 2000-07-14 Mitsui High Tec Inc 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置
JP3681922B2 (ja) * 1999-06-03 2005-08-10 三菱電機株式会社 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001077282A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad

Also Published As

Publication number Publication date
US20030067058A1 (en) 2003-04-10
JP2003124423A (ja) 2003-04-25
CN1309071C (zh) 2007-04-04
US6664133B2 (en) 2003-12-16
KR100896299B1 (ko) 2009-05-07
TW586206B (en) 2004-05-01
CN1412841A (zh) 2003-04-23
JP3696820B2 (ja) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100896299B1 (ko) 리드 프레임 및 그 제조 방법
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP2004214233A (ja) 半導体装置およびその製造方法
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
KR20030072228A (ko) 리드 프레임의 제조 방법
US5633205A (en) Lead frame and process of producing such a frame
JP2006013001A (ja) 面実装型電子部品及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP5453642B2 (ja) リードフレームの製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0661401A (ja) リードフレームおよびその製造方法
CN215988742U (zh) 引线框架及半导体器件
JP2001007266A (ja) Ｑｏｎ用リードフレーム及びその製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2007096357A (ja) 面実装型電子部品の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
KR100254266B1 (ko) 리드프레임및그제조방법
US20040108578A1 (en) Leadframe and method for manufacturing the same
CN115602653A (zh) 引线框架及半导体器件
JPH08264702A (ja) 半導体装置のリードフレーム及びこれを用いた半導体装置
JPH05190719A (ja) 多ピンリードフレームの製造方法
JP2000049270A (ja) リードフレームの製造方法
JPH11126864A (ja) 半導体装置
KR20040056438A (ko) 리드프레임의 리드제조방법
JP2000208688A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 11