CN215988742U - 引线框架及半导体器件 - Google Patents

引线框架及半导体器件 Download PDF

Info

Publication number
CN215988742U
CN215988742U CN202121450967.1U CN202121450967U CN215988742U CN 215988742 U CN215988742 U CN 215988742U CN 202121450967 U CN202121450967 U CN 202121450967U CN 215988742 U CN215988742 U CN 215988742U
Authority
CN
China
Prior art keywords
package
lead
semiconductor device
groove
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121450967.1U
Other languages
English (en)
Inventor
阳小芮
王勇霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diodes Shanghai Co Ltd
Original Assignee
Diodes Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diodes Shanghai Co Ltd filed Critical Diodes Shanghai Co Ltd
Priority to CN202121450967.1U priority Critical patent/CN215988742U/zh
Application granted granted Critical
Publication of CN215988742U publication Critical patent/CN215988742U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请提供一种引线框架,以及利用该引线框架构建的半导体器件。所述引线框架包括至少一封装单元,每一封装单元包括:至少一基岛,用于放置一半导体芯片;以及,复数个引脚,围绕所述基岛设置;其中,相邻封装单元之间通过连接部连接,所述连接部具有冲压形成的贯穿槽;并且,所述贯穿槽在与至少一引脚相邻处具有突出部,所述突出部沿着该引脚在朝向靠近所述基岛的方向上延伸。

Description

引线框架及半导体器件
技术领域
本申请涉及半导封装领域,特别涉及一种引线框架,以及利用该引线框架构建的半导体器件。
背景技术
封装产品通常是将芯片贴装于引线框架上,以焊线导电连接芯片与引线框架,最后以封装材料封装而获得。
图1A所示的是本领域中一种常规半导体器件1000的结构示意图。如图1A所示,所述半导体器件1000包括一由封装材料形成的封装体1001,以及多个从所述封装体的内部延伸至突出于所述封装体1001表面的引脚1002。如图1A所示,由于是切割形成的,半导体器件1000的引脚1002具有暴露其材质的断面1003。然而,由于通常引脚1002的材质为铜,因而在半导体器件1000的后续焊接安装过程中,引脚1002的断面1003上无法爬锡,使得焊料并不能在断面1003处堆积,进而无法从断面1003的这一侧观察到焊料堆用以判断半导体器件1000是否焊接牢靠。
为了解决上述问题,目前的一种解决方案是在引脚1002内设置贯穿孔1004,以在贯穿孔1004的表面形成电镀爬锡面,如图1B所示。
然而,图1B所示的引脚结构无法适用于引脚面积较小的半导体器件结构中。并且,由于引脚的结构局限性,贯穿孔1004的侧面较小而致使实际爬锡的空间拥挤,容易造成爬锡不良。再者,由于贯穿孔1004是封闭贯的,不利于观察。此外,由于贯穿孔1004的尺寸较小,加工难度大,一般需要以加工成本高的蚀刻方式成形。因此,从产品生产角度而言,图1B所示的引脚结构无法实现大规模批量生产,因而依然无法实际解决图1A中所示的从断面1003的这一侧观察到焊料堆用以判断半导体器件1000是否焊接牢靠的技术问题。
因此,有必要提供一种新的引线框架,以克服上述缺陷。
实用新型内容
本申请的目的在于提供一种引线框架,以及利用该引线框架构建的半导体器件,通过设置于引线框架的连接部的贯穿槽及其突出部的结构设计,从而解决封装体的侧面爬锡面积不足的问题。
为了达到上述目的,根据本申请的一方面,提供一种引线框架,用于一半导体器件,所述引线框架包括至少一封装单元,每一封装单元包括:至少一基岛,用于放置一半导体芯片;以及,复数个引线指,围绕所述基岛设置;其中,相邻封装单元之间通过连接部连接,所述连接部具有冲压形成的贯穿槽;并且,所述贯穿槽在与至少一引线指相邻处具有突出部,所述突出部沿着该引线指在朝向靠近所述基岛的方向上延伸。
在一些实施例中,以一封闭的封装线定义一封装单元,所述贯穿槽的所述突出部从所述贯穿槽与引线指的相邻处延伸至靠近所述封装线。
在一些实施例中,所述贯穿槽的边缘具有由冲压而形成的断口。
在一些实施例中,所述贯穿槽的表面具有复数条冲压形成的痕迹,并且这些痕迹沿着冲压方向延伸。
根据本申请的另一方面,提供一种半导体器件,包括一由封装材料形成的封装体,以及至少一从所述封装体的内部延伸至突出于所述封装体表面的引脚,其中,所述引脚在远离所述封装体的一端具有切割形成的断面,并且,所述断面中间具有冲压形成的凹槽,所述凹槽从所述断面沿着所述引脚朝向靠近所述封装体的方向延伸,并且,所述凹槽的表面覆盖电镀层。
在一些实施例中,所述凹槽的边缘具有由冲压而形成的断口。
在一些实施例中,所述凹槽的表面具有复数条冲压形成的痕迹,并且这些痕迹沿着冲压方向延伸。
在一些实施例中,所述引脚的断面暴露所述引脚的材料,且不设置电镀层。
在一些实施例中,所述凹槽将所述引脚分割为一连续部和至少一分支部,其中,所述引脚的连续部从所述封装体的内部延伸至突出于所述封装体表面,所述分支部从所述连续部沿着远离所述封装体的方向延伸。
在本申请中,通过设置于引线框架的连接部的贯穿槽及其突出部的结构设计,从而在切割后获得一种引脚上具有凹槽的封装体,进而能够通过在形成的凹槽表面设置电镀层,以增大封装体的侧面爬锡面积。此外,有别于传统的蚀刻开孔工艺,本申请中设置于引线框架的连接部的贯穿槽及其突出部的结构尤其适合于冲压工艺,能够有效降低封装产品的生产工艺难度并降低加工成本,可广泛应用于大批量产品生产。
附图说明
图1A是现有技术中一种半导体器件1000的结构示意图;
图1B是现有技术中一种引脚的结构示意图;
图2是根据本申请一实施例的引线框架1的结构示意图;
图3是冲压形成的贯穿槽的电镜图;
图4A是根据本申请一实施例的半导体器件2的结构示意图;
图4B是图4A中4B处的局部放大图;
图5A是根据本申请一实施例的引线框架1的另一种结构的结构示意图;
图5B是根据本申请一实施例的半导体器件2的引脚的另一种结构的结构示意图。
具体实施方式
以下,结合具体实施方式,对本申请的技术进行详细描述。应当知道的是,以下具体实施方式仅用于帮助本领域技术人员理解本申请,而非对本申请的限制。
在本实施例中,如图2所示,提供一种引线框架1,可用于构建一如图4A所示的半导体器件2。如图2所示,以一封闭的封装线W定义一封装单元10,所述引线框架1包含至少一封装单元10。在图2所示的引线框架1中,示范性地包含了4个封装单元10。本领域技术人员可以理解的是,各封装单元10之间通过连接部12连接以形成所述引线框架1。
如图2所示,每一封装单元10包括:至少一用于放置一外置半导体芯片的基岛101,以及围绕所述基岛101设置的复数个引线指102。所述连接部12具有以冲压方式形成的贯穿槽103。如图2所示,所述贯穿槽103在与每一引线指102的相邻处具有突出部1031,所述突出部1031沿着每一引线指102在朝向靠近所述基岛101的方向上延伸。尤其是,如图2所示,所述贯穿槽103的所述突出部1031从所述贯穿槽103与引线指102的相邻处延伸至靠近所述封装线W。
由于所述贯穿槽103是冲压形成的,因而,所述贯穿槽103具有一些冲压形成的结构特征。例如图3所示,当利用冲压方式在本申请所述的引线框架的连接部12处形成贯穿槽103时,贯穿槽103的边缘具有由冲压而形成的断口A,并且,贯穿槽103的表面具有复数条冲压形成的痕迹B,并且这些痕迹B沿着冲压方向(图3中竖直向下方向)延伸。
本申请还提供一种半导体器件2,如图4A所示。所述半导体器件2包括一由封装材料形成的封装体20,以及至少一从所述封装体20的内部延伸至突出于所述封装体20表面的引脚21。
如图4B所示,所述引脚21在远离所述封装体20的一端具有切割形成的断面211。所述断面211中间具有冲压形成的凹槽212,所述凹槽212从所述断面211沿着所述引脚21 朝向靠近所述封装体20的方向延伸,并且,所述凹槽212的表面覆盖电镀层。而所述引脚 21的断面211暴露所述引脚21的材料,且不设置电镀层。
本领域技术人员可以理解的是,图4B中所示的形成于所述引脚21的凹槽212是由图 2所示的引线框架1的所述贯穿槽103的突出部1031在切割后而形成的。因此,所述凹槽212也同样具有与贯穿槽103相同的冲压形成的结构特征,即,所述凹槽212的边缘具有由冲压而形成的断口,且,所述凹槽212的表面具有复数条冲压形成的痕迹,并且这些痕迹沿着冲压方向延伸。
如图4B所示,由于所述凹槽212的存在,将所述引脚21分割成了一连续部21A和至少一分支部21B,连续部21A是指所述引脚21从所述封装体20的内部延伸至突出于所述封装体20表面的部分,而所述分支部21B则是因所述凹槽212而形成的从所述连续部21A 沿着远离所述封装体20的方向延伸的部分。
作为图2所示的引线框架1的一种变形,如图5A所示,当一引线指102与连接部12的连接部分较宽时,贯穿槽103在与该引线指102的相邻处可以具有多个突出部1031。因而,在切割后获得的封装体中,如图5B所示,引脚21的断面211中间具有冲压形成的多个凹槽212,该些凹槽212从所述断面211沿着所述引脚21朝向靠近所述封装体20的方向延伸,并且,该些凹槽212的表面覆盖电镀层。而所述引脚21的断面211暴露所述引脚21 的材料,且不设置电镀层。由此,在图5B所示的封装体中,引脚21被分割成了一连续部 21A和三个分支部21B。
因此,在本申请中,通过设置于引线框架的连接部的贯穿槽及其突出部的结构设计,从而在切割后获得一种引脚上具有凹槽的封装体,进而能够通过在形成的凹槽表面设置电镀层,以增大封装体的侧面爬锡面积。此外,有别于传统的蚀刻开孔工艺,本申请中设置于引线框架的连接部的贯穿槽及其突出部的结构尤其适合于冲压工艺,能够有效降低封装产品的生产工艺难度并降低加工成本,可广泛应用于大批量产品生产。
以下,结合具体实施方式,对本申请的技术进行详细描述。应当知道的是,以下具体实施方式仅用于帮助本领域技术人员理解本申请,而非对本申请的限制。

Claims (9)

1.一种引线框架,用于一半导体器件,其特征在于,所述引线框架包括至少一封装单元,每一封装单元包括:
至少一基岛,用于放置一半导体芯片;以及,
复数个引线指,围绕所述基岛设置;其中,相邻封装单元之间通过连接部连接,所述连接部具有冲压形成的贯穿槽;并且,
所述贯穿槽在与至少一引线指相邻处具有突出部,所述突出部沿着该引线指在朝向靠近所述基岛的方向上延伸。
2.如权利要求1所述的引线框架,其特征在于,以一封闭的封装线定义一封装单元,所述贯穿槽的所述突出部从所述贯穿槽与引线指的相邻处延伸至靠近所述封装线。
3.如权利要求1所述的引线框架,其特征在于,所述贯穿槽的边缘具有由冲压而形成的断口。
4.如权利要求1或3所述的引线框架,其特征在于,所述贯穿槽的表面具有复数条冲压形成的痕迹,并且这些痕迹沿着冲压方向延伸。
5.一种半导体器件,由权利要求1所述的引线框架构建,其特征在于,所述半导体器件包括一由封装材料形成的封装体,以及至少一从所述封装体的内部延伸至突出于所述封装体表面的引脚,其中,
所述引脚在远离所述封装体的一端具有切割形成的断面,并且,
所述断面中间具有冲压形成的凹槽,所述凹槽从所述断面沿着所述引脚朝向靠近所述封装体的方向延伸,并且,所述凹槽的表面覆盖电镀层。
6.如权利要求5所述的半导体器件,其特征在于,所述凹槽的边缘具有由冲压而形成的断口。
7.如权利要求5或6所述的半导体器件,其特征在于,所述凹槽的表面具有复数条冲压形成的痕迹,并且这些痕迹沿着冲压方向延伸。
8.如权利要求5所述的半导体器件,其特征在于,所述引脚的断面暴露所述引脚的材料,且不设置电镀层。
9.如权利要求5所述的半导体器件,其特征在于,所述凹槽将所述引脚分割为一连续部和至少一分支部,其中,所述引脚的连续部从所述封装体的内部延伸至突出于所述封装体表面,所述分支部从所述连续部沿着远离所述封装体的方向延伸。
CN202121450967.1U 2021-06-28 2021-06-28 引线框架及半导体器件 Active CN215988742U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121450967.1U CN215988742U (zh) 2021-06-28 2021-06-28 引线框架及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121450967.1U CN215988742U (zh) 2021-06-28 2021-06-28 引线框架及半导体器件

Publications (1)

Publication Number Publication Date
CN215988742U true CN215988742U (zh) 2022-03-08

Family

ID=80578607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121450967.1U Active CN215988742U (zh) 2021-06-28 2021-06-28 引线框架及半导体器件

Country Status (1)

Country Link
CN (1) CN215988742U (zh)

Similar Documents

Publication Publication Date Title
US6674154B2 (en) Lead frame with multiple rows of external terminals
JP4731021B2 (ja) 半導体装置の製造方法および半導体装置
KR100557028B1 (ko) 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법
EP2622635B1 (en) Singulation of ic packages
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US20020121650A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR100336080B1 (ko) 반도체 장치 및 그 제조방법
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
KR20040057928A (ko) 반도체 장치 및 그 제조방법
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
KR20150039105A (ko) 반도체 장치 및 그 제조 방법
US20020149090A1 (en) Lead frame and semiconductor package
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP3213791U (ja) リードフレームの予備成形体
CN215988742U (zh) 引线框架及半导体器件
US6891254B2 (en) Semiconductor device with protrusions
CN115602653A (zh) 引线框架及半导体器件
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
JP5264797B2 (ja) 半導体装置
CN113380632A (zh) 半导体封装器件及其制备方法
JP4500819B2 (ja) 面実装型電子部品の製造方法
US20240145355A1 (en) Method of manufacturing semiconductor devices, corresponding component, semiconductor device and method
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
CN220509801U (zh) 用于制造金属氧化物变阻器装置的引线框架条带

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant