KR20020089355A - 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자 - Google Patents

반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자 Download PDF

Info

Publication number
KR20020089355A
KR20020089355A KR1020027010793A KR20027010793A KR20020089355A KR 20020089355 A KR20020089355 A KR 20020089355A KR 1020027010793 A KR1020027010793 A KR 1020027010793A KR 20027010793 A KR20027010793 A KR 20027010793A KR 20020089355 A KR20020089355 A KR 20020089355A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
mask
region
thin film
dopant ions
Prior art date
Application number
KR1020027010793A
Other languages
English (en)
Inventor
마치다아키오
우수이세츠오
고사인다람팔
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020089355A publication Critical patent/KR20020089355A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

저내열성 기판을 사용한 경우에 있어서도, 저농도의 불순물 확산 영역을 제어성 좋게 형성한다. 반도체층을 도핑할 때에, 반도체층(21) 표면의 일부 상에 에너지 빔을 투과하는 사이드 월부(24) 등의 마스크를 형성하여, 그 마스크가 형성된 영역 이외의 반도체층(21)의 표면에 도펀트 이온(25)을 흡착시킨 후, 마스크를 형성한 상태에서 에너지 빔(EBL)을 조사하여 도펀트 이온(25)을 반도체층(21) 내에 도입한다. 사이드 월부(24) 등의 마스크 하부에서는 가로 방향 확산이 생겨 저농도의 불순물 확산 영역을 제어성, 재현성 좋게 형성할 수 있다.

Description

반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및 박막 반도체 소자{Semiconductor layer doping method, thin-film semiconductor device manufactruing method, and thin-film semiconductor device}
고도 정보화 시대의 진전에 따라, 입출력 장치의 중요성이 급격히 증가하고 있으며, 장치의 고기능화가 요구되고 있다. 더욱이, 최근, 휴대 단말기 보급은 눈부시며, 그에 따라, 종래의 유리 기판에 대하여 경량성, 가요성, 비파괴성에 뛰어난 플라스틱 기판 상에의 TFT 제작 기술이 기대되고 있다. 이러한 상황 속에서 박막 트랜지스터(TFT: Thin Film Transistor)를 사용한 액티브 매트릭스 액정 표시 소자(AM-LCD)나 밀착형 이미지 센서(CIS) 등의 연구 개발이 활발하게 행해지고 있다.
실리콘으로 이루어지는 반도체막을 채널에 사용한 박막 트랜지스터를, 캐리어 주행층(활성층)의 구성 재료에 따라 분류하면, 비정질 실리콘(어몰퍼스 실리콘: a-Si)으로 이루어지는 반도체막을 사용한 것과, 결정상(結晶相)을 갖는 다결정질 실리콘으로 이루어지는 반도체막을 사용한 것으로 분류할 수 있다. 다결정질 실리콘으로서는 주로 다결정 실리콘(poly-Si) 또는 미결정 실리콘(μc-Si)이 알려져 있다.
다결정 실리콘(poly-Si) 혹은 미결정 실리콘(μc-Si) 등의 다결정질 실리콘으로 이루어지는 반도체는 어몰퍼스 실리콘으로 이루어지는 반도체와 비교하여 캐리어의 이동도가 10배에서 100배 정도 크다는 특징이 있으며, 스위칭 소자의 구성 재료로서 대단히 뛰어난 특성을 갖고 있다. 또한, 다결정질 실리콘을 활성층에 사용한 박막 트랜지스터는 고속 동작이 가능하기 때문에, 최근에는 각종 논리 회로(예를 들면, 도미노 논리, CMOS(Complementary Metal Oxide Semiconductor) 트랜스미션 게이트 회로)나 이들을 사용한 멀티플렉서, EPR0M(Erasable and Programmable Read 0nly Memory), EEPR0M(Electrically Erasable and Programmable Read 0nly Memory), CCD(Charge Coupled Divice), RAM(Random Access Memory), 또는 액정 표시 장치, 전계 발광 표시 장치 등의 구동 회로 등을 구성하는 스위칭 소자로서도 주목받고 있다. 또한, 최근, 이러한 다결정 실리콘을 채널 반도체막으로서 사용한 박막 트랜지스터(TFT)를 스위칭 소자 및 주변 구동 회로로서 채용한 액티브 매트릭스형 액정 표시 장치가 주목받고 있다. 염가인 비정질 유리 기판에 저온 성막이 가능한 다결정 실리콘 반도체막을 사용하여 박막 트랜지스터 어레이를 구성함으로써, 반사형이나 큰 면적, 고세밀, 고화질 또한 염가인 패널 디스플레이(예를 들면,플랫형 텔레비전)를 실현할 수 있는 가능성이 있기 때문이다.
한편, poly-Si TFT를 액정 표시 장치 등의 화소 선택용 스위칭 소자에 사용할 경우, 오프 전류가 크고, 표시 품질이 낮다는 문제가 있다. 종래의 단결정 실리콘을 사용한 M0S 트랜지스터에서는, 게이트 역 바이어스에 있어서, 채널이 소스 또는 드레인과 역 극성이 되어, 공핍층이 형성되어 충분한 내성 및 정류성을 나타내기 때문에, 리크 전류 증가는 없었다. 그렇지만, poly-Si TFT에서는 반도체막을 구성하는 결정 입자의 입계, 혹은 입자 내의 결함을 경유하여 전류가 흘러 버리기 때문에, 큰 리크 전류가 발생한다는 문제가 있다. 더욱이, M0S 트랜지스터는 그다지 큰 게이트 역 바이어스에서는 사용되지 않기 때문에, 리크 전류는 문제는 되지 않았다. 그런데, 예를 들면, 액티브 매트릭스형 액정 표시 장치에 사용되는 poly-Si TFT에서는, 약 10V 이상의 역 바이어스 하에서 사용되기 때문에, 리크 전류가 큰 문제가 된다. 이 문제는 액정 표시 장치의 화소 선택용 박막 트랜지스터에 poly-Si를 사용할 경우에 특히 중요한 문제이다.
이 리크 전류를 저감하기 위해서는 드레인 끝에서의 전계를 완화하는 것이 효과적으로, 지금까지 LDD(Lightly Doped Drain) 구조(전자 통신 학회 종합 전국 대회, 2-20, pp.271, 1978)가 효과적인 것이 알려져 있다. 이것은 드레인 영역의 끝 부분에 낮은 도즈량의, 예를 들면, 1×1O14/cm2이하에서 불순물을 활성화한 영역을 형성하여 드레인 영역의 끝 부분에서의 전계를 완화하는 것이다.
LDD 구조를 갖는 박막 트랜지스터는 종래, 예를 들면, 이하와 같은 공정에의해 형성되어 있다. 우선 도 5a 도 내지 도 5c에 도시한 바와 같이, 수소를 함유하는 비정질 실리콘(a-Si: H)막을 유리 기판(101) 상에 형성하고, 램프 어닐로 수소 제거를 행한다. 그 후, 비정질 실리콘막에 레이저를 조사하여 결정화를 행함으로써, 다결정 실리콘(poly-Si) 반도체막(102)을 형성한다. 계속해서, 게이트 절연막(103) 및 게이트 전극(104)을 형성하고, 이 게이트 전극(104)을 마스크로 하여 도펀트 이온의 헤비 도핑(heavy doping)을 행한다(도 5a). 이 때 게이트 전극(104)은 채널 영역 및 LDD 영역을 덮도록 패터닝해 둔다. 이어서, 게이트 전극(104)을 채널 영역만을 덮도록 다시 패터닝한다. 그리고, 다시 패터닝한 게이트 전극(104)을 마스크로 하여 도펀트 이온의 라이트 도핑(light doping)을 행한다. 이 결과, 저농도 불순물 영역(105b, 105b)을 채널 영역 측에 형성한 LDD 구조를 갖는 소스·드레인 영역(105a, 105a)이 형성된다. 이하, 층간 절연막(106), 콘택트 홀(106a) 및 배선층(107)을 형성하고, 배선층(107)을 콘택트 홀(106a)을 통해 소스·드레인 영역(105a, 105a)에 접속시킨다. 또한, 이러한 공정은, 예를 들면, 특개 2000-228526호 공보에 그 기재가 있다.
이러한 수법에 의해 LDD 구조를 갖는 박막 트랜지스터를 형성할 경우, 게이트 전극(104)의 패터닝 시의 마스크 어긋남 등에 의해, 채널 영역의 양측에서 LDD 길이(채널 영역과 콘택트 영역 사이의 LDD 영역의 두께)가 다르거나, 흩어지거나 한다는 문제가 있다. 이 때문에 박막 트랜지스터의 특성이 격차, 또한 박막 트랜지스터의 생산성이 저하하여 버린다는 문제가 있다. 또한, 마스크 맞춤 마진을 확보하기 위해, LDD 길이를 약 2μm 이하로 할 수는 없다. 이 때문에 LDD 영역이 되는 저농도 불순물 영역(105b, 105b)이 고저항이 되어, 캐리어의 이동도가 감소해 버린다는 문제가 있다. 따라서, LDD 길이의 제어성이 좋은 자기 정합형 프로세스에서, 낮은 도즈량의, 예를 들면, 1×1O14/cm2이하에서의 제어성이 충분한 프로세스 개발이 중요하다.
그런데, poly-Si TFT는 제조 공정 상, 프로세스 최고 온도가 1000℃ 정도에 이른다. 그 때문에, 내열성에 뛰어난 석영 유리 등이 poly-Si TFT 제조용 절연 기판으로서 사용되고 있다. 즉, 제조 프로세스 상, 비교적 저융점의 유리 기판을 사용하는 것은 곤란해지고 있다. 그렇지만, 액정 디스플레이의 저비용화를 위해서는 저융점 유리판 재료의 사용이 필요 불가결하다. 그래서, 최근, 프로세스 최고 온도가 600℃ 이하가 되는 소위 저온 프로세스 개발이 진행되어, 실제로 디바이스 제작이 이루어지고 있다. 더욱이, 최근에는 보다 저온으로 큰 면적화가 용이한 플라스틱 기판을 사용하는 것도 검토되고 있다. 플라스틱 기판의 변형 온도는 내열성이 있는 재료에 의해 형성된 경우라도, 기껏해야 200℃이다. 따라서, 기판이 플라스틱에 의해 형성되어 있을 경우에는, 모든 프로세스를 200℃ 이하라는 종래에 비교하여 초저온 조건에서 행하지 않을 수 없다.
액정 디스플레이의 대형화에 따라, 저온 프로세스의 poly-Si TFT에서는 큰 면적의 반도체 박막에 스루풋 좋게 불순물을 주입할 수 있는 이온 도핑법이나 플라즈마 도핑법이 사용되고 있다. 이온 도핑법은 불순물 기체를 이온화한 후, 질량 분리를 행하지 않고 전계 가속하여 큰 면적의 반도체 박막에 일괄하여 불순물 이온을 조사하는 것으로, 플라즈마 도핑법은 불순물 기체와 성막 가스를 동시에 이온화하고, 기판 표면에 불순물 이온과 함께 성막하는 방법이다. 이에 대하여, 이온 주입(ion implantation)은 불순물 이온의 질량 분리를 행한 후, 이온 빔으로 하여 반도체 박막에 조사하는 것이다. 이온 도핑법이나 플라즈마 도핑법은 큰 면적화에 유리하기는 하지만, 한편, 이들 프로세스는 막 중에 수소를 다량으로 포함하여 버리기 때문에, 플라스틱 기판과 같은 더욱 저온에서의 프로세스에서는 수소를 제거한 온도(4OO℃)가 얻어지지 않고 엑시머 레이저에 의한 결정화(ELA: Excimer Laser Anneal) 시에 내부의 수소가 분출하여 막을 파괴하여 버린다는 문제가 있다. 또한, 원리 상, 자기 정합형 프로세스에는 적합하지 않는 등의 문제도 있다.
그런데, 최근, 200℃ 이하의 프로세스에서 도핑 가능한 방법으로서 Laser-Induced Melting of Predeposited Impurity Doping법(레이저 인듀스드 멜팅 프리디포지티드 인퓨리티 도핑법; LIMPID법)이 주목받고 있다. 이것은 불순물 기체를 이온화하고, 반도체 박막 표면에 불순물 이온을 흡착시킨 후, 엑시머 레이저에 의해 막 중에 녹여 넣는 방법으로, 막 중에 수소를 넣지 않을 뿐만 아니라, 자기 정합화 프로세스에도 최적이고, 저온 프로세스에의 최적성과 아울러 주목받고 있다(특개소 61-138131호 공보, 특개소 62-002531호 공보, 특개소 62-264619호 공보 및 특개평 9-293878호 공보 참조).
이 LIMPID법에서는 1×1015내지 1×1016/cm2정도의 높은 도즈량으로 불순물을 반도체 박막 중에 전기적으로 활성화할 수 있다. 그렇지만, 1×1O14/cm2이하에서 불순물의 도즈량을 정밀도 좋게 제어하는 것은 원리 상 곤란하다. 이것은, 예를 들면, Si 최표면에 1원자층의 불순물 이온이 흡착한 경우라도, 엑시머 레이저 어닐에 의해 1×1O15내지 1×1O16/cm2정도의 높은 도즈량으로 불순물이 활성화되어버리기 때문이다. 더욱이, 종래의 방법에서는 1원자층의 불순물 이온 흡착은 극히 단시간에 일어나기 때문에, 낮은 도즈량에서의 제어는 곤란하였다.
한편, 종래의 이온 주입은 자기 정합화 프로세스에도 최적이고, 낮은 도즈량의 제어도 가능하다. 그러나, 일반적으로 실리콘 기판에 대한 프로세스에서는 프로세스 중에 기판의 온도가 상승하여 버리기 때문에, 기판의 정전 척(chuck)으로 냉각판을 흡착시켜, 이면으로부터 방열하는 방법을 취하고 있지만, 이 방법은 플라스틱 기판의 열 전도성 및 전기 전도성을 생각하면, 실현이 곤란하다. 또한, 큰 면적의 반도체 박막에 대하여 일괄하여 불순물을 주입하지 못하고, 대형 액정 디스플레이 제조에 있어서는 스루풋이 악화된다는 과제도 있다.
또한, 레이저에 의한 결정화 공정에서는 조사 시간이 30ns 정도로 극히 짧기 때문에, 고상(固相) 확산이 일어나지 않고 액상 확산만이 일어난다. 이 경우, 채널과 소스·드레인 영역의 경계에는 급준한 접합면이 형성되어 버린다. 그 때문에, 입계 리크나 핫 일렉트론의 문제가 고상 확산이 일어나는 퍼네스 어닐이나 램프 어닐을 사용한 프로세스보다도 현저해지고 있다. 따라서, 저내열성 기판 상에서의 프로세스와 같은 레이저 활성화 프로세스가 필요한 경우에는 LDD 구조를 제어성 좋게 형성하는 것이 필요 불가결해진다.
본 발명은 이러한 문제점에 비추어 이루어진 것으로, 그 목적은 저내열성 기판을 사용한 경우에 있어서도, 저농도의 불순물 확산 영역을 제어성 좋게 형성하는 것이 가능한 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법 및 박막 반도체 소자를 제공함에 있다.
본 발명은 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및 박막 반도체 소자에 관한 것이며, 특히, 엑시머 레이저 어닐에 의한 결정화 반도체층을 사용한 도핑 방법이나 박막 트랜지스터 등의 박막 반도체 소자의 제조 방법, 다결정질 실리콘 등으로 이루어지는 반도체층을 채널에 사용한 박막 반도체 소자에 관한 것이다.
도 1a 내지 도 1c는 본 발명의 반도체층의 도핑 방법의 실시예의 일례를 도시하는 공정도로서, 도 1a는 SiO2막 형성 공정까지의 공정도, 도 1b는 게이트 전극층의 퇴적 공정까지의 공정도, 도 1c는 게이트 전극층의 패터닝 공정까지의 공정도.
도 2a 내지 도 2c는 본 발명의 반도체층의 도핑 방법의 실시예의 일례로, 도 1c에 도시하는 공정에 계속되는 공정을 도시하는 도면으로서, 도 2a는 사이드 월부 형성 공정까지의 공정도, 도 2b는 도펀트의 흡착 공정까지의 공정도, 도 2c는 에너지 빔의 조사 공정까지의 공정도.
도 3은 본 발명의 반도체층의 도핑 방법의 실시예의 일례로 도 2c에 도시하는 공정에 계속되는 공정을 도시하고 있으며, 배선 형성 공정까지의 공정도.
도 4는 본 발명의 박막 반도체 소자의 제조 방법의 실시예의 일례에 의해 형성된 액정 표시 장치에 있어서의 박막 트랜지스터의 소자 구조를 도시하는 단면도.
도 5a 내지 도 5c는 종래의 프로세스를 사용한 경우에 있어서의 TFT 제조 방법의 공정도.
본 발명의 반도체층의 도핑 방법은, 반도체층의 표면의 일부 상에 에너지 빔이 투과할 수 있는 마스크를 형성하는 공정과, 상기 마스크가 형성된 영역 이외의 상기 반도체층의 표면에 도펀트 이온(dopant ion)을 흡착시키는 공정과, 상기 마스크를 형성한 상태에서 에너지 빔을 조사하여 상기 도펀트 이온을 상기 반도체층 내에 도입하는 공정을 갖는 것을 특징으로 한다.
본 발명의 반도체층의 도핑 방법에 의하면, 반도체층의 표면에 흡착된 도펀트 이온이 에너지 빔 조사에 의해 반도체층 중으로 확산하지만, 마스크는 에너지 빔을 투과하도록 구성되어 있으며, 이 마스크를 통해 에너지 빔이 조사되는 영역도 직접 에너지 빔이 조사되는 영역과 마찬가지로 에너지 빔 조사에 의해 용융한다. 그 때문에 마스크 이외의 영역 표면으로부터 불순물의 가로 방향 확산이 생기지만, 직접 에너지 빔이 조사되는 영역에 비하여 확산원의 흡착 이온으로부터 떨어져 있기 때문에, 마스크 영역에서는 불순물 농도가 작아져, 반도체층 중에 저농도의 불순물 확산 영역을 정밀도 좋게 형성할 수 있다.
또한, 본 발명의 박막 반도체 소자의 제조 방법은, 반도체층의 표면에 절연막을 통해 볼록부를 형성하는 공정과, 상기 볼록부 주위에 에너지 빔이 투과할 수있는 마스크를 형성하는 공정과, 상기 마스크가 형성된 영역 이외의 상기 반도체층의 표면에 도펀트 이온을 흡착시키는 공정과, 상기 마스크를 형성한 상태에서 에너지 빔을 조사하여 상기 도펀트 이온을 상기 반도체층 내에 도입하는 공정을 갖는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 효과는 이하의 설명에 의해 더욱 분명해질 것이다.
이하, 본 발명의 반도체층의 도핑 방법의 일 실시예에 대해서, 도 1a 내지 도 3을 사용하여 설명한다. 이 도핑 방법은 플라스틱 등의 저내열성 절연 기판 상에 형성된 실리콘층에 대해서도 제어성 좋게 저농도 불순물 확산 영역을 형성할 수 있는 제법이다. 본 실시예에서는, 액티브 매트릭스형 표시 장치의 능동 소자 기판에 사용하는 박막 반도체 장치를 구성하기 때문에, n채널형 박막 트랜지스터를 절연 기판 상에 형성한다.
우선, 도 1a에 도시한 바와 같이, 절연 기판(10)에는 석영 유리 기판이나 백판(白板) 유리 기판 등의 유리 기판을 사용하는 것도 가능하지만, 본 실시예에서는 특히 저 내열성 재료로서 유기 고분자 재료로 이루어지는 소위 플라스틱 재료를 사용한다. 여기서, 플라스틱 재료란 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트 등의 폴리에스테르류, 폴리프로필렌 등의 폴리올레핀류, 폴리페닐린설파이드 등의 폴리페닐린설파이드류, 폴리아미드류, 방향족 폴리아미드류, 폴리에테르케톤류, 폴리이미드류, 아크릴계 수지, PMMA(Polymethyl Methacrylate) 등이다. 특히, 폴리에틸렌테레프탈레이트, 아세테이트, 폴리페닐렌설파이드, 폴리카보네이트나 폴리에테르설폰, 폴리스티렌, 나일론, 폴리프로필렌, 폴리염화비닐, 아크릴계 수지, PMMA 등의 범용적인 플라스틱 재료는 적합하게 사용할 수 있다.
또한, 절연 기판(10)을 필름 형태로 사용할 경우는 기계적 안정성이나 강도의 점에서 두 축 연장되어 있는 것이 바람직하다. 더욱이, 플라스틱 기판의 흡습성을 억제하기 위한 산화 실리콘막 등의 배리어층(11)을 기판 이면에 성막해 둠으로써, 진공 장치 내로부터 대기압에 노출될 때 및 그 후의 프로세스에 있어서의 절연 기판(10)의 변형을 억제할 수 있다. 도 1a에 도시한 바와 같이, 산화 실리콘의 배리어층(12)은 플라스틱제 절연 기판(10)의 표면 측에도 성막해 두면 보다 효과적이다.
또한, 절연 기판(10)에는 미리 열적인 버퍼층(13)을 형성해 두는 것이 바람직하다. 열적인 버퍼층(13)으로서는 무기 재료의 SiO2막, SiNx막 등을 약 100 내지 500nm의 두께로 성막해 두면 되지만, 이 때에 절연 기판(10)의 유기 고분자 재료와 무기 재료의 열 팽창 차이에 의해 에너지 빔 조사 시에 막이 박리하는 것을 방지할 목적으로, 기판보다 열적 연화점(軟化占)이 낮은 유기 고분자 재료의 아크릴 수지 등을 별도의 버퍼층(20)으로서 버퍼층(13) 상에 형성함으로써 다층 구조로 하면, 보다 효과적이다.
계속해서, 이러한 내열용 버퍼층(13, 20)이 형성된 플라스틱 기판의 상면에 트랜지스터의 활성층이 되는 비정질 반도체 박막을 성막한다. 본 실시예에서는, 성막 장치에는 스퍼터 장치를 사용하여 절연 기판(10)을 손상하지 않는 200℃ 이하, 바람직하게는 150℃ 이하로 기판 온도를 설정하여 약 20 내지 100nm의 막 두께로 퇴적시킨다.
다음으로, 절연 기판(10)에 대하여 에너지 빔, 예를 들면, 엑시머 레이저를 조사하고, 비정질 반도체 박막을 결정화시킴으로써 다결정 반도체 박막(21)을 형성한다. 엑시머 레이저 조사에 의한 결정화에 있어서도, 절연 기판(10)의 플라스틱 온도는 플라스틱 기판을 손상하지 않는 200℃ 이하, 바람직하게는 150℃ 이하가 되도록 레이저의 조사 에너지, 시간의 최적화를 행할 필요가 있다. 이 때, 레이저 빔의 에너지 밀도를 약 3OOmJ/cm2로 설정하고, 예를 들면, 라인형으로 정형한 레이저 빔을 기판에 대하여 주사하면서 반복하여 부분적으로 중복 조사하는 것이 바람직하다. 라인형으로 정형된 레이저 빔의 형상은 일례로서 긴 변 방향의 치수가 120mm이고, 폭 치수가 0.5mm이다. 이 레이저 빔을 폭 방향을 따라 부분적으로 중복하면서 조사하지만, 이 때의 중복량(오버랩량)은, 예를 들면, 98%로 설정한다.
계속해서, 다결정 반도체 박막(21)의 상면에 반응성 스퍼터법에 의해, 게이트 절연막으로서 사용되는 SiO2막(22)을 성막한다. 또한, 이 SiO2막(22) 상에 SiNx막, 또한 그 위에 다시 SiO2막을 연속 성막하고, 이것을 게이트 절연막으로 하여도 된다.
계속해서, 도 1b에 도시한 바와 같이, SiO2막(22) 상에 게이트 전극층(23)을 형성하고, 이것을 도 1c에 도시한 바와 같이, 소정의 게이트 전극 형상으로 패터닝한다. 게이트 전극층(23)은, 예를 들면, Al(알루미늄), Mo(몰리브덴), Ta(탄탈), Ti(티탄), Cr(크롬) 등의 금속막, 고농도로 불순물이 도핑된 다결정 실리콘막, 고농도 도핑 다결정 실리콘과 금속의 적층막, 또는 상술한 재료의 합금막을 성막하여형성할 수 있다.
다음으로, 이 게이트 전극층(23)을 마스크로 하여 SiO2막(22)을 아일랜드 형으로 패터닝하여 게이트 절연막을 형성한다. 계속해서, LDD 영역, 즉, 채널 영역에 인접한 저농도 불순물 확산 영역의 제작을 위한 사이드 월(side-wall)을 형성한다. 우선, 전체 면에, 예를 들면, PE-CVD법에 의해, 반도체층 상의 볼록부인 게이트 전극층(23) 위를 포함하는 전체 면에 SiO2막(22)을 퇴적시킨다.
그러한 후, 예를 들면, 다결정 실리콘으로 이루어지는 게이트 전극층(23)을 에칭 스토퍼로서 이방성 에칭(예를 들면, 반응성 이온 에칭(RIE))을 행한다. 이로써, 도 2a에 도시한 바와 같이, 게이트 전극층(23)과 게이트 절연막인 SiO2막(22)의 측벽에 사이드 월부(24, 24)가 형성된다. 이들 사이드 월부(24, 24)의 사이즈로서는 바닥면의 채널 길이 방향의 사이즈로서, 예를 들면, 100 내지 200nm 정도의 사이즈가 바람직하며, 보다 바람직하게는 125 내지 175nm 정도의 사이즈가 된다. 또한, 본 실시예에서는 사이드 월부(24, 24)를 SiO2막에 의해 형성하였지만, SiNx막이나, SiO2막과 SiNx막의 조합 등의 여러 막을 이용하여도 된다. 사이드 월부(24, 24)도 1회의 에칭으로 형성되는 것에 한하지 않고, 2회 이상의 에칭을 조합하여 형성되는 것이어도 된다.
여기서, 사이드 월부(24, 24)는 마스크로서 기능하지만, 에너지 빔을 조사한 경우에는 에너지 빔은 감쇠하면서 사이드 월부(24, 24) 내를 투과한다. 따라서,후술하는 바와 같이, 사이드 월부(24, 24)를 투과한 에너지 빔을 이용함으로써, 저농도의 불순물 확산 영역을 재현성 좋게 형성할 수 있다.
상술한 바와 같이, 사이드 월부(24, 24)를 형성한 후, 도핑 가스로, 수소 가스 또는 불활성 가스와 수소 가스와의 혼합 기체를 사용하여 플라즈마를 발생시켜, 도 2b에 도시한 바와 같이, 반도체 박막의 표면에 도펀트 이온(25)을 흡착시킨다. 본 실시예에서는 기판 온도를, 예를 들면, 120℃로 하고, PH3가스(포스핀을 1%로 하도록 H2로 희석) 9sccm, 아르곤 희석 가스 50sccm을 혼합한 도핑용 원료 기체를 사용하여 66.7Pa(500mTorr)로써 RF 전원을 사용하여 20W에서 약 1분간의 플라즈마 조사를 행하고, 도펀트 이온(25)으로서 인 이온을 흡착시킨다. 이 흡착 공정에서는 희석 가스의 유량을 제어함으로써 다결정 반도체 박막(21)의 표면에 흡착하는 도펀트 이온(25)의 양을 제어하도록 할 수도 있다. 또한, 기판 온도를 변화시키거나, 도펀트 이온(25)의 도펀트 가스와 수소계 가스와의 혼합 가스를 더욱 불활성 가스로 희석하거나, 나아가서는 흡착을 위한 플라즈마 조사의 조건, 예를 들면, 기판 온도나 플라즈마 조사 시간을 제어하는 것도 가능하다. 또한, 다결정 반도체 박막(21)의 표면에 흡착한 도펀트 이온(25)을 에칭 등의 방법으로 제거하는 것도 가능하며, 수소 플라즈마 처리 공정을 추가하여 다결정 반도체 박막(21)의 표면에 흡착하는 도펀트 이온(25)의 양을 제어할 수도 있다.
그 후, 도 2c에 도시한 바와 같이, 에너지 빔을 조사하여 다결정 반도체 박막(21)의 표면에 흡착하고 있는 도펀트 이온(25)을 막 중에 녹여 넣음과 동시에 활성화한다. 이 때의 에너지 빔은, 예를 들면, 파장 308nm의 XeCl 엑시머 레이저 ELB를 사용하고, 바람직하게는 반도체 박막을 결정화(미결정화)시켰을 때 이상의 높은 에너지인 것이 바람직하다. 또한, 본 실시예에서는 레이저 빔의 에너지 밀도를, 예를 들면, 약 31OmJ/cm2로 설정한다.
또한, 에너지 빔으로서는, 엑시머 레이저, 탄산 가스 레이저, YAG 레이저, 전자선, 자외선 등의 광원을 사용하는 것이 가능하며, 일례로서, 엑시머 레이저를 사용할 경우에는 ArF 엑시머 레이저, XeF 엑시머 레이저, XeCl 엑시머 레이저, KrF 엑시머 레이저 등을 사용할 수 있다. 또한, 도펀트 이온의 활성화 수단으로서는, 엑시머 레이저 등의 에너지 빔을 사용하는 것을 들 수 있지만, 이들에 한정되지 않고 램프 어닐이나 퍼네스 어닐 등의 가열 수단을 사용하여도 된다.
XeCl 엑시머 레이저 등의 엑시머 레이저의 빔을 조사한 경우에는, 다결정 반도체 박막(21)의 표면에 흡착하고 있는 도펀트 이온(25)이 게이트 전극층(23)과 사이드 월부(24, 24) 이외의 영역 표면으로부터, 조사 시에 액상으로 용융한 다결정 반도체 박막(21)의 내부에 순간적으로 도입되어 간다. 그 결과, 게이트 전극층(23)과 사이드 월부(24, 24) 이외의 영역에서는 고농도로 인이 도입된다. 한편, 사이드 월부(24, 24)의 하부에서는, 게이트 전극층(23)과 사이드 월부(24, 24) 이외의 영역 정도는 고온이 되지 않지만, SiO2막으로 구성된 사이드 월부(24, 24)를 엑시머 레이저 빔이 투과하기 때문에, 비교적 저온에서의 확산이 행해지며, 특히, 게이트 전극층(23)과 사이드 월부(24, 24) 이외의 영역으로부터 가로 방향의확산이 발생한다. 이 가로 방향의 확산으로부터 사이드 월부(24, 24)의 하부에서는 농도 분포가 생기고, 그 농도 분포는 사이드 월부(24, 24)의 하부에서 1자리수 이상의 농도 기울기가 생기도록 구성된다. 본 실시예에서는, 마스크로서 형성된 사이드 월부(24, 24)에 의해 엑시머 레이저 빔이 투과할 때에 감쇠되고, 저농도의 불순물 확산에 가장 적합한 온도 상태를 형성할 수 있다.
이 에너지 빔 조사 시의 조사 에너지나 조사 회수에 의해, 가로 방향의 확산량 및 확산 영역이 결정된다. 이로써 게이트 전극층(23)과 사이드 월부(24, 24)에서 마스크된 것 이외의 다결정 반도체 박막(21)에 높은 도즈량으로 활성화되어 고농도 불순물 확산 영역(33, 33)이 형성되고, 사이드 월부(24, 24)의 하부에 낮은 도즈량의 소스 드레인 측으로부터 채널 영역(31)에 걸쳐 완만하게 불순물 농도가 감소한 형태로 확산하고, 이것이 저농도 불순물 확산 영역(32, 32)을 구성한다. 본 실시예에서는, 고농도 불순물 확산 영역(33, 33) 및 저농도 불순물 확산 영역(32, 32) 형성을 위한 도펀트는 인 등의 동일한 도펀트이지만, 복수의 다른 도펀트를 흡착시켜 다결정 반도체 박막(21) 중에 확산시키도록 하여도 된다.
이들 확산에 의해 불순물 확산 영역을 활성화시킨 후, 도 3에 도시한 바와 같이, 층간 절연막(35)을 형성하고, 이 층간 절연막(35)에 소정의 콘택트 홀(36, 37)을 형성한다. 계속해서, 층간 절연막(35) 상에 알루미늄막을 약 1000nm 두께로 성막하고, 소정의 형상으로 패터닝하여 배선층(38, 39)으로 한다. 이들 배선층(38, 39)은 콘택트 홀(36, 37)을 통해 박막 트랜지스터의 소스·드레인 영역(고농도 불순물 확산 영역(33, 33))에 접속된다. 이어서, 도시하지 않지만,SiO2막을 약 400nm 두께로 성막하고, 패시베이션막으로 한다. 이 패시베이션막은 박막 트랜지스터 및 배선층(38, 39)을 피복한다. 이 후, 필요하면 기판의 내열 온도의 범위에서 기판 가열을 행하고, 패시베이션막을 캡막으로 하여 층간 절연막(35)에 포함되는 수소 원자를 반도체 박막 중에 확산시켜, 소위 수소화 처리를 실시한다.
이러한 사이드 월부를 투과시키면서 에너지 빔을 조사하여, 박막 반도체의 표면에 흡착한 도펀트의 가로 방향의 확산에 의해 저농도의 불순물 확산 영역을 형성하는 본 발명의 제조 방법은 다음과 같은 표시 장치의 TFT에 적합하게 적용할 수 있다.
도 4는 액티브 매트릭스형 표시 장치를 구성하는 경우의 소자 단면도이다. 플라스틱제 절연 기판(5O)의 양면에, 예를 들면, SiO2로 이루어지는 배리어층(51, 52)이 형성되고, 한쪽의 배리어층(52) 상에 내열용 버퍼층(53)이 적층되어 있다. 내열용 버퍼층(53) 상에는, 예를 들면, 아크릴 수지로 이루어지는 절연막(54)이 형성되고, 이 절연막(54) 상에 고농도 불순물 확산 영역(63, 63, 66, 66)과 저농도 불순물 확산 영역(61, 61, 65, 65)을 갖는 반도체 박막이 형성되어 있다.
저농도 불순물 확산 영역(61, 61)간의 채널 영역(60) 및 저농도 불순물 확산 영역(65, 65)간의 채널 영역(64) 상에는 실리콘 산화막(67, 69)을 개재하여 게이트 전극(68, 70)이 형성되어 있으며, 이들 게이트 전극(68, 70)의 측부에 사이드 월부(80, 80)가 형성되어 있다. 사이드 월부(80, 80)가, 상술한 바와 같이, 각각에너지 빔이 투과할 수 있는 마스크로서 기능하기 때문에, 에너지 빔 조사 시에는 저농도 불순물 확산 영역(61, 61, 65, 65)의 영역 내에서 가로 방향의 확산이 생기고, 이 가로 방향 확산에 의해 사이드 월부(80, 80)의 하부에서는 농도 분포가 생기며, 그 농도 분포는 사이드 월부(80, 80)의 하부에서 1자리수 이상의 농도 기울기를 발생시킨다.
배선 전극층(73, 74, 75, 76)은 층간 절연막(71, 72)에 설치된 콘택트 홀을 통해 고농도 불순물 확산 영역(63, 63, 66, 66)으로 이루어지는 박막 트랜지스터의 소스·드레인 영역에 접속되어 있다. 패시베이션막(77)의 표면에는 ITO(Indium Tin 0xide) 등으로 이루어지는 투명 도전막이 성막되고, 소정의 형상으로 패터닝됨으로써 화소 전극(78)이 형성되어 있다. 이 화소 전극(78)은 패시베이션막(77)에 개구한 콘택트 홀을 통해 배선 전극층(76) 및 박막 트랜지스터의 소스·드레인 영역에 접속되어 있다. 또한, 이 박막 반도체 장치를 능동 소자 기판으로서 액티브 매트릭스형 액정 표시 장치를 조립할 경우에는, 미리 대향 전극이 형성된 다른 절연 기판을 소정의 갭을 통해 절연 기판(60)에 접합하고, 또한, 이 갭에 액정 등의 전기 광학 물질을 배치하면 된다.
상술한 바와 같이, 본 발명의 반도체층의 도핑법에 의하면, 저내열성 기판을 사용한 경우에 있어서도, 에저지 빔을 투과하는 마스크를 이용하여 저농도의 불순물 확산 영역을 제어성 좋게 형성하는 것이 가능하며, 특히 박막 트랜지스터에 있어서의 LDD 구조의 저농도 불순물 영역을 제어성 좋게 형성하는 것이 가능하다.
이상의 설명에 근거하여 본 발명의 여러 양태나 변형예를 실시 가능한 것은분명하다. 따라서, 이하의 청구항의 균등 범위에 있어서, 상기한 상세한 설명에 있어서의 양태 이외의 양태로 본 발명을 실시하는 것이 가능하다.

Claims (21)

  1. 반도체층 표면의 일부 상에 에너지 빔이 투과할 수 있는 마스크를 형성하는 공정과,
    상기 마스크가 형성된 영역 이외의 상기 반도체층의 표면에 도펀트 이온을 흡착시키는 공정과,
    상기 마스크를 형성한 상태에서 에너지 빔을 조사하여 상기 도펀트 이온을 상기 반도체층 내에 도입하는 공정을 갖는 것을 특징으로 하는, 반도체층의 도핑 방법.
  2. 제 1 항에 있어서,
    상기 마스크가 형성된 영역 이외의 반도체층에는 고농도 불순물 영역을 형성하고, 상기 마스크가 형성된 영역의 반도체층에는 상기 고농도 불순물 영역보다도 낮은 농도의 불순물 영역을 형성하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  3. 제 2 항에 있어서,
    상기 고농도 불순물 영역보다도 낮은 농도의 불순물 영역에서는 가로 방향 확산에 의한 농도 분포가 생기게 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  4. 제 3 항에 있어서,
    상기 농도 분포로서 낮은 농도의 불순물 영역 내에서는 1자리수 이상의 농도 기울기가 생기게 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  5. 제 1 항에 있어서,
    상기 반도체층의 표면으로 도펀트 이온을 흡착시킬 때에는, 반도체 성막 가스를 실질적으로 포함하지 않는 도펀트 가스로 이루어지는 플라즈마를 사용하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  6. 제 1 항에 있어서,
    상기 반도체층을 절연 기판 상의 반도체 박막으로 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  7. 제 1 항에 있어서,
    상기 반도체층의 주재료는 실리콘인 것을 특징으로 하는, 반도체층의 도핑 방법.
  8. 제 1 항에 있어서,
    상기 도펀트 이온의 흡착 공정 전에 상기 반도체층의 결정화를 행하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  9. 제 6 항에 있어서,
    상기 절연 기판을 내열 온도가 200℃ 이하의 저내열성 기판으로 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  10. 제 9 항에 있어서,
    상기 저내열성 기판을 유기 고분자 재료 기판으로 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  11. 제 10 항에 있어서,
    상기 유기 고분자 재료 기판에는 적어도 1층의 내열층을 형성하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  12. 제 1 항에 있어서,
    상기 도펀트 이온을 인 이온으로 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  13. 제 1 항에 있어서,
    상기 에너지 빔의 조사를 레이저 빔의 조사에 의해 행하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  14. 제 1 항에 있어서,
    상기 레이저 빔을 엑시머 레이저 빔으로 하는 것을 특징으로 하는, 반도체층의 도핑 방법.
  15. 제 1 항에 있어서,
    상기 도펀트 이온을, 레이저 어닐, 퍼네스(furnace) 어닐 및 램프 어닐 중 어느 하나 또는 그들의 조합에 의해 활성화시키는 것을 특징으로 하는, 반도체층의 도핑 방법.
  16. 반도체층의 표면에 볼록부를 형성하는 공정과,
    상기 볼록부의 주위에 에너지 빔이 투과할 수 있는 마스크를 형성하는 공정과,
    상기 마스크가 형성된 영역 이외의 상기 반도체층의 표면에 도펀트 이온을 흡착시키는 공정과,
    상기 마스크를 형성한 상태에서 에너지 빔을 조사하여 상기 도펀트 이온을 상기 반도체층 내에 도입하는 공정을 갖는 것을 특징으로 하는, 반도체층의 도핑 방법.
  17. 제 16 항에 있어서,
    상기 볼록부는 상기 반도체층의 표면에 절연막을 개재하여 형성된 게이트 전극층인 것을 특징으로 하는, 반도체층의 도핑 방법.
  18. 제 16 항에 있어서,
    상기 마스크는 상기 게이트 전극층의 측벽에 형성된 사이드 월(side-wall) 절연막인 것을 특징으로 하는, 반도체층의 도핑 방법.
  19. 제 16 항에 있어서,
    상기 반도체층은 절연 기판 상의 반도체 박막인 것을 특징으로 하는, 반도체층의 도핑 방법.
  20. 반도체층의 표면에 절연막을 개재하여 볼록부를 형성하는 공정과,
    상기 볼록부의 주위에 에너지 빔이 투과할 수 있는 마스크를 형성하는 공정과,
    상기 마스크가 형성된 영역 이외의 상기 반도체층의 표면에 도펀트 이온을 흡착시키는 공정과,
    상기 마스크를 형성한 상태에서 에너지 빔을 조사하여 상기 도펀트 이온을 상기 반도체층 내에 도입하는 공정을 갖는 것을 특징으로 하는, 박막 반도체 소자의 제조 방법.
  21. 절연 기판과, 이 절연 기판 상에 형성됨과 동시에, 채널 영역을 사이로 하여소스 영역 및 드레인 영역이 되는 한 쌍의 고농도 불순물 영역을 갖고, 또한, 상기 한 쌍의 고농도 불순물 영역 각각의 상기 채널 측의 끝 부분 근방에 저농도 불순물 영역을 갖는 박막 반도체층을 구비한 박막 반도체 소자로서,
    상기 박막 반도체층의 저농도 불순물 영역은, 상기 박막 반도체층 상에 마스크를 형성함과 동시에 상기 박막 반도체층의 상기 마스크가 형성된 영역 이외의 영역의 표면에 도펀트 이온을 흡착시킨 후, 에너지 빔을 조사하고, 상기 도펀트 이온을 가로 방향으로 확산시킴으로써 형성된 것인 것을 특징으로 하는, 박막 반도체 소자.
KR1020027010793A 2000-12-18 2001-12-14 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자 KR20020089355A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00384122 2000-12-18
JP2000384122A JP2002184710A (ja) 2000-12-18 2000-12-18 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
PCT/JP2001/010989 WO2002050881A1 (fr) 2000-12-18 2001-12-14 Procede de dopage de couche semi-conductrice, procede de fabrication d'un dispositif a semi-conducteur a couche mince, et dispositif a semi-conducteur a couche mince

Publications (1)

Publication Number Publication Date
KR20020089355A true KR20020089355A (ko) 2002-11-29

Family

ID=18851655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010793A KR20020089355A (ko) 2000-12-18 2001-12-14 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자

Country Status (5)

Country Link
US (1) US6794277B2 (ko)
JP (1) JP2002184710A (ko)
KR (1) KR20020089355A (ko)
CN (1) CN1179400C (ko)
WO (1) WO2002050881A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732827B1 (ko) * 2005-11-30 2007-06-27 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
KR100811997B1 (ko) * 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009205B2 (en) * 2002-01-15 2006-03-07 Hitachi, Ltd. Image display device using transistors each having a polycrystalline semiconductor layer
KR100739837B1 (ko) 2003-02-19 2007-07-13 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법 및 불순물 도입 장치
WO2005034221A1 (ja) * 2003-10-06 2005-04-14 Matsushita Electric Industrial Co., Ltd. 基板およびその製造方法
JP4979234B2 (ja) * 2003-10-09 2012-07-18 パナソニック株式会社 接合の形成方法およびこれを用いて形成された被処理物
US6884672B1 (en) * 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR100669778B1 (ko) * 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
KR100645718B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US8116807B2 (en) * 2007-01-07 2012-02-14 Apple Inc. Airplane mode indicator on a portable multifunction device
US7989329B2 (en) * 2007-12-21 2011-08-02 Applied Materials, Inc. Removal of surface dopants from a substrate
JP4575966B2 (ja) * 2008-02-27 2010-11-04 株式会社沖データ 半導体装置
US7982272B2 (en) * 2008-03-26 2011-07-19 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
US8377743B2 (en) * 2008-05-21 2013-02-19 Cbrite Inc. Laser annealing of metal oxide semiconductor on temperature sensitive substrate formations
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
US9165771B2 (en) * 2013-04-04 2015-10-20 Tokyo Electron Limited Pulsed gas plasma doping method and apparatus
CN104900652B (zh) * 2015-04-10 2017-09-26 京东方科技集团股份有限公司 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
US9786790B2 (en) 2015-12-10 2017-10-10 Industrial Technology Research Institute Flexible device
KR102486879B1 (ko) * 2018-04-12 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108987265A (zh) 2018-06-26 2018-12-11 武汉华星光电半导体显示技术有限公司 显示器件制造方法及装置
CN112114451A (zh) * 2019-06-21 2020-12-22 群创光电股份有限公司 液晶装置
US11798808B1 (en) * 2020-07-22 2023-10-24 National Technology & Engineering Solutions Of Sandia, Llc Method of chemical doping that uses CMOS-compatible processes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101625A (ja) * 1987-10-15 1989-04-19 Komatsu Ltd 半導体装置の製造方法
JPH02172218A (ja) * 1988-12-26 1990-07-03 Toshiba Corp 半導体装置の製造方法
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
JPH0448723A (ja) * 1990-06-15 1992-02-18 Fuji Xerox Co Ltd 半導体装置の製造方法
JP3638055B2 (ja) * 1996-04-18 2005-04-13 ソニー株式会社 低抵抗導電膜の作製方法
US5795627A (en) * 1997-02-14 1998-08-18 Advanced Micro Devices, Inc. Method for annealing damaged semiconductor regions allowing for enhanced oxide growth
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP2000252212A (ja) * 1998-12-29 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4372939B2 (ja) * 1999-02-12 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6511787B2 (en) * 2000-09-07 2003-01-28 Shin-Etsu Chemical Co., Ltd. Polymers, resist compositions and patterning process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732827B1 (ko) * 2005-11-30 2007-06-27 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
KR100811997B1 (ko) * 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치

Also Published As

Publication number Publication date
WO2002050881A1 (fr) 2002-06-27
CN1401134A (zh) 2003-03-05
JP2002184710A (ja) 2002-06-28
US6794277B2 (en) 2004-09-21
US20030077886A1 (en) 2003-04-24
CN1179400C (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
US7265393B2 (en) Thin-film transistor with vertical channel region
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
JPH1174536A (ja) 半導体装置の製造方法
JP2006093715A (ja) 薄膜トランジスタの製造方法
JPH07153961A (ja) 順スタガ型薄膜トランジスタ及びその製造方法
US7303981B2 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
JP2004253596A (ja) 薄膜トランジスタ基板およびその製造方法
US20020137310A1 (en) Method and apparatus for fabricating a semiconductor device
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
JP3840697B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
US20050110090A1 (en) Thin film transistor, method of fabricating the same, and flat panel display using the thin film transistor
JP4547857B2 (ja) トランジスタの製造方法
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
CN117476651A (zh) 阵列基板、显示面板及阵列基板的制备方法
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
JP2000058472A (ja) 半導体装置の製造方法
TWI515771B (zh) 顯示裝置之生產系統
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JPH10189993A (ja) 半導体装置及びその製造方法
KR20050072518A (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application