JP3638055B2 - 低抵抗導電膜の作製方法 - Google Patents
低抵抗導電膜の作製方法 Download PDFInfo
- Publication number
- JP3638055B2 JP3638055B2 JP11949596A JP11949596A JP3638055B2 JP 3638055 B2 JP3638055 B2 JP 3638055B2 JP 11949596 A JP11949596 A JP 11949596A JP 11949596 A JP11949596 A JP 11949596A JP 3638055 B2 JP3638055 B2 JP 3638055B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- substrate
- low
- film according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体デバイスにおける電極や配線として用いられる低抵抗導電膜の作製方法に係り、特にガラス,プラスチック等からなる低耐熱性基板の上にスパッタリング法により形成される低抵抗導電膜の作製方法に関する。
【0002】
【従来の技術】
近年の大画面ディスプレイの開発に伴い、ポリカーボネイト(PC)等のプラスチックからなる低耐熱性基板上に形成される透明電極(透明導電膜)として、より低抵抗で高透過率のものが要望されている。
【0003】
従来、この透明導電膜の形成方法としては、ITOターゲットを、スパッタレートの大きなアルゴン(Ar)ガス雰囲気中においてマグネトロンスパッタリングを行うことにより基板上にITO(Indium Tin Oxide,酸化インジウムすず) 膜を堆積させる方法が主流であった。
【0004】
この従来のスパッタリング法において、透明導電膜として低抵抗のものを作製するためには、基板の温度を200℃以上の高温にする必要があり、更に、低抵抗でしかも高透過率の透明導電膜を得るためには、ITO薄膜を堆積して形成したのち、酸素雰囲気中において300〜500℃の高温で熱処理(アニール)を施す必要があった。しかし、このように高温の熱処理を施すと、プラスチック等の低耐熱性の基板が軟化する虞れがあり好ましくない。
【0005】
また、LSI(Large Scale Integrated circuit) の金属配線に用いられるアルミニウム等の導電膜においても、より低抵抗のものが望まれている。従来、このような金属配線として用いられる導電膜も、上記透明導電膜と同様に、アルゴンガス雰囲気中においてマグネトロンスパッタリングを行うことにより基板上に堆積させて形成されるのが主流であった。
【0006】
しかし、この方法により形成されるアルミニウム等の導電膜は結晶粒径が小さいので、本来の導電率よりも小さい導電率の膜しか作製することができず、金属配線の低抵抗化は困難であった。
【0007】
これに対して、アルゴンガス雰囲気中のマグネトロンスパッタリングにより作製した導電膜に、エキシマレーザのような短波長のパルスレーザを照射して結晶粒径を大きくすることにより導電膜を低抵抗化する方法が考えられている。この方法では、レーザビームは導電膜において大部分吸収されるので、導電膜のみを局所的に加熱することができる。従って、基板の温度は低温に保ったままで導電膜に熱処理(アニール)を施すことができ、プラスチック等により形成された低耐熱性の基板を軟化させることなく、透明導電膜や金属配線の低抵抗化を図ることが可能である。
【0008】
【発明が解決しようとする課題】
上述のようにスパッタリングにより導電膜を形成したのち、この導電膜に対してレーザビームを照射することにより導電膜の低抵抗化を図ることができるものの、従来の方法には次のような問題があった。すなわち、従来のアルゴンガス雰囲気中のマグネトロンスパッタリングにより作製した導電膜には、膜中にアルゴンが数10%含まれている。文献によると、アルゴンガスを用いたスパッタリング法により形成されたタンタルシリサイド(TaSi2 )膜の場合、膜中に入ったアルゴンを外部に放出させるために必要な熱処理温度は900℃以上であり、更にアルゴンを100%外部に放出させるためには1100℃以上の熱処理が必要である。従って、これから類推すると、スパッタリングにより形成されたITO膜やアルミニウム膜等の導電膜中のアルゴンを外部に放出させるためには、500℃以上の熱処理を施す必要がある。
【0009】
しかしながら、導電膜の結晶粒径を大きくするためにエキシマレーザ等の短波長のパルスレーザを照射すると、薄膜はパルス幅20〜30ns程度の極短時間に1400℃以上の高温に加熱されるため、アルゴンガスは放出されるものの、膜内部から突沸する状態となり薄膜を破壊してしまう現象が生じるという問題があった。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、スパッタリング法により導電膜を形成したのち、導電膜にエネルギービームを照射して結晶化させる際に、膜の破壊が生ずることを防止しつつ低抵抗化を図ることができる低抵抗導電膜の作製方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明に係る低抵抗導電膜の作製方法は、低耐熱性の基板をその軟化温度よりも低い温度に設定すると共に、アルゴンより原子半径が小さく、原子量の小さな希ガス元素の雰囲気中において導電体ターゲットをスパッタリングすることにより低耐熱性の基板上に導電膜を形成する工程と、基板上に形成された導電膜にエネルギービームを照射して熱処理を施す工程とを含むものである。
【0012】
本発明による方法は、スパッタガスとしてアルゴンガスを用いた従来のスパッタリング法により導電膜を作製したとき、成膜中に膜内に入ったアルゴンが200℃程度の熱処理によって外部に放出されないのは、主としてアルゴンの原子半径(0.144nm)と原子量(39.948)が大きいことによるものと考え、スパッタガスとしてアルゴンよりも原子半径が小さく、かつ原子量が小さくて軽い希ガスの元素のガスを用いることにより、成膜中に膜内に入ったガス元素を低温の熱処理によって外部に容易に放出させようとするものである。
【0013】
すなわち、本発明の低抵抗導電膜の作製方法では、アルゴンよりも原子半径の小さな希ガス雰囲気中でスパッタリングが行われ、軟化温度よりも低い温度に設定された低耐熱性の基板上に導電膜が形成される。続いて、基板上に形成された導電膜にエネルギービームが照射され極短時間に結晶化を促進して導電膜の低抵抗化が図られる。このエネルギービームの照射時において、成膜中に導電膜内に入った希ガスはアルゴンよりも原子半径が小さく軽いため膜内から外部に容易に放出される。これにより希ガスが突沸して導電膜を破壊する虞れがなくなる。
【0014】
アルゴンよりも原子半径が小さく、軽い希ガスの元素としてはヘリウム(He)およびネオン(Ne)を挙げることができる。このうちヘリウムは原子半径(0.095nm)と原子量(4.002)が極めて小さく、膜から容易に放出されるため、特に本発明に好適である。
【0015】
低耐熱性の基板としては、例えば軟化温度が200℃程度以下の基板であり、具体的には例えばポリカーボネイト(PC)等のプラスチックからなる基板が用いられる。この基板上には、基板と導電膜との間に、エネルギービーム照射時における基板の発熱を防止するためのバッファ層を形成することが好ましい。
【0016】
また、エネルギービームとしては、導電膜が吸収する波長のビーム例えばレーザビームが用いられ、特にエキシマレーザによるパルスレーザビームを用いることが好ましい。エキシマレーザとしては、XeClエキシマレーザによるパルスレーザビーム(波長308nm)やXeFエキシマレーザによるパルスレーザビーム(波長350nm)などが用いられる。
【0017】
導電体ターゲットは例えばITO(Indium Tin Oxide),酸化スズ(SnO2 ),三酸化タングステン(WO3 ),酸化亜鉛(ZnO)等の酸化物からなる透明導電体材料やアルミニウム(Al),銅(Cu),金(Au)等の金属からなる不透明導電体材料が用いられる。
【0018】
【実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、ここでは、低耐熱性基板の上に形成される導電膜として透明導電膜(ITO膜)を用い、このITO膜の低抵抗化を例として説明する。
【0019】
図1(a)〜(c)は本発明の一実施の形態に係るITO膜の作製工程を表すものである。この方法は、まず、同図(a)に示したように例えばポリカーボネイト(PC)からなる低耐熱性基板10を用意し、この低耐熱性基板10上に例えばCVD(Chemical Vapor Deposition:化学的気相成長 )法により例えば膜厚100nmの窒化シリコン膜(SiN)11を形成する。続いて、この窒化シリコン膜11上に例えば同じくCVD法により例えば膜厚200nmの二酸化シリコン膜(SiO2 )12を形成する。これら窒化シリコン膜12および二酸化シリコン膜13からなる積層膜はバッファ層を構成しており、後述のレーザビーム照射工程においてレーザによる発熱が低耐熱性基板10に伝わることを防止するものである。
【0020】
このように窒化シリコン膜11および二酸化シリコン膜12からなるバッファ層を形成したのち、次に、低耐熱性基板10をこの基板が軟化しない程度の温度(室温から200℃以下)に保ちながら同図(b)に示したように、アルゴンより原子半径の小さな希ガス、例えばヘリウム(He)雰囲気中においてITO(Indium Tin Oxide)をターゲットとしたマグネトロンスパッタリングを行い、二酸化シリコン膜12上に膜厚100〜200nm程度の薄いITO膜13を形成する。ここで、ヘリウムのガス圧は例えば3mTorr、スパッタレイトは例えば6nm/分とする。
【0021】
ITO膜13を形成したのち、同図(c)に示したように、このITO膜13に対してXeClエキシマレーザによるレーザビーム(波長308nm,エネルギー50〜190mJ/cm2 ,パルス幅30ns)14を照射して熱処理(アニール)を施すことにより結晶化させる。このエキシマレーザビームの照射は多段階照射とすることにより結晶化を促進させることができる。
【0022】
図2および図3はそれぞれこのエキシマレーザビームのエネルギー量とITO膜13のシート抵抗値の変化との関係を表す特性図である。ここで、図2は低耐熱性基板10を室温に保った状態でスパッタリングを行った場合、一方、図3は低耐熱性基板10を120℃に保った状態でスパッタリングを行った場合の抵抗変化をそれぞれ表すものである。これらの図からも明らかなように、低耐熱性基板10を室温に保った状態でスパッタリングを行った場合にはレーザビーム照射前には4×106 Ω/□であったシート抵抗が2×103 Ω/□へと低下し、また低耐熱性基板10を120℃に保った状態でスパッタリングを行った場合にはレーザ照射前には4×105 Ω/□であったシート抵抗が9×102 Ω/□へと大幅に低下している。これはエキシマレーザビームの照射前と照射後のREED(Reflective High Energy Electron Diffraction;反射高速電子線回折) 法による測定の結果、エキシマレーザを照射した後のITO膜13の結晶性が向上していることから、これによりシート抵抗が低下したものと考えられる。
【0023】
図4はレーザビームの各波長に対するITO膜13の光透過率の変化状態を、レーザビーム照射前と照射後とを対比して表すものである。ここで、四角印はレーザ照射前の光透過率、丸印はレーザ照射後の光透過率を示している。この図からも明らかなように、エキシマレーザを照射した後も光透過率が低下していないことかわかる。また、エキシマレーザを照射したときにはITO膜13からヘリウムが容易に放出され、従って膜が破壊されることがなかった。
【0024】
このように本実施の形態では、アルゴンよりも原子半径が小さく、軽いヘリウム(He)ガス雰囲気中においてスパッタリングを行うことによりITO膜13を作製し、次いでエキシマレーザビーム14を照射して結晶化させるようにしたので、レーザビーム照射時にITO膜13から希ガス(ヘリウム)が突沸することによる膜破壊を伴わないで、しかも基板10を高温に加熱することなく、低抵抗で高透過率の導電膜を作製することができることがわかった。
【0025】
上記実施の形態では導電膜として透明導電膜(ITO膜13)を作製するようにしたが、LSI配線に用いられるアルミニウム膜等の金属薄膜においても、ヘリウム(He)ガス雰囲気中においてスパッタリングを行うことにより薄膜を作製し、次いでエキシマレーザを照射して熱処理(アニール)を行うことにより、同じく膜破壊を伴わないで、低抵抗で高透過率の薄膜を作製することができることは容易に想像できる。
【0026】
なお、本実施の形態による方法では、レーザビームの照射前に導電膜をパターニングし、そののちレーザビームを照射して低抵抗化することが可能である。この場合は、エッチングしやすい条件(すなわち、シート抵抗が高い状態)でパターニングできるので、製造に必要なマスクを少なくすることができ、製造プロセスを簡略化することができる。
【0027】
以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定するものではなく、種々変形可能である。例えば、上記実施の形態においては、基板材料としてプラスチックを用いたものについて説明したが、ガラス等その他の材質を用いるようにしてもよく、この場合にはスパッタリング時における基板温度はその材質に合わせて軟化しない程度の温度に設定すればよい。
【0028】
【発明の効果】
以上説明したように本発明の低抵抗導電膜の作製方法によれば、従来用いられていたアルゴンガスの代わりに、このアルゴンガスよりも原子半径が小さく、軽い希ガス、特にヘリウムガスを用いてスパッタリングを行うことにより導電膜を形成し、この導電膜にエネルギービームを照射して熱処理を施すようにしたので、ビーム照射時に希ガスを容易に放出することができ、膜破壊を生ずることなく、かつ基板温度を上げることなく極短時間に結晶化を促進して低抵抗の導電膜を作製することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るITO膜の作製方法を説明するための工程毎の断面図である。
【図2】基板を室温に保った状態でのスパッタリングによりITO膜を形成した場合のエキシマレーザの照射エネルギー量とシート抵抗値の変化状態との関係を表す特性図である。
【図3】基板を120℃の温度に保った状態でのスパッタリングによりITO膜を形成した場合のエキシマレーザの照射エネルギー量とシート抵抗値の変化状態との関係を表す特性図である。
【図4】図1の方法により作製されたITO膜のエキシマレーザ照射前と照射後でのビーム波長に対する光透過率の関係を表す特性図である。
【符号の説明】
10…低耐熱性基板、11…窒化シリコン膜、12…二酸化シリコン膜、13…ITO膜(導電膜)、14…エキシマレーザビーム
Claims (8)
- 低耐熱性の基板をその軟化温度よりも低い温度に設定すると共に、アルゴンより原子半径が小さく、原子量の小さな希ガス元素の雰囲気中において導電体ターゲットをスパッタリングすることにより前記低耐熱性の基板上に導電膜を形成する工程と、
前記基板上に形成された導電膜にエネルギービームを照射して熱処理を施す工程と
を含むことを特徴とする低抵抗導電膜の作製方法。 - 前記希ガス元素をヘリウムとしたことを特徴とする請求項1記載の低抵抗導電膜の作製方法。
- 前記導電体ターゲットは透明導電体材料により形成されていることを特徴とする請求項1記載の低抵抗導電膜の作製方法。
- 前記透明導電体材料はITOであることを特徴とする請求項3記載の低抵抗導電膜の作製方法。
- 前記導電体ターゲットは不透明導電体材料により形成されたことを特徴とする請求項1記載の低抵抗導電膜の作製方法。
- 更に、前記基板と導電膜との間に前記エネルギービーム照射時における前記基板の発熱を防止するためのバッファ層を形成する工程を含むことを特徴とする請求項1記載の低抵抗導電膜の作製方法。
- 前記エネルギービームは前記導電膜により吸収される波長のビームを用いることを特徴とする請求項1記載の低抵抗導電膜の作製方法。
- 前記エネルギービームを照射する前に、前記導電膜をパターニングすることを特徴とする請求項1記載の低抵抗導電膜の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11949596A JP3638055B2 (ja) | 1996-04-18 | 1996-04-18 | 低抵抗導電膜の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11949596A JP3638055B2 (ja) | 1996-04-18 | 1996-04-18 | 低抵抗導電膜の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283468A JPH09283468A (ja) | 1997-10-31 |
JP3638055B2 true JP3638055B2 (ja) | 2005-04-13 |
Family
ID=14762688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11949596A Expired - Fee Related JP3638055B2 (ja) | 1996-04-18 | 1996-04-18 | 低抵抗導電膜の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3638055B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303476B1 (en) * | 2000-06-12 | 2001-10-16 | Ultratech Stepper, Inc. | Thermally induced reflectivity switch for laser thermal processing |
KR100805210B1 (ko) * | 2000-07-19 | 2008-02-21 | 마쯔시다덴기산교 가부시키가이샤 | 전극이 있는 기판 및 그 제조방법 |
JP2002184710A (ja) * | 2000-12-18 | 2002-06-28 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
JP2003197378A (ja) * | 2001-12-26 | 2003-07-11 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示素子及びその製造方法 |
CN1317735C (zh) * | 2003-01-23 | 2007-05-23 | 友达光电股份有限公司 | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 |
KR100989257B1 (ko) * | 2003-06-30 | 2010-10-20 | 엘지디스플레이 주식회사 | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 |
JP5395887B2 (ja) * | 2011-12-26 | 2014-01-22 | 株式会社東芝 | 半導体発光素子 |
ES2967924T3 (es) * | 2017-08-04 | 2024-05-06 | Vitro Flat Glass Llc | Recocido por destellos de revestimientos de semiconductor y de óxido conductor transparente |
-
1996
- 1996-04-18 JP JP11949596A patent/JP3638055B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09283468A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628018B2 (ja) | シリコン・ピクセル電極 | |
US20070166959A1 (en) | Process for producing a photoelectric conversion device | |
JPS62104117A (ja) | 半導体薄膜の製造方法 | |
WO2011161714A1 (ja) | シリコン薄膜の結晶化方法およびシリコンtft装置の製造方法 | |
JP2007324425A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
JP3638055B2 (ja) | 低抵抗導電膜の作製方法 | |
TW200929371A (en) | Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same, and thin film transistor comprising the same | |
JP2000357586A (ja) | 薄膜el素子の製造方法および薄膜el素子 | |
JPS6235571A (ja) | 半導体装置の製造方法 | |
JP2735177B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH07326769A (ja) | 平面ディスプレイ用薄膜トランジスタ | |
JPH02119122A (ja) | 低抵抗多結晶半導体薄膜の製造方法 | |
JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH03159119A (ja) | 半導体装置の製造方法 | |
JP2002367905A5 (ja) | ||
JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
CN100514559C (zh) | 用于制作多晶硅的辅助激光结晶的方法 | |
JPH0851218A (ja) | 薄膜トランジスタの形成方法 | |
JP3325629B2 (ja) | 半導体装置の製造方法 | |
JPH0513442A (ja) | 半導体基板 | |
JP7360172B2 (ja) | ターゲット材料を処理する方法 | |
JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
JPH08139016A (ja) | 薄膜集積回路の製造方法 | |
JPH04226039A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |