KR20020063489A - 배선기판의 제조방법 - Google Patents

배선기판의 제조방법 Download PDF

Info

Publication number
KR20020063489A
KR20020063489A KR1020010070636A KR20010070636A KR20020063489A KR 20020063489 A KR20020063489 A KR 20020063489A KR 1020010070636 A KR1020010070636 A KR 1020010070636A KR 20010070636 A KR20010070636 A KR 20010070636A KR 20020063489 A KR20020063489 A KR 20020063489A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
pattern
wiring board
mask
Prior art date
Application number
KR1020010070636A
Other languages
English (en)
Inventor
타나카토시히코
쿠보마사하루
핫토리타카시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020063489A publication Critical patent/KR20020063489A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Combinations Of Printed Boards (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선기판을 짧은 TAT로 제조한다.
적어도 미립자상 물질과 바인더를 포함하는 차광체 패턴(2)을 갖는 포토마스크 M1을 이용한 노광처리에 의해 배선기판의 배선을 형성한다.

Description

배선기판의 제조방법{Wiring substrate manufacturing method}
본 발명은, 배선기판의 제조기술에 관한 것으로, 특히, 반도체 장치에 이용하는 배선기판의 제조방법에 적용하는 유효한 기술에 관한 것이다.
배선기판에 대해서는, 예컨대 일본특허공개 평 9-321184호 공보에 기재가 있고, 고배선밀도의 반도체 칩과 저배선밀도의 프린트 배선기판을 접속하기 위한 접속기판(배선기판) 및 그 제조기술이 개시되어 있다. 이 접속기판은, 감광성 유리 기판으로 이루어지며, 그 상면에는 반도체 칩의 범프(bump)가 접속되는 1층의 배선이 형성되어 있다. 또, 접속기판의 하면에는 프린트 배선기판의 전극에 접속되는 복수의 범프가 형성되어 있다. 접속기판 상면의 배선과 하면의 범프와는, 접속기판의 상하면을 관통하는 홀을 통하여 전기적으로 접속되어 있다. 이들의 관통홀은 포토리소그래피 기술로 형성되고, 그 내부에는 도금에 의해 도체가 매립된다.
또, 예컨대 일본특허공개 평 8-255981호 공보에는, 자외선에 의한 감광성 재료의 노광처리를 이용하여 유리기판상에 미세한 비어홀(via-hole)이나 배선을 형성하는 기술이 개시되어 있다. 이 공보는, 유리기판상에, Ti, Cr, Al, Ni, W, Mo, Ta, Cu 등과 같은 금속층으로 이루어지는 광차단막을 형성함으로써, 감광성 재료의 노광처리시 유리기판의 상면과 하면과의 사이에서 자외선의 다중반사가 발생하는 것을 방지하고 있다. 또, 상기 금속층으로 이루어지는 광차단막의 막 두께를 3㎛이상으로 함으로써, 유리기판의 열전도성을 향상시키고 있다.
그런데, 상기 배선기판 기술에 있어서는, 이하의 과제가 있는 것을 본 발명자는 발견했다.
즉, 전자부품을 실장하기 위한 배선기판은, 다양한 용도대로 매우 가늘게 대응하는 것이 요구되고 있다. 특히, 반도체 장치를 실장하는 배선기판에서는, 소량다품종의 반도체 장치에 대응하는 것이 요구되고 있다. 그 때문에, 배선기판을 짧은 TAT(TURN AROUND TIME)로 제조하는 기술이나 저렴하게 제조하는 기술이 필요하게 된다.
본 발명의 목적은, 배선기판을 짧은 TAT로 제조할 수 있는 기술을 제공하는데 있다.
또, 본 발명의 다른 목적은, 배선기판을 저렴하게 제조할 수 있는 기술을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부도면에서 명백해질 것이다.
도 1의 (a)는 본 발명의 일실시형태인 포토마스크 제작예 1에 의해 제작된 포토마스크 M1의 평면도, (b)는 (a)의 A-A'의 단면도,
도 2의 (a)~(c)는 도 1의 포토마스크 M1의 제조공정중의 요부단면도,
도 3은 도 1의 포토마스크 M1의 카본을 분산시킨 레지스트(I)의 분광특성을 나타내는 설명도,
도 4의 (a)~(c)는 본 발명의 다른 실시형태인 포토마스크 제작예 3의 제조공정중의 요부단면도,
도 5는 본 발명의 다른 실시형태인 포토마스크 제작예 4의 제조장치의 설명도,
도 6의 (a)~(e)는 본 발명의 다른 실시형태인 포토마스크 제작예 4의 제조공정의 설명도,
도 7은 본 발명의 다른 실시형태인 포토마스크 M4의 제조시스템의 설명도,
도 8의 (a) 및 (b)는 포토마스크 M4의 제조에 이용하는 제조장치의 패턴 전사상태의 설명도,
도 9는 본 발명의 일실시형태인 배선기판을 나타내는 단면도,
도 10의 (a)는 도 9의 배선기판의 제조공정에서 이용하는 기판의 전체평면도, (b)는 (a)의 단면도,
도 11의 (a)~(e)는 도 9의 배선기판의 제조공정중에서의 단면도,
도 12는 도 11에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 13은 도 12에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 14는 도 13에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 15는 도 14에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 16은 도 15에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 17은 도 16에 계속되는 도 9의 배선기판의 제조공정중에서의 단면도,
도 18은 도 17에 계속되는 도 9의 배선기판의 제조공정중에서의 평면도,
도 19는 도 9의 배선기판을 이용하여 제조된 반도체 장치의 단면도,
도 20은 도 19의 변형예를 나타내는 반도체 장치의 단면도,
도 21은 도 19의 변형예를 나타내는 반도체 장치의 단면도,
도 22는 도 19의 변형예를 나타내는 반도체 장치의 단면도,
도 23은 도 19의 변형예를 나타내는 반도체 장치의 단면도,
도 24는 본 발명의 또 다른 실시형태인 배선기판의 단면도이다.
[부호의 설명]
1광학 유리기체2차광체 패턴
2a차광체 패턴3웨이퍼 정렬마크
4마스크 정렬마크
5회로 패턴영역6차광대
7마스크 스테이지
8접촉면9수용성 도전막
10흡광성 유기 반사방지막
10a흡광성 유기 반사방지막 패턴
11마스크 제조장치11a회전식 포토 컨덕터
11b레이저 조사장치11c토너 박스
11c1토너11d대전기
11e클리너11f교류코로나
11g반송암11h대전기
11i적외선 가열기12a설계장치
12b인쇄수단12c정보케이블
13정위상 패턴14미러반전상
15배선기판15a유리기판(기판)
15b1~15b4배선(라인패턴)
15c층간절연막15d스루홀(배선, 홀패턴)
15e절연막15f마이크로 범프(접속단자)
15f1배리어 금속층15g홀
15h정렬마크15i범프전극(외부 접속단자)
15i1배리어 금속15j관통홀
15j1홀15k홀
15m접착층16유리판
17금속막18스크라이브 가이드
19원형홀20실리콘 칩
20a마이크로 범프21밀봉수지
22몰드수지23캡
24방열핀25나선(spiral)코일
26커패시터27저항
A,B설계소C,D공장
EB전자선LA1, LA2레이저광
R1레지스트R3레지스트
R3a레지스트 패턴
본원에서 개시되는 발명 중, 대표적인 것의 개요을 간단히 설명하면, 다음과 같다.
즉, 본 발명은, 적어도 미립자상 물질과 바인더를 포함하는 차광체 패턴을 갖는 포토마스크를 이용한 노광처리에 의해 배선기판의 배선을 형성하는 공정을 갖는 것이다.
(발명의 실시형태)
이하의 실시형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시형태로 분할하여 설명하지만, 특히 명시한 경우를 제외하고, 그들은 서로 관계가 없는 것은 아니며, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 상세, 보충설명 등의 관계에 있다.
또, 이하의 실시형태에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함)으로 언급할 경우, 특히 명시한 경우 및 원리적으로 명백하게 특정의 수에 한정되는 경우 등을 제외하고, 그 특정의 수에 한정되는 것은 아니며, 특정의 수 이상이나 이하라도 된다.
또한, 이하의 실시형태에서, 그 구성요소(요소스텝 등도 포함)는, 특히 명시한 경우 및 원리적으로 명백하게 필수라 생각되는 경우 등을 제외하고, 반드시 필수가 아닌 것은 말할 필요도 없다.
마찬가지로, 이하의 실시형태에서, 구성요소 등의 형상, 위치관계 등으로 언급할 때는, 특히 명시한 경우 및 원리적으로 명백하지 않을 것 같다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사할 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 동일하다.
또, 본 실시형태를 설명하기 위한 전체도면에 있어서 동일기능을 갖는 것은 동일부호를 붙이고, 그 반복설명은 생략한다.
또, 본 실시형태에서 이용하는 도면에 있어서는, 평면도라도 도면을 보기 쉽게 하기 위해 차광부(차광막, 차광체 패턴, 차광영역 등)에 해칭을 붙인다.
이하, 본 발명의 실시형태를 도면에 의거하여 상세히 설명한다.
처음에 본 실시형태의 배선기판의 제조에 이용하는 포토마스크(이하, 간단히 마스크라 함)에 대하여 기술한다.
<마스크 제작예 1>
마스크의 제작예 1에서 나타내는 마스크를 편의적으로 마스크 M1이라 명명한다.
도 1에 본 방법에서 제작한 마스크 M1의 평면도와 단면도를 나타낸다. 도 1의 (a)가 평면도이고, 도 1의 (b)는 마스크 M1을 노광장치에 재치(載置)(셋팅)했을 때의 도 1의 (a)의 A-A'선의 단면도를 나타내고 있다. 1이 광학 유리기체, 2가 미립자상 물질과 바인더를 적어도 포함하는 차광체 패턴, 3이 층(層) 사이에서 정렬을 행할 때 사용하는 웨이퍼 정렬마크, 4가 마스크의 정확한 위치를 파악하기 위한 마스크 정렬마크, 5가 회로 패턴영역, 6이 노광대에서 스크라이브 라인 등에 상당하는 영역, 7이 노광장치의 마스크 스테이지, 그리고, 8이 마스크 스테이지(7)와 마스크 M1과의 접촉면을 나타낸다.
여기서는 마스크 스테이지(7) 및 마스크 반송계(도면에는 나타나지 않음)와 접촉하는 부분에는, 미립자상 물질과 바인더를 적어도 포함하는 차광체 패턴(2)을 형성하지 않았다. 접촉면에 차광체 패턴(2)이 형성되어 있으면, 접촉시에 박리(剝離)하여 이물결함이 되기 때문이다.
노광시에는, 도 1의 (b)의 상측에서 노광광이 조사되어, 하면측에 놓여진 투영렌즈(도시하지 않음)를 통하여 기판(배선기판)에 전사된다. 미립자상 물질과 바인더를 적어도 포함하는 차광체 패턴(2)이 형성되어 있는 부분에서는, 일반적인 마스크의 차광체 패턴으로 사용되고 있는 크롬 등과 같은 금속 대신, 그 미립자상 물질에 의해, 빛이 산란되어 가려진다. 본 제작예 1의 마스크 M1에서는, 차광체 패턴(2)에 포함된 미립자상 물질이 조사된 빛 에너지를 산란한다. 빛 에너지의 일부분은 흡수되지만, 산란이 주(主)이므로, 차광체 패턴(2)으로의 에너지 축적은 작고, 그 때문에, 차광체 패턴(2)에서의 빛의 차광율의 변동 또는 저감 또는 차광체 패턴(2)의 기계적 강도의 저하 등과 같은 열화가 발생하기 곤란했다.
또한, 여기서는, 차광대(6)와 마스크 정렬마크(4)는, 미립자상 물질과 바인더를 적어도 포함하는 차광체 패턴으로 구성되어 있지만, 크롬 등과 같은 금속으로구성되어 있어도 된다.
다음에, 본 제작예 1의 마스크 M1의 제조방법을, 마스크 M1의 제조공정중의 요부단면을 나타낸 도 2를 참조하면서 설명한다. 우선, 도 2의 (a)에 나타내는 바와 같이, 광학 유리기체(blank)(1)상에, 미립자상 물질과 바인더를 적어도 포함하는 차광체 패턴 형성용의 레지스트 재료(I)로서, 카본을 분산시킨 레지스트(R1)를 회전도포하고, 예컨대 100℃에서 2분 베이크(bake)하여 막두께 600㎚의 도막(塗膜)을 얻었다. 그 후, 도 1의 (b)에 나타내는 바와 같이, 수용성 도전막(9)을 도포하고, 소망의 패턴을 전자선 묘화(描畵)장치를 이용하여 전자선(EB)으로 묘화했다. 수용성 도전막(9)을 피착한 것은 묘화시의 차지업(charge up)을 방지하기 때문이다.
이 경우 상기 레지스트(R1)의 재료의 조제방법은, 예컨대 이하와 같다. 폴리히드록시 스티렌(polyhydroxy styrene)(중량 평균분자량 약20,000)10g, 2, 6-비스(bis)(4-azidebenzal)아세톤-2,2' -지슬혼산(disulfonic acid)-N,N'-디에틸렌 옥시 에틸아미드(diethylnene oxy ethylamide)4g, 용제를 프로필렌 글리콜메틸에테르 아세테이트(propylene glycolmethylether acetate)(PGMEA)로 한 카본블랙 (carbon black)분산액(카본블랙 입자 직경 약 20㎚, 함율 20중량%)75g, 헥사메톡시 메틸멜라민(hexamethoxymethylmelamine)1.5g에, 또한 용제로서 PGMEA를 첨가하여, 고형분이 16%의 카본을 분산시킨 레지스트(I)를 조제했다.
여기서, 이용한 카본을 분산시킨 레지스트는, 레지스트 막중에 분산하고 있는 카본 미립자에 의해, 빛이 산란되며, 투과가 저해된다. 분광 광도계로 별도 측정한 카본을 분산시킨 레지스트(I)의 막두께 1.0㎛에서의 OD값은 도 3에 나타내는 바와 같이 되었다. 또한, 여기서, OD값으로는, 입사광을 I IN, 투과광을 I OUT으로 했을 때, -LOG10(I OUT/I IN)으로 표시되는 값이다. 또, 투과율 T%는, 100 ×I OUT/I IN이므로, OD=-LOG(T/100)로 표시된다. 본 제작예 1의 카본을 분산시킨 레지스트(I)는, 분산하는 카본 미립자가 산란체로서 동작하기 때문에 빛의 투과가 억제되어 있고, OD값은 막두께 1.0㎛일 때, i선의 노광파장인 365㎚에서 5.0이었다.
전자선 묘화 후, 도 2의 (c)에 나타내는 바와 같이, 계면활성제(surfacant)로서, 도드실황산 나트륨(dodecylsulfate sodium salt)0.3중량%를 포함하는 2.38중량% 수산화 테트라메틸 암모늄(teramethyl ammoniom hydroxide)(TMAH)수용액에 의해 현상을 행하는, 카본을 적어도 포함하는 차광체 패턴(2)을 형성했다. 여기서 이용한 대전방지막은 수용성이며, 레지스트 패턴 현상과 동시에 제거된다. 카본을 분산시킨 레지스트(I)는 네거티브형 레지스트이며, 최소 치수 0.8㎛의 소망의 패턴이 형성 되었다. 이것에 의해, 카본블랙의 미립자를 포함하는 소망의 형상의 차광체 패턴(2)을 갖는 마스크 M1이 형성 되었다.
제작된 마스크 M1은, 파장이 365㎚의 빛에서의 OD값은 3.0이고, 투과율은 0.10%였다. 또한 넓은 차광 특성을 갖고 있으므로, 365㎚의 빛에 한정되지 않고, 405㎚의 빛이나 436㎚의 빛도 차광하는 것이 가능했다. 또한 파장이 긴 빛도 차광할 수 있다. 이 때문에 i선과 같은 단일 파장의 빛뿐만 아니라, 수은램프 등과 같은 다파장의 빛을 사용한 노광도 가능했다.
현상 후는 마스크 M1로서 사용할 때의, 노광광에 대한 내성을 보다 향상시키기 위해 열처리를 행하였다. 여기서는 그 열처리 온도는, 예컨대 120℃로 했지만, 이 온도는 일예에 지나지 않고 레지스트의 재료에 의해 변한다. 레지스트 패턴에 변형이 일어나지 않는 범위에서 되도록 높은 온도에서 처리하는 것이 바람직하다. 또한, 이 열처리에 의해, 막두께나 투과율은 거의 변화하지 않았다.
본 제작예 1의 마스크 M1은 유기막의 도포, 노광, 현상에서 제조할 수 있고, 크롬막 피착시와 같은 진공장치를 사용한 스퍼터링 공정이나 크롬막의 에칭공정이 없기 때문에 마스크 제조수율도 높아졌다. 또, 마스크 M1 사용후도, 본 실시형태와 같이 미립자상 물질로서 카본블랙을 이용했을 경우에는, 에싱(ashing)이나 용제처리에 의해 완전히 광학 유리기체(blank)(1)의 상태로 재생처리할 수 있다. 따라서, 자원 재이용상에도 효과가 있었다. 또, 마스크 M1의 재작성이 필요하게 되었을 때에, 그 재작성을 단시간에 행하는 것도 가능했다.
노보락(novolak)수지와 디아조나프토퀴논(diazonaphthoquinone)으로 이루어지는 i선용 포지티브(positive)형 레지스트를 HMDS처리한 배선기판상에 막두께 1.0㎛로 도포하고, 예컨대 90℃에서 90초간 프리베이크(pre-bake)했다. 다음에, 그 레지스트막을 상술의 카본을 분산시킨 레지스트(I)로 이루어지는 차광체 패턴을 갖는 i선용의 마스크 M1을 통하여, i선 스텝퍼로 노광했다. 또한, 노광후 베이크를, 예컨대 110℃에서 90초간 행하고, 예컨대 23℃의 2.38중량%의 수산화 테트라 메틸암모늄(tetra methyl ammonuim hydroxide)수용액으로 60초간 현상을 행하였다. 그 결과, 500㎚의 배선회로 패턴(배선)이 형성 되었다.
여기서는 마스크 M1의 묘화장치로서 전자선 묘화장치를 이용했지만, 전자선묘화장치에 한정되지 않고 레이저 라이터 등과 같은 빛을 이용한 묘화장치도 이용할 수 있다. 이 경우, 예컨대 10~20㎛정도의 차광체 패턴(2)을 광학 유리기체(1)상에 형성할 수 있다. 또, 빛을 이용한 묘화장치에서는 차지업의 문제가 없으므로 수용성 도전막의 도포는 불필요하며, 마스크 M1의 제조공정을 단축할 수 있다. 한편, 상기 전자선 묘화장치는 해상도가 높다는 특징이 있다.
또, 여기서는 마스크 M1의 기판으로서 광학 유리기체를 이용했다. 광학 유리기체로서는 굴절률이 거의 균일하고, 투명한 재료이면 되며, 예컨대 석영유리, 저팽창 유리(LE유리:LOW EXPANSION GLASS) 또는 소다라임(soda lime)(SL)유리 등을 이용할 수 있다. 석영유리는, 열팽창계수가 작고, 단파장의 빛의 투과율도 높으므로 위치정밀도나 해상도 등과 같은 전사성능이 높으며, 또, LE유리에 비해 노광시 위치왜곡이 작다는 특징이 있다. LE유리는, 석영유리에 비해 가격이 저렴하고, 또, SL유리에 비해 노광시 위치왜곡이 작다는 특징이 있다. 또한, SL유리는, LE유리에 비해 가격이 저렴하다는 특징이 있다. 이들의 기판은, 필요한 전사정밀도에 균형되게 구분 사용하지만, 대부분의 배선기판의 제작은 석영유리 이외의 기판재료로 충분하다.
또, 본 제작예 1의 마스크 M1에서는, 미립자상 물질로서 카본 미립자를 이용했지만, 이것에 한정되지 않고, 입자 직경이 200㎚이하인 것으로, 빛을 산란하는 것, 즉 난반사하는 것을 이용해도 되었다. 단, 활면(滑面)이나 조면(粗面)에서 평면상의 크롬 등과 같은 금속의 시트류는 포함하지 않는다. 본 제작예 1의 마스크 M1은 차광체 패턴(2)중에 포함된 미립자상 물질이 빛을 산란함으로써, 빛의 투과를방지하여 마스크 M1로서 기능한다. 본 제작예 1의 차광체 패턴(2)에 포함되는 미립자상 물질로서는, 무기물의 미립자가 거론된다. 구체적으로는, 카본블랙 이외, 그래파이트(graphite)와 같은 탄소의 미립자나, 산화티탄, 산화알루미늄, 산화아연 등과 같은 금속산화물의 미립자, 알루미늄이나 금이나 은이나 동 등과 같은 금속의 미립자를 사용하는 것도 가능하다. 이중에서, 카본블랙이나 그래파이트는 에싱에 의해 제거할 수 있고, 광학 유리기체(블랭크)(1)를 용이하게 재생할 수 있다는 특징이 있다.
또, 본 제작예 1의 마스크 M1에서 이용하는 바인더는, 상기의 미립자상 물질을 연결하여 막으로 하기 위한 것으로, 고분자 화합물이나 유기 화합물이 거론된다. 본 제작예 1의 마스크 M1의 형성시에는, 활성방사선에 의해 차광체 패턴(2)의 형성을 행하므로, 본 제작예 1에서 이용하는 바인더는, 방사선에 대하여 어느 정도 감광성을 갖는 것, 즉 레지스트 재료가 바람직하다.
<마스크 제작예 2>
마스크의 제작예 2에서 나타내는 마스크를 편의적으로 마스크 M2라 명명한다.
마스크 M2의 제작예 2는, 기본적인 제작공정은 상기 마스크 M1의 제작예 1에 준하고 있지만, 마스크 M1의 제작예 1의 레지스트(R1) 대신에 노광광 흡광제로서 2-(2'히드록시(hydroxy)-5'메톡시페닐(methoxyphenyl) 벤조트리아졸(benzotriazol)을 첨가한 노보락(novolak)수지를 베이스수지로 한 화학증폭형 전자선 레지스트를 이용했다. 이 화학증폭형 전자선 레지스트의 막두께는 2㎛로 했다. 최소 회로치수가 0.5㎛이하의 IC(INTEGRATED CIRCUIT) 전(前) 공정용의 마스크의 차광체에서는 2㎛라는 두께는 전사 특성에 악영향이 발생하고, 마스크 리니어리티(linearity)나 초점깊이, 해상도가 열화하지만, 배선기판에서는 가장 치수가 작은 최상층(전자부품 실장면측)에서도 최소치수 1㎛이고, 노광장치의 렌즈의 축소율 2.5배를 고려하면 이 막 두께에서도 허용 가능했다. 노광광 흡광제를 첨가하여, 레지스트 차광체의 두께를 두껍게 함으로써 노광광인 365㎚의 빛의 투과율을 1%로 할 수 있고, 마스크 M2의 차광체로서 기능했다. 노광광 흡광제로서는, 예컨대 2-(2'히드록시-5'메톡시페닐)벤조트리아졸 이외, 코마린(coumarin)구조, 스틸벤(stilbene)구조, 칼콘(chalcone)구조, 안토라센(anthracene)구조, 벤질딘인딘(benzylideneindene)구조, 아조벤젠(azobenzene)구조를 갖는 흡광제, 예컨대 2-히드록시칼콘(hydroxychalcone), 4-히드록시아조벤젠(hydroxyazobenzene), 4-히드록시벤질딘인딘(hydroxybenzylideneindene) 등이 있다.
<마스크 제작예 3>
마스크의 제작예 3에서 나타내는 마스크를 편의적으로 마스크 M3라 명명한다.
제3 마스크 M3의 제작예를, 그 제조공정중의 단면을 나타낸 도 4의 (a)~(c)를 이용하여 설명한다. 우선, 도 4의 (a)에 나타내는 바와 같이, 광학 유리기체(blank)(1)상에 i선용 도포형의 흡광성 유기 반사방지막(이하, 간단히 반사방지막이라 함)(10)과, 노보락 수지등으로 이루어지는 레지스트(R3)를 순차 도포했다. 다음에, 도 4의 (b)에 나타내는 바와 같이, 소망의 패턴을 파장 365㎚의 레이저광(LA1)을 이용하여 노광했다. 이 때 레지스트(R3)의 밑에 반사방지막(10)이 형성되어 있으므로 반사광이나 레지스트막 내 박막간섭의 영향을 받지 않고 정밀도가 높은 노광을 행할 수 있었다. 또, 묘화에 레이저광(LA1)을 이용했으므로 전자선을 이용했을 때에 문제가 되는 차지업의 문제는 발생하지 않았다. 그 후, 도 4의 (c)에 나타내는 바와 같이, TMAH 수용액으로 현상을 행하여 레지스트 패턴(R3a)을 형성함과 동시에 반사방지막(10)을 가공하고, 반사방지막 패턴(10a)을 형성했다. 반사방지막(10)으로서는, 예컨대 TMAH 용액에 용해하는 폴리이미드 수지인 것을 이용했기 때문에, 현상공정에서 자동적으로 가공된다. 또, 여기서 이용한 반사방지막(10)의 소쇠(消衰)계수는 i선에 대하여 0.33인 것을 이용했지만, 소쇠계수는 높을수록 바람직하다. 이것은 광흡수를 높일 수 있기 때문에 반사방지막(10)의 막두께를 얇게 할 수 있으므로, 반사방지막(10)의 가공정밀도가 향상한다. 여기서는 반사방지막(10)의 막두께는, 예컨대 0.35㎛로 했다. 레지스트(R3)에는, 예컨대 포지티브 레지스트를 이용했다. 레지스트(R3)의 막두께는, 예컨대 1.0㎛로 했다. 이 조건에서 레지스트(R3) 및 반사방지막(10)을 투과하는 노광광은 0.2%가 되어, 충분한 차광효과가 얻어졌다.
본 제작예 3의 마스크 M3은, 유기막의 도포, 노광, 현상 및 웨트에칭으로 제조할 수 있고, 크롬막 피착시와 같은 진공장치를 사용한 스퍼터링 공정이나 크롬막의 에칭 공정이 없기 때문에 마스크 M3의 제조수율도 높아졌다. 또, 마스크 M3의 사용후는 광학 유리기체(블랭크)(1)상에 형성되어 있는 것이 유기막뿐이므로 에싱이나 용제처리로서 완전히 블랭크의 상태로 재생처리 할 수 있고, 자원재이용 상에서도 효과가 있었다. 또, 마스크 M3의 재작성이 필요하게 되었을 때, 그 재작성을 단시간에 행하는 것도 가능했다.
여기서는, i선 마스크를 제작했을 경우를 나타냈지만, 동일한 방법으로 g선 마스크를 제작하는 것도 가능하며, i선과 동일한 효과가 확인 되었다.
<마스크 제작예 4>
마스크의 제작예 4에서 나타내는 마스크를 편의적으로 마스크 M4라 명명한다.
마스크 M4에 이용한 제조장치의 장치구성을 도 5에 나타낸다. 동도 중의 마스크 제조장치(11)를 구성하는 부호 11a는 회전식 포토컨덕터, 11b는 레이저 조사장치, 11c는 토너박스, 11d는 대전기, 11e는 클리너, 11f는 교류코로나, 1은 광학 유리기체, 11g는 반송암, 11h는 대전기, 11i는 적외선 가열기, 그리고, 광학 유리기체(1)상의 부호 2a는, 차광체 패턴으로서 기능하는 토너패턴을 나타낸다. 또, LA2는, 레이저광을 나타내고 있다. 광학 유리기체(1) 대신에 내열성 광학 플라스틱 기판을 이용하는 것도 가능하다. 내열성 광학 플라스틱 기판은 저렴하다는 특징이 있다. 한편, 광학 유리기체(1)는 완성된 토너패턴(2a)(즉, 차광체 패턴(배선패턴))의 위치왜곡이 적고, 또 토너패턴(2a)을 O2플라즈마하에서 에싱 재생함으로써 광학 유리기체(1)를 재이용 할 수 있다는 특징이 있다.
다음에, 마스크 M4의 제조공정을 도 6을 참조하면서 설명한다. 우선, 도 6의 (a)에 나타내는 바와 같이, 포토컨덕터(11a)를 대전기(11d)를 이용하여 대전시킨다. 그 후, 도 6의 (b)에 나타내는 바와 같이, 레이저 조사장치에서 발사된 레이저광(LA2)을 포토컨덕터(11a)의 표면에 조사하여, 소망의 패턴을 묘화한다. 이 때, 레이저 조사된 부분의 전하는 소실한다. 그 후, 도 6의 (c)에 나타내는 바와 같이, 토너박스(11c)보다 토너(11c1)를 포토컨덕터(11a) 표면상의 대전되어 있지 않은 부분에 피착한다. 토너(11c1)는, 예컨대 카본블랙이나 그래파이트(흑연) 등과 같은 흑색안료 또는 흑색염료(미립자상 물질)와, 예컨대, 노보락 수지나 폴리스틸렌 등과 같은 열경화성을 갖는 수지(바인더)를 갖고 있다. 이 흑색안료 또는 흑색염료는, 30%이상, 바람직하게는 30%~40%정도가 바람직하다. 또한, 통상 사용되고 있는 토너에서는, 흑색안료 또는 흑색염료의 함유율이 10%정도이며, 마스크에는 충분한 차광성을 얻는 것으로 적합하지 않다.
그 후, 도 6의 (d)에 나타내는 바와 같이, 광학 유리기체(1)를 포토컨덕터(11a)에 근접 또는 접촉시켜, 광학 유리기체(1)의 표면에 배치된 대전기(11h)를 사용하여 토너(11c1)를 광학 유리기체(1)로 옮긴다. 마지막으로 적외선 가열기(11i)를 이용하여 토너(11c1)를 가열 정착시켜 토너(11c1)로 이루어지는 토너패턴(2a)을 광학 유리기체(1)상에 형성한다. 이 때 압착처리를 행하여, 정착을 촉진시켜도 된다.
이와 같은 방법으로 작성되는 마스크 M4에서는, 차광체로서 기능하는 토너패턴(2a)의 면적이, 광투과 영역의 면적보다도 작은 것이 바람직하다. 즉, 마스크 M4에서, 배선기판의 배선패턴에 상당하는 패턴이, 토너패턴(2a)으로 형성되는(즉, 네거티브 패턴에서 형성됨) 것이 바람직하다. 이것에 의해, 포토컨덕터(11a)의 표면의 비대전 영역을 작게 할 수 있으므로, 그 비대전 영역에 흡착되는 토너로 형성되는 토너패턴(2a)의 결함 발생개소를 저감할 수 있다. 즉, 상기와 같은 방법으로 형성되는 경우, 결함부분은 차광체 패턴(즉, 토너패턴(2a))에 많이 형성되는 것으로 상정되므로, 그 부분을 작게 함으로써 결함부분을 저감할 수 있다. 또, 이와 같은 토너패턴(2a)의 두께는, 특히 한정되는 것은 아니지만, 예컨대 10㎛정도이다.
또한, 도 5 중의 교류코로나(11f)와 클리너(11e)는 포토컨덕터(11a)상의 대전전하와 토너의 제거에 이용된다. 또, 광학 유리기체(1)의 표면은 토너가 피착하기 쉽도록 표면처리해 놓으면 된다.
본 제작예 4의 방법에 의해 제작한 마스크 M4의 차광체(토너패턴(2a))는 파장 250㎚~600㎚에 걸쳐 충분한 차광성을 갖고 있었다. 또, 1장의 마스크 M4의 제작에 걸리는 시간이, 현상, 정착을 포함해도 10분 또는 그것보다 더 짧은 1분정도와, 금속막을 차광체로 하는 일반적인 마스크의 제조시간에 비해 매우 짧은 시간이었다. 또한, 건식현상을 위한 전용의 웨트현상 장치를 준비할 필요도 없고, 라인운용도 매우 효율적이었다. 또, 제조장치(전자선 묘화장치 등)의 비용을 삭감할 수 있으며, 또, 재료비, 연료비 또는 유지비 등을 저감할 수 있으므로, 마스크 M4의 제조비용을 대폭 저감할 수 있었다. 또한, 마스크 제조라인중에, 대형의 제조장치나 웨트에칭 장치가 불필요하게 되므로, 마스크 제조라인의 간소화나 스페이스의 축소가 가능하게 된다. 게다가, 본 제작예 4를 이용했다고 하여 환경에 악영향을 미치는 일도 없다.
여기서는, 마스크 M4의 제작시, 정전효과를 사용하여 패턴을 형성하는 방법을 기술했지만, 이외에 카본블랙이나 그래파이트 등과 같은 미립자상 물질인 흑색안료 또는 흑색염료와, 열경화 수지에 의한 바인더로 이루어지는 잉크를 빔 모양으로 하여 광학 유리기체(1) 또는 상기 내열성 광학 플라스틱 기판에 도포하여 차광체 패턴을 형성하는 잉크젯 법으로 제작해도 된다. 잉크젯 법은, 상기 정전효과를 사용한 패턴의 형성방법으로 얻어진 효과 이외에, 특히 장치 비용을 내릴 수 있다는 특징이 있다.
<마스트 제작예 5>
마스크의 제작예 5에서는, 상기 마스크 M4의 제작형태를 도 7 및 도 8을 이용하여 설명한다.
우선, 설계부서에서, 배선이나 스루홀(비어홀) 등과 같은 배선패턴을 퍼스널 컴퓨터나 워크스테이션 등과 같은 설계장치(12a)를 사용하여 레이아웃한다. 설계부서는, 도 7에 예시하는 바와 같이 복수의 설계소(A,B)로 분산해도 상관없다. 그 레이아웃 결과는 프린터 등과 같은 인쇄수단(12b)으로 인쇄할 수 있어, 필요에 따라 프린트 아웃하여 레이아웃 체크를 행한다. 설계소(A,B) 사이 및 설계소(A,B)와 마스크 공장(C,D)과의 사이는 정보케이블(12c)로 연결되어 있어, 정보케이블(12c)을 통하여 레이아웃 정보를 설계소(A,B)에서 마스크공장(C,D)으로 전송한다. 또, 필요에 따라 설계소(A,B)사이에서 레이아웃 정보를 교환한다. 여기서 정보케이블(12c)은, 전선이나 광케이블 등과 같은 케이블류에 한정되지 않고, 무선도 포함된다. 마스크 공장(C,D)은 복수라도 상관없다. 마스크 공장(C,D)에는, 마스크 M4를 제작할 때에 기술한 마스크 제조장치(11)가 나열되어 있어, 거기서, 상기와 같이 하여 마스크 M4가 제작된다. 여기서, 인쇄수단(12b)에서 인쇄되는 레이아웃 패턴은, 예컨대 도 8의 (a)에 나타내는 정위상 패턴(13)인 것에 대하여, 마스크 M4에 그려지는 레이아웃 패턴은 도 8의 (b)에 나타내는 바와 같이 정위상 패턴에 대하여 미러반전된 미러반전상(14)으로 한다. 즉, 인쇄시에는, 정규패턴(마스트 설계데이터상의 패턴)을 데이터반전(미러반전)하여 인쇄한다. 이 마스크 제작시스템에 의해, 복수의 떨어진 사이트 사이를 연결하여 마스크를 제작할 수 있으므로 오버헤드 시간을 단축할 수 있음과 동시에, 가동률의 상황을 보아 효율적인 운용이 가능하게 된다.
(실시형태 1)
도 9는, 본 실시형태의 배선기판(15)의 일예를 나타내는 단면도이다. 이 배선기판(15)은, 반도체 칩(이하, 간단히 칩이라 함) 등과 같은 전자부품과, 프린트 배선기판과의 사이에 개재되므로, 배선기판상의 복수의 전자부품 사이를 서로 전기적으로 접속하거나, 전자부품과 프린트 배선기판을 전기적으로 접속하거나 하는 접속기판 또는 회로기판으로서의 기능 이외에, 전자부품의 미세한 외부단자와 프린트 배선기판의 랜드(land)를 직접 접속하는 데는 치수상의 차이가 크므로, 쌍방의 패턴 사이의 치수상의 정합을 행하는 인터포저(interposer) 기판으로서의 기능 등을 갖고 있다. 또, 본 실시형태에서 배선기판의 배선은, 라인패턴과, 다른 배선층 사이를 전기적으로 접속하는 스루홀 또는 비어홀 등과 같은 홀패턴을 갖는 것이다.
이 배선기판(1)은, 평탄한 유리기판(기판)(15a)의 주면(제1면)상에 복수층의 배선(라인패턴)(15b1~15b4)을 형성한 구성으로 되어 있다. 또한, 여기서는 배선층을 4층으로 한 경우에 대하여 설명하지만, 유리기판(15a)상에 형성되는 배선층의수는 4층으로 한정되는 것은 아니다.
유리기판(15a)은, TFT액정용 기판 등에 사용되고 있는 무알카리 유리(조성: SiO2/B2O3/Al2O3/RO(알카리 토류금속 산화물)=50~60/5~15/10~15/15~25(중량%), 왜곡점:600~700℃, 열팽창율:3.5~5.0ppm/K)에 의해 구성되고, 그 판 두께는 0.5mm정도이다.
배선(15b1~15b4)은, 예컨대 Al합금, Cu, W(텅스텐) 등과 같은 금속에 의해 구성되고, 상층의 배선과 하층의 배선과는, 산화실리콘등으로 이루어지는 층간절연막(15c)에 형성된 스루홀(15d)을 통하여 전기적으로 접속되어 있다. 또, 배선(15b1~15b4)은, 상층이 될수록 선폭 및 배선간격이 좁게 되도록 형성되며, 예컨대 최하층(제1층째)의 배선(15b1)의 선폭 및 간격이 각각 10㎛~30㎛정도인 것에 비해, 예컨대 최상층(제4층째)의 배선(15b4)의 선폭 및 간격은, 각각 1㎛~10㎛ 정도이다.
최상층의 배선(15b4)을 덮는 절연막(15e)의 상부에는, 복수의 마이크로 범프(접속단자)(15f)가 형성되어 있다. 이들의 마이크로 범프(15f)는, 절연막(15e)에 형성된 홀(hole)(15g)을 통하여 배선(15b4)과 전기적으로 접속되어 있다. 마이크로 범프(15f)는, 배선기판(15)상에 전자부품을 실장할 때의 접속단자가 되므로, 예컨대, 직경 5~100㎛정도의 Au범프 또는 Sn범프 등에 의해 구성되어 있다.
배선기판(15)상에 전자부품을 실장할 때는, 유리기판(15a)의 주면상에 형성된 정렬마크(15h)를 기준으로 하여 위치정렬이 행해진다. 얼라이먼트 마크(15h)는,배선재료에 의해 구성되고, 예컨대 제1층째의 배선(15b1)을 형성하는 공정에서 동시에 형성된다. 이 얼라이먼트 마크(15h)의 위쪽에는, 유리기판(15a)의 이면(하면)측에서 얼라이먼트 마크(15h)와 전자부품을 동시에 시인할 수 있기 위해, 상층의 배선(15b1~15b4)이 배치되어 있지 않다.
유리기판(15a)의 이면(하면), 즉 배선(15b1~15b4) 및 마이크로 범프(15f)가 형성된 면과 반대측의 면에는, 배선기판(15)의 외부 접속단자를 구성하는 복수의 범프전극(외부 접속단자)(15i)이 형성되어 있다. 이들의 범프전극(15i)은, 유리기판(15a)에 형성된 관통홀(15j)을 통하여 배선(15b1)과 전기적으로 접속되어 있다. 범프전극(15j)은, 마이크로 범프(15f)보다도 융점이 낮은 땜납 등에 의해 구성되며, 마이크로 범프(15f)보다도 큰, 예컨대 수백㎛정도의 직경을 갖고 있다.
또, 유리기판(15a)의 이면에는, 유리기판(15a)의 주면상에 형성된 상기 얼라이먼트 마크(15h)의 시인을 용이하게 하기 위한 홀(15k)이 형성되어 있다. 이 홀(15k)은, 유리기판(15a)에 관통홀(15j)을 형성하는 공정에서 동시에 형성된다.
이와 같이, 본 실시형태의 배선기판(15)은, 유리기판(15a)의 주면상에 복수층의 배선(15b1~15b4)과 복수의 마이크로 범프(15f)가 형성되고, 유리기판(15a)의 이면에 외부 접속단자로서 복수의 범프전극(15i)이 형성되며, 유리기판(15a)에 형성된 관통홀(15j)을 통하여 배선(15b1~15b4)과 범프전극(15i)이 전기적으로 접속된 구성으로 되어 있다.
다음에, 상기와 같이 구성된 배선기판(15)의 제조방법의 구체예를 도 10~도 18을 이용하여 설명한다.
배선기판(15)을 제조하는 데는, 도 10의 (a), (b)에 나타내는 대면적의 유리판(16)을 사용한다. 이 유리판(16)은, 파선으로 나타내는 스크라이브 라인에 의해 구획된 각각의 영역이 1개의 유리기판(15a)에 상당하고, 후술하는 제조공정의 마지막 단계에서 유리판(16)을 스크라이브 라인에 따라 다이싱함으로써, 다수의 배선기판(15)이 동시에 얻어진다. 유리판(16)은, 실리콘 웨이퍼와 동일한 디스크(원판) 모양으로 해도 되며, 이 경우는, 실리콘 웨이퍼의 제조 라인을 사용하여 배선기판(15)을 제조하는 것이 가능하게 된다.
유리판(16)은, 상술한 조성의 무알카리 유리로 이루어진다. 무알카리 유리는, 휘어짐이나 치수변동이 작기 때문에, 포토리소그래피 기술을 사용하여 미세한 배선(15b1~15b4), 스루홀(15d), 마이크로 범프(15f) 등을 높은 치수정밀도로 형성할 수 있다. 또, 무알카리 유리는, 실리콘에 비해 저렴하므로, 실리콘 기판을 사용한 배선기판에 비해 제조비용을 저감하는 것도 가능하다.
유리판(16)은, 무알카리 유리에 한정되지 않고, 반도체 센서 등과 같은 투명유리 부분에 일반적으로 사용되고 있는 붕규산(borosilicate) 유리를 사용하는 것도 가능하다. 붕규산 유리는, 수중량%의 알카리 성분을 함유하고 있지(무알카리 유리는 0.1중량%이하)만, 휘어짐이나 치수변동은 무알카리 유리와 동일할 정도로 작으므로, 미세한 패턴의 형성에 적합하다. 또, 붕규산 유리의 원가는 무알카리 유리의 1/3~1/5정도이므로, 배선기판(1)의 제조비용을 더 저감할 수 있다.
휘어짐이나 치수변동이 작고, 알카리 성분을 포함하지 않은 유리재료로서, 석영유리를 사용하는 것도 가능하다.
유리중의 알카리 성분은 표면에 석출하기 쉬우므로, 시간이 흐르는 변화에 따라 표면의 알카리 농도가 높아지는 경향이 있다. 그 대책으로서, 증착법 등에 의해 유리표면에 질화실리콘막을 코팅함으로써, 알카리 성분을 유효하게 배리어 할 수 있다. 유리 이외의 기판으로서는 Si기판에 절연막을 피착한 것, 또는 AlN이나 SiC 등과 같은 세라믹 기판, 유리섬유를 함유하는 에폭시수지(가라에포)나 폴리이미드 수지도 이용할 수 있다. Si기판은 가공이 용이하고, 수지기판은 저렴하다. 단, 수지기판을 이용하는 경우는, 노광시의 휘어짐을 스테이지 흡착으로 보정하는 기구를 설치해 두는 것이 바람직하다.
상기 유리판(16)을 사용하여 배선기판(15)을 제조하는 데는, 우선, 도 11의 (a)에 나타내는 바와 같이, 유리판(16)의 주면에 유리와 배선재료와의 접착력을 증가하기 위한 접착층(15m)을 형성한다. 접착층(15m)은, 예컨대 스퍼터링 법으로 퇴적한 TiN(질화티타늄)막이나 TiW(티타늄 텅스텐)막 등에 의해 구성한다.
다음에, 도 11의 (b)에 나타내는 바와 같이, 접착층(15m)의 상부에 스퍼터링법으로 Al합금 등으로 이루어지는 금속막(17)을 퇴적한 후, 도 11의 (c)에 나타내는 바와 같이, 상술의 마스크 M1을 이용해서, 유리판(16)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음), 드라이 에칭으로 금속막(17)을 패터닝함으로써, 제1층째의 배선(15b1)을 형성한다. 또, 이 때 동시에 얼라이먼트 마크(15h)를 형성한다.
다음에 도 11의 (d)에 나타내는 바와 같이, 제1층째의 배선(15b1)의 상부에 층간절연막(15c)을 형성한 후, 도 11의 (e)에 나타내는 바와 같이, 상술의 마스크M1을 이용하고, 유리판(16)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음), 층간절연막(15c)을 드라이 에칭함으로써, 배선(15b1) 상부의 층간절연막(15c)에 스루홀(15d)을 형성한다. 층간절연막(15c)은, CVD법 등으로 퇴적한 산화실리콘막 또는 도포법으로 퇴적한 폴리이미드막 등에 의해 구성한다. 여기서는 포토레지스트 패턴의 노광광으로서 초고압수은등의 i선(파장 365㎚)의 빛을 이용했다. 이것 이외에 g선(파장 436㎚)이나 h선(파장 405㎚)도 이용할 수 있고, 이들의 빛을 포함한 브로드밴드의 빛을 이용하는 것도 가능하다. 단 노광광으로서는 350㎚보다 파장이 긴 빛을 이용하는 것이, 광학 유리기체(마스크 블랭크)의 가격을 억제하는데 바람직하다. 파장이 350㎚ 이하에서는, 석영유리와 같은 고가인 유리가 필요하게 되기 때문이다. 마스크 가격을 억제하는 데 통상의 LE유리를 이용하는 것이 바람직하다. 배선패턴 치수가, 예컨대 20㎛보다 거칠함이 큰 패턴을 취급하는 경우에는 마스크상의 치수정밀도나 위치정밀도도 완만하게 되므로 그와 같은 경우에는 폴리카보네이트와 같은 플라스틱의 광학 유리기체(마스크 블랭크)를 이용하는 것도 가능하다. 이 경우에는 특히 블랭크 비용을 낮추는 것이 가능하게 된다. 또, 램프는 ArF 엑시머 레이저와 같은 기체 레이저 광원에 비해 장치 비용도 런닝 비용도 저렴하므로 광원으로서 바람직하다. 기술적으로는 ArF 액시머 레이저를 광원으로 한 리소그래피도 이용할 수 있지만, 최소의 배선치수가 1㎛라는 배선기판의 제작에는 비용적으로 맞지 않는다. 따라서, 크롬(Cr)을 차광체로 하는 일반적인 마스크보다 비용이 저렴한 마스크로서 제안되어 있는 일본특허공개 평 5-289307호 공보 기재의 레지스트를 차광체로 한 마스크에서는, 차광율의 관계에서 노광광에 진공 자외광, 즉, 파장이 200㎚이하인 빛을 이용하는 것이 필요하므로 이 방법은 배선기판의 제작에 적합하지 않다.
다음에, 도 12에 나타내는 바와 같이, 상기 도 11의 (b)~도 11의 (e)에 나타내는 공정을 복수회 반복함으로써 제2~제4층째의 배선(15b2~15b4)을 형성한 후, 배선(15b4)의 상부에 절연막(15e)을 형성한다. 절연막(15e)은, CVD법 등으로 퇴적한 산화실리콘막, 질화실리콘막 또는 도포법으로 퇴적한 폴리이미드막 등에 의해 구성한다.
다음에, 도 13에 나타내는 바와 같이, 상술의 마스크 M1을 이용해서, 유리판(16)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음), 절연막(15e)을 드라이 에칭함으로써, 배선(15b4) 상부의 절연막(15e)에 홀(15g)을 형성한 후, 홀(15g)의 내부에 배리어 금속층(15f1)을 형성한다. 배리어 금속층(15f1)은, 예컨대 홀(15g)의 내부를 포함하는 절연막(15e)상에 증착법 등으로 Cr막 및 Cu막을 퇴적하고, 계속하여 상술의 마스크 M1을 이용해서, 유리판(15)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음), 드라이 에칭으로 절연막(15e)상의 불필요한 Cr막 및 Cu막을 제거하는 것으로 형성한다.
다음에, 도 14에 나타내는 바와 같이, 홀(15g)의 내부에 마이크로 범프(15f)를 형성한다. 마이크로 범프(15f)는, 예컨대 홀(15g)의 내부를 포함하는 절연막(15e)상에 증착법으로 Au막 또는 Sn막을 퇴적하고, 계속해서 상술의 마스크 M1을 이용해서, 유리판(16)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음). 드라이 에칭으로 절연막(15e)상의 불필요한 Au막(또는 Sn막)을 제거함으로써 형성한다.
배선(15b1~15b4)은, 스퍼터링법 등으로 퇴적한 W막이나 도금법으로 형성한 Cu막을 사용하여 형성하는 것도 가능하다. 도금법으로 형성한 Cu막을 배선재료로 이용하는 경우, 유리판(16)과 배선(15b1)과의 사이에 형성하는 접착층(15m)은, 예컨대 스퍼터링법으로 퇴적한 TiN(질화티타늄)막이나 Cr막으로 구성한다. 또, 상층의 배선과 하층의 배선을 다른 금속재료로 구성하는 것도 가능하다.
다음에, 도 15에 나타내는 바와 같이, 플루오르(fluoride)산을 포함하는 에칭액을 이용하여 유리판(16)의 이면(하면:프린트 배선기판 등과 같은 실장기판에 대향하는 면)을 판두께의 1/2정도까지 웨트에칭함으로써, 후의 공정에서 범프전극(15i)이 접속되는 영역에 홀(15j1)을 형성한다. 또, 이 때 동시에 얼라이먼트 마크(15h)의 바로 밑에 홀(15k)을 형성하고, 또, 스크라이브 영역에 스크라이브 가이드(18)를 형성한다. 유리판(16)의 이면을 웨트에칭할 때는, 홀(15j1, 15k) 및 스크라이브 가이드(18)를 형성하는 영역을 제외하고, 유리판(16)의 이면을 포토레지스트막 등으로 덮어 놓는다. 또, 마이크로 범프(15f) 및 배선(15b1~15b4)이 형성된 유리판(16)의 주면(전자부품이 실장되는 면) 측도 레지스트막, 커버레이(cover lay) 필름, 자외선의 조사에 의해 박리가 발생하는 UV필름 등으로 덮어 놓는다.
다음에, 도 16에 나타내는 바와 같이, 홀(15j1)을 또 웨트에칭함으로써 배선(15b1)에 도달하는 관통홀(15j)을 형성한다. 이 웨트에칭을 행할 때는,관통홀(15j)을 형성하는 영역을 제외하고, 유리판(16)의 이면을 포토레지스트막 등으로 덮어 놓는다. 또, 유리판(16)의 주면측도 레지스트막, 커버레이 필름, UV필름 등으로 덮어 놓는다.
다음에, 도 17에 나타내는 바와 같이, 관통홀(15j)의 저부에 배리어 금속(15i1)을 형성한 후, 도 18에 나타내는 바와 같이, 관통홀(15j)의 내부에 범프전극(15i)을 형성한다. 배리어 금속(15i1)은, 예컨대 관통홀(15j)의 내부를 포함하는 유리판(16)의 이면에 증착법으로 Cr막, Cu막 및 Au막을 퇴적하고, 계속해서 상술의 마스크 M1을 이용해서, 유리판(16)상에 퇴적한 포토레지스트막(도시하지 않음)을 노광, 현상하여, 포토레지스트 패턴을 형성하며(도시하지 않음), 드라이 에칭으로 불필요한 Cr막, Cu막 및 Au막을 제거함으로써 형성한다. 배리어 금속(15i1)은, 관통홀(15j)의 내벽 전체를 덮도록 형성해도 된다.
범프전극(15i)은, 마이크로 범프(15f)보다도 저융점의 공정땜납(Pb37/Sn63:183℃)이나 저온땜납(Sn17/Bi57/In26:78.9℃) 등을 땜납볼 공급법이나 스크린 인쇄법으로 관통홀(15j)의 내부에 공급한 후, 이 땜납을 리플로우 함으로써 형성한다. 범프전극(15i)의 형상은, 볼 모양에 한정되지 않고, 랜드 모양으로 하는 것도 가능하다.
그 후, 유리판(16)을, 도 18에 나타내는 스크라이브 라인에 따라 다이싱함으로써, 상기 도 9에 나타내는 배선기판(15)이 얻어진다. 스크라이브 라인에는, 미리 상기 스크라이브 가이드(18)가 형성되어 있으므로, 다이싱을 용이하게 행할 수 있고, 다이싱시의 유리판(16)의 결함이나 버(burr)의 발생을 방지할 수 있다. 또, 스크라이브 라인의 교점에 스크라이브 가이드(18)보다 직경이 큰 원형홀(19) 등을 형성해 놓음으로써, 다이싱을 더욱 용이하게 행할 수 있다. 이 원형홀(19)은, 스크라이브 가이드(18)를 형성하는 공정에서 스크라이브 라인의 교점을 웨트에칭함으로써, 스크라이브 가이드(18)와 동시에 형성할 수 있다.
유리판(16)의 이면가공은, 드라이 에칭과 웨트 에칭을 조합해서 행하는 것도 가능하다. 이 경우는, 우선 포토레지스트막을 마스크로 한 드라이 에칭으로 유리판(16)에 얕은 홈을 형성하고, 계속해서 이 포토레지스트막을 마스크로 한 웨트에칭으로 유리판(16)을 또 에칭한다. 이 방법에 의하면, 웨트에칭에 비해 스루풋은 낮지만, 이방성이 높은 드라이 에칭으로 얕은홈을 형성한 후, 홈 내부의 유리를 웨트에칭하므로, 관통홀(15j), 홀(15k) 및 스크라이브 가이드(18)를 미세한 치수로 형성할 수 있다.
유리판(16)의 이면가공은, 레이저법을 이용하여 행하는 것도 가능하다. 레이저광원으로서는, 유리에 의해 흡수되는 탄산유리 레이저(파장:10.6㎛부근)를 사용한다. 또, 유리판(16)의 이면가공은, 알루미나(alumina) 등의 연마제를 유리판에 고압으로 흡착시키는 샌드블라스트(sand blast)법을 이용하여 행하는 것도 가능하다.
유리판(16)의 주면가공(배선(15b1~15b4) 및 마이크로 범프(15f)의 형성)과 이면가공(관통홀(15j), 홀(15k), 스크라이브 가이드(18)의 형성 및 범프전극(15i)의 접속)과는, 상기한 순서와 다른 순서로 행하는 것도 가능하다. 즉, 예컨대 유리판(16)의 이면에 관통홀(15j), 홀(15k), 스크라이브 가이드(18)를 형성하고, 계속해서 유리판(16)의 주면에 배선(15b1~15b4) 및 마이크로 범프(15f)를 형성한 후, 관통홀(15j)에 범프전극(15i)을 형성해도 된다. 또, 유리판(16)의 이면에 홀(15j1, 15k) 및 스크라이브 가이드(18)를 형성하고, 계속해서 유리판(16)의 주면에 배선(15b1~15b4) 및 마이크로 범프(15f)를 형성한 후, 홀(15j1)을 에칭하여 관통홀(15j)을 형성하며, 그 후, 관통홀(15j)에 범프전극(15i)을 접속해도 된다.
본 실시형태에서는, 배선형성을 위한 노광처리시에, 상술의 마스크 M1을 이용했지만, 마스크 M1 대신에 상술의 마스크 M2, M3, M4를 이용하는 것도 가능하다. 이들의 마스크를 공정에 따라 구분 사용하는 것도 가능하다. 마스크 M1, M2, M3, M4도 크롬을 차광체로 한 통상의 마스크보다도 마스크 제작시간도 짧고, 또 저렴하다는 특징이 있다. 또, 이들의 마스크 M1~M4는 O2플라즈마하에서 에싱함으로써 차광물을 박리(剝離)할 수 있다는 특징이 있다. 마스크 블랭크(광학 유리기체(1))가 석영유리나 그 이외의 광학유리로 할 수 있는 경우는 에싱에 의해 마스크 블랭크를 재이용 할 수 있다. 사용이 끝난 마스크를 에싱 재생함으로써 비용저감 효과와 자원재이용 효과가 있다. 차광체가 미립자상 물질과 바인더로 이루어지는 마스크 M1은 노광광 조사내성도 높아 장기간의 사용에 견딘다. 차광체가 흡광제를 첨가한 레지스트로 이루어지는 마스크 M2는 크롬 등을 차광체로 하는 통상의 마스크를 제작할 때와 동일한 묘화장치와 도포, 현상장치를 이용할 수 있고, 패턴 배치정밀도도 높다. 에싱 재생시간이 짧고, 마스크 블랭크 재이용에 적합하다. 차광체가 흡광성 유기막과 레지스트로 이루어지는 마스크 M3는 레이저 라이터에서의 패턴 묘화시에반사방지 효과가 있고, 또 레지스트 막두께를 비교적 얇게 할 수 있으므로 미세패턴 형성에 적합하다. 차광체가 토너로 이루어지고, 건식현상에 의해 제작되는 마스크 M4는 마스크 제작시간이 다른 마스크 M1, M2, M3에 비해서도 짧으며, 웨트 현상의 전용 장치도 필요하지 않으며, 또, 보다 저렴하다는 특징이 있다. 한편으로 패턴 배치정밀도나 패턴 미세성은 마스크 M1, M2, M3만큼은 높지않다. 따라서, 마스크 M4는, 배선 패턴치수가 미세하지 않은 하층, 즉, 프린트 배선기판 측으로서 치수정밀도가 비교적 완만한 제1층째나 제2층째 배선패턴의 형성에 적합하다.
이와 같이, 본 실시형태에 의하면, 제작 TAT가 짧고, 저렴한 마스크를 이용한 포토리소그래피 기술을 사용하여 유리기판(15a)상에 미세한 배선(15b1~15b4)이나 스루홀(15d) 등을 형성할 수 있으므로, 전자부품을 고밀도로 실장할 수 있는 배선기판(15)을 짧은 TAT로 저렴하게 제조할 수 있다. 특히, 본 실시형태에서도 예시한 바와 같이 배선기판(15)의 제작에는 많은 매수의 마스크를 품종마다 준비할 필요가 있으므로, 마스크의 비용저감과 제작 TAT단축은, 배선기판(15)의 TAT단축, 비용저감에 주는 효과가 크다. 따라서, 다품종 소량생산용의 반도체 장치를 구성하는 배선기판으로서 적합하다.
또, 본 실시형태에 의하면, 외부 접속단자로서 범프전극(15i)을 유리기판(15a)의 이면측에 배치하고, 유리기판(15a)에 형성한 관통홀(15j)을 통하여 배선(15b1~15b4)과 범프전극(15i)을 전기적으로 접속함으로써, 전자부품의 실장영역을 넓게 확보할 수 있으므로, 전자부품을 보다 고밀도로 실장할 수 있다.
본 실시형태의 배선기판(15)에는, 능동소자나 집적회로가 형성된 실리콘 칩,CCD(CHARGE COUPLED DEVICE) 등과 같은 촬상(撮像)디바이스, 칩 콘덴서 등과 같은 수동소자 등, 각종 전자부품을 실장할 수 있다. 전자부품을 실장하는 데는, 전자부품측에도 마이크로 범프를 형성하고, 배선기판(15)의 마이크로 범프(15f)와 전자부품의 마이크로 범프를 접합하면 된다.
도 19는, 집적회로가 형성된 복수의 칩(20)을 배선기판(15)상에 실장하여 멀티 칩 모듈을 구성한 예이다. 칩(20)은, 예컨대 단결정 실리콘 등을 주체로 해서 형성되어 있다. 멀티 칩 모듈의 예로서는, 예컨대 소정의 칩(20)에 DRAM(DYNAMIC RANDOM ACCESS MEMORY)이나 SRAM(STATIC RANDOM ACCESS MEMORY) 등과 같은 메모리 회로가 형성되며, 다른 칩(20)에 CPU(CENTRAL PROCESSING UNIT) 등과 같은 로직회로 등이 형성되고, 전체로서 시스템 LSI 등과 같은 모듈이 형성되는 경우나 칩(20)에 DRAM이나 SRAM 등과 같은 동일 메모리 회로가 형성되어, 전체로서 메모리 모듈을 구성하는 경우 등이 있다.
마이크로 범프(15f, 20a)를 통한 배선기판(15)과 칩(20)과의 전기적 접속은, Au/Sn공정(Au80/Sn20:280℃, Au10/Sn90:217℃)접합 또는 Au/Au열압착(450~550℃)에 의해 행한다.
또, Au/Si공정(Au98/Si2:370℃)접합, Au/Ge공정(Au88/Si12:356℃)접합, 고온땜납(Pb97.5/Ag2.5:304℃)리플로우, Pb프리땜납(Sn96/Ag3.5/Cu0.5:260℃)리플로우, W플러그/In풀(In융점:156.6℃)매립 등에 의해 행하는 것도 가능하다.
또한, 표면이 청정(淸淨)(고진공하)하다면, 금속끼리 접근시키면 상온에서 서로 접합하는 성질을 이용한 표면활성화 접합법을 이용하는 것도 가능하다. 금속재료의 조합으로서는, Al-Al, Al-Si, Cu-Sn, Si-GaAs, Si-InP, GaAs-InP 등을 들 수 있다.
도 20은, 마이크로 범프(15f, 20a)의 접속 신뢰성을 향상시기기 위해, 칩(20)과 배선기판(15)과의 사이에 밀봉수지(under filling resin)(21)를 충전한 예이고, 도 21은, 칩(20)을 몰드수지(22)로 밀봉한 예이다.
또, 유리기판(15a)의 측면에서 입사한 빛에 의해 칩(20)에 형성된 메모리 LSI가 오작동할 우려가 있는 경우는, 도 22에 나타내는 바와 같이, 유리기판(15a)의 측면을 덮는 캡(23)으로 칩(20)을 밀봉하는 것이 유효하다.
또, 도 23에 나타내는 바와 같이, 칩(20)의 이면(상면)측에 방열핀(24)을 설치함으로써, 방열 특성을 향상한 배선기판(15)이 얻어진다. 본 실시형태의 배선기판(15)은, 유리기판(15a)에 형성한 관통홀(15j)을 통하여 배선(15b1~15b4)과 범프전극(15i)을 전기적으로 접속하고 있으므로, 이 관통홀(15j)을 방열경로(thermal via)로서 이용하는 것으로, 칩(20)에서 발생한 열의 일부를 유리기판(15a)의 표면측에서 외부로 방산시키는 것도 가능하다.
또, 여기서 이용한 마스크의 제조라인을 상기 배선기판(15)의 제조라인에 병설했다. 이것에 의해 마스크의 곤포(梱包), 운반 등의 오버헤드 시간을 삭감할 수 있고, 본 마스크의 제조TAT의 짧음을 보다 효과적으로 제조에 활용할 수 있었다.
(실시형태 2)
도 24는, 본 실시형태의 배선기판(15)을 나타내는 단면도이다. 도시한 바와 같이, 본 실시형태의 배선기판(15)은, 그 일부에 나선코일(spiral coil)(25), 커패시터(26), 저항(27) 등과 같은 수동소자를 형성한 것이다.
나선코일(25)은, 스퍼터링법으로 퇴적한 Al합금막 등의 배선재료를 사용하여 형성하고, 저항(27)은, CVD법으로 퇴적한 다결정 실리콘막 등을 사용하여 형성한다. 또, 커패시터(26)의 용량절연막은, CVD법이나 양극산화법을 사용하여 퇴적한 Ta2O5(산화탄탈)막 등을 사용하여 형성한다. 또한, 유리기판(15a)상에 퇴적한 다결정 실리콘막이나 Ta2O5막 등의 막질을 개선하기 위한 열처리를 행할 경우는, 이들의 막에 레이저 등을 조사한다.
본 실시형태에 있어서는, 이들 수동소자의 패턴을 형성하기 위한 노광처리시에도, 상기 마스크 M1을 이용했다. 물론, 상기 마스크 M2~M4를 이용하는 것도 가능하다.
이와 같이, 배선기판(15)의 일부에 수동소자를 형성함으로써, 동작 특성이나 내잡음 특성이 개선된 고부가가치의 배선기판(15)을 실현할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시형태에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.
예컨대 상기 실시형태에서의 마스크의 차광체 패턴을 필링(pilling)에 의해 박리(剝離)해도 된다. 즉, 마스크의 차광체 패턴에 점착테이프를 붙인 후, 이들을 벗김으로써 차광체 패턴을 박리해도 된다.
또, 상기 실시형태 1, 2에서는, 배선기판의 기판을 유리기판으로 한 경우에대하여 설명했지만, 이것에 한정되지 않고 여러가지 변경 가능하며, 예컨대 실리콘 등과 같은 반도체, 유리 에폭시계 수지 등과 같은 수지 또는 세라믹을 이용하는 것도 가능하다. 또, 폴리이미드계 수지 등으로 이루어지는 테이프를 기판으로 하는 배선기판의 제조방법에도 본 발명을 적용할 수 있다.
이상의 설명에서는 주로, 본 발명자에 의해 이루어진 발명을 그 배경이 된 이용분야인 배선기판의 제조방법에 적용한 경우에 대하여 설명했지만, 그것에 한정되는 것은 아니며, 예컨대 자기디스크 헤드의 제조방법, 액정기판의 제조방법 또는 마이크로 머신의 제조방법에 적용하는 것도 가능하다.
본원에 의해 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다.
(1). 적어도 미립자상 물질과 바인더를 포함하는 차광체 패턴을 갖는 포토마스크를 이용한 노광처리에 의해 배선기판의 배선을 형성함으로써, 배선기판의 배선형성에 필요한 포토마스크를 단시간에 제조할 수 있으므로, 배선기판의 제조상 TAT를 단축하는 것이 가능하게 된다.
(2). 적어도 미립자상 물질과 바인더를 포함하는 차광체 패턴을 갖는 포토마스크를 이용한 노광처리에 의해 배선기판의 배선형성에 필요한 포토마스크의 가격을 저감할 수 있으므로, 배선기판의 가격을 저감하는 것이 가능하게 된다.

Claims (17)

  1. 적어도 미립자상 물질(nano particle)과 바인더(binder)를 포함하는 차광체 패턴을 갖는 포토마스크를 이용한 노광처리에 의해 배선기판의 배선을 형성하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  2. 제 1항에 있어서,
    상기 미립자상 물질은 흑색안료(black pigment)로 이루어지고, 상기 차광체 패턴은, 상기 흑색안료가 30%이상 포함되는 차광체 재료를 인쇄함으로써 형성하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  3. 제 1항에 있어서,
    상기 차광체 패턴이, 상기 배선에 대응하는 것을 특징으로 하는 배선기판의 제조방법.
  4. 제 1항에 있어서,
    상기 차광체 패턴의 면적이, 상기 차광체 패턴이 없는 광투과영역의 면적보다도 상대적으로 작은 것을 특징으로 하는 배선기판의 제조방법.
  5. 제 1항에 있어서,
    상기 배선을 형성하기 위한 라인 패턴을 배선기판 본체의 두께방향에 다층으로 하여 형성하는 공정과, 상기 배선을 형성하기 위한 패턴으로서 다른 배선층의 라인패턴 사이를 접속하기 위한 홀패턴을 형성하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  6. 제 1항에 있어서,
    상기 미립자상 물질이 카본으로 이루어지는 것을 특징으로 하는 배선기판의 제조방법.
  7. 제 1항에 있어서,
    상기 기판의 제1면상에 하나 또는 복수의 전자부품을 실장하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  8. 제 7항에 있어서,
    상기 하나 또는 복수의 전자부품을 실장한 기판을, 상기 기판의 제1면상에 대향하는 제2면을 프린트 배선기판에 대향시킨 상태로, 상기 프린트 배선기판상에 실장하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  9. 기판과, 상기 기판의 주면상에 형성된 다층배선과, 상기 다층배선의 상부에 형성되고, 상기 다층배선과 전기적으로 접속된 복수의 접속단자와, 상기 기판의 이면에 형성되며, 상기 기판의 주면과 이면을 관통하는 관통홀을 통하여 상기 다층배선과 전기적으로 접속된 복수의 외부 접속단자를 갖는 배선기판의 제조방법에 있어서,
    상기 다층배선은, 적어도 미립자상 물질과 바인더를 포함하는 차광체 패턴을 갖는 포토마스크를 이용한 포토리소그래피 기술로 형성되는 것을 특징으로 하는 배선기판의 제조방법.
  10. 제 9항에 있어서,
    상기 미립자상 물질은, 카본인 포토마스크를 이용하여 상기 포토리소그래피가 행해지는 것을 특징으로 하는 배선기판의 제조방법.
  11. 제 9항에 있어서,
    상기 차광체 패턴은, 노광광에 대한 흡광제가 포함된 레지스트를 이용하여 형성되는 것을 특징으로 하는 배선기판의 제조방법.
  12. 기판과, 상기 기판의 주면상에 형성된 다층배선과, 상기 다층배선의 상부에 형성되고, 상기 다층배선과 전기적으로 접속된 복수의 접속단자와, 상기 기판의 이면에 형성되며, 상기 기판의 주면과 이면을 관통하는 관통홀을 통하여 상기 다층배선과 전기적으로 접속된 복수의 외부 접속단자를 갖는 배선기판의 제조방법에 있어서,
    상기 다층배선은 포토리소그래피 기술로 형성되어 있고, 또한 차광체 패턴이 포토리소그래피시에서의 노광광에 대한 흡광성 유기막과 레지스트로 이루어지는 포토마스크를 이용하여 상기 포토리소그래피를 행하는 것을 특징으로 하는 배선기판의 제조방법.
  13. 제 9항에 있어서,
    상기 기판은, 무알카리 유리로 이루어지는 것을 특징으로 하는 배선기판의 제조방법.
  14. 제 9항에 있어서,
    상기 포토리소그래피시에 사용하는 노광광은 파장이 350㎚보다 긴 빛인 것을 특징으로 하는 배선기판의 제조방법.
  15. 제 9항에 있어서,
    상기 기판의 주면과 이면을 관통하는 관통홀을 통하여 상기 다층배선과 전기적으로 접속된 복수의 외부 접속단자를 형성한 후, 상기 기판의 주면상에 상기 접속단자를 통하여 전자부품을 실장하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  16. 제 9항에 있어서,
    상기 기판의 주면상에 수동소자를 형성하는 공정을 갖는 것을 특징으로 하는 배선기판의 제조방법.
  17. 제 9항에 있어서,
    상기 미립자상 물질이 카본인 것을 특징으로 하는 배선기판의 제조방법.
KR1020010070636A 2001-01-29 2001-11-14 배선기판의 제조방법 KR20020063489A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001019774A JP2002221801A (ja) 2001-01-29 2001-01-29 配線基板の製造方法
JPJP-P-2001-00019774 2001-01-29

Publications (1)

Publication Number Publication Date
KR20020063489A true KR20020063489A (ko) 2002-08-03

Family

ID=18885591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070636A KR20020063489A (ko) 2001-01-29 2001-11-14 배선기판의 제조방법

Country Status (4)

Country Link
US (1) US7040011B2 (ko)
JP (1) JP2002221801A (ko)
KR (1) KR20020063489A (ko)
TW (1) TW514998B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755436B1 (ko) * 2006-04-28 2007-09-05 전자부품연구원 반도체 기판 관통형 전극 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933331B2 (en) 1998-05-22 2005-08-23 Nanoproducts Corporation Nanotechnology for drug delivery, contrast agents and biomedical implants
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US7708974B2 (en) 2002-12-10 2010-05-04 Ppg Industries Ohio, Inc. Tungsten comprising nanomaterials and related nanotechnology
JP3683891B2 (ja) 2003-01-31 2005-08-17 Ｔｄｋ株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
EP1649322A4 (en) 2003-07-17 2007-09-19 Honeywell Int Inc PLANARIZATION FILMS FOR ADVANCED MICROELECTRONIC DEVICES AND APPLICATIONS AND METHODS FOR PRODUCING SAID FILMS
JP2005072539A (ja) 2003-08-28 2005-03-17 Tdk Corp セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4372493B2 (ja) 2003-08-28 2009-11-25 Ｔｄｋ株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5038147B2 (ja) * 2004-11-18 2012-10-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光体、及び前記発光体を製造する方法
DE602006021102D1 (de) * 2005-07-21 2011-05-19 Shinetsu Chemical Co Photomaskenrohling, Photomaske und deren Herstellungsverfahren
JP4933754B2 (ja) * 2005-07-21 2012-05-16 信越化学工業株式会社 フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP4933753B2 (ja) * 2005-07-21 2012-05-16 信越化学工業株式会社 位相シフトマスクブランクおよび位相シフトマスクならびにこれらの製造方法
CN101490589B (zh) * 2006-07-20 2011-05-25 日立化成工业株式会社 光电混载基板
JP2008151916A (ja) * 2006-12-15 2008-07-03 Shin Etsu Chem Co Ltd 大型フォトマスク基板のリサイクル方法
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI416204B (zh) * 2009-04-30 2013-11-21 Innolux Corp 電容式觸控螢幕的製作方法
JP6027319B2 (ja) * 2012-03-02 2016-11-16 旭化成株式会社 塗装材及びペリクル
ES2769543T3 (es) * 2012-09-28 2020-06-26 Us Gov Sec Navy Calibración de nanoestructuras plasmónicas individuales para la biodetección cuantitativa
JP6426095B2 (ja) * 2013-08-29 2018-11-21 東洋アルミニウム株式会社 発光部品実装用フレキシブルプリント基板、及び発光部品実装フレキシブルプリント基板
CN103969941A (zh) * 2014-05-26 2014-08-06 苏州大学 掩膜版及其制备方法和图形化方法
JP6455036B2 (ja) * 2014-09-10 2019-01-23 日立化成株式会社 半導体装置の製造方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465749A (en) * 1983-06-20 1984-08-14 Eastman Kodak Company Electrostatic charge differential amplification (CDA) in imaging process
JPH05289307A (ja) 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd レチクルおよびレチクル製造方法
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
JPH08255981A (ja) 1995-03-16 1996-10-01 Fujitsu Ltd 回路基板形成方法及び回路基板
US5666177A (en) * 1996-02-26 1997-09-09 Industrial Technology Research Institute Black matrix for liquid crystal display
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
US5676853A (en) * 1996-05-21 1997-10-14 Micron Display Technology, Inc. Mask for forming features on a semiconductor substrate and a method for forming the mask
US5718991A (en) * 1996-12-27 1998-02-17 Industrial Technology Research Institute Method for making photomasks having regions of different light transmissivities
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755436B1 (ko) * 2006-04-28 2007-09-05 전자부품연구원 반도체 기판 관통형 전극 제조방법

Also Published As

Publication number Publication date
JP2002221801A (ja) 2002-08-09
TW514998B (en) 2002-12-21
US7040011B2 (en) 2006-05-09
US20020100164A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
KR20020063489A (ko) 배선기판의 제조방법
US9159587B2 (en) Glass wafers for semiconductors fabrication processes and methods of making same
US6750000B2 (en) Electron device manufacturing method, a pattern forming method, and a photomask used for those methods
US7935460B2 (en) Mask blank for EUV exposure and mask for EUV exposure
TW511149B (en) Photomask and method for manufacturing the same
TW201423257A (zh) 使基板缺陷之影響達最小之極紫外線（ｅｕｖ）遮罩的製造方法
US10020262B2 (en) High resolution solder resist material for silicon bridge application
US11137684B2 (en) Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
US20190056651A1 (en) Euv patterning using photomask substrate topography
JPWO2003050618A1 (ja) 配線基板の製造方法
KR100545185B1 (ko) 미세 콘택홀 형성 방법
US11502043B2 (en) Semiconductor structure and method for fabricating semiconductor structure
JP2007109934A5 (ko)
JPH0992599A (ja) Ｘ線露光用マスクの作製方法及び該ｘ線露光用マスクを用いたｘ線露光方法、及びｘ線露光装置、及びこれ等を用いた半導体ディバイスの製造方法及びそれで作られた半導体ディバイス
JP2002313696A (ja) パターン形成方法及び半導体集積回路装置の製造方法
JP2022029631A (ja) シリコンウェハの平坦化方法および固体撮像素子
US20060154152A1 (en) Flare reduction in photolithography
JP2012209404A (ja) 反射型マスク
JP2658317B2 (ja) マスク基板
KR100390998B1 (ko) 반도체소자의 감광막패턴 형성방법
JPS61270823A (ja) 半導体装置の製造方法
JPS61220428A (ja) 露光装置
KR20020096364A (ko) 노광 장치
KR20060038821A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid