KR20020055174A - 아날로그 소자의 제조 방법 - Google Patents
아날로그 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20020055174A KR20020055174A KR1020000084537A KR20000084537A KR20020055174A KR 20020055174 A KR20020055174 A KR 20020055174A KR 1020000084537 A KR1020000084537 A KR 1020000084537A KR 20000084537 A KR20000084537 A KR 20000084537A KR 20020055174 A KR20020055174 A KR 20020055174A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- electrode
- capacitor
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 71
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 17
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (6)
- 아날로그 소자의 제조 방법에 있어서,반도체 기판에 소자간 격리를 위한 필드산화막을 형성하는 단계;상기 반도체 기판상에 제 1 폴리실리콘, 유전막, 제 2 폴리실리콘을 순차적으로 형성하는 단계;상기 제 2 폴리실리콘을 선택적으로 패터닝하여 상기 필드산화막 상부에 소정 간격을 두고 캐패시터의 제 2 전극과 폴리실리콘저항을 형성하는 단계;상기 유전막을 선택적으로 패터닝하여 상기 캐패시터의 제 2 전극과 폴리실리콘저항 하부에만 잔류시키는 단계;상기 제 1 폴리실리콘을 선택적으로 패터닝하여 게이트전극, 캐패시터의 제 1 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 아날로그 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 폴리실리콘을 형성한 후,상기 제 2 폴리실리콘에 불순물을 도핑시키는 단계를 더 포함하는 것을 특징으로 하는 아날로그 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 폴리실리콘을 형성한 후,상기 제 2 폴리실리콘 중 상기 캐패시터의 제 2 전극에 형성될 부분에 불순물을 도핑시키고 상기 폴리실리콘저항이 형성될 부분에 불순물을 이온주입시키는 단계를 더 포함하는 것을 특징으로 하는 아날로그 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 폴리실리콘을 형성한 후,상기 제 1 폴리실리콘상에 텅스텐실리사이드막을 형성하는 단계; 및상기 텅스텐실리사이드막상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트전극을 형성한 후,상기 게이트전극의 하부에 LDD영역을 형성하는 단계;상기 게이트전극의 양측벽에 접하는 측벽스페이서를 형성하는 단계; 및상기 LDD 영역에 접하는 소스/드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트전극과 캐패시터의 제 1 전극을 형성한 후,상기 반도체기판의 전면에 층간절연막을 형성하는 단계;상기 층간절연막을 습식식각 및 건식식각으로 패터닝하여 금속전극용 콘택홀을 형성하는 단계; 및상기 콘택홀을 포함한 전면에 금속을 형성하는 단계; 및상기 금속을 선택적으로 패터닝하여 상기 반도체기판, 캐패시터의 제 2 전극 및 폴리실리콘저항에 접속되는 금속전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084537A KR100399893B1 (ko) | 2000-12-28 | 2000-12-28 | 아날로그 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0084537A KR100399893B1 (ko) | 2000-12-28 | 2000-12-28 | 아날로그 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020055174A true KR20020055174A (ko) | 2002-07-08 |
KR100399893B1 KR100399893B1 (ko) | 2003-09-29 |
Family
ID=27687927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0084537A KR100399893B1 (ko) | 2000-12-28 | 2000-12-28 | 아날로그 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100399893B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040050514A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 아날로그 소자의 제조방법 |
KR100796498B1 (ko) * | 2005-12-28 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 집적회로 저항 및 그 제조 방법 |
KR101044612B1 (ko) * | 2004-07-19 | 2011-06-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-12-28 KR KR10-2000-0084537A patent/KR100399893B1/ko active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040050514A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 아날로그 소자의 제조방법 |
KR101044612B1 (ko) * | 2004-07-19 | 2011-06-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
KR100796498B1 (ko) * | 2005-12-28 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 집적회로 저항 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100399893B1 (ko) | 2003-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980011858A (ko) | 반도체장치의 제조방법 | |
KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
US6271092B1 (en) | Method for fabricating a semiconductor device | |
KR100806838B1 (ko) | 반도체소자의 콘택 및 그 형성방법 | |
KR19990071113A (ko) | 반도체 소자의 제조방법 | |
KR20050069437A (ko) | 에스램 소자의 제조방법 | |
KR100321758B1 (ko) | 반도체소자의제조방법 | |
KR100365755B1 (ko) | 반도체 소자의 제조 방법 | |
KR100273325B1 (ko) | 반도체소자의 제조방법 | |
KR100370158B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
KR100358144B1 (ko) | 아날로그 소자의 제조 방법 | |
KR100398571B1 (ko) | 복합 반도체 소자의 제조방법 | |
KR100323725B1 (ko) | 반도체소자 및 그의 제조방법 | |
KR100249157B1 (ko) | 반도체 소자의 제조 방법 | |
KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR100555623B1 (ko) | 반도체 소자의 제조 방법 | |
KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
KR100368303B1 (ko) | 반도체 소자의 제조방법 | |
KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
KR100215894B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
KR100628218B1 (ko) | 반도체 소자의 제조방법 | |
KR100231731B1 (ko) | 반도체 소자의 제조방법 | |
KR20020041192A (ko) | 반도체 소자의 제조방법 | |
KR20010038087A (ko) | 반도체 소자의 제조방법 | |
KR20000051805A (ko) | 반도체 메모리 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 16 |