KR20010060374A - 기계적으로 로버스트 패드 인터페이스 및 방법 - Google Patents

기계적으로 로버스트 패드 인터페이스 및 방법 Download PDF

Info

Publication number
KR20010060374A
KR20010060374A KR1020000069538A KR20000069538A KR20010060374A KR 20010060374 A KR20010060374 A KR 20010060374A KR 1020000069538 A KR1020000069538 A KR 1020000069538A KR 20000069538 A KR20000069538 A KR 20000069538A KR 20010060374 A KR20010060374 A KR 20010060374A
Authority
KR
South Korea
Prior art keywords
adhesive pad
conductive
dielectric layer
capping layer
support structures
Prior art date
Application number
KR1020000069538A
Other languages
English (en)
Other versions
KR100794476B1 (ko
Inventor
포즈더스코트케이.
고바야시토마스에스.
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR20010060374A publication Critical patent/KR20010060374A/ko
Application granted granted Critical
Publication of KR100794476B1 publication Critical patent/KR100794476B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

프로빙(probing)과 패키징(packaging) 동작들을 행하는 동안 인가될 수 있는 외력들에 저항하는 복합 접착 패드(composite bond pad)가 제공된다. 복합 접착 패드는 반도체 기판(100) 위에 형성되는 반-자기 패스베이팅 전도성 접착 패드(non-self-passivating conductive bond pad:134)를 포함한다. 유전체 층(136)은 전도성 접착 패드(134) 위에 형성된다. 유전체 층(136) 부분들은 유전체 층(136)이 관통되어 전도성 접착 패드(134)가 노출되도록 제거된다. 유전체 층(136)의 남아있는 부분들은 전도성 접착 패드 위에 놓이는 지지구조들(support structure:138)을 형성한다. 이후에 자기 패스베이팅(self-passivating) 전도성 캐핑(capping) 층(204)은 접착 패드 구조 위에 놓인 채로 형성되는데, 유전체 층(136) 내의 관통부들은 캐핑 층(204)과 아래의 접착 패드(134)의 노출 부위들 간의 전기적 접촉을 가능하게 한다. 지지구조들(138)은 캐핑 층(204)과 접착 패드(134)간의 인터페이스를 차단하는 기계적인 장벽을 제공한다. 부가적인 기계적 로버스트니스(robustness)는 지지구조들(138)이 유전체 층(136)의 제거되지 않은 부분에 짝지워진채로 남아있을 때 달성되며, 가령 지지구조들(138)에 의해 완화된 힘들은 유전체 층(136)을 가로질러 분포되어 접착 패드 위치에 집중되지 않는다.

Description

기계적으로 로버스트 패드 인터페이스 및 방법{Mechanically robust pad interface and method therefor}
발명의 분야
본 발명은 일반적으로 집적 회로에 관한 것으로써, 특히 집적 회로들 내에 사용된 기계적으로 로버스트 접착 패드 인터페이스에 관한 것이다.
관련된 출원
본 출원은 양수인에게 지정되고 참조번호에 의해 통합된 "반도체 소자와 형성 방법"이란 제목으로 1999년 10월 4일에 출원된 미국 특허 출원 넘버09/411,266과 관련된다.
발명의 배경
집적 회로들은 회로 요소들을 만드는 많은 다른 공정 동작들을 이용하는 반도체 기판들 상에 형성된다. 반도체 기판과 관련된 회로를 엑세스하기 위해서, 접착 패드들은 집적 회로들 상에 형성된다. 접착 패드들은 전기적 신호들을 전송하기 위한 수단을 제공하며, 다이(die) 비아(via) 프로브 탐침들, 본딩 배선(bonding wire)들, 전도성 융기부들로부터/에 전력을 제공한다.
접착 패드들은 대체로 알루미늄, 구리, 또는 여기에 약간의 합금과 같은 전도성 금속으로 형성된다. 구리는 알루미늄에 비해 향상된 전기 이동성과 보다 높은 전류 밀도를 지원할 수 있기 때문에 집적 회로에서 금속 층들로 자주 사용된다.하지만, 구리는 반-자기 패스베이팅 금속이고, 구리 접착 패드들의 산화 또는 부식은 다이(die)가 대기중에 노출되거나 반-에르미틱 패키지(non-hermitic package)가 습기가 구리 접착 패드와 상호 작용하는 것을 허용할 때 발생한다. 이 부식은 납 또는 융기부의 접착력을 약화시키고, 시간 경과로 접착이 실패하거나 부식되게 할 수 있다. 대조적으로, 알루미늄은 자기-패스베이팅이고, 대기 노출로부터의 약화에 더 잘 저항한다. 이러한 이유로 인해, 알루미늄이 접착 패드를 형성하는데 주로 사용된다.
알루미늄의 자기-패스베이팅 특성과 구리의 뛰어난 전기 특성의 장점을 실현하기 위해서, 복합 접착 패드 구조들이 집적 회로 설계에 사용될 수 있다. 복합 접착 패드 구조들에서, 구리는 집적 회로에서 다른 층들과 인터페이스하는 패드의 아래쪽에 놓인 층으로 사용된다. 부식-저항성 알루미늄 캐핑층은 대기 노출로부터 구리 부분을 보호하는 에르미틱 봉합(seal)을 만드는 구리 부분의 위쪽에 형성된다. 전기적 연접을 허용하는 동안 복합 접착 패드의 구리와 알루미늄 부분들을 물리적으로 분리시키기 위해, 상대적으로 얇은 장벽 금속 층이 인터페이스 부위에 형성 될 수 있다.
테스트와 프로브 동작들이 실행될 때 복합 접착 패드 구조에서 문제들이 일어날 수 있다. 접착 패드와 양호한 전기적 연속성을 달성하기 위해, 프로빙 탐침들과 같은 구성 요소들은 접착 패드 표면 부위들에 손상을 입히거나 표면 부위를 교체시킬 수 있는 외력을 가해야 한다. 이 때문에, 이러한 구성 요소들에 의한 물리적인 접촉은 복합 접착 패드 구조를 포함한 다른 금속들 간의 인터페이스에 손상을 입힐 수 있다. 장벽이 아래에 놓인 구리 층과 알루미늄 캐핑층 사이에서 파괴된다면, 이 발생된 손상은 구리-알루미늄 인터페이스에 금속간(intermetallic) 구조물을 야기할 수 있다. 알루미늄-구리 금속간은 감소된 물리적 스트렝스(strength)와 증가된 저항력을 포함하는 바람직하지 못한 특성을 가질 수 있다. 게다가, 프로브가 아래에 놓인 구리를 외부의 주변 상태들에 노출시킨다면, 구리의 강등이 일어날 수 있다.
접착 패드 구조들에서 일어날 수 있는 또 다른 문제는 집적 회로 내의 물리적인 결합(coupling)을 기초로 하여 보다 아래층들로 전달하는 프로빙 구성요소에 의해 접착 패드 상에 인가된 물리적인 힘에 관한 것이다. 접착 패드 아래에 있는 낮은 영률(Young's momulus) 유전체들은 힘의 전달로부터 야기되는 스트레스
(stress)에 지탱할 수 없다. 넓어진 내부 접촉에 의한 지레작용으로 인해 인가된 힘들의 확대는 결과적으로 반도체 소자의 기계적이고 전기적 실패를 야기한다. 확대된 인가된 힘들로 인해 이러한 강등은 금속 인터페이스들 등에서 비아(via)와 같이 집적 회로들 내의 인터페이스에서 주로 일어난다. 힘의 인가로 인한 손상은 또한 보다 유연한 유전체(낮은 영률 또는 일드 스트렝스(yield strength))가 스트레스를 받은 구성요소들을 둘러싸고 있을 때 증가될 수 있다.
그래서, 프로빙 또는 패키징 동작에 의해 인가된 힘들은 접착 패드의 강등을 야기하지 않거나 다른 바람직하지 못한 효과들이 일어날 수 있는 집적회로 내부에 전달되도록 기계적으로 로버스트 복합 접착 패드 구조에 대한 필요성이 존재한다.
본 발명은 예에 따라서 설명되고 아래의 도면들에 제한되지 않으며, 참조부호가 같은 도면들은 유사한 구성요소(element) 들을 지시한다.
숙련자들은 도면에서의 요소들이 간략하고 명확하게 설명되어 범위를 도시할 필요가 없다고 인정한다. 예를 들어, 도면들에서 일부 요소들의 범위들은 본 발명의 실시예들의 이해를 높이는데 도움이 되는 다른 요소들과 관련하여 확장될 수 있다.
도 1은 본 발명의 특별한 실시예에 따라 부분적으로 형성된 복합 접착 패드를 포함하는 반도체 다이(die) 부분의 단면도.
도 2는 본 발명의 특별한 실시예에 따른 복합 접착 패드를 포함하는 반도체 다이(die)의 단면도.
도 3은 본 발명의 대안의 실시예에 따라 실시된 바와 같은 또 다른 복합 접착 패드의 단면도.
도 4는 도 3에서 예시된 접착 패드의 위에서 내려다 본 도면.
도 5는 본 발명에 따른 복합 접착 패드들에 대응하는 잠재적인 지지구조 배열들에 해당하는 다수의 위에서 내려다 본 도면들.
도 6은 본 발명의 특별한 실시예에 따른 복합 접착 패드를 형성하기 위한 방법의 흐름도.
도면의 주요부분에 대한 부호의 설명
111 : 전도성플러그 120 : 인터컨넥트
122 : 부착/장벽 막 124 : 구리충만재료
134 : 접착패드 136 : 유전체층
138 : 지지구조 204 : 캐핑층
일반적으로, 본 발명은 프로빙 동작들, 패키징 동작들, 또는 접착 패드들을 이용하는 다른 유사한 포스트-제조 동작들을 하는 동안 인가될 수 있는 외력들에 저항하는 복합 접착 패드를 제공한다. 복합 접착 패드는 반도체 기판 위에 형성되는 반-자기-패스베이팅 전도성 접착 패드를 포함한다. 유전체 층은 관통되도록 제거되어 전도성 접착 패드 부분이 노출된다. 유전체 층의 남아있는 부분들은 접착 패드 위에 놓인 지지구조들을 형성한다. 이후에 자기-패스베이팅 전도성 캐핑층은 접착 패드 구조 위에 놓인 채로 형성되며, 여기에서 유전체 층 내의 관통부들은 캐핑층과 아래에 놓인 접착 패드의 노출된 부분들 간의 전기적 접촉을 가능하게 한다. 지지구조들은 캐핑층과 접착 패드간의 인터페이스를 막는 기계적인 장벽을 제공한다. 지지구조들이 유전체 층의 제거되지 않는 부분에 결합될 때 부가적인 기계적 강인함(robustness)이 달성되며, 가령 지지구조들에 의한 완화된 힘들은 유전체 층을 가로질러 분포되어 접착 패드 위치에 집중되지 않는다.
프로빙 동작들에 있어서, 지지구조는 탐침들과 같은 프로빙 요소들이 캐핑층을 따라 침투하고, 캐핑층과 전도성 접착 패드간의 인터페이스를 방해하는 것을 막는다. 프로브 탐침이 많은 양의 캐핑층을 대치하도록 하면, 결합 배선들 또는 다른 패키징 구조들 사이의 전기적 접촉은 여전히 재료가 전도성 유전체 층의 관통부 내에 남아있을 때 가능하다. 이 이점들에 부가하여, 캐핑층에 인가된 기계적인 힘들이 유전체 층의 보다 큰 표면 영역을 가로질러 분포하도록 관통된 유전체 층을 구성함으로서, 힘의 포인트 인가로 인한 집적회로의 내부적 강등에 대한 잠재성은 상당히 감소된다.
대안의 실시예에 있어서, 부가적인 기계적 지지(support)는 복합 접착 패드의 전도성 접착 패드부분(세공(inlaid) 금속부분)에 포함되는 전기적 스터드(stud)들을 사용하여 얻어진다. 이러한 스터드들은 일반적으로 폴리싱 동작들을 하는 동안 디싱(dishing(고르지 않은 금속의 제거))을 완화하는 기술 분야에서 사용된다. 부가된 기계적 지지는 스터드들이 관통된 유전체 층의 지지구조들 아래에 위치할 때 더 향상된다. 몇몇 경우에 있어서, 스터드들은 또한 아래에 놓인 접착 패드 구조에 캐핑층의 부착력을 증가시킬 수 있다.
본 발명은 도 1 내지 도 6을 참조하여 보다 잘 이해될 수 있다. 도 1은 반도체 소자 부분의 단면도를 포함한다. 반도체 소자는 반도체 소자 기판(100), 필드 고립 영역(102)들, 및 반도체 소자 기판(100) 내에 형성된 도핑 영역(104)을 포함한다. 게이트 유전체 층(106)은 반도체 기판(100)부에 놓이고, 게이트 전극(110)은 게이트 유전체 층(106) 위에 놓인다. 공간(108)들은 게이트 전극(110)의 옆쪽 벽에 인접하여 형성된다. 제 1 인터레벨(interlevel)유전체층(IDL;116)은 부착층(112)과 접촉 충만 재료(contact fill material;114)로 채워진 접촉 오프닝을 형성하기 위한 페턴이 된다. 부착층(112)은 주로 내화 금속, 내화 금속 질화물, 또는 내화 금속들 또는 그들 금속들의 조합물 이다. 접촉 충만 재료(114)는 주로 텅스텐, 폴리실리콘 등을 포함한다. 부착층(112)과 접촉 충만 재료(114)를 증착한 후, 기판은 전도성 플러그(111)를 형성하기 위해 접촉 오프닝 내에 포함되지 않는 부착층(112)과 접촉 충만 재료(114) 부분을 제거하기 위해 폴리싱 된다.
제 1 레벨 인터컨넥트(120)는 이후에 인터레벨 유전체(ILD)층(116)과 전도성 플러그(111) 위에 놓인 채로 형성된다. 제 1 레벨 인터컨넥트(120)는 트랜치(trench)와 폴리싱을 조합한 공정 또는 각각의 공정을 사용하여 형성될 수 있고, 패터닝과 에칭의 조합 공정을 사용하여 형성될 수 있다. 제 1 레벨 인터컨넥트(20)가 구리를 사용하여 형성된다면, 장벽(도시되지 않음)은 주변 재료들로 구리의 이동을 감소시키기 위해 제 1 레벨 인터컨넥트(120)에 인접하여 형성될 수 있다.
일 실시예에 따라서, 제 1 레벨 인터컨넥트(120)는 단일 세공 구조로서 형성된다. 가령, 제 1 레벨 인터컨넥트(120)는 제 1 레벨 인터컨넥트(120)를 보충하는 재료가 증착될 트랜치(trench)를 형성하기 위해 에치되는 제 2 ILD(118)부분을 처음으로 증착함으로써 생성된다. 일단 제 1 레벨 인터컨넥트(120)의 증착이 일어나면, 폴리싱 공정은 형성된 트랜치의 외부에 남아있는 임의의 엑세스 재료를 제거한다.
제 1 레벨 인터컨넥트(120)가 단일 세공 구조로서 형성되면, 제 2 ILD(118)의 남아있는 부분은 폴리싱 단계에 수반하여 형성된다. 전도성 부착/장벽 막(122)과 구리 재료(124)를 포함할 수 있는 인터컨넥트(126)는 이후에 제 2 ILD(118) 내에서 형성된다. 부착/장벽 막(122)은 주로 내화 금속, 내화 금속 질화물, 또는 내화 금속 또는 구리 합금의 조합물 이다. 구리 충만 재료(124)는 주로 구리 또는 구리 합금이고, 여기서 구리 내용은 적어도 90 원자 퍼센트이다. 구리는 부착력, 전기적 이동도, 또는 인터컨넥트의 다른 특성을 향상시키기 위해 마그네슘, 황, 탄소 등과 결합될 수 있다. 인터컨넥트(126)가 이중 세공 인터컨넥트로서 이 실시예에서 예시되었지만, 본 기술의 선행 기술자들은 인터컨넥트(126)가 단일 세공 인터컨넥트 또는 리소그래피적으로 패턴된 및 에치된 인터컨넥트를 조합하여 전도성 플러그로서 대안적으로 형성될 수 있다는 것을 이해한다. 부착 장벽막(122)과 구리 충만 재료(124)를 증착한 후, 기판은 도 1에 도시된 이중 세공 인터컨넥트(126)를 형성하기 위한 이중 세공 오프닝 내에 포함되지 않는 구리 충만 재료(124)와 부착/장벽 막(122) 부분들을 제거하기 위해 폴리싱된다.
이후에 제 3 ILD(130)는 제 2 ILD(118)와 이중 세공 인터컨넥트(126) 위에 형성된다. 제 3 ILD(130)과 임의의 다른 아래에 놓인 유전체 층들은 테트라에틸오소실리케이트(taraethylothosilicate; TEOS), 실리콘 질화물, 실리콘 산화질화물, 포스포실리케이트 글라스(PSG), 보로포스포실리케이트 글라스(borophoshposilicate glass; BPSG)와 같은 재료와, 크세로겔(xerogel), 에어로겔(aerogel), 폴리이미드(polyimide), 파닐렌(parylene), 바이싸이클로부텐(biscyclobutenes),플로로카로본(fluorocarbons), 폴라리레더-베이스트(polyaryether-based) 재료들, 스핀 온 글라스(spin on glass), 폴리실록센(polysiloxanes), 실세스큐옥산(silsesquioxanes), 탄소-함슈 실리콘 산화물, 탄소와 수소 함유 실리콘 산화물, 또는 이들의 조합물과 같은 낮은 유전 상수 재료들을 포함 할 수 있다. 제 3 ILD(130)과 임의의 다른 아래에 놓인 유전체 층들은 대략 50 기가 파스칼(GP)보다 작은 영률을 갖는 재료를 포함할 수 있다. 다른 실시예에 있어서, 제 3 ILD(130)은 낮은 일드 스트렝스를 갖는 다른 재료로 형성될 수 있고, 따라서 더 유연하게 된다. 도 1에 도시된 반도체 소자 부분이 인터컨넥트의 세 개의 층들을 포함하며, 다수의 인터컨넥트 층들은 소자 층과 반도체 소자에 접착 패드 엑세스를 제공하기 위해 사용되는 가장 위쪽의 층 사이에 산재해 있다. 도 1에 예시된 실시예에 있어서, 접착 패드 구조는 가장 위쪽(제 3) ILD(130) 내에서 형성된다.
전도성 접착 패드를 포함하는 가장 위쪽의 인터컨넥트 레벨(133)은 이후에 제 2 ILD(118) 내에서 인터컨넥트(126)를 형성하기 위해 사용된 것과 같은 방법으로 제 3 ILD(130) 내에 형성된다. 일반적으로, 가장 위쪽의 인터컨넥트 레벨(133)은 주로 구리를 포함하지만, 다른 실시예에서, 알루미늄과 같은 자기-패스베이팅 재료가 사용될 수 있다. 인터컨넥트(126)의 구리 충만 재료(124)의 경우에서와 같이, 가장 위쪽의 인터컨넥트 레벨(133)을 형성하기 위해 사용된 충만 재료는 전도성 부착/장벽 막(132)에 의해 제 3 ILD(130)로부터 분리될 수 있다. 일 실시예에 따라서, 전도성 접착 패드(134)는 인터컨넥트(126)를 접촉하기 위해 사용되는 비아(via; 인터레벨 인터컨넥트)로부터 약간의 거리를 두고 위치한다. 이는 도 1에서 예시된 거리(X)로 표시된다.
유전체(패스베이션) 층(136)은 이후에 가장 위쪽의 인터컨넥트 레벨(133)과 전도성 접착 패드(134) 위에 형성된다. 일반적으로, 유전체 층(136)은 질소 함유 합성물로 형성된다. 대안적으로, 유전체 층은 실리콘 산화물, 실리콘 옥시나이트라이드(oxynitride), 수소 및 탄소 함유 실리콘 산화물 등을 포함할 수 있다. 유전체 층 부분들은 다수의 지지구조들(138)을 포함하는 유전체 층 내의 관통된 영역을 형성하기 위해 제거된다. 관통된 영역은 복합 접착 패드가 전도성 접착 패드(134) 부분이 노출되도록 형성될 영역에서 전도성 접착 패드(134) 위에 놓이도록 형성된다. 몇몇 실시예에 있어서, 다수의 지지구조들(138)은 제거되지 않은 유전체 층(134) 부분들과 접촉된다.
복합 접착 패드 구성은 도 2에서 계속된다. 도 2는 연속한 공정 단계들을 행한 후 도 1에서 도시된 반도체 소자 부분의 단면도를 도시한다. 일 실시예에 따라서, 장벽층(202)은 탄탈늄(tantalum), 티타늄, 텅스텐, 크롬, 또는 이 재료들의 질화물들을 포함할 수 있고, 유전체 층(136)의 관통된 부분 내에 형성된다. 전도성 캐핑 층(204)은 이후에 다수의 지지구조들(138) 위에 형성된다. 일반적으로, 전도성 캐핑층은 알루미늄과 같은 자기-패스베이팅 재료를 포함한다. 전도성 캐핑층(204)은 또한 니켈 또는 파라듐을 포함한다. 전도성 캐핑층(204)은 반도체 소자를 패키지 하는 동안 연속하여 배선접착(widebond)에 부착되거나 전도성 융기부(dump)에 전기적으로 결합될 수 있다.
유전체 층(136)에서 관통부들은 캐핑층(204)을 보충하는 자기-패스베이팅 재료와 전도성 접착 패드(134) 사이에 전기적 접촉을 가능하게 한다. 하지만, 지지구조들(138)은 캐핑층(204)과 전도성 접착 패드(134) 사이에 형성된 인터페이스의 기계적인 차폐(shielding)를 제공한다. 지지구조들(138)이 유전체 층(136)의 제거되지 않은 부분들과 상호접촉되면, 외력에 대해 반도체 소자의 부가적인 기계적 차폐가 달성된다. 이는 복합 접착 패드의 캐핑층(204)에 인가된 외력들이 유전체 층(136)을 가로질러 분포되기 때문이다. 외력들은 프로빙, 배선 접착, 덤핑(dumping), 패키징 등의 결과일 수 있다.
반도체 소자와 반도체 소자와의 연접에 사용된 패키징 재료 사이에 완화된 스트레스를 제공하기 위해, 폴리이미드(poltimide) 층(206)은 복합 접착 패드 구조가 완성된 후에 반도체 소자 상에 형성된다. 폴리이미드 층(206)의 포함은 사용된 특별한 제조 공정에 따르는 임의의 단계이다.
도 3은 복합 접착 패드 구조의 전도성 접착 패드부(134) 내의 다수의 유전체 스터드(stud; 302)들을 포함하는 본 발명의 대안 실시예를 도시한다. 도시한 바와 같이, 유전체 스터드(302)들은 보통 유전체 층(136)의 관통된 부분 내의 지지구조들(138) 아래에 위치한다. 지지구조들(138) 아래에 유전체 스터드들(302)이 위치하는 것은 복합 접착 패드 구조의 로버스트(robust) 특성이 강화되도록 지지구조들(138)에 제공된 기계적인 지지를 증가시킨다. 이 강화는 유전체 스터드들(302)을 따라 지지구조들(138)에서 제 3 ILD(130)로 힘의 전달로 인한 것이다. 지지구조들(138) 아래에 유전체 스터드들(302)이 위치하는 것은 또한 캐핑층(204)과 전도성 접착 패드(134) 사이의 인터페이스를 위해 제공된 접촉 영역을 감소시키는데 이점이 있다.
도 4는 도 3의 복합 접착 패드 구조의 위에서 내려다 본 평면도(캐핑층이 도시를 위해 투명하다고 가정함)이다. 도시된 바와 같이, 유전체 스터드들(302)은 정렬된 형태로 복합 접착 패드 구조에 포함된다. 유전체 층(136)의 관통된 부분에 포함된 지지구조들(138)은 접착 패드 구조의 길이를 가로질러 확장하는 유전 재료의 스트립(strip)들로서 도시된다. 도 4의 접착 패드 구조는 일반적으로 사각형 형태로 도시되지만, 다양한 형태의 접착 패드 구조들이 실행될 수 있는 기술분야의 숙련자들에게는 명확한 것이다.
도 5는 복합 접착 패드 구조의 두 부분들 간의 인터페이스에 대하여 물리적 고립의 단계를 제공하는 동안에 복합 접착 패드 구조의 접착 패드 부분과 전기적으로 연결하기 위한 캐핑 층을 인에이블하기 위해 이용될 수 있는 다수의 대안의 관통구멍 패턴을 도시한다. 다른 패턴들 각각은 다른 실시예에 대해 바람직할 수 있는 이점들을 포함한다. 관통구멍 레이아웃 패턴(510)은 캐핑층과 접착 패드부 간에 비아 접속들의 정렬을 제공한다. 관통구멍 레이아웃 패턴 내의 대다수 패스베이션(유전체) 층이 손상되지않은 채로 남아 있으므로, 이 패턴을 사용할 때 힘 내성(tolerance)은 도시된 다른 패턴들 보다 상대적으로 더 클 수 있다.
유동 격자 패턴(520)은 유전체 층의 남아있는 부분에 물리적인 접촉이 없이 효과적으로 유동하는 고립된 지지구조부를 제공한다. 유동 격자 패턴(520)은 캐핑층에 인가될 수 있는 순수한 힘에 대해 부가적인 강인함(robustness)을 제공한다. 하지만, 인가된 힘이 분포하는 영역은 유전체 층의 남아있는 부분에 부착되어 있는패턴들로부터 감소된다.
가변적 밀도 격자 구조(530)는 접착 패드 구조의 특정 부분들에 프로브 탐침들 또는 다른 시험 장치를 조정하는 것에 관하여 이점들을 제공한다. 이는 유전 재료의 존재 또는 부 존재에 의해 야기될 수 있는 금속층의 불 균질 토포그래피에 의해 달성된다. 지지구조들 간의 커다란 갭(gap)들은 보다 커다란 갭들에 금속 재료를 거의 남기지 않는 불균질 방법 및 금속이 유전체 지지구조 상에 쌓이기보다는 갭을 채우는 것과 같은 낮은 토포그래피로 금속이 증착되는 것을 가능하게 한다. 일반적으로, 패턴은 프로브 탐침이 이 낮아진 영역으로 이동하도록 복합 접착 패드의 중앙부 또는 다른 바람직한 위치에서 톱니모양(indentation)이 만들어지도록 디자인된다.
유동 프리-엔드(free-end) 격자 패턴(540)은 전체 유전체 층에 물리적인 링크(link)를 유지하는 동안 순수한 힘들에 대해 유동 격자 구조(520)에 의해 제공되는 약간의 이점들을 제공한다. 가령, 순수한 스트레스 로버스트니스는 유동 격자 패턴(520)의 로버스트니스 만큼 크지는 않지만, 인가된 힘의 분포는 보다 넓은 영역에 걸쳐 유지된다.
가변적 밀도 ∧(chevron) 격자(550)는 접착 패드 구조 상의 특정 위치에 프로브 탐침 또는 유사한 시험 장치를 조정하기 위해 대안의 패턴을 제공할 수 있다. 가변적 밀도 ∧(chevron) 격자(550)의 경우에 있어서, 이는 프로브 탐침이 구조에 접속하여 퍼로우(furrow)에 의해 접착 패드의 적절한 영역으로 향하도록 금속 재료의 방향 흔적 또는 퍼로우(furrow)들을 만들므로 해서 달성된다.
도 6은 복합 접착 패드 구조를 포함하는 반도체 소자를 형성하기 위한 방법의 흐름도를 도시한다. 본 방법은 전도성 접착 패드가 반도체 기판 위에 형성되는 단계(602)에서 시작한다. 일반적으로, 전도성 접착 패드는 거의 조성에 있어 구리이다. 전도성 접착 패드의 구성은 전도성 접착 패드 내의 유전체 스터드들을 형성하는 단계를 포함한다. 도 3에 대해서 상술된 바와 같이, 유전체 스터드들은 복합 접착 패드 구조에 부가적인 물리적 지지를 제공한다.
단계(604)에서, 유전체 층(패스베이션 층)은 전도성 접착 패드 위에 형성된다. 단계(606)에서, 유전체 층 부분들은 접착 패드 위에 놓이는 다수의 지지구조들을 형성하기 위해 제거된다. 일반적으로, 이 부분들을 제거하는 단계는 유전체 층의 에칭을 통해서 달성된다. 유전체 층 부분들을 제거함으로서 또한 전기적 결합이 가능하도록 접착 패드 부분을 노출시킨다.
단계(608)에서 전도성 캐핑층은 다수의 지지구조들 위에 놓인채로 형성된다. 전도성 캐핑층은 접착 패드 부분에 전기적으로 접속하며, 여기서 전기적 접속은 접착 패드를 노출시키기 위해 제거된 제 1 유전체 층 부분들에서 일어난다. 전도성 캐핑층은 알루미늄을 포함할 수 있거나, 또한 니켈 또는 백금과 같은 재료로 구성될 수 있다.
도 2의 단면도에 대해서 상술한 바와 같이, 캐핑층은 장벽층에 의해 전도성 접착 패드로부터 분리될 수 있다. 일반적으로, 장벽층은 알루미늄, 티타늄, 텅스텐 크롬, 또는 이 재료들의 질화물과 같은 재료로 형성된다. 단계(610)에서 캐핑층은 복합 접착 패드 구조를 형성하기 위해 에치된다.
캐핑층과 복합 접착 패드 구조의 아래에 놓인 접착 패드 간에 관통된 유전체 층을 포함함으로서, 접착 패드 구조의 전도층들 간의 전기적 연접은 전도 구조들 간의 약간의 물리적 고립 레벨을 제공하는 동안 유지된다. 가령, 캐핑층과 선행 접착 패드 구조 기술에서 프로브 탐침들로부터 야기될 수 있는 접착 패드 간의 인터페이스에 손상을 야기할 수 있는 문제들이 회피된다. 또한, 자기-패스베이팅 재료를 갖는 캐핑층을 형성함으로서 부식 또는 다른 환경적으로 유도된 효과로 인한 강등이 최소화된다. 관통된 유전체 층에서의 지지구조들은 또한 반도체 소자가 손상되는 것을 회피되도록 외력들을 완충하는데 도움을 준다.
앞서의 명세서에서, 본 발명은 명백한 실시예들을 참조로 상술되었다. 하지만, 본 기술의 선행 기술자는 다양한 변용들과 변경들이 아래의 청구항들에 진술한 바와 같이 본 발명의 영역에서 벗어남이 없이 만들어질 수 있다는 것을 이해할 수 있다. 따라서, 명세서 및 도면들은 제한적이라기보다는 예시적인 의미로 간주되고, 모든 이러한 변용들이 본 발명의 영역에 포함되도록 의도한다.
이익들, 다른 이점들, 및 문제들에 대한 해결책들이 명백한 실시예들에 관하여 상술되었다. 하지만, 본 이익들, 이점들, 문제들의 해결책들, 및 임의의 이익, 이점, 또는 더 언급되거나 발생하는 해결책을 일으킬 수 있는 임의의 요소(들)가 중요한, 요구된, 핵심적인 특징, 또는 임의의 또는 모든 청구항들의 요소로서 파악되지는 않을 것이다. 여기서 사용된 바와 같이, 용어 "포함하다(comprises)","구비하는(comprising)", 또는 임의의 다른 변형이 공정, 방법, 물품, 또는 구성요소들의 목록을 포함하는 장치가 단지 이들 요소만을 포함하는 것이 아니라 명확하게목록에 기재하지 않은 다른 구성요소들을 포함할 수 있고 또는 이러한 공정, 방법, 물품, 또는 장치를 포함 할 수 있도록 반-절대적인 포함을 커버하기 위해 의도되었다.
본 발명은 프로빙 동작들, 패키징 동작들, 또는 접착 패드들을 이용하는 다른 유사한 포스트-제조 동작들을 하는 동안 인가될 수 있는 외력들에 저항하는 복합 접착 패드를 제공한다. 복합 접착 패드는 반도체 기판 위에 형성되는 반-자기-패스베이팅 전도성 접착 패드를 포함한다. 유전체 층은 관통되도록 제거되어 전도성 접착 패드 부분이 노출된다. 유전체 층의 남아있는 부분들은 접착 패드 위에 놓인 지지구조들을 형성한다. 이후에 자기-패스베이팅 전도성 캐핑층은 접착 패드 구조 위에 놓인 채로 형성되며, 여기에서 유전체 층 내의 관통부들은 캐핑층과 아래에 놓인 접착 패드의 노출된 부분들 간의 전기적 접촉을 가능하게 한다. 지지구조들은 캐핑층과 접착 패드간의 인터페이스를 막는 기계적인 장벽을 제공한다. 지지구조들이 유전체 층의 제거되지 않는 부분에 결합될 때 부가적인 기계적 강인함(robustness)이 달성되며, 가령 지지구조들에 의한 완화된 힘들은 유전체 층을 가로질러 분포되어 접착 패드 위치에 집중되지 않는다.

Claims (5)

  1. 반도체 소자를 형성하기 위한 방법에 있어서,
    반도체 기판(100) 위에 전도성 접착 패드(134)를 형성하는 단계;
    상기 전도성 접착 패드(134) 위에 유전체 층(136)을 형성하는 단계;
    상기 유전체 층(136) 부분들을 제거하는 단계로서,
    상기 전도성 접착 패드(134) 위에 놓이는 다수의 지지구조들(138)을 형성하고, 상기 전도성 접착 패드(134) 부분을 노출시키는 상기 유전체 층(136) 부분을 제거하는 단계;
    상기 다수의 지지구조들(138) 위에 놓이는 전도성 캐핑층(204)을 형성하는 단계로서, 상기 전도성 캐핑층(204)은 상기 전도성 접착 패드(134) 부분과 전기적으로 접촉하는 상기 전도성 캐핑층(204)을 형성하는 단계를 포함하는, 반도체 소자 형성 방법.
  2. 반도체 기판(100) 위에 전도성 접착 패드(134);
    상기 전도성 접착 패드(134) 위에 유전체 층(136);
    상기 전도성 접착 패드(134) 위에 놓이는 다수의 지지구조들(138);
    상기 다수의 지지구조들(138) 위에 놓이는 전도성 캐핑층(204)으로서, 상기 전도성 접착 패드(134) 부분과 전기적으로 접촉하는 상기 전도성 캐핑층(204)을 포함하는, 반도체 소자.
  3. 반도체 기판(100) 위에 전도성 접착 패드(134);
    상기 전도성 접착 패드(134) 위에 놓이는 다수의 지지구조들(138)을 포함하는 유전체 층(136)으로서, 상기 다수의 지지구조들(138)이 상기 유전체 층(136) 부분들과 상호 접속되는 상기 유전체 층(136);
    상기 다수의 지지구조들(138) 위에 놓이는 전도성 캐핑층(204)으로서, 상기 전도성 접착 패드(134) 부분과 전기적으로 접촉하는 상기 전도성 캐핑층(204)을 포함하는, 반도체 소자.
  4. 반도체 기판(100) 위에 전도성 접착 패드(134)로서, 다수의 유전체 스터드(stud; 302)들을 포함하는, 상기 전도성 접착 패드(134);
    전도성 접착 패드(134) 부분 위에 유전체 층(136);
    상기 전도성 접착 패드(134) 위에 다수의 지지구조들(138)로서, 상기 다수의 지지구조들(138) 중 적어도 한 부분은 상기 다수의 유전체 스터드(302)들 중 한 부분 위에 놓이는, 상기 다수의 지지구조들(138); 및
    상기 다수의 지지구조들(138) 위에 놓이는 전도성 캐핑층(204)으로서, 상기 전도성 접착 패드(134) 부분과 전기적으로 접촉하는 상기 전도서 캐핑층(204)을 포함하는, 반도체 소자.
  5. 반도체 기판(100) 위에 주로 구리를 함유하는 접착 패드(134);
    상기 주로 구리를 함유하는 접착 패드(134) 위에 놓이는 다수의 지지구조들(138)을 포함하는 유전체 층(136);
    상기 다수의 지지구조들(138) 위에 놓이는 알루미늄 함유 캐핑층(204)으로서, 상기 접착 패드(134) 부분들과 전기적으로 접촉하는 상기 알루미늄 함유 캐핑층(204)을 포함하는, 반도체 소자.
KR1020000069538A 1999-11-22 2000-11-22 기계적으로 로버스트 패드 인터페이스 및 방법 KR100794476B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/443,443 US6803302B2 (en) 1999-11-22 1999-11-22 Method for forming a semiconductor device having a mechanically robust pad interface
US09/443,443 1999-11-22

Publications (2)

Publication Number Publication Date
KR20010060374A true KR20010060374A (ko) 2001-07-06
KR100794476B1 KR100794476B1 (ko) 2008-01-14

Family

ID=23760827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069538A KR100794476B1 (ko) 1999-11-22 2000-11-22 기계적으로 로버스트 패드 인터페이스 및 방법

Country Status (4)

Country Link
US (2) US6803302B2 (ko)
JP (1) JP2001156070A (ko)
KR (1) KR100794476B1 (ko)
CN (1) CN1189930C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180026613A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566249B1 (en) * 1998-11-09 2003-05-20 Cypress Semiconductor Corp. Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
JP3329380B2 (ja) * 1999-09-21 2002-09-30 日本電気株式会社 半導体装置およびその製造方法
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
TW539621B (en) * 2002-04-03 2003-07-01 Benq Corp Ink jet printer with independent driving circuit for preheat and heat maintance
JP3612310B2 (ja) * 2002-06-18 2005-01-19 株式会社東芝 半導体装置
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US6982493B2 (en) 2003-04-03 2006-01-03 International Business Machines Corporation Wedgebond pads having a nonplanar surface structure
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US6998335B2 (en) * 2003-12-13 2006-02-14 Chartered Semiconductor Manufacturing, Ltd Structure and method for fabricating a bond pad structure
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
CN100589244C (zh) * 2004-03-16 2010-02-10 松下电器产业株式会社 半导体器件
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US7482258B2 (en) * 2005-04-28 2009-01-27 International Business Machines Corporation Product and method for integration of deep trench mesh and structures under a bond pad
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
JP2007027400A (ja) * 2005-07-15 2007-02-01 Kawasaki Microelectronics Kk 半導体装置の製造方法及び半導体装置
US7960269B2 (en) 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
AT502764B1 (de) * 2005-09-12 2010-11-15 Semperit Ag Holding Mischung und verfahren zur herstellung eines vernetzten elastomers sowie vorrichtung zur herstellung eines tauchartikels
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7473999B2 (en) 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7429795B2 (en) * 2005-09-27 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US20070090541A1 (en) * 2005-10-21 2007-04-26 Chih-Chung Tu Bonding pad and display panel
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20070096170A1 (en) * 2005-11-02 2007-05-03 International Business Machines Corporation Low modulus spacers for channel stress enhancement
US7385297B1 (en) * 2005-11-14 2008-06-10 National Semiconductor Corporation Under-bond pad structures for integrated circuit devices
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
WO2008015499A1 (en) * 2006-08-01 2008-02-07 Freescale Semiconductor, Inc. Method and apparatus for improving probing of devices
JP5208936B2 (ja) * 2006-08-01 2013-06-12 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
US7812448B2 (en) * 2006-08-07 2010-10-12 Freescale Semiconductor, Inc. Electronic device including a conductive stud over a bonding pad region
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
US7652379B2 (en) * 2007-07-23 2010-01-26 National Semiconductor Corporation Bond pad stacks for ESD under pad and active under pad bonding
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
KR100933685B1 (ko) * 2007-12-18 2009-12-23 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
TWI373653B (en) * 2008-09-01 2012-10-01 Au Optronics Corp Conducting layer jump connection structure
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US8084858B2 (en) * 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
US8610283B2 (en) * 2009-10-05 2013-12-17 International Business Machines Corporation Semiconductor device having a copper plug
KR101051551B1 (ko) * 2009-10-30 2011-07-22 삼성전기주식회사 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
US8766436B2 (en) * 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US8742598B2 (en) * 2011-10-05 2014-06-03 Infineon Technologies Ag Semiconductor structure and method for making same
US8766357B2 (en) * 2012-03-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for high voltage MOS transistor
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9837303B2 (en) * 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9230852B2 (en) * 2013-02-25 2016-01-05 Texas Instruments Incorporated Integrated circuit (IC) having electrically conductive corrosion protecting cap over bond pads
US9437574B2 (en) 2013-09-30 2016-09-06 Freescale Semiconductor, Inc. Electronic component package and method for forming same
US9515034B2 (en) 2014-01-03 2016-12-06 Freescale Semiconductor, Inc. Bond pad having a trench and method for forming
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9245846B2 (en) * 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US11257774B2 (en) 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法
US9960130B2 (en) 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure
US9768135B2 (en) * 2015-12-16 2017-09-19 Monolithic Power Systems, Inc. Semiconductor device having conductive bump with improved reliability
US9761548B1 (en) * 2016-05-19 2017-09-12 Infineon Technologies Ag Bond pad structure
US9852985B1 (en) * 2016-06-27 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive terminal on integrated circuit
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源***有限公司 集成电路芯片及其制作方法
CN108269776A (zh) * 2016-12-30 2018-07-10 应广科技股份有限公司 焊垫下电路结构及其制造方法
US10192837B1 (en) 2017-12-20 2019-01-29 Nxp B.V. Multi-via redistribution layer for integrated circuits having solder balls
US11616046B2 (en) * 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11282744B2 (en) * 2019-09-30 2022-03-22 Systems On Silicon Manufacturing Co. Pte. Ltd. Enhanced intermetal dielectric adhesion
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
US5719448A (en) 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
US5248903A (en) 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
KR0170316B1 (ko) 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US5942448A (en) * 1997-02-24 1999-08-24 Sarnoff Corporation Method of making contacts on an integrated circuit
JPH1167763A (ja) * 1997-08-21 1999-03-09 Sony Corp 半導体装置およびその製造方法
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
JPH11186434A (ja) 1997-12-18 1999-07-09 Kyocera Corp 多層配線基板
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
JPH11330121A (ja) * 1998-05-14 1999-11-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6156660A (en) * 1999-02-05 2000-12-05 Taiwan Semiconductor Manufacturing Company Method of planarization using dummy leads
US6197613B1 (en) * 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
US6703286B1 (en) * 1999-07-29 2004-03-09 Taiwan Semiconductor Manufacturing Company Metal bond pad for low-k inter metal dielectric
US6191023B1 (en) 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180026613A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법

Also Published As

Publication number Publication date
CN1189930C (zh) 2005-02-16
JP2001156070A (ja) 2001-06-08
US7169694B2 (en) 2007-01-30
KR100794476B1 (ko) 2008-01-14
US6803302B2 (en) 2004-10-12
CN1305224A (zh) 2001-07-25
US20050014356A1 (en) 2005-01-20
US20010051426A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
KR100794476B1 (ko) 기계적으로 로버스트 패드 인터페이스 및 방법
US7067928B2 (en) Method of forming a bonding pad structure
US7273804B2 (en) Internally reinforced bond pads
US6333559B1 (en) Method/structure for creating aluminum wirebound pad on copper BEOL
US6815325B2 (en) Semiconductor device and test method for manufacturing same
US5707894A (en) Bonding pad structure and method thereof
US6560862B1 (en) Modified pad for copper/low-k
JP2916326B2 (ja) 半導体装置のパッド構造
US6417087B1 (en) Process for forming a dual damascene bond pad structure over active circuitry
KR20070040783A (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조및 그것의 제조방법
EP0540312B1 (en) Bump electrode structure and semiconductor chip having the same
US20030218259A1 (en) Bond pad support structure for a semiconductor device
JP2009124042A (ja) 半導体装置
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP2007214349A (ja) 半導体装置
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
US7056820B2 (en) Bond pad
JP3106493B2 (ja) 半導体装置
JP3481415B2 (ja) 半導体装置及びその製造方法
KR20060087516A (ko) 능동 영역에 연결 가능한 고전류 구조
US20010054768A1 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
JP4065876B2 (ja) パッド下の集積半導体構造
JP2007173419A (ja) 半導体装置
US6982493B2 (en) Wedgebond pads having a nonplanar surface structure
JP2008066450A (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 13