JP3481415B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3481415B2
JP3481415B2 JP6577897A JP6577897A JP3481415B2 JP 3481415 B2 JP3481415 B2 JP 3481415B2 JP 6577897 A JP6577897 A JP 6577897A JP 6577897 A JP6577897 A JP 6577897A JP 3481415 B2 JP3481415 B2 JP 3481415B2
Authority
JP
Japan
Prior art keywords
layer
pad
semiconductor device
insulating film
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6577897A
Other languages
English (en)
Other versions
JPH10261663A (ja
Inventor
浩久 松木
健一 門
英二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6577897A priority Critical patent/JP3481415B2/ja
Priority to US08/999,115 priority patent/US5969424A/en
Publication of JPH10261663A publication Critical patent/JPH10261663A/ja
Priority to US09/365,413 priority patent/US6232147B1/en
Application granted granted Critical
Publication of JP3481415B2 publication Critical patent/JP3481415B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、半導体チップのパッ
ドを再配置する構造を有する半導体装置と、その半導体
装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩチップは、ワイヤーボンディング
による基板への実装方法が多く用いられ、ワイヤーが接
続される電子デバイスのパッドはアルミニウムを主成分
としたもので形成されている。その他のＬＳＩチップの
実装には、いわゆるＴＡＢ方式やフリップチップ法など
が用いられ、これらは、突起電極をＬＳＩチップ上のパ
ッド又は基板上の配線に形成している点で共通してい
る。
【０００３】以上の電子デバイスは、外部の配線との電
気的接続のためのパッドが形成されているが、そのパッ
ドの形成位置は実装方法の違いによって異なるので、パ
ッドの形成位置やレイアウトは実装方法に適した位置に
予め定めることが一般的である。つまり、同じ性能、基
本構造を有するＬＳＩチップを配線接続する場合でも、
実装方法が違うことによって別の品種のデバイスとして
別に設計にする必要がある。このことは、製品の多品種
化の原因になり、製品の管理が煩雑化し、経費が増加
し、ひいては製品の価格が高くなる。
【０００４】したがって、ＬＳＩチップの実装方法が異
なっても同じＬＳＩチップで賄える技術があれば、製品
の管理が簡素化され且つ経費削減に有効である。そこ
で、ＬＳＩチップのパッドを所定の位置に形成した後
に、パッド位置を再配置するという、いわゆるパッド再
配置技術が特開平2-121333号、特開平5-218042号公報に
記載されている。
【０００５】そのパッド再配置は、具体的にいえば、パ
ッドを露出する開口部を有する保護絶縁層の上に引出配
線を形成し、その引出配線に別なパッドを形成する技術
である。それら２つの公知例では、引出配線に多層構造
を採用しており、その層構造としてはチタン（Ti）、ニ
ッケル（Ni）、金（Au）を順に積層してなる三層構造、
或いは、チタン、銅（Cu）を順に積層してなる二層構造
が記載されている。
【０００６】また、その他の引出配線として、チタン、
銅、ニッケルの三層構造が特開昭60-136339 号公報に記
載され、チタン、銅、チタンの三層構造が特開昭57-122
542号公報に記載され、チタン、パラジウム（Pd）、チ
タンを順に形成した三層構造が特開昭 62-183134号公報
に記載され、また、アルミニウム（Al）、バナジウム
（V)、アルミニウムの三層構造とアルミニウム、チタ
ン、アルミニウムの三層構造が特開平1 ─290232号公報
に記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、パッド
再配置を行う場合には、ほぼ必然的に能動素子領域の上
にパッドを配置せざるを得ず、パッドと外部配線を接続
する際に加えられる荷重から能動素子を保護する必要が
ある。また、複数のパッドの配置間隔を考慮して、その
配線の引出が長くなる場合があるので、配線のシート抵
抗は下げなければならない。
【０００８】しかも、パッドにバンプを接続する場合に
備えて、バンプ材料との密着性のよいパッド材料を採用
する必要がある。さらに、ＬＳＩの高集積化に伴いパッ
ド数が増加し且つ配線幅が狭くなる傾向にあるために、
配線のエレクトロマイグレーションに耐えられる配線構
造が必要になるが、例えば配線を銅、金又は銀を含む層
はマイグレーションの発生を防止できる構造にする必要
がある。
【０００９】このような要求に対して、上記した配線構
造は、それらの要求を十分に満たしてはおらず、新たな
配線構造が必要となる。本発明の目的は、低抵抗で、能
動素子を保護し、バンプとの密着性が良好で、しかも、
エレクトロマイグレーションを防止する半導体装置又は
その製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記した課題は、図２、
図４(d) 又は図６(d) に例示するように、半導体基板１
に形成された半導体素子２と、前記半導体素子２を囲む
領域の上方で、導電材により形成された複数の第一のパ
ッド４と、前記半導体素子２の上方に形成されて前記第
一のパッド４を覆う無機パッシベーション膜５aと該無
機パッシベーション膜の上に形成された有機パッシベー
ション膜5bよりなる第一の保護絶縁膜５aと、前記第一
の保護絶縁膜５a，５bに貫通して形成された前記第一の
パッド４を露出させる複数の第一の開口部６と、前記第
一の開口部６を通して前記第一のパッド４に一端が接続
され、前記第一の開口部４に囲まれた領域に他端が配置
され、かつ銅から形成された主導体層１５と、前記主導
体層１５の上面及び側面の上に形成され、かつ白金属の
金属から形成され且つバンプとの密着性の良好な材料か
らなる最上層１６とを有する前記第一の保護絶縁膜５
a，5bの上に形成された引出配線７と、前記引出配線７
の上面のうち前記他端の近傍部分を第二のパッド１７と
して露出する第二の開口部９を有する第二の保護絶縁膜
８とを有することを特徴とする半導体装置によって解決
する。
【００１１】上記した半導体装置において、前記最上層
１６は、パラジウム、プラチナ、ロジウムのような白金
族元素を少なくとも１つ含む合金から形成されているこ
とを特徴とする。
【００１２】上記した半導体装置において、前記第二の
開口部９を通して前記引出配線７の前記最上層１６に接
続される導電性の突起１０を有し、前記最上層１６は該
突起１０との濡れが良い金属から構成されていることを
特徴とする。上記した半導体装置において、前記主導体
層１５の下には、前記主導体層１５及び前記第一の保護
絶縁膜５bと密着性の良い下地金属層１３が形成されて
いることを特徴とする。この場合、前記下地金属層１３
は、チタン、クロム、モリブデン、タングステン又はこ
れらいずれかの合金から形成されていることを特徴とす
る。また、前記無機パッシベーション膜５aは、酸化シ
リコン又は窒化シリコンから形成され、前記有機パッシ
ベーション膜５ｂは、ポリイミドから形成されているこ
とを特徴とする。
【００１３】上記した課題は、図２及び図４に例示する
ように、半導体基板１に形成された半導体素子２を囲む
領域の上方で、導電材により複数の第一のパッド４を形
成する工程と、前記第一のパッド４を覆う第一の保護絶
縁膜５を形成する工程と、前記第一のパッド４を露出さ
せる複数の第一の開口部６を前記第一の保護絶縁膜６に
形成する工程と、前記第一の開口部６を含む領域にスト
ライプ状の窓１４ａを有するレジスト１４を形成する工
程と、前記窓１４ａの中で、配線７の主導体層１５を銅
から形成する工程と、前記レジスト１４と前記主導体層
１５との間にギャップを形成する工程と、前記窓１４ａ
の中であって前記主導体層１５の上面及び側面の上に、
白金族金属からなる最上層１６を形成する工程と、前記
レジスト１４を除去する工程と、前記配線７の上面のう
ち前記他端の近傍部分を第二のパッド１７として露出す
る第二の開口部９を有する第二の保護絶縁膜８を形成す
る工程とを有することを特徴とする半導体装置の製造方
法によって解決する。
【００１４】上記した半導体装置の製造方法において、
前記ギャップは、前記レジスト１４を加熱して収縮させ
て形成されることを特徴とする。次に、本発明の作用に
ついて説明する。本発明によれば、パッド再配置される
半導体装置において、配線を構成する主導体層を銅から
形成するとともに、主導体層の上の導電性の最上層を白
金族金属よりなる硬い材料から形成し、その一部をパッ
ド領域として使用している。
【００１５】このように、パッド再配置に使用される配
線の最上層を硬度の大きな材料によって形成すると、Ｔ
ＡＢ、ワイヤボンディグの際に加えられる荷重程度によ
る配線の変形はないので、最上層のパッド領域に大きな
荷重を加えても、最上層の全体で荷重が分散されて主導
体層に加わる単位面積当たりの荷重が低減し、さらにそ
の下方にある能動素子への荷重による損傷は生じない。
【００１６】また、銅よりなる主導体層のビッカース硬
度は３０程度であり比較的柔らかいので、主導体層に加
わった荷重の衝撃をある程度吸収することができ、その
下方にある能動素子への荷重衝撃による損傷を抑えるこ
とができる。また、その最上層を、突起（バンプ）が濡
れる材料から形成することによって配線の一部をパッド
として使用する場合に突起の取付けが容易になる。
【００１７】さらに、そのような配線の最上層を、配線
の主導体層の上面の上に形成したので、低抵抗の主導体
層にエレクトロマイグレーションが生じにくくなり、半
導体装置の信頼性が向上する。また、主導体層の側面の
少なくとも一部を併せても最上層で覆うことにより、マ
イグレーション耐性はさらに向上する。
【００１８】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。 （第１の実施の形態）図１(a) は、本発明の実施形態に
係る半導体装置におけるパッド再配置構造の平面、図１
(b) はそのＩ−Ｉ線断面を示し、また、図２は、図１
(b) の一部を拡大した断面を示している。
【００１９】図において、シリコン、化合物半導体等の
半導体基板１の上には、半導体素子２に接続される多層
配線構造３が形成されている。また、多層配線構造３の
上には、多層配線構造３に電気的に接続される第一のパ
ッド４が間隔をおいて複数個形成され、さらに、多層配
線構造３の上には第一の保護絶縁膜５が形成されてい
る。
【００２０】第一の保護膜５には、第一のパッド４を露
出するための第一の開口部６が形成されている。また、
第一の保護絶縁膜５の上にはパッド再配置によって複数
のストライプ状の引出配線７が形成されている。その引
出配線７の一端は、第一の開口部６を通して第一のパッ
ド４に接続されている。さらに、引出配線７は、互いに
接触しなように迂回して第一の開口部６に囲まれた領域
内に引き出され、さらに、それぞれの引出配線７の他端
は異なる位置になるように配置される。
【００２１】引出配線７は第二の保護絶縁膜８によって
覆われ、その第二の保護絶縁膜８には各引出配線７の他
端近傍の上面を露出するための第二の開口部９が形成さ
れている。そして、引出配線７には、第二の開口部９を
通してバンプ（突起）１０が接続され、このバンプ１０
は第二の開口部９よりも面積が大きくなるように形成さ
れている。バンプ１０の上から見た直径を大きくするこ
とにより、バンプ１０に加わる単位面積当たりの力を低
減するようになっている。
【００２２】なお、図２において符号１１は、絶縁性シ
ート１２に形成されたリード、１３は引出配線７の第一
の金属層、１５は引出配線７の第二の金属層（主導体
層）、１６は引出配線７の第三の金属層（最上層）を示
す、１７は、第二の開口部９から露出した引出配線７の
パッド部を示している。また、図１(a) において、第二
の保護膜８は、引出配線７の平面形状を明確にするため
に省略されている。
【００２３】以上のような引出配線７、第二の保護絶縁
膜８、第二の開口部９及びバンプ１０は、以下に述べる
ような工程に沿って形成される。図３(a) 〜(d) 、図４
(a)〜(d) は、パッド再配置の工程を示す断面図で、そ
れらの図の左側の断面は図１のII−II線に沿った断面を
示し、それらの図の右側は図１の III-III線に沿った断
面図を示している。
【００２４】まず、図３(a) に示すように、多層配線構
造３の最上部にアルミニウムよりなる複数のパッド４が
形成された半導体基板１を用意し、その多層配線構造３
の上に、Si3N4 、SiO2、ＰＳＧなどの絶縁材よりなる無
機パッシベーション膜５ａを約１μｍの膜厚に形成、そ
の上にポリイミドなどの有機パッシベーション膜５ｂを
約２μｍの膜厚に形成する。無機パッシベーション５ａ
又は有機パッシベーション膜５ｂは、図１(b) 、図２の
第一の保護絶縁膜５に該当する。
【００２５】そして、有機パッシベーション膜５ａと無
機パッシベーション膜５ｂをパターニングしてパッド４
の上に第一の開口部６を形成する。第一の開口部６の大
きさは、例えば７０μｍ×８０μｍ程度である。この状
態では、半導体装置のパッド４は、ワイヤボンディング
法によって外部端子との接続が可能な状態となってい
る。そして、これ以降の工程がパッド再配置工程とな
る。
【００２６】第一の開口部６の形成の後に、図３(b) に
示すように、第一の開口部６内及び有機パッシベーショ
ン膜５ｂの上に、第一の金属層１３をスパッタリング、
蒸着等によって形成する。この第一の金属層１３の材料
は、有機パッシベーション膜５ｂ上で剥がれない金属で
あればどのようなものでもよく、単層でも多層でもよ
い。有機パッシベーション膜５ｂに密着性のよい金属と
しては、例えばチタン、クロム（Cr）、モリブデン（M
o）、タングンテン（Ｗ）、又はそれらいずれかの合金
がある。その多層膜としては、例えばCrを１５０nm〜５
００nm、Cuを３００nm〜８００nmにしたものがある。
【００２７】この後に、図３(c) に示すように、第一の
金属層１３の上にレジスト１４を塗布した後に、レジス
トを露光、現像して図１(a) に示した引出配線７の形成
位置に窓１４ａを形成する。この場合、その窓１４ａの
うちパッド４の上に存在する部分を、有機及び無機パッ
シベーション膜５ａ，５ｂの第一の開口部６の寸法より
も大きくする必要がある。
【００２８】続いて、図３(d) に示すように、電解メッ
キ、無電解メッキ、スパッタ又は蒸着によって膜厚３０
０nm〜８００nmの第二の金属層１５を２〜４μｍの厚さ
となるように窓１４ａの中に形成する。第二の金属層１
５の材料として、例えば銅、銀、ニッケルなどの導電率
の高い材料を選択する。第二の金属層１５を銅から形成
する場合には第一の金属層１３を多層構造とし、その最
上層を銅として第二の金属層１５と第一の金属層１３の
密着性を向上させてもよい。
【００２９】さらに、図４(a) に示すように、第二の金
属層１５と同じ成膜法によって、第二の金属層１５の上
に膜厚０．５〜３．０μｍの第三の金属層１６を形成す
る。第三の金属層１６の材料としては、ビッカーズ硬度
が７０よりも大きな金属材料、例えばPd、プラチナ（P
t）、ロジウム（Rh）又はそれらいずれかの１つを含む
合金を選択する。合金の材料としては、ニッケル（N
i）、コバルト（Co）、銅（Cu）、金（Au）などがあ
る。
【００３０】この後に、溶剤によってレジスト１４を除
去すると、図４(b) に示すような状態となる。なお、第
二及び第三の金属層１５、１６をスパッタ、蒸着によっ
て形成した場合には、レジスト１５の上に成長されたそ
れらの層はリフトオフされるので、結果的に、第二及び
第三の金属層１５，１６は窓１４ａの中にだけ残ること
になり、第二の金属層１５のパターンと第三の金属層１
６のパターンは窓１４ａと同じ平面形状となる。
【００３１】この後に、酸又はアルカリのエッチング液
を用いて、図４(c) に示すように、第二及び第三の金属
層１５，１６をマスクに使用して第一の金属層１３を除
去する。これにより第一〜第三の金属層１３，１５，１
６は同じ平面形状になり、第一〜第三の金属層１３，１
５，１６を図１、図２に示した引出配線７として使用す
る。
【００３２】次に、図４(d) に示すように、全体に第二
の保護絶縁膜８としてポリイミドなどの有機パッシベー
ション膜、又は窒化シリコン、酸化シリコン等の無機パ
ッシベーシン膜を引出配線７よriも厚い約４μｍの厚さ
に形成した後に、これをパターニングして引出配線７の
上に第二の開口部９を形成する。第二の開口部９は、引
出配線７上面のうちパッド４から離れた部分を露出して
おり、しかも、引出配線７の縁部を露出させない大きさ
になっている。第二の開口部９の寸法は、例えば９０μ
ｍ×９０μｍ程度の大きさとする。
【００３３】ここで、引出配線７のうち第二の開口部９
から露出した領域を最上のパッド１７として使用する。
以上によりパッド再配置は終了するが、ＴＡＢ技術によ
って最上のパッド１７を外部のリード１１に接続する場
合には、図２に示すように、パッド１７の上にPbSn半田
よりなるバンプ１０を形成する。この場合、引出配線７
の上面は、第三の金属層１６を構成するPd、Pt、Roのい
ずれかが露出しているので、PbSn半田は引出配線７の上
面に対して濡れ性が良いことになる。即ち、バンプ１０
は引出配線７の上面と密着性がよいことになる。
【００３４】以上のような、パッド再配置によって最上
のパッド１７が、半導体装置の能動領域の上に位置する
ことになる。しかし、本実施形態では上記したような構
造を採用したので、第二の開口部９を通して最上のパッ
ド１７の上のバンプ１０に外部のリード１１を接続した
り、又は最上のパッド１７にワイヤ（不図示）を接続す
る際に、半導体基板への荷重がパッドに加わっても、硬
度の大きな第三の金属層１６の面積分だけ荷重が分散さ
れて、その下方への単位面積当たりの荷重を少なくして
いる。これにより、半導体基板１に形成された半導体素
子２を破壊するような荷重がかかり難くなる。
【００３５】即ち、第三の金属層１６はビッカーズ硬度
が７０以上と硬質であるためにそれ自体で変形し難くな
り、第三の金属層１６の一部に局所的に加わった荷重を
第三の金属層１６の全面積によって分散して、単位面積
当たりの荷重を小さくすることになる。その反対に、銅
のような低硬度の材料から引出配線を形成し、この引出
配線に局所的な荷重を加えると、その荷重部分の引出配
線が局所的に変形し易くなってその下の半導体素子に加
わる力が大きくなって素子破損の原因になる。銅のビッ
カーズ硬度は３０程度である。その銅により第二の金属
層１５を構成すると、第三の金属層１６によって分散さ
れた荷重は柔らかい銅によって吸収されるので、その下
方にある半導体素子２を破壊することが防止される。
【００３６】また、第三の金属層１６は、PbSn半田より
なるバンプ１１が濡れる材料から形成されるのでバンプ
１１との密着性が良好になり、ＴＡＢに最適である。一
方、本実施形態の引出配線７の第二の金属層１５は、導
電率の高い銅、銀、ニッケルなどによって形成している
ので、引出配線７の抵抗は低く、パッド再配置によって
半導体装置の回路特性を損ねることはない。
【００３７】ところで、上記した説明では第二及び第三
の金属層１５，１６のパターンをマスクに使用して第一
の金属パターン１３をエッチングすることによって、第
一の金属パターン１３をパターニングするようにしてい
る。しかし、図５(a) に示すように、第二の金属層１５
を形成する前に、第一の金属層１３を予めパターニグし
ておいてもよい。この場合には、第一の金属層１３は電
解メッキの電極として機能しなくなるので、第二及び第
三の金属層１５，１６の形成には無電解メッキ、スパッ
タ又は蒸着法を用いる。
【００３８】その第一の金属層１３のパターニング後に
は、図５(b) に示すように、レジスト１４を塗布し、こ
れを露光、現像することによって第一の金属層１３のほ
ぼ全体を露出する窓１４ｂを形成する。その後に、図３
(d) 、図４(a) 〜図４(d) に示すような工程を経て図５
(c) に示すように第二の保護絶縁膜８を形成することに
なる。
【００３９】なお、無機パッシベーション膜５ａ又は有
機パッシベーション膜５ｂのいずれか１つは省略しても
よい。 （第２の実施の形態）第１の実施の形態では、図３(c)
に示すように、レジスト１４の窓１４ａの側面を第一の
保護絶縁膜５の上面に対してほぼ垂直の状態にしてい
る。このためその窓１４ａの中に形成される第三の金属
層１６と第二の金属層１５の平面形状は実質的に同じに
なっている。
【００４０】このような構造を変更して、第二の金属層
のマイグレーション耐性をさらに高めるためには次のよ
うなパッド再配置の工程を採用する。まず、図３(d) に
示すと同様にして、レジスト１４の窓１４ａを形成し、
その窓１４ａの中に電解メッキ、又は無電解メッキによ
って第二の金属層１５を形成する。
【００４１】その後に、図６(a) に示すように、レジス
ト１４の窓１４ａの側壁と第二の金属層１５の側面の間
に最大で２μｍ程度のギャップｇが生じるような処理を
行う。例えば、第二の金属層１５をメッキによって形成
した後に、レジスト１４を１５０℃で加熱すると、レジ
スト１４は収縮して第二の金属層１５との間にギャップ
ｇが形成される。
【００４２】この後に、図６(b) に示すように、電解メ
ッキ、無電解メッキ、スパッタリング又は蒸着によって
第二の金属層１５の上に第三の金属層１６を形成すると
ともに、レジスト１４と第二の金属層１５の間のギャッ
プｇまで第三の金属層１６を拡張成する。この結果、第
二の金属層１５のパターンは、高硬度の第三の金属層１
６により上面だけでなくその側面も覆われることにな
る。
【００４３】そのような第三の金属層１６の形成を終え
た後に、第１の実施の形態で説明した工程を経て、レジ
スト１４を剥離し、第一の金属層１３をパターニングす
ると図６(c) に示すような引出配線７Ａの構造が得られ
る。その後に、第６(d) に示すように、第二の保護絶縁
膜８を形成し、第二の開口部９を形成する。
【００４４】以上のように、導電率の高い、ビッカース
硬度が３０程度の比較的柔らかい金属材料により形成さ
れた第二の金属層１５の上面及び側面が、高硬度の第三
の金属層１６により接合して覆われることにより、エレ
クトロマイグレーション、ストレスマイグレーションが
生じにくくなる。例えば、図４(d) に示す構造の引出配
線では、プレッシャークッカー（ＰＣＴ）試験において
引出配線間のギャップが６μｍ程度の場合にエレクトロ
マイグレーションによる配線ショートが生じる場合がま
れにあった。これに対して図６(d) に示す構造の引出配
線では、同じＰＣＴ試験において引出配線間のギャップ
が６μｍ以下の場合にマイグレーションによる配線ショ
ートが全く生じなかった。
【００４５】ＰＣＴ試験に使用した試料の引出配線７
は、第一の金属層１３をクロムから形成し、第二の金属
層１５を膜厚２μｍの銅から形成し、第三の金属層１６
を膜厚０．５μｍのパラジウムから形成し、第二の保護
絶縁膜８としてポリイミドを用いたものである。したが
って、図６(a) 〜(d) に示すような工程を経て得られた
引出配線７Ａは低抵抗で、マイグレーションに強く、外
部配線の際の加重から半導体素子を保護し、しかも、半
田との密着性もよくなり、半導体装置の信頼性が向上す
る。
【００４６】
【発明の効果】以上述べたように本発明によれば、パッ
ド再配置に使用される配線の際上層を硬度の大きな材料
によって形成したので、ＴＡＢ、ワイヤボンディグの際
に加えられる荷重程度による配線の変形はないので、最
上層のパッド領域に大きな荷重が加わっても、最上層全
体によって荷重が分散されて主導体層に加わる単位面積
当たりの荷重を低減し、さらにその下方にある能動素子
への荷重による損傷を防止できる。
【００４７】また、銅よりなる主導体層は比較的柔らか
いので、主導体層に加わった荷重の衝撃をある程度吸収
することができ、その下方にある能動素子への荷重衝撃
による損傷を抑えることができる。また、その最上層
を、突起が濡れる材料から形成することによって配線の
一部をパッドとして使用する場合に突起の取付けが容易
になる。
【００４８】さらに、そのような配線の最上層を、配線
の主導体層の上面及び側面の上に形成するようにしたの
で、低抵抗の主導体層にマイグレーションが生じにくく
なり、半導体装置の信頼性を向上できる。
【図面の簡単な説明】
【図１】図１(a) は、本発明の半導体装置の最上の絶縁
膜を除いた状態を示す平面図であり、図１(b) は、図１
(a) のＩ−Ｉ線断面図である。
【図２】図２は、図１(b) の一部を拡大した断面図であ
る。
【図３】図３(a) 〜(d) は、本発明の第１実施形態に係
るパッド再配置工程を示す断面図（その１）である。
【図４】図４(a) 〜(d) は、本発明の第１実施形態に係
るパッド再配置工程を示す断面図（その２）である。
【図５】図５(a) 〜(c) は、本発明の第１実施形態に係
るパッド再配置工程の変形例を示す断面図である。
【図６】図６(a) 〜(d) は、本発明の第２実施形態に係
るパッド再配置工程を示す断面図である。
【符号の説明】
１ 半導体基板 ２ 半導体素子 ３ 多層配線構造 ４ パッド ５ 第一の保護絶縁膜 ６ 第一の開口部 ７ 引出配線 ８ 第二の保護膜 ９ 第二の開口部 １０ バンプ １１ リード １３ 第一の金属層 １４ レジスト １５ 第二の金属層 １６ 第三の金属層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−260389（ＪＰ，Ａ) 特開 平８−250498（ＪＰ，Ａ) 特開 平８−124930（ＪＰ，Ａ) 特開 平６−302604（ＪＰ，Ａ) 特開 昭54−107258（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 301

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板に形成された半導体素子と、 前記半導体素子を囲む領域の上方で、導電材により形成
    された複数の第一のパッドと、 前記半導体素子の上方に形成されて前記第一のパッドを
    覆う無機パッシベーション膜と該無機パッシベーション
    膜の上に形成された有機パッシベーション膜よりなる第
    一の保護絶縁膜と、 前記第一の保護絶縁膜に貫通して形成された前記第一の
    パッドを露出させる複数の第一の開口部と、 前記第一の開口部を通して前記第一のパッドに一端が接
    続され、前記第一の開口部に囲まれた領域に他端が配置
    され、かつ銅から形成された主導体層と、前記主導体層
    の上面及び側面の上に形成され、かつ白金族の金属から
    形成された最上層とを有する前記第一の保護絶縁膜の上
    に形成された引出配線と、 前記引出配線の上面のうち前記他端の近傍部分を第二の
    パッドとして露出する第二の開口部を有する第二の保護
    絶縁膜とを有することを特徴とする半導体装置。
  2. 【請求項２】前記最上層は、パラジウム、プラチナ、ロ
    ジウムを少なくとも１つ含む合金から形成されているこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】前記第二の開口部を通して前記引出配線の
    前記最上層に接続される導電性の突起を有し、前記最上
    層は該突起との濡れが良い金属から構成されていること
    を特徴とする請求項１記載の半導体装置。
  4. 【請求項４】前記主導体層の下には、前記主導体層及び
    前記第一の保護絶縁膜と密着性の良い下地金属層が形成
    されていることを特徴とする請求項１記載の半導体装
    置。
  5. 【請求項５】前記下地金属層は、チタン、クロム、モリ
    ブデン、タングステン又はこれらいずれかの合金から形
    成されていることを特徴とする請求項４記載の半導体装
    置。
  6. 【請求項６】前記無機パッシベーション膜は、酸化シリ
    コン又は窒化シリコンから形成され、前記有機パッシベ
    ーション膜はポリイミドから形成されていることを特徴
    とする請求項１記載の半導体装置。
  7. 【請求項７】半導体基板に形成された半導体素子を囲む
    領域の上方で、導電材により複数の第一のパッドを形成
    する工程と、 前記第一のパッドを覆う第一の保護絶縁膜を形成する工
    程と、 前記第一のパッドを露出させる複数の第一の開口部を前
    記第一の保護絶縁膜に形成する工程と、 前記第一の開口部を含む領域にストライプ状の窓を有す
    るレジストを形成する工程と、 前記窓の中で、配線の主導体層を銅から形成する工程
    と、 前記レジストと前記主導体層との間にギャップを形成す
    る工程と、 前記窓の中であって前記主導体層の上面及び側面の上
    に、白金族の金属を含む金属材料からなる最上層を形成
    する工程と、 前記レジストを除去する工程と、 前記配線の上面のうち前記他端の近傍部分を第二のパッ
    ドとして露出する第二の開口部を有する第二の保護絶縁
    膜を形成する工程と を有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】前記ギャップは、前記レジストを加熱して
    収縮させて形成されることを特徴とする請求項７記載の
    半導体装置の製造方法。
JP6577897A 1997-03-19 1997-03-19 半導体装置及びその製造方法 Expired - Lifetime JP3481415B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6577897A JP3481415B2 (ja) 1997-03-19 1997-03-19 半導体装置及びその製造方法
US08/999,115 US5969424A (en) 1997-03-19 1997-12-29 Semiconductor device with pad structure
US09/365,413 US6232147B1 (en) 1997-03-19 1999-08-02 Method for manufacturing semiconductor device with pad structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6577897A JP3481415B2 (ja) 1997-03-19 1997-03-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10261663A JPH10261663A (ja) 1998-09-29
JP3481415B2 true JP3481415B2 (ja) 2003-12-22

Family

ID=13296847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6577897A Expired - Lifetime JP3481415B2 (ja) 1997-03-19 1997-03-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3481415B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567225B1 (ko) * 2001-07-10 2006-04-04 삼성전자주식회사 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지
JP2003045877A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP4686962B2 (ja) * 2003-07-18 2011-05-25 カシオ計算機株式会社 半導体装置の製造方法
KR100642643B1 (ko) 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
JP2006344850A (ja) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd 電子部品
JP2010251687A (ja) * 2009-03-26 2010-11-04 Sanyo Electric Co Ltd 半導体装置
JP2012160595A (ja) * 2011-02-01 2012-08-23 Toshiba Corp 半導体装置及びその製造方法
WO2015097979A1 (ja) * 2013-12-27 2015-07-02 パナソニックＩｐマネジメント株式会社 半導体装置
JP6379661B2 (ja) * 2014-05-19 2018-08-29 サンケン電気株式会社 半導体装置
US10297497B2 (en) * 2017-01-19 2019-05-21 Texas Instruments Incorporated Sacrificial layer for platinum patterning

Also Published As

Publication number Publication date
JPH10261663A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US6144100A (en) Integrated circuit with bonding layer over active circuitry
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
KR100354596B1 (ko) 알루미늄 콘택트 형성 방법 및 집적 회로 구조체
US5707894A (en) Bonding pad structure and method thereof
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
JP2540652B2 (ja) 半導体装置
KR100290193B1 (ko) 반도체장치및그제조방법
US20050098888A1 (en) Method and semiconductor device having copper interconnect for bonding
KR100536036B1 (ko) 반도체 장치
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JP3481415B2 (ja) 半導体装置及びその製造方法
US20080017982A1 (en) Semiconductor Chip And Method For Manufacturing Same, Electrode Structure Of Semiconductor Chip And Method For Forming Same, And Semiconductor Device
JP3961335B2 (ja) 半導体集積回路装置
JP2001053075A (ja) 配線構造及び配線形成方法
JP3648585B2 (ja) 半導体装置及びその製造方法
JP3106493B2 (ja) 半導体装置
EP1003209A1 (en) Process for manufacturing semiconductor device
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3442738B2 (ja) 半導体装置
JPS6322464B2 (ja)
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
JPH11186309A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term