KR20010004999A - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR20010004999A
KR20010004999A KR1019990025778A KR19990025778A KR20010004999A KR 20010004999 A KR20010004999 A KR 20010004999A KR 1019990025778 A KR1019990025778 A KR 1019990025778A KR 19990025778 A KR19990025778 A KR 19990025778A KR 20010004999 A KR20010004999 A KR 20010004999A
Authority
KR
South Korea
Prior art keywords
insulating film
spin
forming
film
glass
Prior art date
Application number
KR1019990025778A
Other languages
English (en)
Inventor
이승진
김상범
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025778A priority Critical patent/KR20010004999A/ko
Publication of KR20010004999A publication Critical patent/KR20010004999A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 층간 절연막의 평탄화막으로 스핀 온 글라스(SOG)를 적용할 때, 스핀 온 글라스 코팅 공정을 2단계로 진행하되, 1차 스핀 온 글라스막 도포 공정으로 제 1 절연막의 오버 행(over hang)을 제거하고, 이 상태에서 제 2 절연막을 형성한 후, 2차 스핀 온 글라스막 도포 공정으로 표면 평탄화를 이루고, 이후 제 3 절연막을 형성하여 반도체 소자의 층간 절연막을 형성하는 방법에 관하여 기술된다. 이와 같이 1차 스핀 온 글라스막 도포 공정으로 제 1 절연막의 오버 행에 의하여 발생 가능한 보이드(void) 등과 같은 결함을 제거할 수 있어 보이드로 인한 소자의 전기적 특성 저하를 방지할 수 있고, 2차 스핀 온 글라스막 도포 공정으로 층간 절연막의 평탄화를 높일 수 있어 후속 공정을 용이하게 할 수 있어, 소자의 신뢰도 및 수율을 향상시킬 수 있다.

Description

반도체 소자의 층간 절연막 형성 방법 {Method of forming a inter-layer insulating film in a semiconductor device}
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 1차 스핀 온 글라스막 도포 공정으로 제 1 절연막의 오버 행에 의하여 발생 가능한 보이드(void) 등과 같은 결함을 제거할 수 있어 보이드로 인한 소자의 전기적 특성 저하를 방지할 수 있고, 2차 스핀 온 글라스막 도포 공정으로 층간 절연막의 평탄화를 높일 수 있어 후속 공정을 용이하게 할 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정에서, 층간 절연막은 소자와 소자 또는 도전층과 도전층과의 전기적인 절연 및 평탄화를 목적으로 사용되며, 또한 외부의 환경으로 부터 소자를 보호하기 위한 보호막으로도 사용된다. 그런데, 반도체 소자의 고집적화에 따른 소자의 크기 감소로 인하여 배선간의 간격이 미세해지고 골이 깊어지기 때문에 기존의 플라즈마 증가형 화학기상증착법(PE-CVD)에 의하여 층간 절연막을 형성할 경우, 요구되는 갭 필링 특성 및 평탄화 특성을 얻을 수 없기 때문에 우수한 갭 필링(gap filling) 및 평탄화 특성을 나타내는 SOG막을 포함하는 층간 절연막 구조가 사용되고 있다.
도 1a 내지 도 1c는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11)상에 다수의 금속 배선(12)을 형성한다. 다수의 금속 배선(12)을 포함한 기판(11) 표면부를 따라 절연 특성이 우수한 제 1 절연막(13)을 형성한다.
상기에서, 제 1 절연막(13)은 주로 SiON 등을 플라즈마 증가형 화학기상증착법으로 1000 내지 3000Å의 두께로 증착하여 형성하는데, 증착 특성상 금속 배선(12)의 모서리 부분에서 오버 행(13a)이 발생하게 된다. 이 오버 행(13a)은 반도체 소자가 고집적화 되어 감에 따라 이웃하는 오버 행(13a) 부분과 더욱 근접하게 된다.
도 1b를 참조하면, 다수의 금속 배선(12)간을 채우면서 표면을 평탄화하기 위한 목적으로 제 1 절연막(13)상에 스핀 온 글라스막(14)을 형성한다.
상기에서, 스핀 온 글라스막(14)의 특성상 갭 필링 특성 및 평탄화 특성이 우수하지만, 제 1 절연막(13)의 오버 행(13a)이 심해지거나 금속 배선(12)간의 간격이 더욱 협소해 질 경우 금속 배선(12)간의 갭 부분에 보이드(10)가 발생된다.
도 1c를 참조하면, 스핀 온 글라스막(14)상에 제 2 절연막(15)을 형성하여 층간 절연막 형성을 완료한다.
상기한 종래 방법으로 층간 절연막을 형성할 경우 제 1 절연막의 오버 행에 의하여 보이드 등과 같은 결함이 발생되고, 이러한 보이드는 반도체 소자의 동작중 오동작을 유발시키는 등 신뢰성에 영향을 미치게 될 뿐만 아니라 수율을 감소시키는 문제가 있다.
따라서, 본 발명은 1차 스핀 온 글라스막 도포 공정으로 제 1 절연막의 오버 행에 의하여 발생 가능한 보이드 등과 같은 결함을 제거할 수 있어 보이드로 인한 소자의 전기적 특성 저하를 방지할 수 있고, 2차 스핀 온 글라스막 도포 공정으로 층간 절연막의 평탄화를 높일 수 있어 후속 공정을 용이하게 할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 층간 절연막 형성 방법은 기판상에 다수의 금속 배선을 형성하고, 상기 다수의 금속 배선을 포함한 상기 기판상에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막상에 제 1 스핀 온 글라스막을 형성하여 상기 다수의 금속 배선 사이의 갭을 매립하는 단계; 상기 제 1 스핀 온 글라스막상에 제 2 절연막을 형성하는 단계; 제 2 절연막상에 제 2 스핀 온 글라스막을 형성하여 표면 평탄화를 이루는 단계; 및 제 2 스핀 온 글라스막상에 제 3 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11, 21: 기판 12, 22: 금속 배선
13, 23: 제 1 절연막 13a, 23a: 오버 행
14: 스핀 온 글라스막 24: 제 1 스핀 온 글라스막
15, 25: 제 2 절연막 10: 보이드
26: 제 2 스핀 온 글라스막 27: 제 3 절연막
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(21)상에 다수의 금속 배선(22)을 형성한다. 다수의 금속 배선(22)을 포함한 기판(21) 표면부를 따라 절연 특성이 우수한 제 1 절연막(23)을 형성한다.
상기에서, 제 1 절연막(23)은 주로 SiON 등을 플라즈마 증가형 화학기상증착법으로 1000 내지 3000Å의 두께로 증착하여 형성하는데, 증착 특성상 금속 배선(22)의 모서리 부분에서 오버 행(23a)이 발생하게 된다. 이 오버 행(23a)은 반도체 소자가 고집적화 되어 감에 따라 이웃하는 오버 행(23a) 부분과 더욱 근접하게 된다.
도 2b를 참조하면, 제 1 절연막(23)의 오버 행(23a)으로 인한 토폴러지(topology)를 완화시키기 위해 제 1 스핀 온 글라스막(24)을 얇게 형성한다.
상기에서, 제 1 스핀 온 글라스막(24)은 CxH2x+1의 결합 구조를 함유하고 있는 유기 실리콘계 스핀 온 글라스 물질을 사용하거나, 무기계열의 스핀 온 글라스 물질을 사용하며, 도포 타겟을 100 내지 3000Å으로 하여 도포한 후 300 내지 500℃의 온도에서 경화시켜, 오버 행(23a)의 도폴러지를 완화시키는 동시에 갭 부분을 어느 정도 채워주도록 형성한다. 제 1 스핀 온 글라스막(24)을 형성한 후, 소자의 제조 특성에 따라 전면 혹은 부분적으로 에치 백(etch back) 공정을 실시할 수 있다.
도 2c를 참조하면, 제 1 스핀 온 글라스막(24)상에 제 2 절연막(25)을 형성하고, 제 2 절연막(25)상에 평탄화를 위해 제 2 스핀 온 글라스막(26)을 형성한다.
상기에서, 제 2 절연막(25)은 제 1 절연막(23)과 유사하거나 동일한 물질로 형성한다. 제 2 스핀 온 글라스막(26)은 제 1 스핀 온 글라스막(24)과 유사하거나 동일한 물질로 형성한다.
도 2d를 참조하면, 제 2 스핀 온 글라스막(26)상에 제 3 절연막(27)을 형성하여 층간 절연막 형성을 완료한다.
본 발명의 실시예에 따라 제 1 절연막/제 1 스핀 온 글라스막/제 2 절연막/제 2 스핀 온 글라스막/제 2 절연막이 적층된 층간 절연막을 형성한 후에 반도체 소자의 제조 공정상의 목적에 따라 금속 배선 상부의 제 1 절연막의 표면이 노출되는 시점까지 전면 식각 또는 연마 공정을 실시할 수도 있다.
상술한 바와 같이, 본 발명은 1차 스핀 온 글라스막 도포 공정으로 제 1 절연막의 오버 행에 의하여 발생 가능한 보이드 등과 같은 결함을 제거할 수 있어 보이드로 인한 소자의 전기적 특성 저하를 방지할 수 있고, 2차 스핀 온 글라스막 도포 공정으로 층간 절연막의 평탄화를 높일 수 있어 후속 공정을 용이하게 할 수 있어, 소자의 신뢰도 및 수율을 향상시킬 수 있다.

Claims (4)

  1. 기판상에 다수의 금속 배선을 형성하고, 상기 다수의 금속 배선을 포함한 상기 기판상에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막상에 제 1 스핀 온 글라스막을 형성하여 상기 다수의 금속 배선 사이의 갭을 매립하는 단계;
    상기 제 1 스핀 온 글라스막상에 제 2 절연막을 형성하는 단계;
    제 2 절연막상에 제 2 스핀 온 글라스막을 형성하여 표면 평탄화를 이루는 단계; 및
    제 2 스핀 온 글라스막상에 제 3 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연막은 SiON을 플라즈마 증가형 화학기상증착법으로 1000 내지 3000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 스핀 온 글라스막은 CxH2x+1의 결합 구조를 함유하고 있는 유기 실리콘계 스핀 온 글라스 물질을 사용하거나, 무기계열의 스핀 온 글라스 물질을 사용하며, 도포 타겟을 100 내지 3000Å으로 하여 도포하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 스핀 온 글라스막은 300 내지 500℃의 온도에서 경화시키는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR1019990025778A 1999-06-30 1999-06-30 반도체 소자의 층간 절연막 형성 방법 KR20010004999A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025778A KR20010004999A (ko) 1999-06-30 1999-06-30 반도체 소자의 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025778A KR20010004999A (ko) 1999-06-30 1999-06-30 반도체 소자의 층간 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20010004999A true KR20010004999A (ko) 2001-01-15

Family

ID=19597711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025778A KR20010004999A (ko) 1999-06-30 1999-06-30 반도체 소자의 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20010004999A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034407B1 (ko) * 2009-02-23 2011-05-12 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034407B1 (ko) * 2009-02-23 2011-05-12 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR20010004999A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR100315453B1 (ko) 반도체 소자의 금속 배선 절연막 형성 방법
KR100187687B1 (ko) 반도체 소자의 금속층 형성방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR100325616B1 (ko) 반도체 소자의 제조 방법
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100260512B1 (ko) 층간 절연막 평탄화 방법
KR100654038B1 (ko) 이미지 센서 및 그 제조방법
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100652316B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR940007067B1 (ko) Sog를 이용한 층간 절연막 평탄화 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR19980043737A (ko) 반도체 장치의 층간 절연막 형성방법
KR20000044863A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR0171990B1 (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR0166826B1 (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination