KR20000047486A - 기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법 - Google Patents

기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법 Download PDF

Info

Publication number
KR20000047486A
KR20000047486A KR1019990038959A KR19990038959A KR20000047486A KR 20000047486 A KR20000047486 A KR 20000047486A KR 1019990038959 A KR1019990038959 A KR 1019990038959A KR 19990038959 A KR19990038959 A KR 19990038959A KR 20000047486 A KR20000047486 A KR 20000047486A
Authority
KR
South Korea
Prior art keywords
photoresist
layer
feature
valley
shaded
Prior art date
Application number
KR1019990038959A
Other languages
English (en)
Other versions
KR100323160B1 (ko
Inventor
후루카와도시하루
하키마크씨
홈즈스티븐제이
호락데이비드브이
래비독스폴에이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000047486A publication Critical patent/KR20000047486A/ko
Application granted granted Critical
Publication of KR100323160B1 publication Critical patent/KR100323160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 종래 기술의 제약요인을 극복하여 반도체 로직 회로에 사용하기 위한 보다 작은 요소가 제조될 수 있도록 하는 것이다. 본 발명은 음영부 멘드렐 층(shadow mandrel layer)이라고 하는 재료 층을 사용하여 음영부를 생성(cast)하는 것에 의해 반도체 기판 상에 특징부(features)를 규정하고 형성하는 새로운 방법을 제공한다. 음영부 멘드렐 층 내에는 에칭에 의해 골(trough)이 형성된다. 이 골의 적어도 한 측면은 그 골의 저면부에 음영부를 생성하는데 사용될 것이다. 부합적 침착 포토레지스트(conformally deposited photoresist)는 음영부의 이미지를 포획한다. 음영부의 이미지는 특징부를 규정하고 형성하는데 사용된다. 이렇게 함으로써, 통상의 포토리소그래피에서 당면하게 되는 회절 효과 없이도 웨이퍼의 표면상에 이미지를 형성할 수 있어, 디바이스 사이즈를 줄일 수 있고 칩 동작 속도를 증가시킬 수 있다.

Description

기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법{PRINTING SUBLITHOGRAPHIC IMAGES USING A SHADOW MANDREL AND OFF-AXIS EXPOSURE}
본 발명은 전반적으로 반도체 장치를 제조하는 것으로서, 특히 서브리소그래픽 치수(sublithographic dimensions)를 갖는 반도체 장치 상에 특징부(features)를 형성하는 것에 관한 것이다.
반도체 마이크로칩은 일상 생활의 필수적인 요소로 되고 있다. 반도체 마이크로칩은 장난감에서 차고문 개페기에 이르기까지 널리 사용되며, 특히 컴퓨터에서 가장 많이 사용된다. 반도체 산업에서는 칩 동작 속도를 증가시키고자 부단히 노력해왔다. 칩 동작 속도를 증가시키는 한가지 방법은 로직 칩 의 회로 요소 사이즈를 줄이고자 하는 것이다. 로직 요소 사이즈를 줄이면, 전기 신호가 회로 요소를 횡단하는 시간이 짧아지므로 각 회로 요소가 더욱 빠르게 동작할 수 있게 된다.
칩 구성 요소는 포토리소그래피(photolithography)로서 알려진 프로세스에 의해 생성된다. 통상의 포토리소그래피는 포토레지스트 또는 간단히 레지스트로서 알려진 적당한 재료 및 감광성 화학물질을 반도체 웨이퍼의 표면 상에 배치하고 그다음 반도체 웨이퍼 표면의 일부분을 신중히 선택한 파장의 광에 선택적으로 노광한다. 여러 가지 화학적 프로세스에 의하면, 특정 파장의 광에 대한 소정 부위의 노광 여부에 따라 그 부위에서의 재료 부가 또는 재료 제거가 가능하다. 특정 부위의 노광 여부는 광원과 웨이퍼 표면 사이에 배치되는 마스크에 의해 결정되는데, 이 마스크는 광을 어떤 위치에서는 통과시키고 다른 위치에서는 차단하지 않음으로써 웨이퍼의 표면 상에 소정의 패턴이 인쇄될 수 있게 한다.
통상의 포토리소그래피는 마스크를 통과하는 광의 회절 효과로 인해 제한된다. 광의 파동 특성으로 인해, 마스크에 의해서 만들어지는 이미지는 회절 효과로 인해서 어느 정도 흐려지게 될 것이다. 회절 효과로 인한 이같은 흐려짐 현상(blurring)은 이미지 사이즈가 큰 경우에는 문제시되지 않다. 하지만, 그같은 흐려짐 현상은 이미지의 사이즈가 작아짐에 따라 점점 더 문제시되는데, 이는 이미지 자체가 흐려짐 현상에 의해 사라질 때까지 그러하다. 따라서, 마스크를 사용하는 통상의 포토리소그래피는 소정의 최저 한계를 벗어나지 않는 범위 내에서만 실용적인데, 현재 그러한 한계에 이르렀다. 회절로 인한 이같은 흐려짐 현상은 마이크로칩상의 전기 회로를 한층 더 소형화하는 데에 있어서 하나의 심각한 장애 요인으로 작용한다. 회절 효과를 어느 정도까지 극복하는 이미지 향상 기법(image enhancement technique)은 개발되어 왔으나, 그 이하에서는 전통적인 포토리소그래피를 적용할 수 없는 이미지 사이즈가 여전히 존재한다. 어떻게 해서든지 전통적인 포토리소그래피의 최저 한계를 넘어서면, 로직 회로의 사이즈를 줄일 수 있어 결과적인 반도체 칩의 동작 속도는 증가될 수 있을 것이다.
본 발명은 종래 기술의 제약요인을 극복하여 반도체 로직 회로에 사용하기 위한 보다 작은 요소가 제조될 수 있도록 하고자 하는 것이다.
본 발명은 음영부 멘드렐 층(shadow mandrel layer)이라고 하는 재료 층을 사용하여 음영부를 생성(cast)하는 것에 의해 반도체 기판 상에 특징부(features)를 규정하고 형성하는 새로운 방법을 제공한다. 음영부 멘드렐 층 내에는 에칭에 의해 골(trough)이 형성된다. 이 골의 적어도 한 측면은 그 골의 저면부에 음영부를 생성하는데 사용될 것이다. 부합적 침착 포토레지스트(conformally deposited photoresist)는 음영부의 이미지를 포획한다. 음영부의 이미지는 특징부를 규정하고 형성하는데 사용된다. 이렇게 함으로써, 통상의 포토리소그래피에서 당면하게 되는 회절 효과 없이도 웨이퍼의 표면 상에 이미지를 형성할 수 있어, 디바이스 사이즈를 줄일 수 있고 칩 동작 속도를 증가시킬 수 있다.
도 1은 바람직한 실시예에 따른 방법을 나타낸 도면,
도 2는 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 3은 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 4는 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 5는 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 6은 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 7은 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 8은 본 발명의 바람직한 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 9는 제 2 실시예에 따른 방법을 나타내는 도면,
도 10은 본 발명의 제 2 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 11은 본 발명의 제 2 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 12는 본 발명의 제 2 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 13은 본 발명의 제 2 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 14는 본 발명의 제 2 실시예에 따라 처리되는 반도체 웨이퍼의 단면도,
도 15는 제 3 실시예에 따라 처리되는 반도체 웨이퍼의 평면도,
도 16은 제 3 실시예에 따라 처리되는 반도체 웨이퍼의 사시도,
도 17은 제 3 실시예에 따라 처리되는 반도체 웨이퍼의 평면도,
도 18은 제 3 실시예에 따라 처리되는 반도체 웨이퍼의 평면도.
도면의 주요 부분에 대한 부호의 설명
202, 1002, 1504 : 웨이퍼
204, 824, 1004, 1320 : 게이트 산화물
206, 826, 1006, 1322 : 게이트 폴리실리콘
208 : 질화물 210, 520, 622 : TEOS
312, 1112, 1506 : 골 313, 1113 : 저면부
315, 317, 1115, 1117 : 측벽 316, 1116, 1510 : 이온 주입
319 : 음영부 321, 323 : 에지
325, 1125 : 폭 327, 1127 : 깊이
418 : 함몰부 823, 1323 : 폴리실리콘 적층체
1010 : 폴리실리콘 1112, 1506 : 골
1114 : 폴리실란 포토레지스트 1116, 1510 : 이온 주입
1218 : 잔여 포토레지스트 1512 : 이온 주입 각도
1520 : 표면
1600, 1602, 1604, 1606 : 코너부 1620, 1622 : 갭
1630, 1632 : 차단 마스크 레지스트 형상
1708 : 음영부 이미지
본 발명에 따르면, 음영부 리소그래피(shadow lithography)라고 하는 새로운 프로세스를 사용하여 반도체 기판 상에 특징부들을 규정하고 형성한다. 이같이 규정되고 형성된 특징부는 반도체 회로의 생성에 필요한 어떤 특징부일 수도 있다. 바람직한 실시예에서 설명한 예는 게이트를 규정하고 형성하나, 당업자라면 이해할 수 있듯이 본 발명은 반도체 웨이퍼 상에 어떤 특징부를 형성하는데도 적용될 수 있다. 본 발명의 바람직한 실시예에 따르면, 음영부 멘드렐 층(shadow mandrel layer)이라고 하는 재료 층을 사용하여, 특징부를 규정하는데 사용되는 음영부를 생성(cast)한다. 음영부를 생성하기 위해서, 에칭에 의해 음영부 멘드렐 층 내에 골(trough)을 형성한다. 부합적 침착 포토레지스트(conformal deposition photoresist)를 골을 포함하여 웨이퍼의 표면 위에 침착시킨다. 그 다음, 포토레지스트를 소정의 각도로 노광시켜 골의 적어도 한 측면이 골의 저면부에 음영부를 생성할 수 있도록 한다. 노광은 바람직하게는 이온 주입을 사용하여 수행하지만, 다른 방법 예를 들어 광 노광, 자외선 노광, 원자외선 노광, x선 노광 및 전자 빔 노광을 사용하여 수행할 수도 있다. 포토레지스트를 현상하고 음영부를 사용하여 특징부를 규정하고 형성한다. 바람직한 실시예에 따르면, 규정되는 특징부는 게이트이다. 그러나, 당업자라면 알 수 있듯이, 본 발명을 사용하여 어떤 필요한 특징부도 반도체 기판 상에 규정할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 방법(100)을 도시한 것이다. 바람직한 실시예에 따른 방법(100)은 로직 게이트를 구성하는데 특히 적합하다. 방법(100)은 바람직한 실시예에 따른 특징부를 규정하고 형성하는데 필요한 단계들을 기술한다. 방법(100)의 제 1 단계(102)에서는 전형적으로 평면 웨이퍼인 기판으로부터 출발하여 웨이퍼의 표면 상에 적정한 특징부를 침착하거나 성장시킨다. 바람직한 실시예에 따라 규정되는 특징부는 게이트이므로, 그 특징부 재료는 게이트 도전체와 유전체 예를 들어 실리콘 이산화물과 폴리실리콘을 포함할 수도 있다. 하지만, 이 특징부 재료는 게이트를 형성하는데 사용하기 적합한 다른 재료를 포함할 수도 있다. 물론, 규정할 특징부가 게이트가 아닌 경우에는, 그 특징부용으로 적절한 특징부 재료를 사용해야 할 것이다. 어떤 상황에서는, 기판 자체가 특징부 재료를 적절하게 포함할 수도 있다. 예로서, 음영부 리소그래피를 사용하여 규정하고 형성할 수도 있는 한가지 특징부로서는 콘택트 홀(contact hole)이 있다. 이 콘택트 홀은 본원 명세서에서 설명하는 본 발명에 따라 제공되는데, 구체적으로는 예를 들어 이미지 향상 기법(image enhancement technique)의 적용에 적합한 길다란 이미지(elongated images)를 인쇄하여(printing) 골을 형성한 다음에 음영부 리소그래피를 사용하여 궁극적으로는 콘택트 홀을 형성하는데 사용되는 이미지의 사이즈를 줄이는 것에 의해 제공된다. 다음 단계(104)에서는 웨이퍼의 표면 위에 메모리 층과 음영부 멘드렐을 침착시킨다. 메모리 층은 나중에 하드 마스크(hard mask)로서 사용되는 것으로서, 이 메모리 층은 이미지 반전(image reversal)을 위해 특징부의 규정에 사용되는 음영부 이미지를 보유하는데 사용될 것이다. 음영부 멘드렐은 특정부를 규정할 음영부를 생성하기 위한 음영부 생성 층으로서 사용될 것이다. 바람직한 실시예에 따르면, 메모리 층은 얇은 질화물 층이고 음영부 멘드렐은 두꺼운 테트라에톡시실란(tetraethoxysilane: TEOS) 층이다. 음영부 멘드렐 층의 두께는 본 발명에 따라 얻어지는 특징부 사이즈를 결정하는 한가지 인자이다. 당업자라면 알 수 있듯이, 다른 재료를 사용할 수도 있으며, 메모리 층과 음영부 멘드렐의 치수를 본 발명의 특정 용도에 따라 또한 규정하고 형성할 특징부에 따라 다르게 할 수도 있다.
도 2는 방법(100)의 단계(104) 후에 제공된 평면 웨이퍼(202)를 도시한 것이다. 여기서, 웨이퍼(202)의 표면 상에는 임의의 게이트 산화물 층(204)이 성장된다. 게이트 산화물 층(204) 위에는 게이트 폴리실리콘(206)이 침착된다. 게이트 폴리실리콘(206) 위에 침착된 질화물 층(208)은 메모리 층을 구성한다. 질화물 층(208) 위에는 두꺼운 TEOS 층(210)으로 구성되는 음영부 멘드렐 층이 제공된다. TEOS 층(210)은 게이트를 규정할 음영부를 생성하기 위해 나중에 사용될 것이다. 게이트 폴리실리콘(206)과 게이트 산화물 층(204)은 어떤 다른 적합한 재료에 의해 대체할 수도 있다. 규정하고 형성할 특징부가 게이트가 아닌 경우에는, 게이트 폴리실리콘(206)과 게이트 산화물 층(204)의 대신에 특징부에 적절한 재료를 사용해야 할 것이다. 마찬가지로, 질화물 층(208) 대신에 어떤 적합한 하드 마스크 재료도 사용할 수 있다. 제 2 실시예와 관련하여 개시하는 바와 같은 어떤 목적을 위해 질화물 층을 생략할 수도 있다. TEOS 층(210)은 어떤 적합한 재료에 의해 대체할 수도 있다.
다시 도 1을 참조하면, 방법(100)의 다음 단계(106)는 어떤 적합한 포토리소그래픽 프로세스를 사용하여 음영부 멘드렐 내에 골을 형성하고자 하는 것이다. 단계(106)는 음영부 멘드렐의 표면 위에 포토레지스트를 도포하고, 그 포토레지스트에 대해 마스킹 및 노광을 행하여 골을 패터닝하고, 포토레지스트를 현상하고 골을 에칭하는 것을 포함할 수도 있다. 바람직하게는, 골은 사용하는 포토리소그래픽 프로세스에 의해 얻을 수 있는 최소 특징부 사이즈일 것이다. 결과적으로 생성된 골의 한 측면은 하부 메모리 층상에 음영부를 생성하여 특징부를 규정하는데 사용될 것이다. 방법(100)의 다음 단계(108)는 골의 저면부 및 측벽을 포함하여 웨이퍼의 표면 위에 부합적인 포토레지스트 층을 침착하고자 하는 것이다. 어떤 유형의 포토레지스트가 사용하기에 적합한 지는 사용되는 노광에 포토레지스트가 응답하므로 사용하는 노광의 유형에 의해 어느 정도 결정된다. 바람직한 실시예에서는, 포토레지스트를 화학 증착(CVD)에 의해 침착시켜 그 레지스트가 골의 측벽 및 저면부에 부착될 수 있게 한다.
적합한 레지스트의 일 예로서는 "Microelectronic Engineering(1996, Vol.30)"의 275 내지 278쪽에서 개시하고 있는 바와 같은 플라즈마 중합 폴리실란(plasma polymerized polysilane)이 있다. 이 레지스트는 여러 가지의 독특한 특성을 갖는다. 그들 중의 한 특성은 레지스트가 포지티브 및 네가티브 톤 레지스트(positive and negative tone resist)로서 현상될 수 있다는 것이고, 다른 특성은 레지스트가 화학 증착에 의해 부합적으로 침착될 수 있다는 것이며, 또다른 특성은 레지스트가 두가지 유형의 노광, 산소 주입 또는 산소 존재하의 자외선 조사(irradiation)에 의해 활성화될 수 있다는 것이다. 어떤 유형의 노광이든지 간에, 실리콘-실리콘 접합이 분열되고 산소가 활성화된 실리콘 원자와 반응한다. 이같은 반응의 결과로써 노광된 영역 내에 실리콘 이산화물이 형성된다. 레지스터는 완충된 수소 불화물(buffered hydrogen fluoride(HF)) 또는 불소 플라즈마(fluorine plasma)에 의해 포지티브 톤 레지스트로서 현상될 수도 있고, 염소 플라즈마(chlorine plasma)에 의해 네가티브 톤 레지스트로서 현상될 수도 있다.
본 발명의 바람직한 실시예들에 있어서, 폴리실란(polysilane) 레지스트는 네가티브 톤 방식 및 포지티브 톤 방식으로 사용된다. 제 1 실시예에 있어서는, 레지스트에 산소 이온을 주입하고 나서, 그 레지스트를 산소가 주입되지 않은 레지스트 부분들만 제거하는 염소 또는 브롬(bromine) 현상제에 의해 현상한다. 제 2 실시예에 있어서는, 레지스트에 산소를 주입하고 나서, 그 레지스트를 산소가 주입된 레지스트 부분들만 제거하는 불화수소산계 또는 불소 플라즈마(hydrofluoric acid based or fluorine plasma) 현상제에 의해 현상한다.
주입 감응성 레지스트(implant sensitive resist)로서 사용될 수 있는 다른 재료로서는 폴리실리콘이 있다. 폴리실리콘은 어떤 통상적인 기법에 의해 부합적으로 침착될 수 있다. 폴리실리콘은 적합한 불소(boron) 주입에 의해 칼륨 수산화물(potassium hydroxide)/이소프로필 알콜(isopropyl alcohol) 현상제에서 용해되지 않고, 비주입 영역은 그 현상제에 대해 용해될 수 있다.
바람직한 실시예에 따르면, 포토레지스트는 네가티브 톤 레지스트로서 현상된다. 당업자라면 알 수 있듯이, 본 발명에 따라 다른 유형의 레지스트를 사용할 수도 있다.
방법(100)의 다음 단계(110)는 음영부가 골 내에 생성될 수 있게 비-수직 각도(non-perpendicular angle)로 노광하고자 하는 것이다. 바람직한 실시예에 있어서, 이 노광에는 적정한 주입 도구를 사용하여 산소 이온을 주입하는 것이 포함된다. 이들 도구는 전형적으로 전계를 사용하여 이온을 웨이퍼 표면 쪽으로 가속시켜, 그들 이온이 그 표면 내로 주입되게 하는 것이다. 그러나, 전술한 바와 같이, 노광에는 이온 주입이 아닌 다른 방법 예를 들어 광 노광, 자외선 노광, 원자외선 노광, x선 노광 및 전자 빔 노광이 포함될 수도 있다.
바람직한 실시예에 따른 단계(110)의 노광을 도 3에 도시한다. 골(312)은 TEOS 층(210)내에 에칭된다. 골(312)은 저면부(313), 제 1 측벽(315) 및 제 2 측벽(317)을 갖는다. 골(312)은 폭(325)과 깊이(327)를 갖는다. 부합적인 폴리실란 포토레지스트 층(314)은 웨이퍼(202)의 표면 위에 침착된다. 웨이퍼(202)는 비-수직 각도(318)의 산소 이온 주입(316)에 대해 노광된다. 따라서, 골(312)의 제 1 측벽(315)은 골(312)의 저면부(313)에 음영부(319)를 생성한다. 그 결과, 골(312)의 저면부에 포토레지스트의 노광되지 않은 부분이 생긴다. 바람직한 실시예에서 사용된 폴리실란 포토레지스터 층(314)은 네가티브 톤 포토레지스트로서 현상될 것이므로, 노광되지 않은 부분은 현상될 때 제거될 것이다. 음영부(319)의 치수는 노광 각도(318) 및 골(312)의 깊이(327)에 의해만 결정된다. 음영부(319)의 치수를 s로 하고, 골(312)의 깊이(327)를 d로 하며, 노광 각도(318)를 Φ로 하면, 음영부(319)의 치수는 다음의 수학식 1과 같이 된다.
적절한 노광 각도(318)는 약 70°이다. 물론, 다른 각도를 사용할 수도 있다. 적절한 깊이(327)는 약 3,000Å이다. TEOS 층(210)의 두께 및 이에 대응하는 골(312)의 깊이(327)는 단지 1 내지 2 퍼센트의 오차는 있지만 아주 정확하게 제어될 수 있다. 마찬가지로, 노광 각도(318)는 매우 정확히 결정될 수 있다. 따라서, 음영부(319)의 치수는 엄격하게 제어될 수 있다. 이온 주입을 사용하는 덕분에, 음영부(319) 이미지는 전통적인 포토리소그래피의 회절 효과를 받지 않게 된다. 음영부(319)의 제 1 에지(edge)(321)는 골(312)의 제 1 측벽(315)과 자동 정렬(self-align)된다. 음영부(319)의 제 2 에지(323)는 전술한 바와 같이 노광 각도(318) 및 골(312)의 깊이(327)에 의해서만 결정된다.
폴리실리콘 레지스트를 사용하면, 붕소가 바람직하게 주입되어 노광된 폴리실리콘이 현상제 내에서 용해되지 않게 한다. 이같은 주입은 바람직하게는 웨이퍼의 표면 쪽으로 붕소를 가속시켜 붕소가 폴리실리콘 레지스트 내로 주입되게 하는 이온 주입 도구에 의해 수행된다. 전형적으로, 현상제 내에서 폴리실리콘 레지스트가 용해되지 않도록 하기 위해서는 10KeV에서 1×1015-1×1018ions/cm3의 농도로 BF2를 주입하는 것이 바람직하다.
도 1을 다시 참조하면, 방법(100)의 다음 단계(112)는 포토레지스트를 현상하고 포토레지스트의 노광되지 않은 부분들을 제거하고자 하는 것이다. 바람직한 실시예에 있어서, 단계(112)는 염소 에칭과 같은 어떤 적합한 에칭을 사용하여 행할 수도 있다. 다음 단계(114)에서는, 현상되지 않은 포토레지스트와 그 하부의 메모리 층을 에칭하여, 음영부가 생성된 메모리 층 내에 함몰부(depression)를 생성한다. 바람직한 실시예에서는 단계(114)에서 제 2의 건식 에칭(dry etch)을 행한다. 상기한 함몰부는 특징부를 생성하는데 사용될 것이다.
단계(114)의 결과를 도 4에 도시한다. 여기서, 음영부(319)가 생성된 부위에 상당하는 폴리실란 포토레지스트 층(314) 및 질화물 층(208)의 노광되지 않은 부분은 제거되어 함몰부(418)가 생성되는데, 이 함몰부(418)는 음영부 멘드렐의 에지와 자동 정렬된다. 따라서, 질화물 층(208)은 이미지 반전을 위해 음영부(319)가 규정하는 특징부를 보존하는 메모리 층으로서의 역할을 한다.
다시 도 1을 참조하면, 방법(100)의 다음 단계(116)는 웨이퍼 표면으로부터 음영부 멘드렐의 잔여 부분을 제거하고자 하는 것이다. 바람직한 실시예에 따르면, 수소 불화물(HF) 침지법(dip)을 사용할 수도 있다. 방법(100)의 다음 단계(118)는 메모리 층 내의 에칭된 함몰부를 완전히 채우기 위해 웨이퍼 표면 상에 이미지 반전 층을 침착하기 위한 것이다. 바람직한 실시예에 따르면, 이미지 반전 층은 얇은 TEOS 층이다. 물론, 이미지 반전 층으로서 TEOS가 아닌 다른 재료를 사용할 수도 있다. 이미지 반전 층을 위해 사용되는 재료는 바람직하게는 마스킹 층에 대해 양호한 연마 비율(polish ratio)과 마스킹 층에 대해 양호한 에칭 비율(etch ratio)을 가져야만 한다. 예로서, 수용가능한 에칭 비율은 3:1 또는 4:1이다. 또한, 이미지 반전 층으로서는 메모리 층의 제거 중에 에칭되지 않을 재료 및 특징부 재료의 후속 에칭에 대한 양호한 하드 마스크를 선택해야만 한다. 함몰부를 채우는 이미지 반전 층 부분은 특징부의 생성 시에 하드 마스크로서 사용될 것이다.
단계(118) 완료 후의 과충진된(overfilled) 웨이퍼를 도 5에 도시한다. 얇은 TEOS 층(520)은 웨이퍼의 표면 위에 침착되어 작은 함몰부(418)를 채운다.
다시 도 1을 참조하면, 방법(100)의 다음 단계(120)는 이미지 반전 층의 과잉 부분을 제거하고자 하는 것으로서, 이는 함몰부내의 이미지 반전 층 부분만이 남도록 이미지 반전 층을 평면화하는 것에 의해 이루어질 수 있다. 이것은 이미지 반전 층에 의해 보존되는 음영부 이미지가 후속 에칭 단계에서 특징부를 규정하는데 사용될 수 있도록 수행된다. 이미지 반전 층의 잔여 부분은 상기한 후속 에칭 단계에서 하드 마스크로서 작용할 것이다.
도 6에 단계(120)의 결과를 도시한다. 얇은 TEOS(520) 층은 함몰부(depression)(418)내에만 작은 부분의 TEOS(622)가 남겨지도록 평면화되어 있다. 함몰부(418)의 양쪽에는 질화물층(208)이 연장한다. 작은 부분의 TEOS(622)는 게이트 폴리실리콘(gate polysilicon)(206)상에 인접하게 놓인다. 작은 부분의 TEOS(622)는 게이트를 형성하기 위한 에칭 단계에서 하부 게이트 폴리실리콘(206) 및 게이트 산화물(204)의 일부분을 마스킹(mask)하는데 사용될 것이다.
도 1을 다시 참조하면, 방법(100)의 다음 단계(122)는 웨이퍼 표면으로부터 메모리 층의 잔여 부분을 제거하고자 하는 것으로서, 이것은 잔여 메모리 층에 대해 선택적인 적합한 에칭에 의해 수행된다. 단계(122)에서는 이미지 반전층(image reversal layer)의 잔여 부분에 의해 덮여진 부위를 제외한 특징부 재료를 노광시킨다.
도 7에 단계(122)의 결과를 도시한다. 작은 부분의 TEOS(622)는 게이트 폴리실리콘(206)의 일부분 위에 놓인다. 이제, 게이트 폴리실리콘(206)의 잔여물은 현재 웨이퍼(202)의 표면에 있다.
도 1을 다시 참조하면, 방법(100)의 다음 단계(124)는 이미지 반전 층의 잔여 부분을 마스크로서 사용하여 특징부 재료를 에칭해서 특징부를 형성하고자 하는 것이다.
도 8에 단계(124)의 결과를 도시한다. 폴리실리콘 적층체(823)는 게이트 산화물(824) 및 폴리실리콘 게이트(826) 위에 놓인 작은 부분의 TEOS(622)로 구성된다. TEOS(622)는 제거할 수도 있다.
통상의 포토리소그래피(Photolithography) 대신에 음영부 리소그래피(shadow lithography)를 사용하여 게이트를 규정했기 때문에, 그 게이트의 사이즈는 통상의 포토리소그래피를 사용하여 얻을 수 있는 것보다 상당히 작을 수 있다. 예를 들어, 사용된 골이 최소 특징부 사이즈를 갖고 노광 각도가 웨이퍼의 표면에 수직하지 않은 경우, 골의 저면부에 생성되어 특징부를 규정하는데 사용되는 음영부는 통상의 포토리소그래피 프로세스에 의해 얻을 수 있는 최소 특징 사이즈보다 작게 될 것이다. 게이트가 작을수록 스위칭 시간이 빨라지므로, 본 발명에 따라 형성되는 로직 회로는 통상의 포토리소그래피에 의해 형성되는 게이트 보다 동작 속도가 더 빠르다.
도 9를 참조하면, 제 2 실시예에 따른 방법이 도시된다. 이 제 2 실시예는 전술한 실시예에서 사용한 것과 동일한 폴리실란 화학 증착 포토레지스트를 사용한다. 그러나, 제 2 실시예에서는, 포토레지스트가 포지티브 톤 포토레지스트로서 현상된다. 방법(900)의 제 1 단계(902)에서는 전형적으로 평면 웨이퍼인 기판을 마련하고 그 웨이퍼 표면 상에 특징부 재료를 침착 또는 성장시킨다. 특징부 재료는 게이트를 형성하는데 사용하기에 적합한 어떤 재료를 포함할 수도 있다. 물론, 규정할 특징부가 게이트가 아닌 경우에는, 그 특징부에 적절한 물질이 사용되어야만 한다. 제 2 실시예에 따라 규정한 특징부는 게이트이므로, 특징부 재료는 게이트 산화물 층 및 게이트 폴리실리콘 층을 포함할 수도 있다. 어떤 환경에서는, 기판 자체가 특징부 재료를 적절하게 포함할 수도 있다. 방법(900)의 다음 단계(904)는 음영부 멘드렐 층을 침착시키고자 하는 것이다. 제 2 실시예에 따르면, 음영부 멘드렐은 두꺼운 폴리실리콘 층을 포함한다. 상술한 실시예의 경우와 같이, 당업자라면 알 수 있듯이 상당히 다양한 재료가 사용될 수 있다. 또한, 제 2 실시예는 메모리 층을 사용하지 않는다는 점에서 상술한 실시예와 다르다. 제 2 실시예에 따르면, 포토레지스트를 포지티브 톤 레지스트로서 현상함으로써 특징부의 규정을 위해 사용되는 음영부의 이미지를 반전시킬 필요성이 없어지므로 어떠한 메모리 층도 요구되지 않는다.
도 10은 단계(904)의 결과를 도시한 것이다. 게이트 산화물(1004)은 웨이퍼(1002)의 표면 상에 성장되어 있다. 게이트 산화물(1004) 위에는 게이트 폴리실리콘(1006)이 침착되어 있다. 게이트 폴리실리콘(1006)상에는 두꺼운 폴리실리콘(1010) 층을 포함하는 음영부 멘드렐이 침착된다.
도 9를 다시 참조하면, 방법(900)의 다음 단계(906)는 어떤 적합한 포토리소그래픽 프로세스에 의해 음영부 멘드렐 내에 골을 형성하고자 하는 것이다. 단계(906)는 음영부 멘드렐의 표면 상에 포토레지스트를 도포하는 단계, 포토레지스트를 마스킹하고 및 노광시켜 골을 패터닝하기 위한 단계, 포토레지스트를 현상하고 골을 에칭하는 단계를 포함한다. 바람직하게는, 골은 사용되는 포토리소그래픽 프로세스에 의해 얻을 수 있는 최소 특징부 사이즈를 가질 것이다. 방법(900)의 다음 단계(908)는 골의 저면부 및 측면을 포함하여 웨이퍼 표면 상에 부합적인 포토레지스트 층을 침착시키고자 하는 것이다. 상술한 실시예의 경우와 같이, 골의 측벽에 대한 만족스런 점착성 때문에 폴리실란 CVD 포토레지스트가 사용된다. 상술한 실시예와는 달리, 제 2 실시예에 따른 방법(900)은 레지스트를 포지티브 톤 레지스트로서 현상한다. 이 현상은 수소 불화물계 현상제 또는 불소 플라즈마에 의해 이루어질 수 있다. 당업자라면 알 수 있듯이, 다른 포토레지스트를 본 발명에 따라 사용할 수도 있다. 방법(900)의 다음 단계(910)는 음영부가 골 내에 생성될 수 있도록 비-수직 각도의 이온 주입에 대해 웨이퍼를 노광시키고자 하는 것이다. 상술한 실시예의 경우와 같이, 이 프로세스는 레지스트 내로 산소를 주입하는 것에 의해 바람직하게 수행한다. 그러나, 다른 유형의 노광을 사용할 수도 있다.
도 11은 노광 단계(910)를 도시한 것이다. 두꺼운 폴리실리콘 층(1010)내에는 골(1112)이 에칭되어 있는데, 이 골(1112)은 저면부(1113), 제 1 측벽(1115) 및 제 2 측벽(1117)을 가지며 또한 폭(1125)과 깊이(1127)를 갖는다. 웨이퍼(1002)의 표면 상에는 부합적인 폴리실란 포토레지스트(1114) 층이 침착되어 있다. 웨이퍼(1002)는 소정 각도(1118)의 산소 이온 주입(1116)에 의해 노광된다. 따라서, 골(1112)의 제 1 측벽(1115)에 의해 골(112)의 저면부(1113)에 음영부(1119)가 생성된다. 제 2 실시예에서는 폴리실란 레지스트를 포지티브 톤 레지스트로서 현상하기 때문에, 현상후 음영부(1119)가 생성되는 부위를 제외한 모든 곳에서 포토레지스트 층(1114)이 제거될 것이다. 음영부(1119)의 치수는 노광 각도(1118) 및 골(1112)의 깊이(1127)에 의해서만 결정된다. 상술한 실시예의 경우와 같이, 음영부(1119)의 사이즈를 s로 하고 골(1112)의 깊이(1127)를 d로 하며 노광 각도(1118)를 Φ로 하면, 음영부(1119)의 치수는 다음의 수학식 2와 같이 된다.
폴리실리콘(1010)의 두께 및 이에 대응하는 골(1112)의 깊이(1127)는 단지 1 내지 2 퍼센트의 오차는 있지만 아주 정확하게 제어될 수 있다. 마찬가지로, 노광 각도(1118)는 매우 정확히 결정될 수 있다. 따라서, 음영부(1119)의 치수는 엄격하게 제어될 수 있다. 이온 주입을 사용하는 덕분에, 음영부(1119) 이미지는 전통적인 포토리소그래피의 회절 효과를 받지 않게 된다. 음영부(1119)의 제 1 에지(edge)(1121)는 골(1112)의 제 1 측벽(1115)과 자동 정렬(self-align)된다. 음영부(1119)의 제 2 에지(1123)는 전술한 바와 같이 노광 각도(1118) 및 골(1112)의 깊이(1127)에 의해서만 결정된다.
도 9를 다시 참조하면, 방법(900)의 다음 단계(912)는 노광된 포토레지스트를 현상하고자 하는 것이다. 제 2 실시예에 따르면, 포토레지스트는 후술하는 바와 같이 포지티브 톤 레지스트로서 현상된다. 이 현상은 노광된 포토레지스트를 제거하고 음영부가 생성된 부위에만 포토레지스트를 남긴다. 도 12에 단계(912)의 결과를 도시한다. 음영부(1119)에 의해 덮여진 포토레지스트의 잔여 부분(1218)은 웨이퍼의 표면 상에 유지된다.
도 9를 다시 참조하면, 방법(900)의 다음 단계(914)는 HF를 사용하여 음영부 멘드렐의 잔여 부분을 제거하고자 하는 것이다. 골의 측면을 따라 상향 연장하는 잔여 포토레지스트 부분은 음영부 멘드렐의 제거 후에 수직 상태로 유지될 수 있을 정도로 충분한 강성을 가지고 있다. 이 포토레지스트의 직립 부분은 후속 단계에서 제거될 수도 있다. 다음 단계(915)는 포토레지스트를 실리콘 이산화물로 변환하여 후속 에칭 단계에서 하부 폴리실리콘과 구별될 수 있도록 하고자 하는 것이다. 잔여 포토레지스트를 변환하는 한가지 방법은 제 2 이온 주입 또는 다른 적정한 노광에 의해 잔여 포토레지스트를 노광시키는 것이다. 잔여 포토레지스트를 충분한 시간 동안 대기중의 산소에 노광시키는 것에 의해 실리콘 이산화물로 또한 변환시킬 수도 있는데, 이와 같이 대기중의 산소를 사용하여 변환을 행할 경우에 요구되는 시간은 주변 온도를 높여서 줄일 수도 있다. 방법(900)의 다음 단계(916)는 현상된 포토레지스트를 마스크로서 사용하여 특징부 재료를 에칭하고자 하는 것이다. 적정한 에칭은 염소 또는 브롬 건식 에칭에 의해 이루어질 수 있다.
단계(916)의 결과를 도 13에 도시한다. 잔여 포토레지스트(1218)는 게이트 폴리실리콘(1006) 및 게이트 산화물(1004)의 에칭에서 마스크로서 사용된다. 따라서, 게이트 폴리실리콘(1006)의 작은 부분(1322)만이 남으며, 마찬가지로 게이트 산화물(1004)의 작은 부분(1320)만이 남는다. 잔여 게이트 폴리실리콘(1322) 및 게이트 산화물(1320)은 폴리실리콘 적층체(1323)를 형성한다. 전통적인 포토리소그래피 대신에 음영부 리소그래피를 사용하여 폴리실리콘 적층체(1323)의 치수를 결정하기 때문에, 폴리실리콘 적층체(1323)의 치수는 통상의 포토리소그래픽 방법에 의해 얻을 수 있는 것보다 상당히 작게 될 수 있다.
도 9를 다시 참조하면, 방법(900)의 다음 단계(918)는 잔여 포토레지스트를 선택적으로 제거하고자 하는 것이다. 잔여 포토레지스트는 희석 HF 또는 HF 증기에 의해 제거할 수도 있다. 규정하고 형성할 특징부가 게이트인 경우에는, HF를 사용하면, 게이트 재료에 대한 손상이 최소화될 것이다. 또한, 반응성 이온 에칭(reactive ion etch: RIE)을 사용할 수도 있는데, RIE는 소스 및 드레인 주입을 행할 경우 그에 대한 손상을 최소화할 것이다. 잔여 포토레지스트는 또한 적정한 장소에 남겨질 수도 있다.
도 14에 단계(918)의 결과를 도시한다. 도 14에 있어서, 게이트 폴리실리콘(1322) 및 게이트 산화물(1320)로 구성된 폴리실리콘 적층체(1323)는 웨이퍼(1002)의 표면에 남겨진다.
지금까지는 본 발명을 골의 길이가 한 방향으로만 연장하는 골을 사용하여 설명하였다. 그러나, 본 발명은 둘 이상의 방향으로 연장하는 골을 사용할 수도 있는데, 이를 도 15 및 16에 도시한다. 여기서, 골(1506)은 2개의 축을 따라 연장하여 L 형상으로 이룬다. 물론, 골의 실제 형상은 사용자의 필요에 따라 달라질 수도 있다. 포토레지스트의 부합적 침착 후, 웨이퍼(1504)의 표면(1520)을 소정 각도의 이온 주입(1510) 또는 다른 적합한 노광에 의해 노광시켜 음영부(1508)가 골(1506)의 저면부에 생성되도록 한다. 이때, 주목해야 할 것은 이전 실시예들에서는 노광을 웨이퍼의 표면에 대해서는 비-수직 각도로 하되 골의 길이 부분에 대해서는 수직 각도로 수행하였으나, 제 3 실시예에서는 노광을 웨이퍼의 표면 및 골의 2개 축에 대해 비-수직 각도로 수행한다는 것이다. 제 3 실시예에서는, 음영부(1508)가 골(1506)의 각각의 아암(arm)을 따라 연장하며, 음영부의 길이는 이온 주입 각도(1512)의 함수로 된다. 이런 식으로, 본 발명을 사용하여 둘 이상의 방향으로 연장하는 특징부를 규정할 수도 있다.
음영부 리소그래피를 사용하는 다른 방법은 배선 레벨의 특정 세그먼트만을 선택적으로 좁게 하고자 하는 것이다. 예를 들어 게이트 도전체 레벨에서 음영부 리소그래피 기법을 선택적으로 사용하여 칩의 어떤 부분들에는 서브리소그래픽 디바이스(sublithographic device)를 제조할 수도 있고, 한편 더 큰 치수로 패터닝되는 경우에 더 높은 도전성을 제공하는 넓은 배선 패턴과 같은 다른 구조에 대해서는 더 큰 디바이스를 제조할 수도 있다. 이 경우, 서브리소그래픽 디바이스는 고성능의 트랜지스터를 제공하고, 더 큰 디바이스는 저 저항성 배선 및 넓은 게이트를 제공한다. 음영부 기술의 선택적인 사용은 이온 주입 빔으로부터 어떤 형상들을 보호하기 위한 차단 마스크(block mask)에 의해 이루어진다. 이 차단 마스크 단계에서 레지스트에 의해 덮여진 기판 패턴은 이온 주입 동작에 의해 변경되지 않을 것이다.
또한, 서브리소그래픽 디바이스들이 서로에 대해 각도를 이룸으로 인해서 이온 주입 비임에 대한 특징부 부분들의 원하지 않는 노광이 유발되는 경우에는, 서브리소그래픽 디바이스들이 서로 각도를 이루는 위치에서 그들 서브리소그래픽 디바이스들을 연결하는데 차단 마스크 기법을 사용하는 것이 바람직하다. 도 17에서 볼 수 있는 것처럼, X 및 Y 특징부 방향을 갖는 칩 디자인에 있어서는, 이온 주입 빔에 대해 가능한 각도 유형은 두 가지가 있다. 여기서는, 코너부(corners)(1600, 1602)를 이온 주입 빔에 의해 양분되는(bisected) 양분 코너부(bisected coner)라고 하고, 코너부(1604, 1606)를 이온 주입에 대해 직각을 이루는 직교 코너부(orthogonal coner)라고 한다. 이들 두 유형의 코너부는 음영부 생성에 있어 상당히 다른 작용을 나타낸다. 양분 코너부들은 연속적인 음영부 리소그래픽 이미지들을 나타내는 것으로서, 이 양분 코너부는 그러한 연속적인 형상의 유지에 추가적인 프로세스를 요구하지 않는다. 그러나, 직교 코너부들에 의해 생성되는 음영부 리소그래픽 이미지들은 그들 직교 코너부의 주변에서 불연속적으로서, 그들 이미지는 갭(1620) 및 (1622)에 의해서 분리된다. 그들 코너부 주변의 연속적인 배선이 칩 디자인에서 요구되는 경우에는, 차단 마스크 레지스트 형상(1630, 1632)을 사용하여 이온 주입 빔으로부터 그들 코너부를 보호할 수도 있는데, 그 마스크 및 결과의 연속적인 음영부 이미지(1708)를 도 18에 도시한다.
상술한 본 발명에 따르면, 음영부 리소그래피라고 하는 새로운 프로세스를 사용하여 반도체 기판 상에 특징부를 규정하고 형성한다. 본 발명에서는, 음영부 멘드렐 층을 웨이퍼의 표면 상에 침착하고, 적어도 한 개의 골을 음영부 멘드렐 층 내에 에칭하며, 포토레지스트 층을 골의 저면부 및 측벽을 포함하여 웨이퍼의 표면 상에 침착하고, 그 다음에 웨이퍼 노광을 소정의 각도로 행하여 골의 적어도 하나의 측벽에 의해 골의 저면부에 음영부를 생성하고 이 음영부를 사용하여 특징부를 규정한다.
본 발명을 제 1 실시예, 제 2 실시예 및 제 3 실시예에 대해 설명하였으나, 당업자라면 알 수 있듯이 본 발명의 범주를 벗어나지 않는 범위 내에서 다양하게 변경될 수 있다. 예를 들어, 포토레지스트로서 또는 음영부 멘드렐로서 사용되는 재료 및 물질, 메모리 층, 이미지 반전 층 또는 특징부 재료를 다르게 할 수도 있다. 마찬가지로, 본 명세서에 개시한 층, 골 및 노광 각도의 크기를 달리 할 수도 있다. 또한, 노광 유형을 반드시 본 명세서에서 설명한 이온 주입 노광으로 해야하는 것은 아니고, 광 노광, 자외선 노광, 원자외선, x-선 노광, 전자 노광을 사용할 수도 있다.
본 발명에 의하면, 통상의 포토리소그래피에서 당면하게 되는 회절 효과 없이도 웨이퍼의 표면 상에 이미지를 형성할 수 있어, 디바이스 사이즈를 줄일 수 있고 칩 동작 속도를 증가시킬 수 있다.

Claims (50)

  1. 기판 상에 특징부(feature)를 규정하기 위한 방법에 있어서,
    ① 상기 기판 상에 음영부 멘드렐 층(shadow mandrel layer)을 침착하는 단계,
    ② 상기 음영부 멘드렐 층 내에 측벽 및 저면부를 갖는 골(trough)을 에칭하는 단계,
    ③ 상기 음영부 멘드렐 층 및 상기 골 위에 포토레지스트 층을 침착하는 단계,
    ④ 상기 골 저면부의 제 1 부분에 있는 포토레지스트는 노광되고 상기 골 저면부의 제 2 부분에 있는 포토레지스트는 상기 골 측벽에 의해 차단되어 노광되지 않게 하는 각도로 상기 포토레지스트 층을 노광하는 단계,
    ⑤ 상기 포토레지스트 층을 현상하는 단계, 및
    ⑥ 상기 현상된 포토레지스트 층을 사용하여 상기 특징부를 규정하는 단계
    를 포함하는 기판 상에 특징부를 규정하는 방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트 층은 포지티브 톤 포토레지스트(positive tone resist)인 기판 상에 특징부를 규정하는 방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 노광된 포토레지스트를 상기 골 저면부의 제 1 부분으로부터 제거하는 단계를 포함하며, 상기 현상된 포토레지스트 층을 사용하여 상기 특징부를 규정하는 단계는 상기 노광되지 않은 제 2 부분의 잔여 포토레지스트를 사용하여 상기 특징부를 규정하는 단계를 더 포함하는 기판 상에 특징부를 규정하는 방법.
  4. 제 3 항에 있어서,
    상기 노광되지 않은 제 2 부분의 잔여 포토레지스트를 사용하여 상기 특징부를 규정하는 단계는 하부 기판을 에칭하는 동안 상기 잔여 포토레지스트를 하드 마스크(hard mask)로서 사용하여 상기 잔여 포토레지스트 아래의 하부 기판이 에칭되지 않도록 하는 단계를 더 포함하는 기판 상에 특징부를 규정하는 방법.
  5. 제 4 항에 있어서,
    상기 기판은 게이트 도전체인 기판 상에 특징부를 규정하는 방법.
  6. 제 1 항에 있어서,
    상기 포토레지스트 층은 네가티브 톤 레지스트(negative tone resist)인 기판 상에 특징부를 규정하는 방법.
  7. 제 1 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 골 저면부의 제 2 부분의 노광되지 않은 포토레지스트를 제거하는 단계를 포함하고, 상기 현상된 포토레지스트 층을 사용하여 상기 특징부를 규정하는 단계는 상기 포토레지스트의 상기 제거된 제 1 부분을 사용하여 상기 특징부를 규정하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  8. 제 7 항에 있어서,
    상기 포토레지스트 층의 상기 제거된 제 1 부분을 사용하여 상기 특징부를 규정하는 단계는 상기 포토레지스트의 상기 제거된 제 1 부분 아래의 하부 기판이 에칭되도록 상기 기판을 에칭하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  9. 제 8 항에 있어서,
    상기 기판은 메모리 층(memory layer)을 포함하는 기판 상에 특징부를 규정하는 방법.
  10. 제 1 항에 있어서,
    상기 포토레지스트 층은 화학 증착(chemical vapor deposition)에 의해 침착되는 기판 상에 특징부를 규정하는 방법.
  11. 제 1 항에 있어서,
    상기 포토레지스트 층은 폴리실란(polysilane) 포토레지스트를 포함하는 기판 상에 특징부를 규정하는 방법.
  12. 제 11 항에 있어서,
    상기 포토레지스트를 노광하는 단계는 상기 포토레지스트 내로 산소를 주입하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  13. 제 12 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실란을 염소 현상제(chlorine developer)에 의해 네가티브 톤 포토레지스트(negative tone photoresist)로서 현상하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  14. 제 12 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실란을 수소 불화물 현상제(hydrofluoric acid developer)에 의해 포지티브 톤 포토레지스트로(positive tone photoresist)서 현상하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  15. 제 12 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실란을 불소 플라즈마(fluorine plasma)에 의해 포지티브 톤 포토레지스트로서 현상하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  16. 제 1 항에 있어서,
    상기 포토레지스트 층을 침착하는 단계는 상기 폴리실란 포토레지스트의 화학 증착 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  17. 제 1 항에 있어서,
    상기 포토레지스트 층은 폴리실리콘(polysilicon)을 포함하는 기판 상에 특징부를 규정하는 방법.
  18. 제 14 항에 있어서,
    상기 포토레지스트를 노광하는 단계는 상기 포토레지스트 내로 붕소 이온(boron ion)을 주입하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  19. 제 18 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실리콘을 칼륨 수산화물(potassium hydroxide) 현상제에 의해 네가티브 톤 포토레지스트로서 현상하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  20. 제 1 항에 있어서,
    상기 골은 2개의 축을 따라 연장하고, 상기 포토레지스트를 노광하는 단계는 상기 골의 상기 2개 축에 대해 비-수직 각도(non-perpendicular angle)로 상기 포토레지스트를 노광하여 상기 골 저면부의 상기 노광되지 않은 제 2 부분이 상기 2개 축을 따라 연장하도록 하는 단계를 더 포함하는 기판 상에 특징부를 규정하는 방법.
  21. 제 20 항에 있어서,
    상기 포토레지스트를 노광하는 단계는 상기 포토레지스트 내로 이온을 주입하는 단계를 포함하는 기판 상에 특징부를 규정하는 방법.
  22. 제 21 항에 있어서,
    차단 마스크 레지스트(block mask resist)를 사용하여 상기 골 저면부의 제 3 부분이 노광되지 못하도록 하는 단계를 더 포함하는 기판 상에 특징부를 규정하는 방법.
  23. 제 1 항에 있어서,
    상기 규정되는 특징부는 게이트인 기판 상에 특징부를 규정하는 방법.
  24. 제 1 항에 있어서,
    상기 규정되는 특징부는 콘택트 홀(contact hole)인 기판 상에 특징부를 규정하는 방법.
  25. 반도체 웨이퍼 상에 특징부를 형성하기 위한 방법으로서,
    ① 상기 반도체 웨이퍼의 표면 상에 특징부 재료 층을 침착하는 단계,
    ② 특징부 재료 층상에 음영부 멘드렐 층을 침착하는 단계,
    ③ 저면부 및 측면을 갖는 골을 상기 음영부 멘드렐 층 내에 에칭하는 단계,
    ④ 상기 음영부 멘드렐 상에 부합적인 포토레지스트 층을 도포하는 단계,
    ⑤ 상기 골의 적어도 한 측면에 의해서 상기 골의 저면부에 음영부가 생성되도록 상기 포토레지스트 층을 이온 주입에 의해 노광시키는 단계―상기 음영부는 상기 골 저면부의 제 1 부분 내에 생성되며, 상기 제 1 부분내의 상기 포토레지스트는 노광되지 않고 상기 포토레지스트의 나머지는 노광됨―,
    ⑥ 상기 골 저면부의 상기 제 1 부분내의 노광되지 않은 포토레지스트만이 남고 상기 노광된 포토레지스트는 제거되도록 상기 포토레지스트를 현상하는 단계,
    ⑦ 상기 음영부 멘드렐 층을 제거하는 단계, 및
    ⑧ 상기 음영부가 생성된 상기 제 1 부분을 제외한 상기 웨이퍼의 표면으로부터 상기 특징부 재료를 제거하는 단계
    를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  26. 제 25 항에 있어서,
    상기 골을 상기 음영부 멘드렐 층 내에 에칭하는 단계는 상기 음영부 멘드렐 층상에 포토레지스트 층을 도포하는 단계, 마스크를 통해 상기 포토레지스트를 노광시켜 상기 골을 패터닝하는 단계, 상기 포토레지스트를 현상하여 상기 음영부 멘드렐 층의 부분들을 노광시키는 단계 및 상기 음영부 멘드렐 층의 상기 노광된 부분을 에칭하여 상기 골을 형성하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  27. 제 26 항에 있어서,
    상기 골은 최소 포토리소그래픽 특징부 사이즈(minimum photolithographic feature size)를 가진 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  28. 제 25 항에 있어서,
    상기 음영부 멘드렐 층은 두꺼운 테트라에톡시실란(tetraethoxysilane: TEOS) 층을 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  29. 제 25 항에 있어서,
    상기 특징부 재료는 상기 게이트 도전체를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  30. 제 25 항에 있어서,
    상기 특징부 재료는 게이트 유전체 층을 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  31. 제 25 항에 있어서,
    상기 포토레지스트는 화학 증착에 의해 침착되는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  32. 제 25 항에 있어서,
    상기 포토레지스트 층은 폴리실란 포토레지스트를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  33. 제 28 항에 있어서,
    상기 포토레지스트 층을 이온 주입에 의해 노광시키는 단계는 산소 주입단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  34. 제 33 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실란을 수소 불화물 현상제에 의해 현상하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  35. 제 33 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 상기 폴리실란을 불소 플라즈마에 의해 현상하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  36. 제 25 항에 있어서,
    상기 음영부가 생성된 상기 제 1 부분을 제외한 상기 웨이퍼의 표면으로부터 상기 특징부 재료를 제거하는 단계는 상기 특징부 재료를 에칭하되 상기 제 1 부분내의 잔여 포토레지스트를 하드 마스크로서 사용하여 포토레지스터의 상기 제 1 부분 아래의 특징부 재료가 에칭되지 못하도록 하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  37. 제 25 항에 있어서,
    상기 골은 2개의 축을 따라 연장하는 것으로서 다수의 코너부(coner)를 가지며, 상기 포토레지스트를 노광시키는 단계는 상기 골의 적어도 하나의 코너부가 상기 노광에 의해 양분되도록 하고 상기 골의 적어도 하나의 코너부가 상기 노광에 대해 실질적으로 직교하도록 상기 포토레지스트를 노광시키는 단계를 더 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  38. 제 37 항에 있어서,
    상기 직교 코너부에서 상기 골의 저면부를 차단 마스크 포토레지스트 형상에 의해 차단하여, 상기 포토레지스트 층을 노광시키는 단계 동안 연속적인 음영부 이미지를 형성하는 단계를 더 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  39. 반도체 웨이퍼 상에 특징부를 형성하기 위한 방법으로서,
    ① 상기 반도체 웨이퍼의 표면 상에 특징부 재료 층을 침착하는 단계,
    ② 상기 특징부 재료층상에 메모리 층을 침착하는 단계,
    ③ 상기 메모리층상에 음영부 멘드렐 층을 침착하는 단계,
    ④ 저면부 및 측면을 갖는 골을 상기 음영부 멘드렐 층 내에 에칭하는 단계,
    ⑤ 상기 음영부 멘드렐 층 및 상기 골상에 부합적인 포토레지스트 층을 도포하는 단계,
    ⑥ 상기 골의 적어도 한 측면에 의해서 상기 골 저면부의 상기 포토레지스트의 제 1 부분 상에 음영부가 생성되도록 상기 포토레지스트 층을 이온 주입에 의해 노광시키는 단계―상기 포토레지스트의 제 1 부분은 노광되지 않고 상기 포토레지스트의 제 2 부분은 노광됨―,
    ⑦ 상기 포토레지스트의 노광되지 않은 제 1 부분을 제거하기 위해 상기 포토레지스트를 현상하는 단계,
    ⑧ 상기 포토레지스트의 상기 제 1 부분 아래의 상기 메모리 층을 에칭하여 상기 포토레지스트의 노광되지 않은 제 1 부분에 대응하는 상기 메모리 층 내에 함몰부(depression)를 형성하는 단계,
    ⑨ 상기 음영부 멘드렐 층을 제거하는 단계,
    ⑩ 상기 메모리 층상에 이미지 반전 층(image reversal layer)을 침착하고 상기 함몰부를 채우는 단계,
    ⑪ 상기 이미지 반전 층의 제 1 부분만이 상기 함몰부내에 남도록 상기 이미지 반전 층의 과잉 부분(excess portion)을 제거하는 단계,
    ⑫ 상기 메모리 층을 제거하는 단계, 및
    ⑬ 상기 이미지 반전 층의 상기 남겨진 제 1 부분 아래에 놓이는 부분을 제외한 특징부 재료 층을 제거하여 상기 특징부를 형성하는 단계
    를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  40. 제 39 항에 있어서,
    상기 메모리 층은 질화물 층을 포함하고,
    상기 음영부 멘드렐 층은 두꺼운 TEOS 층을 포함하며,
    상기 이미지 반전 층은 얇은 TEOS 층을 포함하는
    반도체 웨이퍼 상에 특징부를 규정하는 방법.
  41. 제 39 항에 있어서,
    상기 메모리 층은 질화물 층을 포함하고,
    상기 음영부 멘드렐 층은 두꺼운 폴리실리콘(polysilicon) 층을 포함하며,
    상기 이미지 반전 층은 얇은 TEOS 층을 포함하는
    반도체 웨이퍼 상에 특징부를 규정하는 방법.
  42. 제 39 항에 있어서,
    상기 특징부 재료는 폴리실리콘 층 및 실리콘 이산화물(silicon dioxide) 층을 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  43. 제 34 항에 있어서,
    상기 부합적인 포토레지스트 층은 폴리실란 포토레지스트를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  44. 제 34 항에 있어서,
    상기 포토레지스트를 이온 주입에 의해 노광시키는 단계는 산소 주입 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  45. 제 35 항에 있어서,
    상기 포토레지스트 층을 현상하는 단계는 염소 현상제를 사용하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  46. 제 30 항에 있어서,
    상기 포토레지스트 층은 폴리실리콘을 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  47. 제 37 항에 있어서,
    상기 포토레지스트 층을 이온 주입에 의해 노광시키는 단계는 붕소 주입단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  48. 제 38 항에 있어서,
    상기 포토레지스트 현상 단계는 상기 폴리실리콘을 칼륨 수산화물 현상제에 의해 현상하는 단계를 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  49. 제 39 항에 있어서,
    상기 골은 2개의 축을 따라 연장하는 것으로서 다수의 코너부를 가지며, 상기 포토레지스트를 노광시키는 단계는 상기 골의 적어도 하나의 코너부가 상기 노광에 의해 양분되도록 하고 상기 골의 적어도 하나의 코너부가 상기 노광에 대해 실질적으로 직교하도록 상기 포토레지스트를 노광시키는 단계를 더 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
  50. 제 49 항에 있어서,
    상기 직교 코너부에서 상기 골의 저면부를 차단 마스크 포토레지스트 형상에 의해 차단하여, 상기 포토레지스트 층을 노광시키는 단계 동안 연속적인 음영부 이미지를 형성하는 단계를 더 포함하는 반도체 웨이퍼 상에 특징부를 규정하는 방법.
KR1019990038959A 1998-10-30 1999-09-13 기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법 KR100323160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/183,926 1998-10-30
US09/183,926 US6194268B1 (en) 1998-10-30 1998-10-30 Printing sublithographic images using a shadow mandrel and off-axis exposure

Publications (2)

Publication Number Publication Date
KR20000047486A true KR20000047486A (ko) 2000-07-25
KR100323160B1 KR100323160B1 (ko) 2002-02-04

Family

ID=22674871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038959A KR100323160B1 (ko) 1998-10-30 1999-09-13 기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법

Country Status (5)

Country Link
US (1) US6194268B1 (ko)
KR (1) KR100323160B1 (ko)
CN (1) CN100407052C (ko)
MY (1) MY115933A (ko)
SG (1) SG80082A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862798B2 (en) 2002-01-18 2005-03-08 Hitachi Global Storage Technologies Netherlands B.V. Method of making a narrow pole tip by ion beam deposition
US6998332B2 (en) * 2004-01-08 2006-02-14 International Business Machines Corporation Method of independent P and N gate length control of FET device made by sidewall image transfer technique
DE102004041679B4 (de) * 2004-08-20 2009-03-12 Qimonda Ag Verfahren zur lithgraphischen Herstellung einer Struktur in einer strahlungsempfindlichen Schicht und ein strukturiertes Halbleitersubstrat mit Oberflächenstruktur
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
JP4699140B2 (ja) * 2005-08-29 2011-06-08 東京応化工業株式会社 パターン形成方法
US7265013B2 (en) * 2005-09-19 2007-09-04 International Business Machines Corporation Sidewall image transfer (SIT) technologies
US7439144B2 (en) * 2006-02-16 2008-10-21 International Business Machines Corporation CMOS gate structures fabricated by selective oxidation
WO2008103374A2 (en) * 2007-02-19 2008-08-28 Mobile Access Networks Ltd. Method and system for improving uplink performance
US20110151190A1 (en) * 2007-05-08 2011-06-23 Jae-Hyun Chung Shadow edge lithography for nanoscale patterning and manufacturing
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
TWI346350B (en) * 2007-12-07 2011-08-01 Nanya Technology Corp Patterning method
US7960096B2 (en) * 2008-02-11 2011-06-14 International Business Machines Corporation Sublithographic patterning method incorporating a self-aligned single mask process
US8105901B2 (en) * 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US8232198B2 (en) 2010-08-05 2012-07-31 International Business Machines Corporation Self-aligned permanent on-chip interconnect structure formed by pitch splitting
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
US10854455B2 (en) * 2016-11-21 2020-12-01 Marvell Asia Pte, Ltd. Methods and apparatus for fabricating IC chips with tilted patterning

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908263A (en) 1974-11-14 1975-09-30 Rca Corp Separate interdigital electrodes without using any special photolithographic techniques
JPS5939906B2 (ja) 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
DE3103615A1 (de) * 1981-02-03 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von extremen feinstrukturen
US4525919A (en) 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
US4536942A (en) 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
US4673960A (en) 1982-12-09 1987-06-16 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
US4551905A (en) 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
US4618510A (en) 1984-09-05 1986-10-21 Hewlett Packard Company Pre-passivated sub-micrometer gate electrodes for MESFET devices
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US4687730A (en) 1985-10-30 1987-08-18 Rca Corporation Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
US4761464A (en) 1986-09-23 1988-08-02 Zeigler John M Interrupted polysilanes useful as photoresists
JPH03245527A (ja) 1990-02-23 1991-11-01 Rohm Co Ltd 微細加工方法
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5129991A (en) * 1991-04-30 1992-07-14 Micron Technology, Inc. Photoelectron-induced selective etch process
DE69220846T2 (de) 1991-05-03 1998-02-12 Philips Electronics Nv Verfahren zur Herstellung eines Halbleiterbauelements mit Ionenimplantierung
US5185294A (en) 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
JPH05206025A (ja) 1992-01-27 1993-08-13 Rohm Co Ltd 微細加工方法
US5610441A (en) * 1995-05-19 1997-03-11 International Business Machines Corporation Angle defined trench conductor for a semiconductor device

Also Published As

Publication number Publication date
KR100323160B1 (ko) 2002-02-04
US6194268B1 (en) 2001-02-27
MY115933A (en) 2003-09-30
CN1253311A (zh) 2000-05-17
CN100407052C (zh) 2008-07-30
SG80082A1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR100323160B1 (ko) 기판 상에 특징부를 규정하는 방법 및 반도체 웨이퍼 상에 특징부를 규정하는 방법
KR100323161B1 (ko) 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US10347501B2 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
US8219939B2 (en) Method of creating photolithographic masks for semiconductor device features with reduced design rule violations
US20040102048A1 (en) Method for manufacturing semiconductor device
US8304172B2 (en) Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations
JP2003078002A (ja) 半導体メモリ素子の製造方法
US7049241B2 (en) Method for forming a trench in a layer or a layer stack on a semiconductor wafer
US6680163B2 (en) Method of forming opening in wafer layer
KR100796509B1 (ko) 반도체 소자의 제조방법
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
KR20010017560A (ko) 이중 다마신 구조 형성 방법
US6183938B1 (en) Conformal organic coatings for sidewall patterning of sublithographic structures
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
CN115775726A (zh) 半导体结构的形成方法
KR101024741B1 (ko) 반도체 소자의 패턴 형성 방법
CN114743927A (zh) 半导体结构的形成方法
KR100905193B1 (ko) 반도체 소자의 제조 방법
JP2003332212A (ja) マスクパターン形成方法および半導体装置の製造方法
KR20060136127A (ko) 낸드 플래쉬 메모리 소자의 제조방법
CN112670168A (zh) 半导体结构的形成方法、晶体管
KR20070000157A (ko) 낸드 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee