CN115775726A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN115775726A
CN115775726A CN202111047199.XA CN202111047199A CN115775726A CN 115775726 A CN115775726 A CN 115775726A CN 202111047199 A CN202111047199 A CN 202111047199A CN 115775726 A CN115775726 A CN 115775726A
Authority
CN
China
Prior art keywords
forming
sacrificial
layer
mask
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111047199.XA
Other languages
English (en)
Inventor
张彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111047199.XA priority Critical patent/CN115775726A/zh
Publication of CN115775726A publication Critical patent/CN115775726A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括第一区和第二区；在所述第一区和第二区上形成相互分立的若干第一牺牲结构；在第二区上的第一牺牲结构的侧壁面形成第一侧墙；在第二区上的第一牺牲结构的侧壁面形成第一侧墙后，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构；在形成第二牺牲结构后，去除第一牺牲结构；在去除第一牺牲结构之后，根据第一区上的第二牺牲结构和第二区上的第一侧墙图形化所述待刻蚀层。所述方法的工艺窗口大、工艺难度低。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化、微型化的进程。在越来越先进的制程中，要求在尽可能小的区域内实现尽可能多的器件。
在先进工艺节点中，通常通过采用自对准多重图形化工艺的方式，形成关键尺寸更小的半导体结构，以实现在更小的区域内实现更多的器件，从而，提高了半导体器件的集成度。
然而，现有技术中，为了满足尺寸设计的需求，导致工艺窗口小、工艺难度大。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以使制造工艺的工艺窗口大、工艺难度低。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括第一区和第二区；在所述第一区和第二区上形成相互分立的若干第一牺牲结构；在第二区上的第一牺牲结构的侧壁面形成第一侧墙；在第二区上的第一牺牲结构的侧壁面形成第一侧墙后，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构；在形成第二牺牲结构后，去除第一牺牲结构；在去除第一牺牲结构之后，根据第一区上的第二牺牲结构和第二区上的第一侧墙图形化所述待刻蚀层。
可选的，在所述第一区和第二区上形成相互分立的若干第一牺牲结构的方法包括：在所述第一区和第二区上形成牺牲材料层；在所述牺牲材料层上形成第一光刻图形层；以所述第一光刻图形层为掩膜刻蚀所述牺牲材料层，直至暴露出所述待刻蚀层表面。
可选的，所述第二牺牲结构的宽度大于第一侧墙的厚度。
可选的，在第二区上的第一牺牲结构的侧壁面形成第一侧墙的方法包括：在若干第一牺牲结构的侧壁面形成第一侧墙；在待刻蚀层和若干第一牺牲结构表面形成第二光刻图形层，所述第二光刻图形层暴露出第一区上的第一牺牲结构和第一侧墙；以所述第二光刻图形层为掩膜刻蚀第一区上的第一侧墙，直至去除第一区上的第一侧墙。
可选的，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构的方法包括：在去除第一区上的第一侧墙后，以所述第二光刻图形层为掩膜，对第一区上的第一牺牲结构进行离子注入工艺。
可选的，所述离子注入工艺中注入的离子包括硼离子。
可选的，所述离子注入工艺的参数还包括：注入能量范围是10keV～20keV；注入剂量范围是10E14cm2～10E16cm2。
可选的，在形成第二牺牲结构后，去除第一牺牲结构的方法包括：在形成第二牺牲结构之后，去除第二光刻图形层；在去除所述第二光刻图形层后，刻蚀第一区上的第一牺牲结构。
可选的，刻蚀第一区上的第一牺牲结构的工艺包括湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺采用的刻蚀剂包括氨水。
可选的，所述待刻蚀层包括：衬底；位于衬底上的第一掩膜材料层。
可选的，根据第一区上的第二牺牲结构和第二区上的第一侧墙图形化所述待刻蚀层的方法包括：以若干第二牺牲结构和第一侧墙为掩膜刻蚀第一掩膜材料层，在第一区的衬底上形成若干第一掩膜结构，并在第二区的衬底上形成若干第二掩膜结构；在若干第一掩膜结构和若干第二掩膜结构的侧壁分别形成第二侧墙；以所述第二侧墙为掩膜刻蚀所述衬底，在第一区中形成若干第一鳍部组，并在第二区中形成若干第二鳍部组，每组第一鳍部组包括2个相互分立的鳍部，且第一鳍部组中2个鳍部的侧壁之间具有第一间距，每组第二鳍部组包括2个相互分立的鳍部，且第二鳍部组中2个鳍部的侧壁之间具有第二间距，所述第一间距大于所述第二间距。
可选的，所述第二牺牲结构的材料包括掺硼的无定形硅，所述第一侧墙的材料包括氮化硅，所述第一掩膜结构和第二掩膜结构的材料包括无定形硅，所述第二侧墙的材料包括氮化硅。
可选的，所述待刻蚀层还包括：位于第一掩膜材料层表面的第一保护层，并且，所述半导体结构的形成方法还包括：在以若干第二牺牲结构和第一侧墙为掩膜刻蚀第一掩膜材料层之前，还刻蚀所述第一保护层；在形成第一掩膜结构和第二掩膜结构之后，且在形成第二侧墙之前，去除所述第一保护层。
可选的，所述第一保护层的材料包括氧化硅。
可选的，所述待刻蚀层还包括位于衬底和第一掩膜材料层之间的第二保护层，并且，所述在第一掩膜结构和第二掩膜结构的侧壁上形成第二侧墙的方法包括：在第二保护层表面、若干第一掩膜结构表面和若干第二掩膜结构表面形成第二侧墙膜；采用各向异性的刻蚀工艺刻蚀所述第二侧墙膜，直至去除第二保护层表面、第一掩膜结构顶面和第二掩膜结构顶面的第二侧墙膜。
可选的，所述第二保护层的材料包括氧化硅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，在图形化待刻蚀层的过程中，所述第一侧墙和第二牺牲结构用于向待刻蚀层传递图形间距。由于在第二区上的第一牺牲结构的侧壁面形成第一侧墙，并且，在第二区上的第一牺牲结构的侧壁面形成第一侧墙后，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构，因此，能够根据1个光刻图形层形成所述第一侧墙和第二牺牲结构，使得第一侧墙和第二牺牲结构之间不存在套刻偏差，从而，向待刻蚀层传递的图形精度高，并且，制造工艺的工艺窗口大、工艺难度低。
附图说明
图1至图3是一种半导体结构的形成方法各形成步骤的剖面结构示意图；
图4至图14是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术的制造工艺为了满足尺寸设计的需求，工艺窗口小、工艺难度大。现结合具体的实施例进行分析说明。
图1至图3是一种半导体结构的形成方法各形成步骤的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区I和第二区II；在衬底100上形成第一牺牲材料层110。
请继续参考图1，在所述第一牺牲材料层110上形成第二牺牲材料层(未图示)；在所述第二牺牲材料层上形成光刻图形化层(未图示)；以所述光刻图形化层为掩膜，刻蚀所述第二牺牲材料层，直至暴露出第一牺牲材料层110表面，在第一牺牲材料层110上形成相互分立的若干第二牺牲结构120。
请继续参考图1，在第二牺牲结构120的侧壁上形成第二侧墙121。
请参考图2，以第二侧墙121为掩膜刻蚀第一牺牲材料层110，在衬底100上形成相互分立的若干第一牺牲结构111。
请继续参考图2，在第一牺牲结构111的侧壁上形成第一侧墙112。
请参考图3，以第一侧墙112为掩膜刻蚀衬底100，形成若干鳍部101。
在上述实施例中，通过自对准多重图形化工艺(Self-Aligned QuadruplePatterning，SAQP)，能够使相邻鳍部101之间的最小间距W(如图3所示)小于光刻工艺的极限尺寸。
然而，上述方法形成的若干鳍部101在第一区I和第二区II上的最小间距W相同，均根据第二侧墙121的厚度D(如图1所示)定义。当若干鳍部101的尺寸设计需求，即需要满足所述最小间距W小于光刻工艺的极限尺寸，同时，还需要满足第一区I和第二区II上的最小间距W之间不同时，上述形成方法所形成的若干鳍部101无法满足所述尺寸设计需求。
为了解决上述实施例的问题，提出了另一种半导体结构的形成方法，所述形成方法中，根据至少2个图形化层，分别在第一区上和第二区上形成宽度不同的第一牺牲结构和第二牺牲结构。接着，在第一牺牲结构和第二牺牲结构的侧壁形成侧墙，以向第一区和第二区的衬底分别传递间距不同的图形。
然而，由于需要通过至少2个图形化层，分别形成第一牺牲结构和第二牺牲结构，所述至少2个图形化层之间存在套刻偏差。因此，一方面，第一牺牲结构和第二牺牲结构的图形之间存在套刻偏差，造成图形精度较差。另一方面，为了避免半导体结构的性能和可靠性不合格，所述套刻偏差需要在预设范围内，造成半导体结构的形成工艺窗口小、工艺难度大。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，通过在第二区上的第一牺牲结构的侧壁面形成第一侧墙，并且，在第二区上的第一牺牲结构的侧壁面形成第一侧墙后，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构，使得制造工艺的工艺窗口大、工艺难度低。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
请参考图4，提供待刻蚀层200，所述待刻蚀层200包括第一区I和第二区II。
在本实施例中，所述待刻蚀层200包括：衬底210、以及位于衬底210上的第一掩膜材料层220。
所述衬底210的材料包括半导体材料。
在本实施例中，所述衬底210的材料包括硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
所述第一掩膜材料层220为后续形成若干第一掩膜结构以及若干第二掩膜结构提供材料。
在本实施例中，所述第一掩膜材料层220的材料包括无定形硅。
在本实施例中，所述待刻蚀层200还包括：位于第一掩膜材料层220表面的第一保护层221。
由于所述第一保护层221位于所述第一掩膜材料层220表面，因此，一方面，在后续改性处理第一区I上的第一牺牲结构的过程中，所述第一保护层221能够保护第一掩膜材料层220，减少第一掩膜材料层220被所述改性处理改变材料特性的风险。另一方面，第一保护层221也能够在后续形成第二光刻图形层、去除第二光刻图形层的过程中保护第一掩膜材料层220，减少形成第二光刻图形层、去除第二光刻图形层的工艺对第一掩膜材料层220造成的损伤。此外，第一保护层221还能够在后续去除第一牺牲结构的过程中保护第一掩膜材料层220，避免去除第一牺牲结构的刻蚀工艺对第一掩膜材料层220造成损伤。从而，后续通过第一掩膜材料层220能够形成质量好、形貌好的若干第一掩膜结构以及若干第二掩膜结构，进而，能够更好地提高传递的图形精度。
在本实施例中，所述第一保护层221的材料包括氧化硅。
在本实施例中，所述待刻蚀层200还包括：位于衬底210和第一掩膜材料层220之间的第二保护层222。
由于第二保护层222位于衬底210和第一掩膜材料层220之间，因此，通过所述第二保护层222能够在后续形成若干第一掩膜结构以及若干第二掩膜结构的刻蚀过程中保护衬底210，减少所述刻蚀过程对衬底210造成的损伤，以更好地提高传递的图形精度。
在本实施例中，第二保护层222的材料与第一掩膜材料层220的材料不同。由此，后续形成若干第一掩膜结构以及若干第二掩膜结构的刻蚀过程中，刻蚀工艺能够对第二保护层222的材料与第一掩膜材料层220的材料具有不同的刻蚀速率，以更好地保护衬底210的保护作用。
在本实施例中，第二保护层222的材料与衬底210的材料不同。由此，后续形成鳍部之后，去除第二保护层222的材料的刻蚀工艺中，能够对衬底210的材料和第二保护层222的材料具有较大的刻蚀选择比，以使去除第二保护层222的刻蚀工艺对鳍部和衬底210造成的损伤小、或者不造成损伤。
在本实施例中，所述第二保护层222的材料包括氧化硅。
在其他实施例中，待刻蚀层不包括第二保护层。
请参考图5，在所述第一区I和第二区II上形成相互分立的若干第一牺牲结构240。
在本实施例中，在所述第一区I和第二区II上形成相互分立的若干第一牺牲结构240的方法包括：在所述第一区I和第二区II上形成牺牲材料层(未图示)；在所述牺牲材料层上形成第一光刻图形层(未图示)；以所述第一光刻图形层为掩膜刻蚀所述牺牲材料层，直至暴露出所述待刻蚀层200表面。
在本实施例中，形成牺牲材料层的工艺包括化学气相沉积工艺、物理气相沉积工艺等。
在本实施例中，刻蚀所述牺牲材料层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，所述第一光刻图形层的材料包括光刻胶。
在本实施例中，在形成若干第一牺牲结构240之后，去除所述第一光刻图形层。
在本实施例中，第一区I上的第一牺牲结构240的宽度与第二区II上的第一牺牲结构240的宽度不同。
在其他实施例中，第一区上的第一牺牲结构的宽度与第二区上的第一牺牲结构的宽度相同。
在本实施例中，所述第一牺牲结构240的材料包括无定型硅。
接着，在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙。具体在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙的步骤请参考图6至图8。
请参考图6，在若干第一牺牲结构240的侧壁面形成第一侧墙241。
第二区II上的第一侧墙241用于定义后续形成的第二鳍部组中，2个鳍部的侧壁之间的间距(如图13中所示的第二间距W2)。
在本实施例中，在若干第一牺牲结构240的侧壁面形成第一侧墙241的方法包括：在所述待刻蚀层200表面和若干第一牺牲结构240表面形成第一侧墙材料膜(未图示)；采用各向异性的刻蚀工艺刻蚀所述第一侧墙材料膜，直至暴露所述待刻蚀层200表面和若干第一牺牲结构240顶面。
在本实施例中，所述第一侧墙材料膜的形成工艺包括化学气相沉积工艺或原子层沉积工艺等。
在本实施例中，刻蚀所述第一侧墙材料膜的各向异性的刻蚀工艺包括等离子体刻蚀工艺。
在本实施例中，第一侧墙241的材料与第一保护层221的材料不同。由此，后续去除第二区II上的第一牺牲结构240的刻蚀工艺，能够对第一保护层221和第一侧墙241的材料具有较高的刻蚀选择比，以在后续去除第二区II上的第一牺牲结构240的过程中，更好地保护第一掩膜材料层220。
在本实施例中，所述第一侧墙241的材料包括氮化硅。
具体的，第一侧墙241的材料包括Si3N4。
请参考图7，在待刻蚀层200和若干第一牺牲结构240表面形成第二光刻图形层250，所述第二光刻图形层250暴露出第一区I上的第一牺牲结构240和第一侧墙241。
所述第二光刻图形层250的作用在于，在暴露出第一区I上的第一牺牲结构240和第一侧墙241的同时，覆盖第二区II上的第一牺牲结构240和第一侧墙241，以在后续能够单独去除第一区I上的第一侧墙241，并且，在后续能够单独对第一区I上的第一牺牲结构240进行改性处理，形成第二牺牲结构。所述第二光刻图形层250并非用于直接定义图形形状，因此，对于第二光刻图形层250的图形精度要求较低、套刻精度要求较低，从而，更好地增大了制造工艺的工艺窗口，降低了工艺难度。
在本实施例中，所述第二光刻图形层250的材料包括光刻胶。
请参考图8，以所述第二光刻图形层250为掩膜，刻蚀第一区I上的第一侧墙241，直至去除第一区I上的第一侧墙241。
所述第一牺牲结构240的材料与第一侧墙241的材料不同，因此，刻蚀第一区I上的第一侧墙241的刻蚀工艺中，能够对第一侧墙241的材料和第一牺牲结构240的材料具有较大的刻蚀选择比，以在去除第一侧墙241的同时保留第一区I的第一牺牲结构240。由此，在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙241。
刻蚀第一区I上的第一侧墙的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
优选的，本实施例中采用干法刻蚀工艺。
请参考图9，在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙241后，改性处理第一区I上的第一牺牲结构240，形成若干第二牺牲结构242。
所述第二牺牲结构242用于定义后续形成的第一鳍部组中，2个鳍部的侧壁之间的间距(如图13中所示的第一间距W1)。
优选的，所述第二牺牲结构242的宽度大于第一侧墙241的厚度。
由此，通过第二牺牲结构242和第一侧墙241不仅向第一区I的待刻蚀层200、第二区II的待刻蚀层200分别传递不同尺寸的图形间距(如图13中所示的第一间距W1和第二间距W2)，并且，第二区II的待刻蚀层200能够形成小于光刻工艺极限尺寸的图形间距(如图13中所示的第一间距W1)，以在提高半导体结构的集成度的同时，满足对于半导体结构的尺寸设计需求。
在本实施例中，改性处理第一区I上的第一牺牲结构240，形成若干第二牺牲结构242的方法包括：在去除第一区I上的第一侧墙241后，以所述第二光刻图形层250为掩膜，对第一区I上的第一牺牲结构240进行离子注入工艺。
通过所述离子注入工艺，能够使第一牺牲结构240的材料特性发生改变，从而，后续去除第二区II上的第一牺牲结构240的刻蚀工艺中，能够对于第一牺牲结构240的材料和第二牺牲结构242的材料具有较高的刻蚀选择比，以在去除第一牺牲结构240的同时，保留第二牺牲结构242。在本实施例中，所述离子注入工艺中注入的离子包括硼离子。所述第二牺牲结构242的材料包括掺硼的无定形硅。
具体的，通过对无定型硅掺杂硼(第二牺牲结构242的材料)，能在后续的湿法刻蚀工艺中，降低氨水等溶液对于其的蚀刻速率，从而，提高其相对于非掺杂硅(第一牺牲结构240的材料)的蚀刻选择比。在本实施例中，所述离子注入工艺的参数还包括：注入能量范围是10keV～20keV；注入剂量范围是10E14cm2～10E16cm2。
一方面，所述注入能量和注入剂量决定了所述第二牺牲结构242的材料中硼的浓度。当注入能量和注入剂量过小，则所述硼的浓度太低，导致后续去除第一牺牲结构240的过程中，第二牺牲结构242容易损耗，不利于提高向待刻蚀层200传递的图形的精度。另一方面，注入能量和注入剂量过大则会导致注入的硼扩散，对下层的器件材料产生影响。因此，选择适合的注入剂量范围和注入能量范围，即，注入能量范围是10keV～20keV，注入剂量范围是10E14cm2～10E16cm2时，一方面，减少了去除第一牺牲结构240的刻蚀工艺对第二牺牲结构242的损耗，另一方面，能够进一步避免对于下层器件材料的影响。
请参考图10，在形成第二牺牲结构242后，去除第一牺牲结构240。
在本实施例中，在形成第二牺牲结构242后，去除第一牺牲结构240的方法包括：在形成第二牺牲结构242之后，去除第二光刻图形层250；在去除所述第二光刻图形层250后，刻蚀第一区I上的第一牺牲结构240。
在本实施例中，去除所述第二光刻图形层250的工艺包括灰化工艺等。
刻蚀第一区I上的第一牺牲结构240的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
优选的，采用湿法刻蚀工艺刻蚀所述第一牺牲结构240。湿法刻蚀工艺的选择性好，由此，能够更好地去除第一牺牲结构240，同时减小对第一侧墙241和第二牺牲结构242的损耗。
在本实施例中，所述湿法刻蚀工艺采用的刻蚀剂包括氨水。由此，实现了对第一牺牲结构240的材料和第二牺牲结构242的材料具有较高的刻蚀选择比，并且，对第一牺牲结构240的材料和第一侧墙241的材料也具有较高的刻蚀选择比，以在去除第一牺牲结构240的同时，保留第一侧墙241和第二牺牲结构242。
接着，根据第一区I上的第二牺牲结构242和第二区II上的第一侧墙241图形化所述待刻蚀层200。
在图形化待刻蚀层200的过程中，所述第一侧墙241和第二牺牲结构242用于向待刻蚀层传递图形间距(如图13所示的第一间距W1和第二间距W2)。由于在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙241，并且，在第二区II上的第一牺牲结构240的侧壁面形成第一侧墙241后，改性处理第一区I上的第一牺牲结构240，形成若干第二牺牲结构242，因此，能够根据1个光刻图形层(第一光刻图形层)形成所述第一侧墙241和第二牺牲结构242，使得第一侧墙241和第二牺牲结构242之间不存在套刻偏差，从而，向待刻蚀层200传递的图形精度高，并且，制造工艺的工艺窗口大、工艺难度低。
图形化所述待刻蚀层200的具体步骤请参考图11至图14。
请参考图11，以若干第二牺牲结构242和第一侧墙241为掩膜，刻蚀第一掩膜材料层220，在第一区I的衬底210上形成若干第一掩膜结构261，并在第二区II的衬底210上形成若干第二掩膜结构262。
在本实施例中，刻蚀所述第一掩膜材料层220的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，所述第一掩膜结构261的材料包括无定型硅。
在本实施例中，所述第二掩膜结构262的材料包括无定形硅。
在本实施例中，在以若干第二牺牲结构242和第一侧墙241为掩膜刻蚀第一掩膜材料层220之前，还刻蚀所述第一保护层221。
在本实施例中，在形成第一掩膜结构261和第二掩膜结构262之后，去除所述第一保护层221。
请继续参考图11，在去除所述第一保护层221之后，在若干第一掩膜结构261和若干第二掩膜结构262的侧壁分别形成第二侧墙230。
在本实施例中，在第一掩膜结构261和第二掩膜结构262的侧壁上形成第二侧墙230的方法包括：在第二保护层222表面、若干第一掩膜结构261表面和若干第二掩膜结构262表面形成第二侧墙膜(未图示)；采用各向异性的刻蚀工艺刻蚀所述第二侧墙膜，直至去除第二保护层222表面、第一掩膜结构261顶面和第二掩膜结构262顶面的第二侧墙膜。
在本实施例中，刻蚀所述第二侧墙膜的工艺包括等离子刻蚀工艺。
在本实施例中，所述第二侧墙230的材料包括氮化硅。
具体的，第二侧墙230的材料包括Si3N4。
请参考图12，形成第二侧墙230之后，去除所述第一掩膜结构261和第二掩膜结构262。
在本实施例中，去除所述第一掩膜结构261和第二掩膜结构262的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
请参考图13和图14，图13是图14中沿X1-X2方向的剖面结构示意图，图14是图13的立体结构示意图，以所述第二侧墙230为掩膜刻蚀所述衬底210，在第一区I中形成若干第一鳍部组A，并在第二区II中形成若干第二鳍部组B。
每组第一鳍部组A包括2个相互分立的鳍部211，且第一鳍部组A中2个鳍部211的侧壁之间具有第一间距W1。
每组第二鳍部组B包括2个相互分立的鳍部221，且第二鳍部组B中2个鳍部211的侧壁之间具有第二间距W2，所述第一间距W1大于所述第二间距W2。
由此，以自对准多重图形化工艺(SAQP)在第二区II上形成间距(第二间距W2)较小的鳍部221的同时，实现了以自对准双重图形化工艺(Self-aligned Double Patterning,SADP)在第一区I上形成间距(第一间距W1)较大的鳍部221。
在本实施例中，形成第一鳍部组A和第二鳍部组B后，去除第二侧墙230。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层包括第一区和第二区；
在所述第一区和第二区上形成相互分立的若干第一牺牲结构；
在第二区上的第一牺牲结构的侧壁面形成第一侧墙；
在第二区上的第一牺牲结构的侧壁面形成第一侧墙后，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构；
在形成第二牺牲结构后，去除第一牺牲结构；
在去除第一牺牲结构之后，根据第一区上的第二牺牲结构和第二区上的第一侧墙图形化所述待刻蚀层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一区和第二区上形成相互分立的若干第一牺牲结构的方法包括：在所述第一区和第二区上形成牺牲材料层；在所述牺牲材料层上形成第一光刻图形层；以所述第一光刻图形层为掩膜刻蚀所述牺牲材料层，直至暴露出所述待刻蚀层表面。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲结构的宽度大于第一侧墙的厚度。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在第二区上的第一牺牲结构的侧壁面形成第一侧墙的方法包括：在若干第一牺牲结构的侧壁面形成第一侧墙；在待刻蚀层和若干第一牺牲结构表面形成第二光刻图形层，所述第二光刻图形层暴露出第一区上的第一牺牲结构和第一侧墙；以所述第二光刻图形层为掩膜刻蚀第一区上的第一侧墙，直至去除第一区上的第一侧墙。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，改性处理第一区上的第一牺牲结构，形成若干第二牺牲结构的方法包括：在去除第一区上的第一侧墙后，以所述第二光刻图形层为掩膜，对第一区上的第一牺牲结构进行离子注入工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子注入工艺中注入的离子包括硼离子。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数还包括：注入能量范围是10keV～20keV；注入剂量范围是10E14cm2～10E16 cm2。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成第二牺牲结构后，去除第一牺牲结构的方法包括：在形成第二牺牲结构之后，去除第二光刻图形层；在去除所述第二光刻图形层后，刻蚀第一区上的第一牺牲结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀第一区上的第一牺牲结构的工艺包括湿法刻蚀工艺。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀剂包括氨水。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括：衬底；位于衬底上的第一掩膜材料层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，根据第一区上的第二牺牲结构和第二区上的第一侧墙图形化所述待刻蚀层的方法包括：以若干第二牺牲结构和第一侧墙为掩膜刻蚀第一掩膜材料层，在第一区的衬底上形成若干第一掩膜结构，并在第二区的衬底上形成若干第二掩膜结构；在若干第一掩膜结构和若干第二掩膜结构的侧壁分别形成第二侧墙；以所述第二侧墙为掩膜刻蚀所述衬底，在第一区中形成若干第一鳍部组，并在第二区中形成若干第二鳍部组，每组第一鳍部组包括2个相互分立的鳍部，且第一鳍部组中2个鳍部的侧壁之间具有第一间距，每组第二鳍部组包括2个相互分立的鳍部，且第二鳍部组中2个鳍部的侧壁之间具有第二间距，所述第一间距大于所述第二间距。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二牺牲结构的材料包括掺硼的无定形硅，所述第一侧墙的材料包括氮化硅，所述第一掩膜结构和第二掩膜结构的材料包括无定形硅，所述第二侧墙的材料包括氮化硅。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述待刻蚀层还包括：位于第一掩膜材料层表面的第一保护层，并且，所述半导体结构的形成方法还包括：在以若干第二牺牲结构和第一侧墙为掩膜刻蚀第一掩膜材料层之前，还刻蚀所述第一保护层；在形成第一掩膜结构和第二掩膜结构之后，且在形成第二侧墙之前，去除所述第一保护层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，所述待刻蚀层还包括位于衬底和第一掩膜材料层之间的第二保护层，并且，所述在第一掩膜结构和第二掩膜结构的侧壁上形成第二侧墙的方法包括：在第二保护层表面、若干第一掩膜结构表面和若干第二掩膜结构表面形成第二侧墙膜；采用各向异性的刻蚀工艺刻蚀所述第二侧墙膜，直至去除第二保护层表面、第一掩膜结构顶面和第二掩膜结构顶面的第二侧墙膜。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括氧化硅。
CN202111047199.XA 2021-09-07 2021-09-07 半导体结构的形成方法 Pending CN115775726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111047199.XA CN115775726A (zh) 2021-09-07 2021-09-07 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111047199.XA CN115775726A (zh) 2021-09-07 2021-09-07 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN115775726A true CN115775726A (zh) 2023-03-10

Family

ID=85387895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111047199.XA Pending CN115775726A (zh) 2021-09-07 2021-09-07 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN115775726A (zh)

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
USRE49794E1 (en) SRAM design to facilitate single fin cut in double sidewall image transfer process
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
US7659208B2 (en) Method for forming high density patterns
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US7713882B2 (en) Patterning method for a semiconductor substrate
US9214356B2 (en) Mechanisms for forming patterns
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
EP1998362A2 (en) Frequency Tripling Using Spacer Mask Having Interposed Regions
CN109559978B (zh) 半导体结构及其形成方法
CN114446769A (zh) 半导体器件的制备方法
CN111668093B (zh) 半导体器件及其形成方法
US20220181215A1 (en) Gate formation process
CN115775726A (zh) 半导体结构的形成方法
CN111370309B (zh) 半导体结构及其形成方法
US11688610B2 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
US11189495B2 (en) Semiconductor structure and fabrication method thereof
CN112908836B (zh) 半导体结构及其形成方法
CN112086346B (zh) 半导体器件及其形成方法
CN117423619A (zh) 鳍的形成方法
CN114823292A (zh) 半导体结构的形成方法
CN116779442A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination