KR20000041579A - 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 - Google Patents
선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20000041579A KR20000041579A KR1019980057509A KR19980057509A KR20000041579A KR 20000041579 A KR20000041579 A KR 20000041579A KR 1019980057509 A KR1019980057509 A KR 1019980057509A KR 19980057509 A KR19980057509 A KR 19980057509A KR 20000041579 A KR20000041579 A KR 20000041579A
- Authority
- KR
- South Korea
- Prior art keywords
- bonding option
- pads
- reference potential
- bonding
- option pads
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리 장치의 본딩 옵션 패드에 관한 것으로, 특히 다수의 기준전위에 선택적으로 본딩되는 다수의 본딩 옵션 패드를 배치하므로써 디바이스 동작시 노이즈와 무관하게 안정적으로 동작시키기 위한 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치에 관한 것으로, 다수의 기준전위에 선택적으로 본딩되는 본딩 옵션 패드를 각각의 기준전위 리드 프레임에 본딩이 가능하도록 다수의 본딩 옵션 패드를 배치하므로써 온칩에 이용시 기존의 플로우팅 그라운트 스킴에 비해 내부 노이즈에 대한 영향이 없어 디바이스가 안정적으로 동작하며 제품의 신뢰성이 향상되는 효과가 있다.
Description
본 발명은 반도체 메모리 장치의 본딩 옵션 패드에 관한 것으로, 특히 다수의 기준전위에 선택적으로 본딩되는 다수의 본딩 옵션 패드를 배치하므로써 디바이스 동작시 노이즈와 무관하게 안정적으로 동작시키기 위한 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치에 관한 것이다.
종래의 기술은 본딩 옵션 패드 하나를 이용하여 하이 기준전위에 본딩이 가능하도록 배치한 다음, 장치의 목적에 맞게 상기 본딩 옵션 패드를 하이 기준전위로 연결하여 사용하고자 할 때에는 하이 기준전위 즉 Vdd에 본딩을 하거나 로우 기준전위을 이용하고자 할 때에는 본딩 옵션 패드를 플로우팅(Floating)시켜 도 1에 도시한 바와 같이 내부적으로 플로우팅 그라운드 방식(Floating Ground Scheme)의 회로를 사용한다.
종래의 기술은 도 1에 도시된 바와 같이 본딩 옵션 패드를 로우 기준전위로 이용하고자 할 때에 본딩 옵션 패드를 플로우팅 상태로 두어, 파워업시 출력노드(6)가 그라운드로 래치되도록 하는 플로우팅 그라운드 방식을 사용하는데, 플로우팅 그라운드 방식은 Device 동작시 Noise가 내부 그라운드에 영향을 주어 오동작을 일으킬 수 있는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 창안된 것으로, 본딩 옵션 패드를 하이 기준전위 리드 프레임과 로우 기준전위 리드 프레임에 본딩할 수 있게 배치하고 상기 본딩 옵션 패드들을 내부적으로 상호 메탈로 연결하여 하이 기준전위이든 로우 기준전위이든 언제나 어느 하나의 기준전위에 본딩을 할 수 있도록 한 것이다.
도 1은 종래기술에 따른 플로우팅 그라운드 회로도.
도 2는 본 발명의 일실시예 따른 선택적인 본딩 옵션 패드.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 디바이스 칩 20, 34, 35, 49 : 본딩 선택 패드
100, 112 : 하이 기준전위 리드 프레임
113, 125 : 로우 기준전위 리드 프레임
50∼76 : 본딩 와이어 80, 81 : 메탈 레이어
21∼33, 36∼47 : 본딩 패드 101∼111, 114∼124 : 리드 프레임
상기 목적 달성을 위한 본 발명은 하나 또는 복수의 본딩 옵션 패드를 갖는 반도체 메모리 장치에 있어서,
다수의 기준전위에 선택적으로 본딩되는 본딩 옵션 패드를 각각의 기준전위 리드 프레임에 본딩이 가능하도록 다수의 본딩 옵션 패드를 배치하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 설명한다.
먼저, 본 발명에 대한 전체적인 구조를 살펴본다.
도 2에 도시되어 있는 바와 같이 디바이스 칩(10), 본딩 패드(21∼33 36∼48), 본딩 옵션 패드(20, 34, 35, 49), 메탈 레이어(80, 81), 본딩 와이어(50∼76), 그리고 리드 프레임(100∼125)으로 구성된다.
상기의 리드 프레임들중 100, 125, 112, 113은 기준전위 리드 프레임(Reference Potential Lead Frame)으로, 100과 112는 하이 기준전위(Vdd) 리드 프레임, 113과 125는 로우 기준전위(Vss) 리드 프레임이다.
상기의 본딩 옵션 패드들중 20 과 49 패드(200), 34 와 35 패드(300)는 서로 내부적으로 메탈 레이어(80, 81)로 연결하였고, 각각의 본딩 옵션 패드들은 기준전위 리드 프레임에 본딩이 가능하도록 배치하였다.
예를들어, 도 2에 도시된 바와 같이 200번 본딩 옵션 패드를 하이 기준전위에 본딩하고자 할 때에는 50번 본딩 와이어를 사용하여 20번 본딩 옵션 패드를 100번의 하이 기준전위 리드 프레임에 본딩한다.
한편, 200번 본딩옵션 패드를 로우 기준전위에 본딩하고자 할 때에는 49번 본딩 옵션 패드를 125번 로우 기준전위 리드 프레임에 본딩하면 된다.
이상에서 살펴본 바와 같이, 본 발명의 선택적인 본딩 옵션 패드를 온칩에 이용하면, 기존의 플로우팅 그라운트 스킴에 비해 내부 노이즈에 대한 영향이 없어 디바이스가 안정적으로 동작하며 제품의 신뢰성이 향상되는 효과가 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 기술적 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (3)
- 하나 또는 복수의 본딩 옵션 패드를 갖는 반도체 메모리 장치에 있어서,다수의 기준전위에 선택적으로 본딩되는 본딩 옵션 패드를 각각의 기준전위 리드 프레임에 본딩이 가능하도록 다수의 본딩 옵션 패드를 배치하는 것을 특징으로 하는 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치.
- 제 1 항에 있어서,각각의 기준전위 리드 프레임에 본딩되는 다수의 본딩 옵션 패드들은 내부적으로 메탈로 연결되는 것을 특징으로 하는 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치.
- 제 1 항에 있어서,각각의 기준전위 리드 프레임에 본딩되는 다수의 본딩 옵션 패드들은 플로우팅 조건이 되지 않게 항상 어느 기준전위이든 반드시 하나의 기준전위에 본딩이 되는 것을 특징으로 하는 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057509A KR20000041579A (ko) | 1998-12-23 | 1998-12-23 | 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057509A KR20000041579A (ko) | 1998-12-23 | 1998-12-23 | 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000041579A true KR20000041579A (ko) | 2000-07-15 |
Family
ID=19564821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057509A KR20000041579A (ko) | 1998-12-23 | 1998-12-23 | 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000041579A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344838B1 (ko) * | 2000-07-24 | 2002-07-20 | 주식회사 하이닉스반도체 | 본딩 옵션 회로 |
| KR100476393B1 (ko) * | 2002-06-24 | 2005-03-16 | 주식회사 하이닉스반도체 | 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자 |
-
1998
- 1998-12-23 KR KR1019980057509A patent/KR20000041579A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344838B1 (ko) * | 2000-07-24 | 2002-07-20 | 주식회사 하이닉스반도체 | 본딩 옵션 회로 |
| KR100476393B1 (ko) * | 2002-06-24 | 2005-03-16 | 주식회사 하이닉스반도체 | 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
| US6933610B2 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US5789808A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
| JPH0621320A (ja) | 半導体集積回路装置 | |
| JPH08125143A (ja) | 半導体記憶装置 | |
| US6469327B1 (en) | Semiconductor device with efficiently arranged pads | |
| EP0041844A2 (en) | Semiconductor integrated circuit devices | |
| JPH04221837A (ja) | 半導体装置 | |
| KR20000041579A (ko) | 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치 | |
| JPH0786526A (ja) | メモリ装置 | |
| JP3111938B2 (ja) | 半導体装置 | |
| KR970017607A (ko) | 반도체 집적회로 | |
| KR20000076635A (ko) | 반도체 장치 | |
| JPH0231454A (ja) | 半導体装置 | |
| KR0172418B1 (ko) | 신호 보호를 위한 브랜치형 리드 프레임을 구비한 반도체 메모리 장치 | |
| US7701041B2 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| JPH0562465A (ja) | ボンデイングオプシヨン回路、及び半導体集積回路 | |
| JPH03236236A (ja) | 半導体集積回路装置 | |
| US20050248028A1 (en) | Chip-packaging with bonding options connected to a package substrate | |
| KR970051077A (ko) | 반도체 메모리 장치의 입력 패드의 회로 | |
| US20020180007A1 (en) | Semiconductor chip package | |
| JPH06181280A (ja) | 半導体集積回路装置 | |
| JPH04171843A (ja) | ゲートアレイ方式ｌｓｉ | |
| JPH06252267A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |