KR20000023135A - 액정 표시 장치 및 그 제조방법 - Google Patents

액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20000023135A
KR20000023135A KR1019990039304A KR19990039304A KR20000023135A KR 20000023135 A KR20000023135 A KR 20000023135A KR 1019990039304 A KR1019990039304 A KR 1019990039304A KR 19990039304 A KR19990039304 A KR 19990039304A KR 20000023135 A KR20000023135 A KR 20000023135A
Authority
KR
South Korea
Prior art keywords
insulating film
bus line
interlayer insulating
bus lines
common
Prior art date
Application number
KR1019990039304A
Other languages
English (en)
Other versions
KR100386739B1 (ko
Inventor
사까모또미찌아끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000023135A publication Critical patent/KR20000023135A/ko
Application granted granted Critical
Publication of KR100386739B1 publication Critical patent/KR100386739B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 LCD 장치에 있어서, TFT 매트릭스의 동일한 열에 속하는 각 데이터 버스 라인(2)과 중첩되도록, TFT 기판상에 다수의 공통전극(5)을 형성한다. 반면에, 매트릭스의 동일 라인에 속하는 각각의 게이트 버스 라인(7, 1) 및 TFT(6)와 중첩되도록, 다수의 공통 버스 라인(3)을 형성한다. 이러한 배치로, 액정층(18)에 도달하는 불필요한 전기장이 차단될 수 있다. 공통 버스 라인(3) 및 공통전극(5) 양자는 층간 절연막(12)상 또는 내에 상기 액정층(18)측 방향으로 형성되고, 데이터 버스 라인(2), 상기 게이트 버스 라인(7, 1), 및 화소전극(4)은 액정층(18)과 떨어져 층간 절연막(12)의 맞은편에 형성된다.

Description

액정 표시 장치 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 표시 장치(이하 LCD 장치로 표시)에 관한 것이다. 좀더 구체적으로는, 넓은 범위의 시야각을 제공할 수 있는 IPS(In-Plane-Switching) 모드에서 동작하는 액티브 매트릭스형 LCD 장치에 관한 것이다. 또한, 본 발명은 LCD 장치의 제조방법에 관한 것이다.
일반적으로, LCD 장치에는 두가지 유형이 있으며, 그중 하나는 TN(Twisted Nematic) 모드이고 다른 하나는 IPS 모드이다. TN 모드에 따르면, 유리기판에 대하여 수직방향으로 배향된 각각의 LCD 장치 분자의 분자축을 회전시킴으로써 정보가 표시되는 반면에, IPS 모드에 따르면, 유리기판에 평행방향의 분자축을 회전시킴으로써 정보가 표시된다.
IPS 모드의 LCD 장치는, 시각(viewing angle)에 대한 의존성이 적고 고품질의 표시를 유지한다는 특성이 있다. 이는, 보는 사람의 눈이 이동하더라도, 결국 액정 분자의 단축만을 보게 된다는 사실에서 기인한다. 이러한 특별한 특성 때문에, TN 모드의 LCD 장치에서 제공되는 시야각보다 더 넓은 시야각을 제공한다는 장점이 있다.
넓은 범위의 시야각을 제공하는 IPS 모드의 종래 LCD 장치는 일본 특허 공고 소 63-21907 호 공보 및 특개평 6-202127 호 공보(이하, 참조문헌 1 및 참조문헌 2 로 각각 지칭함)에 개시되어있다. 이들 참조문헌에 도시된 바와 같이, LCD 장치에 다르면, 이미지 신호에 대응하는 표시 전압과는 관계없는 전압은 항상, 이미지 신호가 전송되는 데이터 버스 라인(드레인 전극 라인)과 그 대응하는 화소전극 사이에 인가되기 때문에, 인가되는 전압은 데이터 버스 라인으로부터 방출되는 불필요한 전기장을 유발한다. 이 불필요한 전기장은 액정층에 인가된다. 그 결과, 이미지 표시의 품질이 저하되는 문제점이 발생한다.
따라서, 데이터 버스 라인이 불필요한 전기장을 방출하고 그 전기장이 액정층에 인가되는 것을 방지하기 위해, 도 1 내지 도 3 에 도시된 LCD 장치가 개발되어 왔다(이하 참조문헌 3 으로 지칭). 참조문헌 3 은 일본 특개평 10-186407 호 공보(특허 출원번호 8-286381)에 개시되어 있다. 이미지 신호가 전송되는 데이터 버스 라인은 기준 전압이 인가되는 공통 버스 라인 위에 형성된다. 즉, 데이터 버스 라인이 전체 공통 버스 라인을 커버하도록 데이터 버스 라인을 형성함으로써, 액정층을 상기 불필요한 전기장으로부터 차폐시킬 수 있다.
도 1 은, 참조문헌 3 에 개시된 바와 같이 LCD 장치내의 게이트 버스 라인, 데이터 버스 라인, 공통전극, 및 공통 버스 라인의 부분적인 레이아웃을 도시한 것이다. 도 2 및 도 3 은, 각각 도 1 에서 XXI - XXI, XXII - XXII 직선을 따라 절취한 단면도이다.
도 2 및 도 3 에 도시된 바와 같이, LCD 장치는, 다수의 매트릭스를 갖는 유리 기판(113, 이하 TFT 기판으로 지칭), 박막 트랜지스터(106, 이하 TFT 로 지칭), 칼라 필터층(122)을 갖는 유리 기판(115, 이하 CF 기판으로 지칭), 및 상기 기판(113)과 기판(115) 사이에 위치한 액정층(118)을 구비한다. 액정층(118)은 밀봉재(도시 않음)로 밀봉되어 액정셀을 형성한다. 액정셀은 액정 및 스페이서로 충진된다.
각 TFTs(106)의 게이트 전극(107)은 TFT 기판(113)상의 매트릭스내에 형성된다. 다수의 게이트 버스 라인(게이트 전극 라인)(101)은, 각 게이트 전극(107)과 전기적으로 접속되도록 형성된다. 각 게이트 버스 라인(101)은 TFT 매트릭스내의 각 라인을 따라 위치한 다수의 게이트 전극(107)에 접속된다. 도 1 에 도시된 바와 같이, 다수의 게이트 버스 라인(101)은 서로 평행하게 위치하며, 수평 방향으로 연장된다. 게이트 전극(107) 및 게이트 버스 라인(101) 양자는 TFT 기판(113)의 표면상에 형성된 게이트 절연막(111)으로 도포된다.
각 게이트 전극(107)에 대응하는 드레인 전극(108) 및 소오스 전극(109)과 패터닝된 비정질 실리콘층(110)은 게이트 절연막(111)상에 형성된다. 이후에 형성되어, 드레인 전극(108)과 소오스 전극(109)을 전기적으로 접속하는 역할을 하는 도전 채널은 비정실 실리콘층(110)내부에 형성된다. 단일 게이트 전극(107), 그에 대응하는 드레인 전극(108)과 소오스 전극(109),및 단일 비정질 실리콘층(110)은 단일 TFT(106)를 포함한다.
또한, 도 1 에 도시된 바와 같이, 다수의 화소전극(104) 및 다수의 데이터 버스 라인(다수의 드레인 전극 라인)(102)이 게이트 절연막(111)상에 형성된다.
다수의 데이터 버스 라인(102)은 서로 평행하며, 수직방향으로 연장된다. 각 드레인 전극 라인(102)은, TFT 매트릭스내의 각 열을 따라 각 다수의 드레인 전극(108)을 서로 전기적으로 접속한다.
각 화소전극(104)은 화소영역(P)에 위치하며, 2 개의 인접한 게이트 버스 라인(101)의 사이, 또는 2 개의 인접한 데이터 버스 라인(102) 사이에 위치한다. 화소전극은 대응하는 TFT(106)의 소오스 전극에 전기적으로 접속된다. 화소전극(104)은 각각 줄무늬 형태이며, 각각 해당하는 화소영역(P)내에서 데이터 버스 라인(102)에 평행하게 수직 방향으로 연장된다.
도 2 및 도 3 에 도시된 바와 같이, TFT(106), 화소전극(104), 게이트 전극(101), 및 데이터 버스 라인(102)은 게이트 절연막(111)의 최상부에 형성되는 층간 절연막(112, 보호막)으로 도포된다.
도 1 에 도시된 바와 같이, 수평방향으로 연장되는 다수의 공통 버스 라인(103, 공통 전극 라인)과 다수의 공통전극(105) 양자는 층간 절연막(112)의 표면상에 형성된다. 각 공통전극(105)은 줄무늬 형태이며, 화소전극(104)과 데이터 버스 라인(102) 양자에 평행하게 수직방향으로 연장된다. 각 공통 버스 라인(103)은 다수의 공통 전극(105)을 서로 접속시키며, 게이트 버스 라인(101)에 평행하게 수평방향으로 연장된다.
도 1 에 명백히 도시된 바와 같이, 각 공통전극(105)은 그 대응하는 데이터 버스 라인(102) 위에 위치하고, 데이터 버스 라인(102) 전체를 커버한다. 각 공통 버스 라인(103)은 대응하는 게이트 버스 라인(101)의 근방에 위치하지만 이 게이트 버스 라인(101)을 커버하지는 않는다.
칼라 필터층(122)은 CF 유리 기판(115)의 표면상에 형성된다. 칼라 필터층(122)은, 칼라 재료층(116) 및 칼라 재료층(116)을 보호하고 칼라 필터(122)의 표면을 매끄럽게 하는 오버-코팅층(117)을 구비한다. 칼라 재료층(116)은, 일정 규칙에 따라 배열되고 위치하는 적, 녹, 및 청색의 칼라 도트 재료 또는 스트라이프 재료 및 적, 녹, 및 청색의 도트 재료 또는 스트라이프 재료 사이를 채우도록 위치하는 블랙 매트릭스(121)를 구비한다.
소정의 선택 신호를 게이트 버스 라인(101)에 전송하여(도 4a 참조), 대응하는 TFT(106)를 온시킨다. 대응하는 이미지 신호는 상기 선택 신호에 의해 선택된 데이터 버스 라인(102)에 전송된다(도 4b 참조). 공통 기준전압이 다수의 공통 버스 라인(103)에 동시에 인가된다. 게이트 버스 라인(101)에 전송되는 선택 신호에 의해 선택된 화소에 대응하는 TFT(106)가 온된다. 결과적으로, 이미지 신호에 따라 데이터 버스 라인(102)에 인가된 전압은 대응하는 공통전극(105) 및 화소전극(104) 사이에 인가된다. 이 인가된 전압은 TFT 기판(113) 및 CF 기판(115) 양자에 평행한 전기장을 발생시킨다. 이 전기장은 액정층(118)내의 액정 분자에 인가된다. 이 전기장은, 액정분자가 인가된 이미지 신호에 따라 임의의 각도만큼 회전하도록 한다. 결과적으로, 인가된 이미지 신호에 따른 이미지가 LCD 장치의 화면상에 표시된다.
각 TFT(106)는, 소오스 전극(109) 및 드레인 전극(108) 이 게이트 전극(107) 위에 위치하는 소위 바닥 게이트 구조를 가지며, 이는 일반적으로 "역스테거 구조"로 지칭된다.
참조문헌 3 의 LCD 장치에 따르면, 도 1 로부터 명백하듯이, 각 공통전극(105)은 대응하는 데이터 버스 라인(102) 전체를 커버한다. 따라서, 참조문헌 1 및 2 의 LCD 장치에서 문제점인, 데이터 버스 라인(102)으로부터 방사되는 불필요한 전기장이 공통전극(105)에 의해 결국 차단될 수 있다. 따라서, 불필요한 전기장이 액정층(118)내의 액정 분자에 영향을 주어 발생하는, 이미지 표시 품질의 저하가 방지될 수 있다.
그러나, 참조문헌 3 의 LCD 장치는 표시된 이미지의 품질이 만족스럽지 않다는 다음의 문제점을 가지고 있다.
즉, CF 기판(115)상의 칼라 재료층(116), 블랙 매트릭스(121), 및 오버-코팅층(117)이 전기적으로 부유상태(floating state)로 남아있기 때문에, 용이하게 분극되거나(polarized) 또는 대전되는 경향이 있다(도 5 참조). 특히, 블랙 매트릭스(121)는 매우 용이하게 분극 또는 대전되는 경향이 있다. 또한, 블랙 매트릭스(121)가 도전성이기 때문에, 전하가 용이하게 블랙 매트릭스내로 이동할 수 있다. 이는 이미지 표시 품질의 저하를 유발할 수도 있다. 예를 들어, 블랙 매트릭스(121)가 빛을 방사하거나, 이미지가 LCD 장치의 화면에 고정될 수도 있다. 이하, 이러한 문제점을 도 4a 및 도 4b 를 참조하여 좀더 구체적으로 설명한다.
참조문헌 3 에 개시된 바와 같이, 도 1 의 종래 LCD 장치에 따르면, 선택 신호가 게이트 버스 라인(101)중 하나에 전송된다. 예를 들어, 도 4a 에 도시된 바와 같이, 선택 신호(23)는 전형적인 파형이다. 이 경우, 도 4b 에 도시된 바와 같이, 이미지 신호(24)는 데이터 버스 라인(102)에 전송된다.
도 4a 의 선택 신호(23)의 프레임당 스케닝 시간(T프레임)은 16.6 ms 이다. 선택 신호(23)의 약 20 V 의 온-전압(Von)이, 스케닝 시간(T프레임)동안, 선택 시간(Ton= 26 ms)내에 게이트 버스 라인(101)중 하나로 인가된다. 약 -5 V 의 오프-전압(Voff)이, 선택 시간(Ton= 26 ms)을 제외한 시간동안 인가된다.
도 5 에 도시된 바와 같이, 상기 -5 V 의 음의 전압이 인가되는 동안 게이트 버스 라인(101)으로부터 방사된 불필요한 전기장은, CF 기판(115)의 칼라 재료층(116), 오버-코팅층(117), 및 블랙 매트릭스(121)에 영향을 준다. 전기장은, 팔라 재료층(116), 오버-코팅층(117), 및 블랙 매트릭스(121)내의 대전 및 분극을 발생시킨다.
특히, 블랙 매트릭스(121)는 용이하게 분극되는 경향이 있다. 또한, 탄소 등의 물질을 포함하기 때문에, 전하가 용이하게 블랙 매트릭스(121)내로 이동할 수 있다. 이는 이미지 표시 품질의 저하를 유발한다. 예를 들어, 종래 LCD 장치의 화면상에 이미지의 얼룩 및/또는 고착의 발생을 유발한다.
이러한 문제점이 발생하는 것을 방지하기 위해, 예를 들어, 블랙 매트릭스(121)용으로 낮은 전도성 및 분극되기 어려운 재료를 이용할 필요가 있다.
따라서, 본 발명의 목적은, 고품질의 이미지를 표시하는 액티브 매트리스형 LCD 장치를 제공하는 것이다.
본 발명의 다른 목적은, TFT 의 기판에 장착된 것과 같이 기판에 장착된 활성소자를 통해 생성된 불필요한 전기장의 발생에 의해 유발되는 영향의 가능성을 제어할 수 있는 액티브 매트릭스형 LCD 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 블랙 매트릭스내에서 대전 및 분극에 의해 화면상에 이미지의 얼룩 및 고착의 발생을 방지하는 액티브 매트릭스형 LCD 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 대전 및 분극의 발생이 쉽게 유발되는 블랙 매트릭스를 이용하지 않은 액티브 매트릭스형 LCD 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 상기 LCD 장치의 제조방법을 제공하는 것이다.
도 1 은, 참조문헌 3 의 액티브 매트릭스형 LCD 장치의 각 화소에 대한 TFT, 화소전극, 게이트 버스 라인, 데이터 버스 라인, 공통전극, 및 공통 버스 라인의 레이아웃을 도시하는 평면도.
도 2 는 도 1 의 XXI - XXI 선을 따라 절취한 단면도.
도 3 은 도 1 의 XXII - XXII 선을 따라 절취한 단면도.
도 4a 및 도 4b 는 참조문헌 3 의 액티브 매트릭스형 LCD 장치에 공급되는 선택 신호 및 이미지 신호의 파형을 도시하는 파형도.
도 5 는 참조문헌 3 의 액티브 매트릭스형 LCD 장치에서 생성되는 불필요한 전기장의 상태를 도시하는 도면.
도 6 은 본 발명의 제 1 실시예에 따른 LCD 장치의 구성을 도시하는 도면.
도 7 은 도 6 의 인접 TFTs 는 포함하지만 공통 버스 라인 및 공통전극은 포함하지 않는 구조의 일부분을 도시하는 확대도.
도 8 은 도 7 의 구조의 동일한 부분과 공통 버스 라인(3) 및 공통전극(5)을 더 포함하는 부분의 구조를 도시하는 확대도.
도 9 는 도 8 에서 III - III 선을 따라 절취한 단면도.
도 10 은 도 8 의 IV - IV 선을 따라 절취한 단면도.
도 11 은 본 발명의 제 1 실시예에 따른 LCD 장치 내에 생성되는 전기장의 상태를 도시하는 도면.
도 12 는 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 LCD 장치의 화소전극(4)이 형성되기 전의 일부분의 구성을 도시하는 도면.
도 13 은 화소전극(4)이 형성된 도 12 와 동일한 부분의 구성을 도시하는 도면.
도 14 는 도 13 의 VII - VII 선을 따라 절취한 단면도.
도 15 는 도 13 의 VIII - VIII 선을 따라 절취한 단면도.
도 16 은 본 발명의 제 3 실시예에 따른 액티브 매트릭스형 LCD 장치의 공통 버스 라인(3) 및 공통전극(5)이 형성되기 전의 일부분의 구성을 도시하는 도면.
도 17 은 공통 버스 라인(3) 및 공통전극(5)이 형성된 도 16 과 동일한 부분의 구성을 도시하는 도면.
도 18 은 도 17 의 XI - XI 선을 따라 절취한 단면도.
도 19 는 도 17 의 XII - XII 선을 따라 절취한 단면도.
도 20 은 본 발명의 제 4 실시예에 따른 액티브 매트릭스형 LCD 장치의 공통 버스 라인(3) 및 공통전극(5)이 형성되기 전의 일부분의 구성을 도시하는 도면.
도 21 은 공통 버스 라인(3) 및 공통전극(5)이 형성된 도 20 과 동일한 부분의 구성을 도시하는 도면.
도 22 는 도 21 의 XVI - XVI 선을 따라 절취한 단면도.
도 23 은 도 1 의 XVII - XVII 선을 따라 절취한 단면도.
도 24 는 본 발명의 제 5 실시예에 따른 액티브 매트릭스형 LCD 장치의 일부분의 구성을 도시하는 단면도.
도 25 는 본 발에 따른 LCD 장치의 제조방법을 도시하는 흐름도.
도 26 은 본 발에 따른 LCD 장치의 제조방법을 도시하는 흐름도.
*도면의 주요부분에 대한 부호의 설명*
3 : 공통 버스 라인
4 : 화소전극
5 : 공통전극
6 : 화소 구동 트랜지스터
7 : 게이트 전극
8 : 드레인 전극
9 : 소오스 전극
10 : 비정질 실리콘층
11 : 절연막
12 : 층간 절연막
13 : TFT 기판
15 : CF 기판
상기 목적들을 달성하기 위하여, 본 발명의 일 양태에 따르면, 다수의 데이터 버스 라인(2)을 커버하는 다수의 공통전극(5) 및 다수의 게이트 버스 라인을 커버하는 공통 버스 라인(3)을 구비하는 LCD 장치가 제공된다. 이 액정 표시 장치의 일예는 도 9 에 도시되어 있다. 상기 괄호안의 참조번호는 도 9 의 대응하는 소자 각각에 부여되었다.
또한, 본 발명의 일 양태에 따르면, 다수의 게이트 버스 라인(1)과 다수의 데이터 버스 라인(2)을 커버하는 다수의 화소전극(4)을 구비하는 LCD 장치가 제공된다. 이 액정 표시 장치의 일예는 도 14 에 도시되어 있다.
또한, 본 발명의 일 양태에 따르면, 기판상에 다수의 게이트 버스 라인(7, 1)을 형성하는 제 1 형성단계, 다수의 화소 구동 트랜지스터(6), 다수의 화소전극(4), 및 다수의 데이터 버스 라인(2)을 상기 기판상에 형성된 절연층(11)상에 형성하는 제 2 형성단계, 상기 제 2 형성단계에서 형성된 표면상에 층간 절연막(12)을 형성하는 제 3 형성단계, 및 상기 다수의 게이트 버스 라인(7, 1)과 화소 구동 트랜지스터(6) 양자와 중첩되도록 상기 층간 절연막(12)상에 다수의 공통전극(5)을 형성하고, 또한, 상기 다수의 데이터 버스 라인(2)과 중첩되도록 상기 층간 절연막(12)상에 다수의 공통 버스 라인(3)을 형성하는 제 4 형성단계를 구비하는 LCD 장치의 제조방법이 제공된다. 액정 표시 장치의 제조방법의 일예가 도 25 에 도시되어 있다.
또한, 본 발명의 일 양태에 따르면, 기판상에 다수의 게이트 버스 라인(7, 1), 다수의 공통전극(5), 및 다수의 공통 버스 라인(3)을 형성하는 제 1 형성단계, 상기 기판상에 형성된 절연층(11)상에 다수의 화소 구동 트랜지스터(6) 및 다수의 데이터 버스 라인(2)을 형성하는 제 2 형성단계, 상기 제 2 형성단계에서 형성된 표면상에 층간 절연막(12)을 형성하는 제 3 형성단계, 및 상기 다수의 게이트 버스 라인(7, 1), 상기 화소 구동 트랜지스터(6), 및 상기 데이터 버스 라인(2)과 중첩되도록 상기 층간 절연막(12)상에 다수의 화소전극(4)을 형성하는 제 4 형성단계를 구비하는 LCD 장치의 제조방법이 제공된다. 액정 표시 장치의 제조방법의 일예가 도 26 에 도시되어 있다.
이하, 본발명의 제 1 실시예에 따른 액티브 매트릭스형 LCD 장치를 도면을 참조하여 설명한다.
제 1 실시예
도 6 내지 도 10 은 본 발명의 제 1 실시예에 따른 액티브 매트릭스형 LCD 장치를 도시한다. 이 LCD 장치에 따르면, 액정 분자는 IPS 모드에서 제어된다. 이하, 이들 도면들 간의 관계를 설명한다. 도 6 은 본 발명의 제 1 실시예에 따른 LCD 장치의 매트릭스 구조를 도시한다. 도 7 은 도 6 의 인접 TFT는 포함하지만 도 8 에 도시된 공통 버스 라인(3) 및 공통전극(5)은 포함하지 않는 구조의 일부분을 도시하는 확대도이다. 도 8 은 도 7 과 동일한 구조의 일부분을 도시하지만 공통 버스 라인(3) 및 공통전극(5)을 더 포함하는 구조를 도시하는 확대도이다. 도 9 는 III - III 선을 따라 절취한 단면도이며, 도 10 은 IV - IV 선을 따라 절취한 단면도이다.
도 6 에서, LCD 장치는 다수의 화소 영역(P)의 매트릭스 및 다수의 TFT(6)의 매트릭스를 구비한다. 다수의 게이트 버스 라인(게이트 전극 라인)(1)은 매트릭스에서 수평방향으로 연장되고, 수직방향으로 동일한 간격으로 위치한다. 다수의 버스 라인(드레인 전극 라인)(2)은 매트릭스에서 수직방향으로 연장되며, 수평방향으로 동일한 간격으로 위치한다. 다수의 TFT(6)는 대응하는 게이트 버스 라인(1) 및 데이터 버스 라인(2)의 각 교차점 부근에 각각 위치한다. 참조부호 51 은 특정 전압이 인가되는 각 게이트 버스 라인(1)의 게이트 단자를 나타내며, 참조번호 52 는 특정 전압이 인가되는 각 데이터 버스 라인(2)에 접속되는 드레인 단자를 나타낸다.
도 7 에서, 각 TFT(6)는 드레인 전극(8), 소오스 전극(9), 비정질 실리콘층(10), 및 게이트 전극(7)(도면에는 도시되어 있지 않지만 비정질 실리콘층(10) 아래에 있다(도 7 참조))을 구비한다. 소오스 전극(9)은 화소전극(4)에 접속된다.
도 8 은, 데이터 버스 라인(2), 게이트 버스 라인(1), 및 TFT(6)(도 7 에도 도시) 모두가 공통 버스 라인(3) 및 공통전극(5)으로 커버되어 있는 것을 도시한다.
도 9 및 도 10 에서, LCD 장치는, 유리기판(13)(이하 TFT 기판으로 지칭), 유리기판(15)(이하 CF 기판으로 지칭), 및 이들 2 개의 기판(13, 15) 사이에 개재된 액정층(18)을 구비한다. TFT 기판(13) 은 다수의 TFT(6)(하나의 TFT(6)만 도면에 도시)의 매트릭스를 구비하며, CF 기판(15)은 칼라필터층(22)을 포함한다. 밀봉재(도시 않음)는 액정층(18)의 주위를 밀봉하여 액정셀을 형성한다. 액정 및 스페이서(도시 않음)는 밀봉된 셀내에 충진된다.
각 TFT(6)에 소속된 게이트 전극(7)의 매트릭스는 TFT 기판상에 형성된다. 다수의 게이트 버스 라인(1)은 TFT(6) 매트릭스의 수평방향으로 연장되어 위치한다. 도 7 및 도 8 에 도시된 바와 같이, 다수의 게이트 버스 라인(1)은 TFT(6)의 수평방향으로 연장되며 서로 평행하도록 형성된다. 각 게이트 버스 라인(1)은, TFT(6) 매트릭스의 동일 라인내에 위치한 다수의 게이트 전극(7)을 서로 접속시킨다. 게이트 전극(7)과 게이트 버스 라인 양자는 TFT 기판(13)상에 형성된 게이트 절연막(11)으로 도포된다.
한쌍의 드레인 전극(8)과 소오스 전극(9)의 다수의 조합 및 모두 각각의 게이트 전극(7)에 대응하는 패터닝된 비정질 실리콘층(10)이 게이트 절연막(11)의 최상부에 형성된다. 비정질 실리콘층(10)의 내부에 도전 채널이 생성되어, 드레인 전극(8)을 소오스 전극(9)에 전기적으로 접속시킨다. 각 TFT(6) 는 대응하는 게이트 전극(7), 대응하는 드레인 전극(8), 대응하는 소오스 전극(9), 및 대응하는 비정질 실리콘층(10)으로 이루어진다. 각 TFT(6)는, 각 소오스 전극(9) 및 드레인 전극(8) 양자가 그 대응하는 게이트 전극(7) 위에 형성되는 "역스테거 구조"를 갖는다.
다수의 화소전극(4) 및 다수의 데이터 버스 라인(드레인 전극 라인)(2) 양자도 게이트 절연막(11)의 최상부 상에 형성된다.
다수의 데이터 버스 라인(2)은 TFT(6)의 매트릭스의 수직방향으로 연장되며, 서로 평행하게 형성된다. 각 데이터 버스 라인(2)은 매트릭스의 동일한 열내에 위치한 다수의 드레인 전극(8)을 서로 접속시킨다.
각 화소전극(4)은, 2 개의 인접 게이트 버스 라인(1)들 사이와 2 개의 인접 데이터 버스 라인(2)들 사이에 위치한 대략적으로 사각형인 화소 영역(P)에 형성된다(도 6 참조). 또한, 화소전극(4)은 TFT(6)내의 대응하는 소오스 전극(9)에 접속된다. 도 7 에 도시된 바와 같이, 각 화소전극(4)은 줄무늬 형태이며, 그 해당되는 화소 영역내에서 수직방향으로 데이터 버스 라인(2)에 평행하게 연장된다. 각 화소전극(4)의 TFT(6)를 향하는 단부(ending portion)는, 각 TFT(6)를 향하는 수평방향으로 향함으로써, 각 드레인 전극(8)에 접속된다.
도 9 내지 도 10 에 도시된 바와 같이, 화소전극(4), 게이트 버스 라인(1), 및 데이터 버스 라인(2) 모두는, 게이트 절연막(11)의 최상부상에 형성되는 층간 절연막(보호막)(12)에 의해 도포된다. 층간 절연막(12)은 BCB (benzocyclobutene) 막을 이용하여 형성된다.
도 8 에 도시된 바와 같이, 수직방향으로 연장되는 다수의 공통전극(5) 및 수평방향으로 연장되는 다수의 공통 버스 라인(공통 전극 라인)(3) 양자는 층간 절연막(12)의 최상부상에 형성된다. 막(12)상에 동일한 조합이 반복되어 형성되기 때문에 공간을 절약하기 위해, 1 개의 공통전극(5) 및 1 개의 공통 버스 라인(3) 만을 도 8 에 도시하였다. 각 공통전극(5)은 줄무늬 형태이며, 화소전극(4) 및 데이터 버스 라인(2) 양자에 평행하다. 각 공통 버스 라인(3)은 수직방향으로 연장된 다수의 공통전극(5)을 게이트 버스 라인(1)에 평행하게 서로 전기적으로 접속시킨다.
도 8 의 배치로부터 명백하듯이, 수직방향으로 연장된 각 공통전극(5)은 대응하는 데이터 버스 라인(2)과 중첩되어, 데이터 버스 라인(2)을 완전히 커버한다. 수평방향으로 연장된 각 공통 버스 라인(3)은 대응하는 게이트 버스 라인(1)과 중첩되어, 게이트 버스 라인(1)을 완전히 커버한다. 이러한 배치로, 각 공통 버스 라인(3)은, 게이트 버스 라인(1)을 통해 생성되는 전기장을 차단하는 전기장 차단막으로써의 역할을 한다. 또한, 공통 버스 라인(3)은, TFT(6)를 향해 방사되는 외부 광을 차단하는 차광막 역할도 수행한다. 또한, 각 공통전극(5)은 데이터 버스 라인(2)을 통해 생성되는 전기장을 차단하는 전기장 차단막으로써의 역할을 한다. 또한, 공통전극(5)은, TFT(6)을 향에 방사되는 외부 광을 차단하는 차광막의 역할도 수행한다.
도 9 및 도 10 에 도시된 바와 같이, 칼라 필터층(22)이 CF 유리기판(15)의 표면상에 형성된다. 칼라 필터층(22)은 칼라 재료층(16) 및 칼라 재료층(16)을 보호하고 칼라 필터층(22)의 표면을 매끄럽게도 하는 오버-코팅층(17)을 구비한다. 칼라 재료층(16)은 규칙적으로 위치하는 3 원색 재료(RGB)의 도트 또는 스트라이프를 포함한다. 제 1 실시예에서는, RGB 도트 또는 스트라이프 사이의 공간을 충진하기 위해 흔히 사용되는 블랙 매트릭스를 사용하지 않는다. 염료와 혼합되는 3 원색(RGB)을 갖는 색소 또는 수지를 칼라 재료용으로 이용한다.
소정의 선택 신호가 게이트 버스 라인(1)중 하나에 전송되면, 그 대응하는 TFT(6)가 온 또는 오프된다. 그 대응하는 이미지 신호는 선택된 데이터 버스 라인(2)로 전송되고, 공통 기준 전압이 다수의 공통 버스 라인(3)에 인가된다. 선택 신호를 게이트 버스 라인(1)중 하나에 전송함으로서 선택된 화소내의 TFT(6)가 온된다. 결과적으로, 데이터 버스 라인(2)중 하나에 전송되는 이미지 신호에 의존하는 전압은, 그 대응하는 공통전극(5) 및 화소전극(4) 사이에 인가된다. 이 인가된 전압은 TFT 기판 및 CF 기판(15)에 거의 평행한 전기장을 생성시키며, 이 전기장은 액정층(18)내의 액정 분자에 영향을 미친다. 이 생성된 전기장은, 인가된 이미지 신호에 따라, 각 액정 분자들이 소정 각도만큼 회전하도록 한다. 결과적으로, 전송된 이미지 신호에 대응하는 이미지가 LCD 장치의 화면에 표시된다.
다음, 본 발명의 제 1 실시예에 따른 LCD 장치의 제조방법을 도 9, 도 10 및 도 25 를 참조하여 설명한다.
먼저, Mo, Cr 등으로 이루어진 제 1 도전층을 TFT 기판(13)의 표면상에 형성한다. 상기 제 1 도전막을 패터닝하여, 수평방향으로 연장된 다수의 게이트 버스 라인(1)을 형성한다(도 25 의 제 1 단계). 게이트 버스 라인(1)은 각 TFT(6)내에서 게이트 전극(7)의 역할을 수행한다.
두번째로, SiN 등의 재료로 이루어진 절연막을 형성하여 게이트 버스 라인(1) 및 게이트 전극(7)을 도포한다(도 25 의 제 2 단계). 그후, 최종 형성된 표면에 비정질 실리콘층을 형성한다. 연속적으로 형성된 2 개의 막들은 게이트 절연막(11)을 구비한다. 그후, Mo 또는 Cr 등의 제 2 도전막을 비정질 실리콘층상에 형성한다. 그후, 제 2 도전막을 패터닝하여, 각 TFT(6)의 드레인 전극(8) 및 소오스 전극(9) 양자를 형성한다. 또한, 데이터 버스 라인(2) 및 화소전극(4)을 형성한다(도 25 의 제 3 단계). 각 드레인 전극(8)은 대응하는 데이터 버스 라인(2)에 접속되고, 각 소오스 전극(9)은 대응하는 화소전극(4)에 접속된다.
그후, BCB 막 또는 보호막(층간 절연막)(12)을 형성하여, 드레인 전극(8) 및 소오스 전극(9) 양자를 도포한다(도 25 의 제 4 단계). 보호막(12)의 두께는 0.5 내지 1 ㎛ 범위내이다.
Mo 또는 Cr 등의 재료로 이루어진 제 3 도전층을 보호막(12)상에 형성한다. 이 형성된 층을 패터닝하여, 서로 접속되는 공통전극(5) 및 공통 버스 라인(3)을 형성한다. 각 공통 버스 라인(3)을 형성하여 대응하는 게이트 버스 라인(1) 및 게이트 전극(7)을 완전히 커버하고, 각 공통전극(5)을 형성하여 대응하는 게이트 버스 라인(1)을 완전히 커버한다(도 25 의 제 5 단계).
상술한 바와 같이, 제 1 실시예의 액정 장치에 따르면, TFT 기판(13) 위에 다수의 공통전극(5)이 형성되어, 매트릭스의 동일한 열에 수반된 TFT(6)에 접속된 각 데이터 버스 라인(2)과 중첩된다. 또한, 다수의 공통 버스 라인(3)이 형성되어, 매트릭스의 동일한 라인에 속한 각각의 게이트 전극(7) 및 대응하는 게이트 버스 라인(1)과 중첩된다. 공통전극(5)은,데이터 버스 라인(2)으로부터 액정층(18)으로 방사되는 불필요한 전기장을 차단하는 역할을 한다. 또한, 공통 버스 라인(3)은, 게이트 버스 라인(1)으로부터 액정층(18)으로 방사되는 불필요한 전기장을 차단하는 역할을 수행한다. 즉, 참조문헌 3 에 기재된 바와 같이, 데이터 버스 라인(2)으로부터 액정층(18)으로 방사되는 불필요한 전기장 뿐만 아니라, 게이트 버스 라인(1)으로부터 액정층(18)으로 방사되는 불필요한 전기장 또한 차단된다. 결과적으로, 오버-코팅층(18)의 CF 기판(15)측, 칼라 재료층(17), 블랙 매트릭스층(16) 등이 대전될 수 없다.
따라서, TFT 기판(13)으로부터 방사되는 불필요한 전기장의 발생에 기인하는 악영향을 크게 감소시킬 수 있다. 예를 들어, 대전 및 분극을 유발하는 블랙 매트릭스에 의해 발생하는 이미지의 얼룩 및 고착의 발생을 방지할 수 있다. 결과적으로, 본 발명의 제 1 실시예에 따른 LCD 장치는, 참조문헌 3 에 도시된 LCD 장치보다 우수하며 개선된 품질의 이미지를 표시한다.
더구나, 상기 개선을 위해, 전기장 차단층 또는 관련층을 추가로 형성할 필요가 없다. 또한, 필요한 제조공정 단계의 수를 증가시킬 필요가 없다.
또한, 본 발명의 제 1 실시예에 따른 LCD 장치에 따르면, 공통 버스 라인(3)이 각 TFT(6)를 커버하여, TFT(6)를 비출수도 있는 외부 광이 진입할 가능성을 차단하는 역할을 한다. 따라서, 외부 광이 TFT(6)에 도달하여 생기는 악영향 뿐만 아니라 블랙 매크릭스도 칼라 필터층(22)에서 생략할 수 있다. 결과적으로, 칼라 필터층(22)내의 블랙 매트릭스가 존재하지 않기 때문에, 칼라 필터층(22)의 구조 및 그 제조방법이 단순해질 수 있다는 장점이 있다.
본 발명의 제 1 실시예에 따른 LCD 장치가 개선된 품질의 이미지를 표시할 수 있는 이유를 도 11 을 참조하여 보다 구체적으로 설명한다.
도 11 은 LCD 장치내에 생성된 전기장의 상태를 도시한다. 도 11 로부터 명백하듯이, 공통 버스 라인(3)은 게이트 버스 라인(1) 및 게이트 전극(7)으로부터 방사되는 불필요한 전기장을 차단한다. 결과적으로, 액정층에는 전기장이 거의 도달하지 않는다. 따라서, 칼라 재료층(16) 및 오버-코팅층(17)내의 대전 및 분극의 발생을 제어할 수 있다. 결과적으로, 본 발명에 따르면, LCD 장치내에서 이미지의 표시품질이 저하될 가능성이 없다.
요약하면, 제 1 실시예의 LCD 장치에 다르면, 액정층(18)에 도달하는 불필요한 전기장을 차단하기 위하여, 다수의 공통전극(5)을 TFT 기판상에 형성하여, TFT 매트릭스의 동일한 열에 속한 각 데이터 버스 라인(2)과 중첩되도록 한다. 도 9 에 도시된 바와 같이, 또한, 다수의 공통 버스 라인(3)을 형성하여, 매트릭스의 동일한 라인에 속한 각 게이트 버스 라인(7, 1)과 중첩되도록 한다.
제 1 실시예의 LCD 장치가, 층간 절연막(12)상 또는 내에 상기 액정층(18)측 방향으로 형성된 상기 공통전극(5) 및 공통 버스 라인(3)을 구비하는 것이 바람직하다.
상기 데이터 버스 라인(2), 상기 게이트 버스 라인(7, 1), 및 화소전극(4) 모두는, 액정층으로부터 멀리 떨어져 층간 절연막(12) 맞은편에 형성된다.
또한, 상기 층간 절연막(12)은 저유전율 및 분극 발생 가능성이 낮은 유기막으로 형성되는 것이 바람직하다.
또한, 상기 층간 절연막은, 저유전율 및 분극 발생 가능성이 낮은 무기막 및 유기막 등의 복수개의 층으로 형성될 수도 있다. "저유전율" 은 약 2.0 내지 3.5 범위내의 값을 의미하며, 상기 "분극 발생 가능성이 낮다"라는 것은, 유기막의 분극성이 칼라 필터 및 블랙 매트닉스의 분극성보다 낮다는 것을 의미한다.
또한, 층간 절연막을 형성하는 유기막용으로는 BCB 막을 이용하는 것이 바람직하다. 이는, 상기 BCB 막의 유전율이 낮기 때문이다(즉, 2.7). 또한, 흡습성 및 분극성이 낮다.
또한, 유기막으로는, 폴리실록산(polysiloxane) 또는 다양한 SOG(Spin-On-Glass) 재료가 대채되어 사용될 수 있다.
또한, 제 1 실시예에 따르면, TFT 기판상의 화소 영역에 대응하는 층간 절연막 영역은 제거되는 것이 바람직하다. 층간 절연막 영역을 제거함으로써, 이미지 표시용으로 이용되는 전기장이 액정층의 액정 분자에 보다 효과적으로 영향을 미칠 수 있다.
또한, 제 1 실시예의 LCD 장치에 따르면, 상기 공통전극이 각 TFT를 커버하는 것이 바람직하다. 상기 공통전극은, 외부 광이 TFT 에 도달하는 것을 차단하는 차광막으로써의 역할을 한다. 따라서, 칼라 필터층내에 블랙 매트릭스가 필요하지 않다. 결과적으로, 칼라 필터의 구조 및 그 제조방법이 보다 단순해 질 수 있다.
제 2 실시예
다음, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 LCD 장치를 도 12 내지 도 15 를 참조하여 설명한다. 이 표시에서, 액정 분자들은 IPS 모드로 제어된다. 도 12 는 도 6 에서 인접 TFT를 포함하는 구조의 일부분을 도시하며, (도 13 에 도시되어 있는) 화소전극(4)은 포함하지 않는다. 즉, 도 12 는 화소전극(4)이 형성되기 전의 구조를 도시한다. 도 13 은 도 12 에서와 동일한 부분의 구조를 도시하며, 화소전극(4)을 더 포함한다. 도 14 는 VII - VII 선을 따라 절취한 단면도이며, 도 15 는 VIII - VIII 선을 따라 절취한 단면도이다.
도 12 에 도시된 바와 같이, 게이트 버스 라인(게이트 전극 라인)(1) 및 공통 버스 라인(공통 전극 라인)(3) 양자는 X 방향으로 연장되고, 데이터 버스 라인(드레인 전극 라인)(2)은 Y 방향으로 연장된다. 각 공통 버스 라인(3)은 공통전극(5)에 접속된다.
도 13 에서, 다수의 화소전극(4)은 게이트 버스 라인(1), 데이터 버스 라인(2), 및 TFT(6) 위에 형성된다.
도 14 에서, 제 2 실시예에 따른 LCD 장치는, TFT 기판(13), CF 기판(15), 및 상기 2 개의 기판(13, 15) 사이에 의치한 액정층(18)을 구비한다. TFT(6)의 매트릭스는 TFT 기판(13)상에 형성되고, 칼라 필터층(22)은 CF 기판(15)상에 형성된다. 액정층(18)은 밀봉재(도시 않음)로 밀봉되어 셀을 형성한다. 액정 및 스페이서 양자는 셀내에 충진된다.
상술된 바와 같이, 제 2 실시예의 기본적인 구조는 제 1 실시예의 구조와 동일하다.
각 TFT(6)내의 게이트 전극(7)의 매트릭스는 TFT 기판(13)의 최상부상에 형성되고, 다수의 게이트 버스 라인(1)이 형성되어, 제 1 실시예와 동일한 방식으로 매트릭스의 라인 방향(X 방향)으로 형성된다. 각 게이트 버스 라인(1)은, 매트닉스내에서 동일한 라인에 속하는 TFT(6)내의 일군의 게이트 전극(7)에 접속된다. 이점에서는, 제 2 실시예의 배치는 제 1 실시예의 배치와 동일한다. 또한, 제 2 실시예에서, 다수의 공통전극(5) 및 공통 버스 라인(3)이 TFT 기판(13)의 최상부상에 형성된다.
각 공통전극(5)은, 제 1 실시예에서 화소전극(4)과 같이, 대응하는 화소 영역(P)내의 동일한 위치에 형성된다. 또한, 제 1 실시예에서의 각 줄무늬 형태의 화소전극(4)의 크기와 거의 동일한 크기를 갖는다. 각 공통 버스 라인(3)은 TFT(6)의 매트릭스의 라인 방향(X 방향)으로 연장되며, 따라서, 매트릭스의 동일한 라인에 속하는 일군의 공통전극(5)을 서로 전기적으로 접속시킨다.
게이트 전극(7), 게이트 버스 라인(1), 공통전극(5), 및 공통 버스 라인(3) 모두는, TFT 기판(13)의 최상부상에 형성된 게이트 절연막(11)으로 도포된다.
각 게이트 전극(7)에 대응하는 한쌍의 드레인 전극(8) 및 소오스 전극(9)과 패터닝된 비정질 실리콘층(10) 모두는 게이트 절연막(11)의 최상부상에 형성된다. 게이트 전극(7)들 중 하나, 대응하는 드레인 전극(8)과 소오스 전극(9), 및 대응하는 비정질 실리콘층(10)은 각 TFT(6)를 구비한다. 각 TFT(6)는, 소위 "역스테거 구조"를 가지며, 각 소오스 및 드레인 전극은 그 게이트 전극 위에 형성된다. 이점에서는, 제 2 실시예의 TFT 의 구조는 제 1 실시예에서의 구조와 동일하다.
다수의 데이터 버스 라인(2)이 게이트 절연막(11)의 최상부상에 형성된다. 제 1 실시예와는 달리, 제 2 실시예에서는, 화소전극(4) 및 게이트 버스 라인(1) 모두는 게이트 절연막(11) 아래, 즉, 게이트 절연막(11)의 최상부가 아니라 TFT 기판(13)의 최상부상에 형성된다.
데이터 버스 라인(2)은 서로 평행하며, TFT(6)의 매트릭스의 열방향(Y 방향)으로 연장된다. 각 데이터 버스 라인(2)은, TFT(6) 매트릭스의 동일한 열에 속한 일군의 드레인 전극(8)에 전기적으로 접속된다.
도 14 및 도 15 에 도시된 바와 같이, 데이터 버스 라인(2)은 게이트 절연막(11)의 최상부상에 형성된 층간 절연막(보호막)(12)으로 도포된다. 층간 절연막(보호막)(12)은 BCB 막으로 형성된다.
도 13 에 도시된 바와 같이, 다수의 화소전극(4)이 층간 절연막(12)의 최상부상에 형성된다. 각 화소전극(4)은, 인접한 2 개의 게이트 버스 라인(1)과 인접한 2 개의 데이터 버스 라인(2)으로 둘러싸인 대략 사각형 형태의 각 화소 영역(P)의 외부 영역을 따라 형성된다. 도 14 에 도시된 바와 같이, 각 화소전극(4)은 TFT(6)내의 대응하는 소오스 전극(9)에 층간 절연막(12)내의 콘택홀(14)을 통해 전기적으로 접속된다. 각 화소전극(4)의 형태는 4 개의 면을 갖는 사각형이며, 각 면은 화소 영역(P)의 외부 영역을 따라 연장된다. 두 면은 게이트 버스 라인(1)에 평행하고, 다른 두면은 데이터 버스 라인(2)에 평행하다.
도 13 에 도시된 바와 같이, X 방향 또는 라인 방향으로 연장되는 각 화소전극(4)의 측면 영역은, 화소 영역(P)의 각 수평면에 위치한 2 개의 게이트 버스 라인(1)중 하나의 면적의 절반과 중첩된다. 반면에, Y 방향 또는 열방향으로 연장되는 화소전극(4)의 측면 영역은, 화소 영역(P)의 각 수직면에 위치한 2 개의 데이터 버스 라인(2)중 하나의 면적의 절반과 중첩된다. 결과적으로, 화소전극(4)은 게이트 버스 라인(1) 및 데이터 버스 라인(2) 양자의 전체 면적을 거의 커버한다.
X 방향으로 연장되는 인접 화소전극(4)들 사이와, Y 방향으로 연장되는 인접 화소전극(4)들 사이에는 갭이 존재한다.
제 2 실시예의 CF 유리기판(15)의 구조는 제 1 실시예에서의 구조와 동일하기 때문에, 그 설명은 생략한다. 또한, 제 2 실시예에서, 선택 신호를 각 게이트 버스 라인(1)으로, 그리고 이미지 신호를 각 데이터 버스 라인(2)으로 전송하는 방법도 제 1 실시예에서와 동일하기 때문에, 그 설명 또한 생략한다.
다음, 본 발명의 제 2 실시예에 따라, 상기와 같이 배치된 LCD 장치의 제조방법을 도 26 을 참조하여 설명한다.
먼저, Mo 또는 Cr 등의 재료로 이루어진 제 1 도전층을 TFT 유리기판(13)상의 최상부에 형성한다. 상기 제 1 도전막을 패터닝하여, X 방향으로 연장된 다수의 게이트 버스 라인(1), 각 화소 영역(P)내에 위치한 다수의 공통전극(5), 및 X 방향으로 연장된 다수의 공통 버스 라인(3)을 형성한다(제 10 단계). 공통 버스 라인(3)은 공통전극(5)을 서로 전기적으로 접속시킨다. 게이트 버스 라인(1)은 각 TFT(6)의 게이트 전극(7)의 역할을 한다.
두번째로, SiN 등의 재료로 이루어진 절연막을 형성하여, 게이트 버스 라인(1), 게이트 전극(7), 공통전극(5), 및 공통 버스 라인(3)을 도포한다(제 11 단계). 그후, 비정질 실리콘층을 상기 절연막의 표면상에 형성한다. 결과적으로, 게이트 절연막(11)이 형성된다. 그후, Mo 또는 Cr 등의 재료로 이루어진 제 2 도전층을 비정질 실리콘층의 최상부상에 형성한다. 제 2 도전층을 패터닝하여, 각 TFT(6)용 드레인 전극(8) 및 소오스 전극(9)과 데이터 버스 라인(2) 형성한다(제 12 단계). 각 드레인 전극(8)은 대응하는 데이터 버스 라인(2)에 전기적으로 접속되며, 각 소오스 전극(9)은 대응하는 화소전극(4)에 전기적으로 접속된다.
그후, 보호막(층간 절연막(12))을 형성하여, 드레인 전극(8)과 소오스 전극(9), 및 데이터 버스 라인(2)을 도포한다(제 13 단계). 상기 보호막(12)은 제 1 실시예의 보호막과 동일하다. 그후, 콘택홀(14)을 대응하는 TFT(6)의 각 드레인 전극(8)의 바로 위에 형성한다.
이어서, 보호막(12)상에 제 3 도전층을 형성한다. 제 3 도전층을 패터닝하여, 다수의 화소전극(4)을 형성한다. 각 화소전극(4)은 대응하는 드레인 전극(8)에 보호막(12)상의 대응하는 콘택홀(14)을 통해 전기적으로 접속된다. 화소전극(4)은, TFT(6) 뿐만 아니라 게이트 버스 라인(1) 및 데이터 버스 라인(2) 양자의 거의 전체 영역을 커버한다(제 14 단계). 따라서, 각 게이트 버스 라인(1)으로부터 방사되는 전기장은 차단되고, 각 TFT(6)에 도달할 수도 있는 외부 광이 차단된다.
상술한 바와 같이, 본 발명의 제 2 실시예에 따른 LCD 장치에서, 다수의 화소전극(4)은, TFT(6)의 매트릭스내의 동일한 열에 속하는 각 데이터 버스 라인(2) 및 TFT(6)의 매트릭스내의 동일한 라인에 속하는 각 게이트 버스 라인(1) 양자와 중첩되도록 형성된다.
화소전극(4)은 각 데이터 버스 라인(2)으로부터 액정층(18)으로 방사되는 불필요한 전기장 및 각 게이트 버스 라인(1)으로부터 액정층(18)으로 방사되는 불필요한 전기장을 차단하는 역할을 한다.
결과적으로, TFT 기판(13)으로부터 방사되는 불필요한 전기장은, 화면상에 표시되는 이미지의 품질에 악영향을 미칠 수 없게된다. 예를 들어, 대전 및 분극을 유발하는 경향이 있는 블랙 매트릭스에 의해 발생하는 이미지의 얼룩 또는 고착을 방지할 수 있다. 결과적으로, 본 발명의 제 2 실시예에 따른 LCD 장치는, 참조문헌 3 에 도시된 LCD 장치보다 우수하고 개선된 품질의 이미지를 표시한다.
또한, 전기장 차단층 또는 관련층을 추가로 형성하는 등의 다수의 구조적 수정이 필요하지 않다. 또한, 필요한 공정단계의 숫자를 증가시킬 필요가 없다.
또한, 본 발명의 제 2 실시예의 LCD 장치에 따르면, 화소전극(4)이 각 TFT(6)를 커버하여, TFT(6)에 도달할 수도 있는 외부 광을 차단하는 차광막의 역할을 할 수 있다. 따라서, TFT(6)에 도달하는 외부광에 기인하는 악영향을 제거할 수 있을 뿐만 아니라, 블랙 매트릭스를 칼라 필터층(22)으로부터 제거할 수도 있다. 결과적으로, 칼라 필터층(22)에 블랙 매트릭스가 존재하지 않기 때문에, 칼라 필터층(22)의 구조 및 그 제조방법이 단순해 진다는 장점이 있다.
제 3 실시예
도 16 내지 도 19 는 본 발명의 제 3 실시예에 따른 액티브 매트릭스형 LCD 장치의 일부분을 도시한다. 도 16 은 본 발명의 제 3 실시예에 따른, 인접 TFT를 포함하는 구조의 일부분을 도시하며, 공통 버스 라인(3) 및 (도 17 에 도시된)공통전극(5)은 포함하지 않는다. 즉, 도 16 은 공통 버스 라인(3) 및 공통전극(5)이 형성되기 전의 구조을 도시한다. 도 17 은 도 16 의 구조와 동일한 구조를 도시하며, 공통 버스 라인(3) 및 공통전극(5)을 더 포함한다. 도 18 은 도 17 의 XI - XI 선을 따라 절취한 단면도이고, 도 19 는 VII - VII 선을 따라 절취한 단면도이다. 도 18 및 도 19 에 도시된 바와 같이, 이 표시장치는, BCB 막(19) 및 SiN 막(20)의 두가지 막으로 이루어진 층간 절연막(12)을 이용한다. TFT 기판(13)내의 각 화소 영역(P)에 대응하는 BCB 막(19)이 선택적으로 제거된다. 다른 배치는 제 1 실시예에서와 기본적으로 동일하다.
도 18 및 도 19 에 도시된 바와 같이, 제 3 실시예의 표시에 있어서, 데이터 버스 라인(2)으로부터 방사되는 불필요한 전기장을 차단하는데 필요한, 층간 절연막(12)의 일부분의 두께만을 두껍게 유지한다. 또한, 공통전극(5)이 층간 절연막(12)의 각 필요한 부분상에 형성된다. 그렇지 않으면, 상기 막(12)의 다른 부분의 두께는 얇게 유지한다. 이러한 배치로, 층간 절연막(12)은, 표시 전압에 대한, 상기 불필요한 전기장에 의해 발생할 수도 있는 악영향을 방지하는데 도움을 준다. 결과적으로, 층간 절연막(12)의 분극에 의해 발생할 수도 있는 이미지의 표시품질의 저하를 방지할 수 있다. 또한, 제 3 실시예에 따르면, 제 1 실시예에서의 이미지 표시품질보다 우수한 표시품질을 얻을 수 있다.
제 3 실시예의 LCD 장치를 제조하는 한 방법은, BCB 막(19) 및 SiN 막(20)의 두가지 막으로 이루어진 층간 절연막(12)을 형성한 후, 공통전극(5)을 형성하기 전에 층간 절연막(12)의 일부분을 선택적으로 제거하는 것이다. 다른 방법은, BCB 막(19) 및 SiN 막(20)의 두가지 막으로 이루어진 층간 절연막(12)상에 공통전극(5)을 형성한 후, 층간 절연막(12)의 일부분을 선택적으로 제거하는 것이다. 다른 제조단계들은 제 1 실시예에서와 기본적으로 동일하다.
요약하면, 공통전극(5) 및/또는 화소전극(4)을 형성하여, 게이트 버스 라인(1) 및/또는 데이터 버스 라인(2)과 중첩시키기 때문에, 상기 버스 라인(1 및/또는 2)에 대한 정전기 용량이 증가할 수도 있다. 그러나, 층간 절연막(12)이 저유전율의 유기막(즉, BCB 막)으로 형성되기 때문에, 정전기 용량은 매우 조금 증가하여 어떤 문제점도 일으키지 않는다.
제 4 실시예
본 발명의 제 4 실시예에 따른 액티브 매트릭스형 LCD 장치의 일부가 도 20 내지 도 23 에 도시되어 있다. 도 20 은 본 발명의 제 4 실시예에 따른 인접 TFT를 포함하는 구조의 일부분을 도시하며, 공통 버스 라인(3) 및 (도 21 에 도시된) 공통전극(5)을 포함하지 않는다. 즉, 도 20 은 공통 버스 라인(3) 및 공통전극(5)이 형성되기 전의 구조를 도시한다. 도 21 은 도 20 의 구조와 동일한 구조의 일부분을 도시하며, 공통 버스 라인(3) 및 공통전극(5)을 더 포함한다. 도 22 는 도 21 의 XVI - XVI 선을 따라 절취한 단면도이고, 도 23 은 XVII - XVII 선을 따라 절취한 단면도이다. 도 22 에 도시된 바와 같이, 이 표시장치는 소위 "탑 게이트 구조"를 갖는다. 즉, 상기 장치는 소위 "스테거 구조"를 갖는 비정질 실리콘 TFT(6)를 이용하며, 게이트 전극(7)이 대응하는 소오스 전극(9) 및 드레인 전극(8) 위에 형성된다. 제 4 실시예의 다른 배치는 제 1 실시예에서와 기본적으로 동일하다.
도 22 에서, TFT 기판(13)의 표면상에 실리콘 산화물층(31)이 형성된다. 각각의 TFT(6)용 드레인 전극(8) 및 소오스 전극(9), 데이터 버스 라인(2), 및 화소전극(4) 모두는 실리콘 산화물층(31)의 최상부상에 형성된다. 각 TFT(6)를 위한 비정질 실리콘층(10)을 실리콘 산화물층(31)상에 형성하여, 대응하는 드레인 전극(8)과 소오스 전극(9) 사이를 브리지한다. 드레인 전극(8)과 소오스 전극(9), 데이터 버스 라인(2), 화소전극(4), 및 비정질 실리콘층(10) 모두는 게이트 절연막(11)으로 도포된다. 각 TFT(6)의 게이트 전극(7)은 게이트 절연막(11)상에 형성되어, 대응하는 비정질 실리콘층(10)과 중첩된다.
제 4 실시예의 액티브 매트릭스형 LCD 장치에 따르면, 제 1 실시예에서 얻을 수 있는 결과와 동일한 결과를 얻을 수 있다
제 5 실시예
도 24 는 본 발명의 제 5 실시예에 따른 액티브 매트릭스형 LCD 장치의 배치를 도시하는 단면도이다. 상기 도면으로부터 명백하듯이, 상기 장치도 소위 "탑 게이트 구조"의 각 TFT(6)를 구비한다. 즉, 상기 장치는 소위 "스테거 구조"를 갖는 폴리실리콘 TFT를 이용하고, 게이트 전극(7)은 대응하는 소오스 전극(9) 및 드레인 전극(8)상에 형성된다. 제 5 실시예의 다른 배치는 제 1 실시예에서와 기본적으로 동일하다.
도 24 에서, 실리콘 산화막(31)은 TFT 기판(13)의 표면상에 형성된다. 각 TFT(6)용 드레인 전극(8) 및 소오스 전극(9) 모두는 실리콘 산화막(31)의 최상부상에 형성된다. 각 TFT(6)를 위한 폴리실리콘층(10A)이 실리콘 산화막(31)상에 형성되어, 대응하는 드레인 전극(8)과 소오스 전극(9) 사이를 브리지한다. 각 TFT(6)용 게이트 전극(7)은 게이트 절연막(11)을 사이에 두고 폴리실리콘층(10A)상에 형성된다. 각각의 TFT(6)의 드레인 전극(8)과 소오스 전극(9), 폴리실리콘층(10A), 및 게이트 전극(7) 모두는 층간 절연막(12)으로 도포된다.
화소전극(4)과 데이터 버스 라인(2)은 층간 절연막(12)상에 형성된다. 각 드레인 전극(8)은 배선층(48)을 통해 대응하는 데이터 버스 라인(2)에 접속되며, 각 소오스 전극(9)은 배선층(49)을 통해 대응하는 화소전극(4)에 접속된다.
화소전극(4), 데이터 버스 라인(2), 및 배선층(48, 49) 모두는, 층간 절연막(12)상에 형성되는 층간 절연막(42)으로 도포된다. 공통 버스 라인(3) 및 공통전극(5) 양자는 층간 절연막(42)상에 형성된다.
제 5 실시예의 액티브 매트릭스형 LCD 장치에 따르면, 제 1 실시예에서 얻을 수 있는 결과와 동일한 결과를 얻을 수 있다.
이상, 본 발명에 따른 LCD 장치 및 그 제조방법을, 특정 바람직한 실시예에 대해 설명하였다. 본 발명에 의해 달성될 수 있는 과제는 이들 특정 실시예에 의해 제한되지 않는다. 반면에, 청구항의 사상과 범위내에, 모든 대안, 수정, 및 그의 균등물은 포함된다.
본 발명에 따르면, 고품질의 이미지를 표시하는 액티브 매트리스형 LCD 장치가 제공되고, TFT 의 기판에 장착된 것과 같이 기판에 장착된 활성소자를 통해 생성된 불필요한 전기장의 발생에 의해 유발되는 영향의 가능성을 제어할 수 있는 액티브 매트릭스형 LCD 장치를 제공되고, 블랙 매트릭스내에서 대전 및 분극에 의해 화면상에 이미지의 얼룩 및 고착의 발생을 방지하는 액티브 매트릭스형 LCD 장치가 제공되고, 대전 및 분극의 발생이 쉽게 유발되는 블랙 매트릭스를 이용하지 않은 액티브 매트릭스형 LCD 장치가 제공되며, 상기 LCD 장치의 제조방법이 제공된다.

Claims (18)

  1. 다수의 데이터 버스 라인(2)을 커버하는 다수의 공통전극(5), 및
    다수의 게이트 버스 라인(7, 1)을 커버하는 다수의 공통 버스 라인(3)을 구비하는 것을 특징으로 하는 LCD 장치.
  2. 제 1 항에 있어서,
    상기 공통전극(5)은 다수의 화소 구동 트랜지스터(6)를 더 커버하는 것을 특징으로 하는 LCD 장치.
  3. 제 2 항에 있어서,
    블랙 매트릭스를 포함하지 않는 칼라 필터층(22)을 더 구비하는 것을 특징으로 하는 LCD 장치.
  4. 제 1 항에 있어서,
    각 화소 영역(P)에 대응하는 일부분이 제거된 층간 절연막(12)을 더 구비하는 것을 특징으로 하는 LCD 장치.
  5. 제 4 항에 있어서,
    상기 공통전극(5) 및 상기 공통 버스 라인(3) 양자는 층간 절연막(12)상 또는 내에 액정층(18)측 방향으로 형성되고, 상기 데이터 버스 라인(2) 및 상기 게이트 버스 라인(7, 1) 양자는 상기 액정층(18)과 이격되어 상기 층간 절연막(12)의 맞은편에 형성되는 것을 특징으로 하는 LCD 장치.
  6. 제 1 항에 있어서,
    제 1 절연막(19) 및 제 2 절연막(20)으로 이루어진 층간 절연막(12)을 더 구비하되, 전기장을 차단하는데 필요한 상기 층간 절연막(12)의 일부분은 그대로 잔존시키고, 전기장을 차단하는데 불필요한 상기 제 1 절연막(19)의 일부분은 제거되는 것을 특징으로 하는 LCD 장치.
  7. 제 6 항에 있어서,
    전기장을 차단하는데 불필요한 상기 일부분은 최소한 각 화소 영역(P)을 포함하는 것을 특징으로 하는 LCD 장치.
  8. 제 6 항에 있어서,
    상기 제 1 절연막은 BCB 막인 것을 특징으로 하는 LCD 장치.
  9. 제 6 항에 있어서,
    상기 제 2 절연막은 SiN 막인 것을 특징으로 하는 LCD 장치.
  10. 제 6 항에 있어서,
    상기 층간 절연막(12)은, 저유전율을 갖는 무기막 및 유기막으로 이루어지는 것을 특징으로 하는 LCD 장치.
  11. 제 10 항에 있어서,
    상기 저유전율은 약 2.0 내지 3.5 범위내인 것을 특징으로 하는 LCD 장치.
  12. 제 1 항에 있어서,
    상기 화소 구동 트랜지스터(6) 각각은 스테거 구조 또는 역스테거 구조를 갖는 비정질 실리콘 TFT 또는 폴리실리콘 TFT인 것을 특징으로 하는 LCD 장치.
  13. 다수의 게이트 버스 라인(1) 및 다수의 데이터 버스 라인(2)을 커버하는 다수의 화소전극(4)을 구비하는 것을 특징으로 하는 LCD 장치.
  14. 제 13 항에 있어서,
    상기 화소전극(4) 각각의 외부영역은 최소한 상기 게이트 버스 라인(1)과 데이터 버스 라인(2)의 각 영역의 절반을 커버하는 것을 특징으로 하는 LCD 장치.
  15. 제 13 항에 있어서,
    층간 절연막(12)을 더 구비하되,
    상기 화소전극(4)은 상기 층간 절연막(12)상 또는 내에 액정층(18)측 방향으로 형성되며, 상기 데이터 버스 라인(2) 및 상기 게이트 버스 라인(7, 1) 양자는 상기 액정층(18)과 이격되어 상기 층간 절연막(12)의 맞은편에 형성되는 것을 특징으로 하는 LCD 장치.
  16. 기판상에 다수의 게이트 버스 라인(7, 1)을 형성하는 제 1 형성단계,
    상기 기판상에 형성된 절연층(11)상에, 다수의 화소 구동 트랜지스터(6), 다수의 화소전극(4), 및 다수의 데이터 버스 라인(2)를 형성하는 제 2 형성단계,
    상기 제 2 형성단계에서 최종 형성된 표면상에 층간 절연막(12)을 형성하는 제 3 형성단계, 및
    상기 층간 절연막(12)상에, 상기 다수의 게이트 버스 라인(7, 1) 및 화소 구동 트랜지스터(6)와 중첩되도록 다수의 공통전극(5)을 형성하고, 또한, 상기 층간 절연막(12)상에, 상기 다수의 데이터 버스 라인(2)과 중첩되도록 다수의 공통 버스 라인(3)을 형성하는 제 4 형성단계를 구비하는 것을 특징으로 하는 LCD 장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 3 단계에서 형성된 상기 층간 절연막(12)의, 화소 영역(P)에 대응하는 일부분을 제거하는 제거단계를 더 구비하는 것을 특징으로 하는 LCD 장치의 제조방법.
  18. 기판상에 다수의 게이트 버스 라인(7, 1), 다수의 공통전극(5), 및 다수의 공통 버스 라인(3)을 형성하는 제 1 형성단계,
    상기 기판상에 형성된 절연층(11)상에 다수의 화소 구동 트랜지스터(6) 및 다수의 데이터 버스 라인(2)을 형성하는 제 2 형성단계,
    상기 제 2 단계에서 최종 형성된 표면상에 층간 절연막(12)을 형성하는 제 3 형성단계, 및
    상기 층간 절연막(12)상에, 상기 다수의 게이트 버스 라인(7, 1), 상기 화소 구동 트랜지스터(6), 및 상기 데이터 버스 라인(2)과 중첩되도록 다수의 화소전극(4)을 형성하는 제 4 형성단계를 구비하는 것을 특징으로 하는 LCD 장치의 제조방법.
KR10-1999-0039304A 1998-09-14 1999-09-14 액정 표시 장치 및 그 제조방법 KR100386739B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10260043A JP3125872B2 (ja) 1998-09-14 1998-09-14 アクティブマトリクス型液晶表示装置
JP98-260043 1998-09-14

Publications (2)

Publication Number Publication Date
KR20000023135A true KR20000023135A (ko) 2000-04-25
KR100386739B1 KR100386739B1 (ko) 2003-06-09

Family

ID=17342518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0039304A KR100386739B1 (ko) 1998-09-14 1999-09-14 액정 표시 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6650389B1 (ko)
JP (1) JP3125872B2 (ko)
KR (1) KR100386739B1 (ko)
TW (1) TW526366B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR100498254B1 (ko) * 2001-02-28 2005-06-29 엔이씨 엘씨디 테크놀로지스, 엘티디. 전기장의 측면 누설을 방지하기 위한 제어전극을 구비한액정디스플레이
US6950165B2 (en) 2002-03-29 2005-09-27 Nec Lcd Technologies, Ltd. In-plane switching mode liquid crystal display device
KR100747357B1 (ko) * 2004-02-26 2007-08-07 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 그 제조 방법
KR100816365B1 (ko) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2013061487A (ja) * 2011-09-13 2013-04-04 Japan Display Central Co Ltd 液晶表示装置
JP2013061416A (ja) * 2011-09-12 2013-04-04 Japan Display Central Co Ltd 液晶表示装置
KR101331905B1 (ko) * 2007-12-05 2013-11-22 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642984B1 (en) * 1998-12-08 2003-11-04 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
JP4554798B2 (ja) * 2000-10-30 2010-09-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP4667587B2 (ja) * 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
JP4884586B2 (ja) 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP5046064B2 (ja) * 2001-02-23 2012-10-10 Ｎｌｔテクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
JP4603560B2 (ja) * 2001-02-23 2010-12-22 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP2003149674A (ja) * 2001-11-13 2003-05-21 Hitachi Ltd 液晶表示装置
JP4162890B2 (ja) 2001-12-27 2008-10-08 株式会社日立製作所 液晶表示装置
JP2003279944A (ja) 2002-03-22 2003-10-02 Hitachi Displays Ltd 液晶表示装置
US6933528B2 (en) 2002-04-04 2005-08-23 Nec Lcd Technologies, Ltd. In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
KR100860523B1 (ko) 2002-10-11 2008-09-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
JP4248848B2 (ja) * 2002-11-12 2009-04-02 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
JP4194362B2 (ja) * 2002-12-19 2008-12-10 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
JP4176487B2 (ja) * 2003-01-15 2008-11-05 株式会社 日立ディスプレイズ 液晶表示装置
JP4720970B2 (ja) * 2003-03-19 2011-07-13 日本電気株式会社 液晶表示装置
JP5350073B2 (ja) * 2003-03-19 2013-11-27 ゴールドチャームリミテッド 液晶表示装置及びその製造方法
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4392715B2 (ja) * 2003-10-03 2010-01-06 奇美電子股▲ふん▼有限公司 Ｉｐｓ液晶ディスプレイのアレイ構造及びその製造方法
KR100958246B1 (ko) * 2003-11-26 2010-05-17 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR101002333B1 (ko) * 2003-12-02 2010-12-17 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP4174428B2 (ja) * 2004-01-08 2008-10-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2006145602A (ja) * 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 液晶表示パネル及び液晶表示装置
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP2007219370A (ja) * 2006-02-20 2007-08-30 Epson Imaging Devices Corp 液晶表示装置
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
KR100908357B1 (ko) * 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 횡전계 방식의 액정 표시 패널
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
US20080303162A1 (en) * 2007-06-07 2008-12-11 Hidetoshi Ishida Semiconductor device
US8269924B2 (en) 2007-12-26 2012-09-18 Nlt Technologies, Ltd. Color filter substrate and liquid crystal display unit
US7876387B2 (en) 2008-01-18 2011-01-25 Nec Lcd Technologies, Ltd. Lateral electric field type liquid crystal display device
KR101286533B1 (ko) * 2008-02-19 2013-07-16 엘지디스플레이 주식회사 액정표시장치
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2009223245A (ja) 2008-03-19 2009-10-01 Hitachi Displays Ltd 液晶表示装置
JP5135076B2 (ja) * 2008-06-23 2013-01-30 株式会社ジャパンディスプレイイースト 液晶表示装置
US8289489B2 (en) * 2009-08-17 2012-10-16 Hydis Technologies Co., Ltd. Fringe-field-switching-mode liquid crystal display and method of manufacturing the same
CN101995714B (zh) * 2009-08-28 2012-10-17 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101585613B1 (ko) * 2010-03-04 2016-01-15 삼성디스플레이 주식회사 표시장치
JP2011145715A (ja) * 2011-04-28 2011-07-28 Hitachi Ltd 液晶表示装置
CN102169256A (zh) * 2011-05-09 2011-08-31 深圳市华星光电技术有限公司 液晶显示器、彩色滤光片基板、薄膜晶体管基板及其制法
US9250486B2 (en) 2011-09-08 2016-02-02 Japan Display Inc. Liquid crystal display device
JP6039914B2 (ja) * 2012-04-06 2016-12-07 株式会社ジャパンディスプレイ 液晶表示装置
JP5978001B2 (ja) 2012-05-22 2016-08-24 株式会社ジャパンディスプレイ 液晶表示装置
JP2013250411A (ja) * 2012-05-31 2013-12-12 Japan Display Inc 液晶表示装置
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
CN103325794A (zh) * 2013-05-30 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103926759B (zh) * 2014-04-28 2016-08-17 昆山龙腾光电有限公司 液晶显示装置
CN104269412B (zh) * 2014-09-19 2017-08-25 昆山龙腾光电有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104992926B (zh) * 2015-07-24 2018-03-13 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105652496B (zh) * 2016-01-25 2018-03-09 武汉华星光电技术有限公司 一种阵列基板及触摸屏
CN106200169B (zh) * 2016-07-08 2019-12-17 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
CN107490912A (zh) * 2017-09-06 2017-12-19 深圳市华星光电技术有限公司 一种阵列基板、显示面板及显示装置
CN111722445A (zh) * 2019-03-22 2020-09-29 咸阳彩虹光电科技有限公司 一种阵列基板、液晶显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI74871B (fi) 1986-06-26 1987-12-31 Sinisalo Sport Oy Skyddsklaede.
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JP3123273B2 (ja) 1992-12-28 2001-01-09 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその製造方法
JPH08286381A (ja) 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 下地膜パターン形成方法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3087841B2 (ja) 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR100498254B1 (ko) * 2001-02-28 2005-06-29 엔이씨 엘씨디 테크놀로지스, 엘티디. 전기장의 측면 누설을 방지하기 위한 제어전극을 구비한액정디스플레이
KR100816365B1 (ko) * 2001-12-28 2008-03-24 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US6950165B2 (en) 2002-03-29 2005-09-27 Nec Lcd Technologies, Ltd. In-plane switching mode liquid crystal display device
KR100747357B1 (ko) * 2004-02-26 2007-08-07 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 그 제조 방법
US7936428B2 (en) 2004-02-26 2011-05-03 Nec Lcd Technologies, Ltd Liquid crystal display device with an electric-field shielding layer and method of fabricating the same
KR101331905B1 (ko) * 2007-12-05 2013-11-22 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
JP2013061416A (ja) * 2011-09-12 2013-04-04 Japan Display Central Co Ltd 液晶表示装置
JP2013061487A (ja) * 2011-09-13 2013-04-04 Japan Display Central Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
TW526366B (en) 2003-04-01
JP3125872B2 (ja) 2001-01-22
JP2000089240A (ja) 2000-03-31
US6650389B1 (en) 2003-11-18
KR100386739B1 (ko) 2003-06-09

Similar Documents

Publication Publication Date Title
KR100386739B1 (ko) 액정 표시 장치 및 그 제조방법
KR101427708B1 (ko) 액정 표시 패널
KR100713188B1 (ko) 액티브매트릭스 액정표시장치
JP4094759B2 (ja) 液晶表示装置
KR101001963B1 (ko) 액정표시장치
US6038006A (en) Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode
JP3294748B2 (ja) アクティブマトリックス型液晶表示パネル
US8023072B2 (en) Color filter substrate comprising a light shielding column and display device having the same
JP2003215599A (ja) 液晶表示装置
JP2001194671A (ja) 液晶表示装置
US6850303B2 (en) Liquid crystal display device having additional storage capacitance
US6885416B2 (en) Flat panel display with a non-matrix light shielding structure
US6741305B2 (en) Color display device
JP3716964B2 (ja) 液晶表示装置
JP3583755B2 (ja) アクティブマトリックス型液晶表示装置
KR100530140B1 (ko) 평면표시소자
US7898641B2 (en) Production process of a display device, and a display device
US8159640B2 (en) Liquid crystal display device
KR100874646B1 (ko) 액정표시장치 및 그 제조방법
JP3881124B2 (ja) 液晶表示装置
JPH1184386A (ja) アクティブマトリクス型液晶表示装置
KR100579190B1 (ko) 액정표시장치
JP2008197343A (ja) 液晶表示装置
JP2005156899A (ja) 液晶表示装置
JP2005134904A (ja) 薄膜ダイオード表示板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 16