KR20000003475A - 메모리소자 제조방법 - Google Patents

메모리소자 제조방법 Download PDF

Info

Publication number
KR20000003475A
KR20000003475A KR1019980024717A KR19980024717A KR20000003475A KR 20000003475 A KR20000003475 A KR 20000003475A KR 1019980024717 A KR1019980024717 A KR 1019980024717A KR 19980024717 A KR19980024717 A KR 19980024717A KR 20000003475 A KR20000003475 A KR 20000003475A
Authority
KR
South Korea
Prior art keywords
logic
dram
mask
forming
nitrogen
Prior art date
Application number
KR1019980024717A
Other languages
English (en)
Inventor
이정엽
이길호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024717A priority Critical patent/KR20000003475A/ko
Publication of KR20000003475A publication Critical patent/KR20000003475A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 EML 소자를 제조함에 있어 로직부의 게이트절연막을 DRAM부의 게이트절연막 보다 얇게 형성하면서, DRAM부의 게이트절연막 특성을 개선할 수 있는 방법을 제공하고자 하는 것으로, 이를 위한 본 발명은, DRAM부와 로직부를 갖는 EML 소자 제조방법에 있어서, DRAM부는 덮고 로직부는 오픈시킨 마스크를 반도체기판상에 형성하는 제1단계: 상기 로직부의 반도체기판 표면 하부에 질소주입영역을 형성하는 제2단계; 및 상기 마스크를 제거하고, 게이트절연막 형성을 위한 산화를 실시하는 제3단계를 포함하여 이루어진다.

Description

메모리소자 제조방법
본 발명은 반도체 제조 분야에 관한 것으로, 특히 EML(Embedded Memory in Logic) 소자의 게이트절연막 형성방법에 관한 것이다.
잘 알려진 바와 같이, EML 소자는 특정한 기능을 갖는 로직(logic)부와 DRAM부가 혼합된 소자이다. 이 소자를 이상적으로 구현하기 위해서는 고집적화(High density)된 DRAM와 고속(High speed)의 로직이 요구된다.
따라서 로직부는 소자의 동작속도 향상을 위해 DRAM부보다 게이트절연막(통상 산화막을 적용한다)의 두께가 얇아야 한다.
도1a 내지 도1c에는 종래의 EML 소자의 게이트절연막 형성방법이 공정 순서에 따라 도시되어 있다.
먼저, 도1a를 참조하면 기판(11) 상에 국부적으로 다수의 필드산화막(12)을 형성하고, 세정후 1차 게이트 산화(oxidation)을 실시하여 제1게이트산화막(13)을 형성한다.
이어서, 도1b에 도시된 바와 같이, DRAM부를 마스크(3)로 막은 뒤 습식식각하여 로직부의 상기 제1게이트산화막(13)을 제거한다.
계속해서, 도1c 와 같이, DRAM부의 마스크(3)를 벗겨내고 세정 후 다시 2차 게이트산화를 실시하여 제2 게이트산화막(15)을 형성한다.
이렇게하여, DRAM부는 제1 및 제2 산화에 의해 형성된 상대적으로 두꺼운 게이트절연막(게이트산화막)을 가지게되며, 로직부는 제2산화에 의해 형성된 상대적으로 얇은 게이트절연막(게이트산화막)을 가지게 된다.
그러나, 이러한 종래기술에서, DRAM부는 두 번의 산화공정에 의해 성장된 게이트산화막을 갖기 때문에 양질의 게이트산화막을 얻을 수 없게 된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, EML 소자를 제조함에 있어 로직부의 게이트절연막을 DRAM부의 게이트절연막 보다 얇게 형성하면서, DRAM부 및 로직부의 게이트절연막 특성을 개선할 수 있는 반도체소자 제조방법을 제공함을 그 목적으로 한다.
도1a 내지 도1c는 종래기술에 따른 EML 소자의 게이트절연막 형성방법을 나타내는 공정 단면도.
도2a 내지 도2c는 본 발명의 일실시예에 따른 EML 소자의 게이트절연막 형성방법을 나타내는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 필드산화막
23 : 마스크 24 : 질소주입영역
25A, 25B : 게이트산화막
상기 목적을 달성하기 위한 본 발명은, DRAM부와 로직부를 갖는 EML 소자 제조방법에 있어서, DRAM부는 덮고 로직부는 오픈시킨 마스크를 반도체기판상에 형성하는 제1단계: 상기 로직부의 반도체기판 표면 하부에 질소주입영역을 형성하는 제2단계; 및 상기 마스크를 제거하고, 게이트절연막 형성을 위한 산화를 실시하는 제3단계를 포함하여 이루어진다.
바람직하게, 상기 제3단계에서, 상기 마스크를 제거한 후 세정을 실시하는 단계를 더 포함할수 있으며, 상기 질소주입영역의 형성은 질소이온주입 또는 질소플라즈마처리로 실시할 수 있다.
본 발명에서, 질소주입영역을 갖는 로직부의 기판에서는 산화율(oxidation rate)이 감소하게 되어 로직부의 게이트산화막이 DRAM부의 게이트산화막보다 얇게 형성되며, DRAM부 및 로직부가 공히 한번의 산화공정에 의해 형성된 산화막을 가지기 때문에 각각 양질의 게이트산화막을 얻을 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2c에는 본 발명의 일실시예에 따른 EML 소자의 게이트절연막 형성방법이 도시되어 있다.
먼저, 도2a는 필드산화막(22)이 형성된 기판(21) 상에서 DRAM부를 마스크(23)로 막고 로직부를 오픈시킨다.
이어서, 도2b와 같이, 오픈된 로직부의 기판 표면 하부에 질소이온주입에 의한 질소주입영역(24)을 형성한다. 여기서의 질소이온주입 조건은 다음과 같다. 질소이온주입시 도펀트는 N+, N2 +를 사용할 수 있다. 도펀트로14N+사용할 때, 0.5∼10keV의 에너지에서 주입량은 5×1013∼5×1015ions/cm2으로 이온주입하고, 도펀트로28N2 +사용할 때, 1∼20keV의 에너지에서 주입량은 3×1013∼3×1015ions/cm2으로 이온주입한다.
이어서, 도2c에 도시된 바와 같이, DRAM부의 마스크(23)를 벗겨내고 세정을 실시한 뒤 게이트 산화를 실시하면, 질소주입영역(24)을 갖는 로직부의 기판에서는 산화율(oxidation rate)이 감소하게 되어 로직부의 게이트산화막(25B)가 DRAM부의게이트산화막(25A)보다 얇게 형성된다. 질소이온주입량이 많을수록 산화율은 더욱 감소하게 된다.
한편, 게이트 산화전 세정은 로직부와 DRAM부의 기판 표면에 성장된 자연산화막을 제거하며 마스크 제거시 남을 수 있는 잔류물을 제거하기 위한 것으로서 HF계 습식식각이 포함되어야 한다.
이상에서, 설명한 바와 같이 본 발명은 한번의 게이트 산화 공정으로 로직부와 DRAM부에 각각 다른 두께의 게이트산화막을 형성한다. 이에 의해 게이트산화막의 균일성(uniformity)이 향상되므로 게이트산화막과 기판 간의 계면을 더욱 균일하게 되어 소자의 열화를 방지할 수 있다.
본 실시예에서는 질소이온주입에 의해 질소주입을 실시하였으나, 질소플라즈마처리에 의해서도 로직부의 반도체기판에 질소주입영역을 형성하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에서는 EML(Embedded Memory in Logic) 소자를 제조함에 있어, 한번의 산화공정으로 로직부와 DRAM부의 각 게이트산화막을 다른 두께로 형성할 수 있으므로, 게이트산화막의 균일성을 개선하여 소자의 열화를 방지하며, 또한, 종래공정에 비해 공정 스텝수를 줄여주므로써 작업처리량(throughput) 증대 효과를 가져다 준다.

Claims (7)

  1. DRAM부와 로직부를 갖는 EML 소자 제조방법에 있어서,
    DRAM부는 덮고 로직부는 오픈시킨 마스크를 반도체기판상에 형성하는 제1단계:
    상기 로직부의 반도체기판 표면 하부에 질소주입영역을 형성하는 제2단계; 및
    상기 마스크를 제거하고, 게이트절연막 형성을 위한 산화를 실시하는 제3단계
    를 포함하여 이루어진 EML 소자 제조방법.
  2. 제1항에 있어서,
    상기 제3단계에서, 상기 마스크를 제거한 후 세정을 실시하는 단계를 더 포함하는 EML 소자 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2단계는 질소이온주입에 의해 이루어지는 EML 소자 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2단계는 질소플라즈마처리에 의해 이루어지는 EML 소자 제조방법.
  5. 제2항에 있어서,
    상기 질소이온주입시 도펀트는 N+또는 N2 +를 사용하는 EML 소자 제조방법.
  6. 제5항에 있어서,
    도펀트로 상기 N+를 사용할 때, 이온주입은 0.5∼10keV의 에너지와 5×1013∼5×1015ions/cm2의 도즈로 실시하는 EML 소자 제조방법.
  7. 제5항에 있어서,
    도펀트로 상기 N2 +를 사용할 때, 이온주입은 1∼20keV의 에너지와 3×1013∼3×1015ions/cm2의 도즈로 실시하는 EML 소자 제조방법.
KR1019980024717A 1998-06-29 1998-06-29 메모리소자 제조방법 KR20000003475A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024717A KR20000003475A (ko) 1998-06-29 1998-06-29 메모리소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024717A KR20000003475A (ko) 1998-06-29 1998-06-29 메모리소자 제조방법

Publications (1)

Publication Number Publication Date
KR20000003475A true KR20000003475A (ko) 2000-01-15

Family

ID=19541246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024717A KR20000003475A (ko) 1998-06-29 1998-06-29 메모리소자 제조방법

Country Status (1)

Country Link
KR (1) KR20000003475A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660831B1 (ko) * 2001-03-07 2006-12-26 삼성전자주식회사 로직과 디램의 혼합 반도체 소자 제조방법
KR101002046B1 (ko) * 2003-07-30 2010-12-17 매그나칩 반도체 유한회사 반도체소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145160A (ja) * 1989-10-31 1991-06-20 Toshiba Corp 半導体装置の製造方法
JPH03177064A (ja) * 1989-12-06 1991-08-01 Toshiba Corp 半導体装置の製造方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
KR19990046998A (ko) * 1997-12-02 1999-07-05 구본준 게이트산화막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145160A (ja) * 1989-10-31 1991-06-20 Toshiba Corp 半導体装置の製造方法
JPH03177064A (ja) * 1989-12-06 1991-08-01 Toshiba Corp 半導体装置の製造方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
KR19990046998A (ko) * 1997-12-02 1999-07-05 구본준 게이트산화막 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660831B1 (ko) * 2001-03-07 2006-12-26 삼성전자주식회사 로직과 디램의 혼합 반도체 소자 제조방법
KR101002046B1 (ko) * 2003-07-30 2010-12-17 매그나칩 반도체 유한회사 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100824947B1 (ko) 집적 반도체 구조물 및 그 제조방법
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
KR100195846B1 (ko) 반도체 장치의 제조 방법
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
KR20000003475A (ko) 메모리소자 제조방법
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR100451320B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100649817B1 (ko) 반도체소자의 제조방법
KR100469760B1 (ko) 복합 반도체 소자의 게이트 산화막 형성 방법
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR960013943B1 (ko) 박막 트랜지스터 제조방법
KR100356784B1 (ko) 미세선폭의상보형트랜지스터(cmosfet)제조방법
KR100237023B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR100514516B1 (ko) 듀얼 게이트 절연막 제조 방법
KR20020054644A (ko) 반도체소자의 제조방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR100422519B1 (ko) 반도체 소자 제조방법
KR20030050595A (ko) 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
KR100439191B1 (ko) 살리사이드 콘택 형성 방법
KR950012558B1 (ko) 마스크롬 제조방법
KR19990030770A (ko) 비대칭 게이트 산화막 구조를 가지는 복합 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application