KR19990046998A - 게이트산화막 형성방법 - Google Patents
게이트산화막 형성방법 Download PDFInfo
- Publication number
- KR19990046998A KR19990046998A KR1019970065197A KR19970065197A KR19990046998A KR 19990046998 A KR19990046998 A KR 19990046998A KR 1019970065197 A KR1019970065197 A KR 1019970065197A KR 19970065197 A KR19970065197 A KR 19970065197A KR 19990046998 A KR19990046998 A KR 19990046998A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- semiconductor substrate
- device region
- ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- -1 nitrogen ions Chemical class 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- 238000009616 inductively coupled plasma Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000006388 chemical passivation reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 게이트산화막 형성방법에 관한 것으로, 종래에는 질소이온이 주입되는 논리소자영역과 질소이온이 주입되는 않는 메모리소자영역의 경계부에서 급격한 이온농도의 변화로 인해 게이트산화막의 두께가 급격히 달라짐으로써, 게이트산화막에 결함이 발생하여 신뢰성이 저하되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 논리소자영역과 메모리소자영역이 정의된 반도체기판에 산화를 억제 또는 촉진하는 이온을 주입하여 이온주입층을 형성하는 단계와; 상기 논리소자영역 또는 메모리소자영역의 이온주입층을 주입된 이온에 따라 선택적으로 식각하는 단계와; 상기 반도체기판을 산화성분위기에서 열처리하여 두께가 차별화된 게이트산화막을 형성하는 단계로 이루어지는 게이트산화막 형성방법을 제공하여 논리소자영역과 메모리소자영역의 경계부에서 게이트산화막의 두께가 완만하게 변화하므로, 게이트산화막의 결함을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 게이트산화막 형성방법에 관한 것으로, 특히 고속 논리소자와 고집적 메모리소자의 게이트산화막 두께를 차별화하여 하나의 칩(chip)에 구현하는 임베디드 디램(embedded DRAM)의 논리소자와 메모리소자 경계부에 형성되는 게이트산화막의 신뢰성을 향상시키기에 적당하도록 한 게이트산화막 형성방법에 관한 것이다.
일반적으로, 반도체칩의 고집적화 추세로 인해 배선의 면적과 배선의 접촉면적이 감소하고, 확산층으로 이루어진 접합깊이가 감소하여 결과적으로 배선저항, 배선의 접촉저항 및 확산층의 내부저항이 증가하여 반도체소자의 신호전달시간이 지연되며, 아울러 각 칩의 배선길이와 밀도가 증가하고, 칩사이의 유도커플링(inductive coupling)에 의해 전체 시스템의 신호전달속도가 현저히 감소하게 된다. 이러한 지연시간을 완화하기 위한 방편으로 고속 논리소자와 고집적 메모리소자를 하나의 칩에 구현하는 임베디드 디램의 제조기술이 제시되었다. 이와같은 임베디드 디램은 고속 논리소자의 빠른 스피드를 위해 게이트의 길이를 짧게, 게이트산화막의 두께를 얇게 트랜지스터를 제조해야 하며, 또한 고집적 메모리소자의 누설전류를 방지하기 위해 게이트의 길이를 길게, 게이트산화막의 두께를 두껍게 트랜지스터를 제조해야 한다. 이와같은 종래의 두께가 다른 게이트산화막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1b는 종래 게이트산화막 형성방법을 보인 수순단면도로서, 이에 도시한 바와같이 필드산화막(2)이 형성된 반도체기판(1)상에 패드산화막(3)을 형성한 후, 논리소자영역과 메모리소자영역을 정의하여 메모리소자영역상의 패드산화막(3)의 상부에 포토레지스트(PR1)를 형성하고, 논리소자영역의 패드산화막(3)을 통한 기판(1)상에 질소이온을 주입하는 단계(도1a)와; 그 포토레지스트(PR1)와 패드산화막(3)을 제거한 후, 산화성분위기에서 열처리하여 논리소자영역과 메모리소자영역의 기판(1) 상부에 두께가 다른 게이트산화막(4)을 형성하는 단계(도2b)로 이루어진다. 이하, 종래의 게이트산화막 형성방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와같이 필드산화막(2)이 형성된 반도체기판(1)상에 패드산화막(3)을 형성한 후, 논리소자영역과 메모리소자영역을 정의하여 메모리소자영역상의 패드산화막(3)의 상부에 포토레지스트(PR1)를 형성하고, 논리소자영역의 패드산화막(3)을 통한 기판(1)상에 질소이온을 주입한다. 이때, 필드산화막(2)은 각 반도체소자간을 전기적으로 분리시키는 분리영역이고, 패드산화막(3)은 질소이온이 주입될 때, 기판(1)이 손상되는 것을 억제하기 위해 증착하며, 질소이온은 이후의 산화공정에서 기판(1)의 산화를 억제하기 위해 주입한다.
그리고, 도1b에 도시한 바와같이 포토레지스트(PR1)와 패드산화막(3)을 제거한 후, 산화성분위기에서 열처리하여 논리소자영역과 메모리소자영역의 기판(1) 상부에 두께가 다른 게이트산화막(4)을 형성한다. 이때, 게이트산화막(4)은 상기 질소이온의 산화억제로 인해 메모리소자영역이 논리소자영역에 비해 두껍게 형성된다.
한편, 질소이온과는 반대로 불소이온은 산화를 촉진하며, 불소이온을 사용하기 위해서는 상기 포토레지스트(PR1)를 논리소자영역상의 패드산화막(3) 상부에 형성한 후, 메모리소자영역의 패드산화막(3)을 통한 기판(1)에 불소이온을 주입하고, 그 포토레지스트(PR1)와 패드산화막(3)을 제거한 후, 산화성분위기에서 열처리하여 게이트산화막(4)을 형성한다.
이후, 게이트전극과 게이트절연막을 패터닝하고, 기판(1)에 저농도의 불순물이온을 주입한 후, 게이트측벽을 형성하고, 기판(1)에 고농도의 불순물이온을 주입함으로써, 고농도 및 저농도 소스/드레인을 형성하는 엘디디(lightly doped drain : LDD)구조로 반도체소자를 제조한다.
그러나, 상기한 바와같은 종래의 게이트산화막 형성방법은 질소이온이 주입되는 논리소자영역과 질소이온이 주입되는 않는 메모리소자영역의 경계부에서 급격한 이온농도의 변화로 인해 게이트산화막의 두께가 급격히 달라짐으로써, 게이트산화막에 결함이 발생하여 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 서로다른 두께를 갖는 게이트산화막의 신뢰성을 향상시킬수 있는 게이트산화막 형성방법을 제공하는데 있다.
도1은 종래의 게이트산화막 형성방법을 보인 수순단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12:필드산화막
13:이온주입층 14:게이트산화막
PR1:포토레지스트
상기한 바와같은 본 발명의 목적은 논리소자영역과 메모리소자영역이 정의된 반도체기판에 산화를 억제 또는 촉진하는 이온을 주입하여 이온주입층을 형성하는 단계와; 상기 논리소자영역 또는 메모리소자영역의 이온주입층을 주입된 이온에 따라 선택적으로 식각하는 단계와; 상기 반도체기판을 산화성분위기에서 열처리하여 두께가 차별화된 게이트산화막을 형성하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 게이트산화막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 필드산화막(12)이 형성되고, 논리소자영역과 메모리소자영역이 정의된 반도체기판(11)상에 질소이온을 주입하여 이온주입층(13)을 형성하는 단계(도2a)와; 그 논리소자영역의 기판(11)과 필드산화막(12) 상부에 포토레지스트(PR1)를 형성한 후, 메모리소자영역의 이온주입층(13)을 제거하는 단계(도2b)와; 그 포토레지스트(PR1)를 제거한 후, 반도체기판(11)을 산화성분위기에서 열처리하여 논리소자영역과 메모리소자영역의 기판(11) 상부에 두께가 다른 게이트산화막(14)을 형성하는 단계(도2c)로 이루어진다. 이하, 본 발명의 일 실시예를 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와같이 필드산화막(12)이 형성되고, 논리소자영역과 메모리소자영역이 정의된 반도체기판(11)상에 질소이온을 주입하여 이온주입층(13)을 형성한다. 이때, 반도체기판(11)의 손상을 방지하기 위하여 종래와 동일하게 반도체기판(11)상에 패드산화막을 형성한후, 산화를 억제하는 질소이온을 주입할수 있다.
그리고, 도2b에 도시한 바와같이 논리소자영역의 기판(11)과 필드산화막(12) 상부에 포토레지스트(PR1)를 형성한 후, 메모리소자영역의 이온주입층(13)을 제거한다. 이때, 이온주입층(13)의 제거는 CHF3와 O2가스를 이용한 등방성 플라즈마 건식식각방법을 이용하거나, CHF3, CF4, Ar 등의 가스를 이용한 유도결합 플라즈마(inductive coupled plasma) 식각방법을 이용하거나 또는 암모니아수, 질산 등의 용액을 포함하는 습식식각방법을 이용한다.
그리고, 도2c에 도시한 바와같이 포토레지스트(PR1)를 제거한 후, 반도체기판(11)을 산화성분위기에서 열처리하여 논리소자영역과 메모리소자영역의 기판(11) 상부에 두께가 다른 게이트산화막(14)을 형성한다.
한편, 질소이온과 반대로 산화를 촉진하는 불소이온을 주입한 경우는 상기 포토레지스트(PR1)를 메모리소자영역의 기판(11) 상부에 형성하고, 논리소자영역의 기판(11)상에 형성된 이온주입층(13)을 제거한 후, 그 포토레지스트(PR1)를 제거하고, 산화성분위기에서 열처리하여 기판(11)의 상부에 두께가 다른 게이트산화막(14)을 형성한다.
이와같이 형성되는 게이트산화막(14)은 논리소자영역과 메모리소자영역의 경계부에서 식각공정에 의한 영향으로 이온주입농도가 완만하여 게이트산화막(14)의 두께도 완만하게 변화한다.
상기한 바와같은 본 발명에 의한 게이트산화막 형성방법은 논리소자영역과 메모리소자영역의 경계부에서 게이트산화막의 두께가 완만하게 변화하므로, 게이트산화막의 결함을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (5)
- 논리소자영역과 메모리소자영역이 정의된 반도체기판에 산화를 억제 또는 촉진하는 이온을 주입하여 이온주입층을 형성하는 단계와; 상기 논리소자영역 또는 메모리소자영역의 이온주입층을 주입된 이온에 따라 선택적으로 식각하는 단계와; 상기 반도체기판을 산화성분위기에서 열처리하여 두께가 차별화된 게이트산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 반도체기판에 주입되는 이온은 질소이온인 것을 특징으로 하는 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 반도체기판에 주입되는 이온은 불소이온인 것을 특징으로 하는 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 이온주입층은 반도체기판의 상부에 패드산화막을 형성한 후, 산화를 억제 또는 촉진하는 이온을 주입하여 형성되는 것을 특징으로 하는 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 이온주입층은 CHF3와 O2가스를 이용한 등방성 플라즈마 건식식각방법이나, CHF3, CF4, Ar 등의 가스를 이용한 유도결합 플라즈마 식각방법 또는 암모니아수, 질산 등의 용액을 포함하는 습식식각방법을 통해 제거하는 것을 특징으로 하는 게이트산화막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065197A KR100246364B1 (ko) | 1997-12-02 | 1997-12-02 | 게이트산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065197A KR100246364B1 (ko) | 1997-12-02 | 1997-12-02 | 게이트산화막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990046998A true KR19990046998A (ko) | 1999-07-05 |
| KR100246364B1 KR100246364B1 (ko) | 2000-03-15 |
Family
ID=19526214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065197A KR100246364B1 (ko) | 1997-12-02 | 1997-12-02 | 게이트산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100246364B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003475A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 메모리소자 제조방법 |
| KR100427469B1 (ko) * | 2000-02-29 | 2004-04-27 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4152598B2 (ja) * | 2001-03-16 | 2008-09-17 | スパンション エルエルシー | 半導体装置の製造方法 |
-
1997
- 1997-12-02 KR KR1019970065197A patent/KR100246364B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003475A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 메모리소자 제조방법 |
| KR100427469B1 (ko) * | 2000-02-29 | 2004-04-27 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100246364B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| KR900004735B1 (ko) | 모오스 트랜지스터의 제조방법 | |
| KR100254025B1 (ko) | 반도체 집적 회로 제조 방법 | |
| KR100246364B1 (ko) | 게이트산화막 형성방법 | |
| US5527725A (en) | Method for fabricating a metal oxide semiconductor field effect transistor | |
| KR100313546B1 (ko) | 트랜지스터 형성방법 | |
| KR100244272B1 (ko) | 반도체소자의 격리막 형성방법 | |
| US6573192B1 (en) | Dual thickness gate oxide fabrication method using plasma surface treatment | |
| KR19990071116A (ko) | 반도체 소자의 제조 방법 | |
| KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR960002071B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH113974A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0170891B1 (ko) | 반도체 모스펫 제조방법 | |
| KR100232228B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100244789B1 (ko) | 반도체소자제조방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR100379516B1 (ko) | 반도체 소자의 제조방법 | |
| KR100291517B1 (ko) | 에스오아이 구조의 반도체 집적회로 및 그 제조방법 | |
| KR100422519B1 (ko) | 반도체 소자 제조방법 | |
| KR20020073998A (ko) | 플라즈마 데미지를 감소시키는 반도체 소자 및 그 제조방법 | |
| KR100198655B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR940001151B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010064327A (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR19990009248A (ko) | 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |