KR100237023B1 - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

반도체 소자의 필드 산화막 형성 방법 Download PDF

Info

Publication number
KR100237023B1
KR100237023B1 KR1019960074985A KR19960074985A KR100237023B1 KR 100237023 B1 KR100237023 B1 KR 100237023B1 KR 1019960074985 A KR1019960074985 A KR 1019960074985A KR 19960074985 A KR19960074985 A KR 19960074985A KR 100237023 B1 KR100237023 B1 KR 100237023B1
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
forming
film
semiconductor device
Prior art date
Application number
KR1019960074985A
Other languages
English (en)
Other versions
KR19980055749A (ko
Inventor
이동호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960074985A priority Critical patent/KR100237023B1/ko
Publication of KR19980055749A publication Critical patent/KR19980055749A/ko
Application granted granted Critical
Publication of KR100237023B1 publication Critical patent/KR100237023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, CMOS 제작에 있어서 P-채널(channel) 지역과 N-채널(channel) 지역을 분리하기 위한 필드 산화막 형성 후 채널간 분리 지역에 높은 농도의 As 이온을 주입하여 이후 진행되는 질화막 제거시 필드 산화막 상단부의 식각율을 높여 제거시킴으로써 이후 공정 진행시 평탄화를 개선하여 금속 배선, 콘택홀 형성 및 감광막 공정의 단순화를 가능하게 할 수 있는 반도체 소자의 필드 산화막 형성 방법이 제시된다.

Description

반도체 소자의 필드 산화막 형성 방법
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
실리콘 집적 회로를 위하여 모스 트랜지스터(MOS Transistor)의 크기가 급격히 줄어들고 있어 CMOS 구조를 제조하는데 PMOS와 NMOS의 분리가 더욱 요구되고 있다. 이에 따라 채널간 절연을 위한 공정 방식에는 로코스(LOCOS)와 트렌치 앤드 리필(TRENCH & REFILL) 형성 방법을 사용하고 있다.
CMOS 제작시 N-채널과 P-채널의 분리를 위한 방법중 트렌치 앤드 리필 방법에 의한 채널간 분리 방법은 감광막 형성, 트렌치 에칭, 옥사이드 형성, 폴리실리콘 증착 등의 공정을 거치게 된다. 이와 같은 채널간의 분리 공정은 공정의 복잡성으로 인하여 생산성이 낮아지게 된다. 또한, 로코스(LOCOS)방식에 의한 채널 분리 방식은 디비이스 특성, 특히 래치-업(LATCH-UP) 방지에 미비하며, 또한 필드 산화막의 두께가 두꺼워 평탄화에 불리하므로 이후 진행되는 절연막, 감광막 공정 및 금속 배선 공정에 어려움을 초래한다.
따라서, 본 발명은 종래의 로코스(LOCOS) 방법 및 트랜치 앤드 리필(TRENCH & REFILL) 방법으로 필드 산화막을 형성할 때의 문제점을 해결하여 절연막, 감광막 및 금속 배선 공정을 단순화하여 생산성을 향상시킬 수 있는 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 산화막을 성장시킨 후 질화막을 증착하는 단계와, 상기 질화막 및 산화막의 선택된 영역을 순차적으로 식각하여 실리콘 기판을 노출시키는 단계와, 상기 노출된 실리콘 기판에 필드 산화막을 형성하는 단계와, 전체 구조 상부에 고농도의 비소 이온을 주입하여 필드 산화막의 상단부에 결함을 생성하는 단계와, 상기 필드 산화막의 상단부에 결함을 생성한 후 질화막을 제거하는 단계로 이루어진 것을 특징으로 한다.
제1(a)도 내지 제1(e)도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위해 순서적으로 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3 : 질화막 4 : 감광막
5 : 필드 산화막
본 발명에서는 종래 기술의 문제점을 해결하기 위해 CMOS 제작시 LOCOS 공정방식에 의한 필드 산화막 형성 후, 고농도의 As 이온 주입을 실시함으로써 필드 산화막 표면으로부터 수백 Å까지 원하는 깊이의 결함(damage)층을 형성한다. 이러한 필드 산화막층은 질화막 제거시 이온 주입된 필드 산화막 상단의 식각율을 빠르게 하여 필드 산화막 상단부를 제거함으로써 이후 진행되는 소자 제조시 평탄화를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(e)도는 본 발명에 따른 채널간 절연을 위한 필드 산화막을 형성방법을 순서적으로 도시한 단면도이다. 제1(a)도에 도시된 바와 같이 실리콘 기판(1)상부에 산화막(2)을 얇게 성장시킨다. 산화막 상부에 질화막(nitride)(3)을 증착하고, 그 상부에 감광막(4)을 도포한 후 감광막 패턴을 형성한다.
제1(b)도는 감광막 패턴을 마스크로하여 질화막(3) 및 산화막(2)를 순차적으로 식각하여 실리콘 기판(1)의 상부를 노출시킨 단면도이다.
제1(c)도는 마스크로 사용된 감광막을 제거한 후 열공정을 실시하여 노출된 실리콘 기판(1)에 필드 산화막(5)을 형성한 단면도이다.
제1(d)도는 전체 구조 상부에 고농도의 As 이온을 주입하는 공정을 도시한 단면도이다. 이때 필드 산화막(5)의 상단부에는 이온이 주입되지만 기타 활성층(active region)에는 형성된 산화막(2)과 질화막(3)에 인하여 이온이 주입되지 못한다.
제1(e)도는 채널간 분리를 위한 필드 산화막(5) 형성을 완료한 후 질화막(3)을 제거한 단면도이다. 이때 필드 산화막(5)의 상단부는 이온 주입에 의한 결함(damage) 생성으로 인하여 식각율이 빠르므로 질화막(3) 제거시 필드 산화막(5) 상단부만 식각되어 이후 진행되는 절연막 형성시 평탄화를 개선시킬 수 있다. 이에 따라 감광막 공정, 금속 배선을 위한 콘택홀 형성 및 증착의 신뢰도를 높일 수 있다.
상술한 바와 같이 본 발명에 의하면 채널간의 분리 공정시 고농도의 As 이온 주입을 통한 채널간의 분리 공정을 실행하여 디바이스 특성에 알맞은 깊이까지 원하는 양의 As 도판트를 주입함으로써 기존의 로코스(LOCOS) 방식에 의한 채널간 분리보다 소자의 평탄화가 개선되며, 그에 따라 이후 진행되는 절연막 증착 및 콘택홀 형성 공정, 감광막 공정과 금속 배선을 개선할 수 있는 훌륭한 효과가 있다.

Claims (2)

  1. 실리콘 기판 상부에 산화막을 성장시킨 후 질화막을 증착하는 단계와, 상기 질화막 및 산화막의 선택된 영역을 순차적으로 식각하여 실리콘 기판을 노출시키는 단계와, 상기 노출된 실리콘 기판에 필드 산화막을 형성하는 단계와, 전체 구조 상부에 고농도의 비소 이온을 주입하여 필드 산화막의 상단부에 결함을 생성하는 단계와, 상기 필드 산화막의 상단부에 결함을 생성한 후 질화막을 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  2. 제1항에 있어서, 상기 결함이 생성된 필드 산화막의 상단부는 질화막의 제거와 동시에 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
KR1019960074985A 1996-12-28 1996-12-28 반도체 소자의 필드 산화막 형성 방법 KR100237023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074985A KR100237023B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 필드 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074985A KR100237023B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 필드 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR19980055749A KR19980055749A (ko) 1998-09-25
KR100237023B1 true KR100237023B1 (ko) 2000-01-15

Family

ID=19491726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074985A KR100237023B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 필드 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100237023B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001064A (ko) * 1999-06-01 2001-01-05 김영환 반도체 장치의 분리구조 제조방법

Also Published As

Publication number Publication date
KR19980055749A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US9852953B2 (en) CMOS fabrication
US4422885A (en) Polysilicon-doped-first CMOS process
CN100501975C (zh) 具有双栅结构的半导体器件的制造方法
JP2003523629A (ja) Ｃｍｏｓデバイスにおけるストレス誘発転位を除去する方法
EP0417715B1 (en) Method of manufacturing a semicondcutor device
US6734058B2 (en) Method for fabricating a semiconductor device
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
KR100237023B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR100817417B1 (ko) 고전압 씨모스 소자 및 그 제조 방법
KR0179794B1 (ko) 반도체 소자의 웰 형성방법
KR100408000B1 (ko) 반도체 소자 형성 방법
KR100406500B1 (ko) 반도체소자의 제조방법
KR100523606B1 (ko) 반도체 제조 장치에서의 소자 분리 방법
KR100532769B1 (ko) 반도체 장치의 제조방법
KR100689672B1 (ko) 반도체소자의 제조방법
KR100778877B1 (ko) 반도체 소자의 제조방법
KR100321718B1 (ko) 씨모스트랜지스터의게이트전극형성방법
KR100386460B1 (ko) 씨모스 트랜지스터의 게이트 전극 형성방법
KR100450566B1 (ko) 씨모오스형 트랜지스터 제조 방법
JPH1131814A (ja) 半導体装置の製造方法
KR20050051177A (ko) 반도체소자의 트랜지스터 제조방법
JPS6039868A (ja) 半導体装置の製造方法
KR0137549B1 (ko) 모스 트랜지스터 접합 형성 방법
KR20010004551A (ko) 반도체 집적 장치의 제조방법
JP2000124326A (ja) 集積回路の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee