KR19990085621A - 반도체 디바이스 제조 방법 - Google Patents

반도체 디바이스 제조 방법 Download PDF

Info

Publication number
KR19990085621A
KR19990085621A KR1019980018169A KR19980018169A KR19990085621A KR 19990085621 A KR19990085621 A KR 19990085621A KR 1019980018169 A KR1019980018169 A KR 1019980018169A KR 19980018169 A KR19980018169 A KR 19980018169A KR 19990085621 A KR19990085621 A KR 19990085621A
Authority
KR
South Korea
Prior art keywords
wafer
chamber
semiconductor device
forming
cleaning
Prior art date
Application number
KR1019980018169A
Other languages
English (en)
Inventor
이금주
홍영기
손홍성
송재인
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980018169A priority Critical patent/KR19990085621A/ko
Publication of KR19990085621A publication Critical patent/KR19990085621A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명의 반도체 디바이스 제조 방법은 밀폐된 환경에서 IPA VAPOR를 사용하여 건조된 웨이퍼 상에 반도체 소자들을 형성한다. 반도체 디바이스를 제조하는 방법은 세정 장치의 챔버 내로 반도체 웨이퍼를 로딩하고, 챔버를 밀폐하는 단계와, 챔버 내로 탈이온수를 공급해서 웨이퍼를 세정하는 단계와, 탈이온수를 외부로 배출시키면서 이소프로필 알코올 증기를 공급해서 웨이퍼를 건조시키는 단계, 그리고 건조된 웨이퍼 상에 반도체 소자들을 형성하는 단계를 포함한다.

Description

반도체 디바이스 제조 방법(METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE)
본 발명은 반도체 디바이스를 제조하기 위한 방법에 관한 것으로, 좀 더 구체적으로는 세정 공정 후, 건조된 웨이퍼 상에 반도체 소자들을 형성시키기 위한 반도체 디바이스 제조 방법에 관한 것이다.
반도체 제조 공정 중에는 S-Poly(storage-poly)의 유효면적을 증가시켜 정전 용량(capacitance)을 증대시키는 방법으로 HSG(hemispherical grain) 성장 방법이 사용되고 있다. Tatsumi 등에 의한 U.S. Pat. No. 5,385,863은 상기 HSG 성장 방법에 대해서 상세히 다루고 있다. 상기 HSG 성장 방법은 실리콘의 이동을 이용하여 표면적을 증가시키는 기술이다. 이 HSG 성장 방법은 일정 두께의 비정질 실리콘 위에 결정질 실리콘을 핵으로 형성한 후, 하부의 비정질 실리콘을 결정질 실리콘으로 이동시켜 표면 굴곡을 발생시킴으로써 표면적을 증대시킨다.
웨이퍼 표면에 오염이 없어야 안정된 HSG를 형성할 수 있다. 이는 실리콘 표면의 오염이 없는 상태에서만 실리콘의 이동 속도를 향상시킬 수 있기 때문이다. HSG의 형성은 세정 공정 이후 연속적으로 진행된다. 이때, 세정시 웨이퍼 표면의 오염 물질을 완전히 제거해야 하며, 충분한 건조(dry)로 수분에 의한 물반점(water mask)이 형성되지 않도록 해야 한다. 도 1a에서 도시한 바와 같이, 웨이퍼 표면에 물반점이 형성된 상태에서 커패시터의 HSG 저장 노드 전극(100)를 형성하게 되면, 원하지 않는 부위인 산화층(oxide layer)(102) 위에도 HSG가 형성(104)되어 쇼트(short)를 유발하게 되기 때문이다. 이때, 상기 물반점은 일반적인 산화막에 비하여 치밀하지 못한(purus) 구조를 갖는 산화막도 포함된다. 실질적으로, HSG가 성장되는 산화막은 일반적인 산화막에 비해서 치밀하지 못한 산화막에서 성장한다. 즉, HSG 성장시 치밀하지 못한(purus) 산화막 성분인 물반점과 규소(Si) 사이의 선택력(selectivity)가 감소되어, HSG 성장을 원하지 않는 산화막 위에도 물반점이 발생한 경우에는 HSG가 성장하게 되어 쇼트를 유발하게 된다.
현재 반도체 세정(cleaning) 공정의 대부분은 물반점의 형성을 줄이기 위해, 이소프로필 알코올 증기(isopropyl alcohol vapor; 이하 IPA VAPOR라함)를 이용한 IPA VAPOR 건조 방식을 채택하고 있다. 상기 IPA VAPOR 건조 방식은 IPA VAPOR가 미세한 패턴 속에 남아 있는 수분까지 치환시킨 후, 기화되므로 스핀 드라이(spin dry) 방식보다 수분을 제거하는 효과가 우수한 것으로 알려져 있다.
그러나, 반도체 디바이스의 고집적화와 선폭의 미세화로 인하여 S-Poly의 두께가 높아지고 패턴 모양이 다양하게 적용됨에 따라, 종래 반도체 디바이스 제조 방법으로는 안정된 HSG를 형성할 수 없는 문제점이 있다. 이 문제점은 HSG 형성 공정 전에 행해지는 세정 공정에 기인하는 것으로 판단되고 있다. 종래 반도체 디바이스 제조 방법에서는 HSG 형성을 위한 웨이퍼를 세정하기 위하여, 도 2에서 보인 바와 같은, 세정 장치가 사용되고 있다.
도 2를 참조하면, 종래 세정 장치(120)는 상면에 오프닝(128)이 형성된 개방형으로 구성되어 있다. 이 세정 장치(120)에서 건조 공정이 수행되는 웨이퍼들(140)은 상기 오프닝(128)을 통하여 상기 세정 장치(120)의 내부로 로딩된다. 상기 웨이퍼들(140)을 상기 세정 장치(120)로 로딩하는 방법은 다양한 이송 장치가 사용될 수 있을 것이다. 이 세정 장치(120)는 하부에 히터 블록(heater block)(122)이 배치되고, 그 위에 IPA 화학 약품(IPA liquid chemical)(124)이 수용된다. 상기 IPA 화학 약품(124)은 상기 히터 블록(122)에 의해서 가열되고, 기화되어 상기 세정 장치(120)의 내부가 82℃ 정도의 IPA VAPOR 분위기가 되도록 한다. 이는 상기 세정 장치(120) 내에 IPA VAPOR 영역(130)이 형성되는 것으로 생각할 수 있다. 상기 세정 장치(120)의 상부에는 냉각 라인(cooling line)(126)이 배치되어 IPA VAPOR가 외부로 유출되는 것을 방지한다.
그러나, 종래 반도체 디바이스 제조 방법에서는 IPA VAPOR가 상대적으로 적은 비율로 존재되는 영역(132)이 형성되는 문제점이 있다. 이 영역(132)은 세정 장치로 로딩되는 상온의 웨이퍼로 인하여 발생되는 것으로 예측되고 있다. 이 영역(132)에서는 웨이퍼 상에 수분의 제거가 효과적으로 이루어지지 않는 부분(A)이 발생한다. 즉, 이 영역(132)에서는 웨이퍼 상에 물반점이 발생되어, 전술한 바와 같이, 물반점 위로 HSG가 형성되므로 쇼트를 유발하게 된다. 또, 웨이퍼 상에 물반점이 발생되는 요인으로, 웨이퍼가 상기 세정 장치(120)에 로딩시 대기의 산소에 의한 산화가 있다. 즉, 린스(rinse) 단계를 완료된 웨이퍼를 건조시키기 위한 이송할 때 대기에 노출되므로 웨이퍼 표면에 물반점 등의 오염물이 생성되는 것이다. 또, 종래 반도체 디바이스 제조 방법은 대기와 개방된 상태에서 웨이퍼를 건조한다. 따라서, 대기의 산소가 챔버 내로 유입되어 웨이퍼의 표면상에 규소 화합물을 생성하므로써, 계속되는 제조 공정에서 오염물로 작용하게 된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 세정 단계에서 웨이퍼 상에 물반점과 같은 오염물이 발생하지 않도록 하여, 반도체 소자를 형성할 때, 웨이퍼 상의 오염물로 인하여 발생되는 반도체 소자의 불량을 방지할 수 있는 새로운 형태의 반도체 디바이스 제조 방법을 제공하는데 있다. 좀 더 구체적인 본 발명의 목적은, 세정 단계에서 웨이퍼의 표면에 물반점이 발생하지 않도록 함으로써, 다이내믹 랜덤 억세스 메모리(dynamic random access memory; DRAM)의 저장 커패시터(storage capacitor)를 형성할 때, 웨이퍼 상의 물반점으로 인하여, 커패시터의 HSG 저장 노드 전극 상에서 발생되는 결함을 방지할 수 있는 새로운 형태의 반도체 디바이스 제조 방법을 제공하는데 있다.
도 1a는 종래 반도체 디바이스 제조 방법에 의한 커패시터의 HSG 저장 노드 전극을 보여주는 도면;
도 2는 종래 반도체 디바이스 제조 방법에서 웨이퍼를 세정하기 위한 세정 장치의 다이어그램;
도 3은 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 보여주는 플로우 차트;
도 4는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법에서 웨이퍼를 세정하기 위한 세정 장치의 다이어그램;
도 5는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법에 의한 커패시터의 HSG 저장 노드 전극을 보여주는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
50 : 세정 장치 51 : 챔버
52 : 커버 54 : 보우트
56 : 이소프로필 알코올 증기라인 58,64 : 진공라인
60 : 질소 가스라인 62 : 히터
66 : 탈이온수 공급라인 68 : 탈이온수 배출라인
70 : 탈이온수 80 : 웨이퍼
90 : HSG 저장 노드 전극
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 디바이스를 제조하는 방법은 세정 장치의 챔버 내로 반도체 웨이퍼를 로딩하고, 상기 챔버를 밀폐하는 단계와; 상기 챔버 내로 탈이온수를 공급해서 상기 웨이퍼를 세정하는 단계와; 상기 탈이온수를 외부로 배출시키면서 이소프로필 알코올 증기를 공급해서 상기 웨이퍼를 건조시키는 단계 및; 상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 단계를 포함한다.
이와 같은 본 발명에 의하면, 상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 상기 단계는 다이내믹 랜덤 억세스 메모리 장치의 저장 커패시터를 형성하는 단계를 포함할 수 있다. 또, 상기 커패시터를 형성하는 상기 단계는 상기 커패시터의 HSG 저장 노드 전극을 형성하는 단계를 포함할 수 있다. 또, 상기 탈이온수가 상기 챔버로부터 완전히 배출된 후, 상기 웨이퍼를 감압하 질소 가스 분위기에서 소정의 시간 동안 유지하는 단계를 부가적으로 포함할 수 있다.
이와 같은 본 발명에 의하면, 상기 웨이퍼를 건조시키는 단계에서 상기 챔버의 내로 질소 가스를 공급할 수 있다. 또, 상기 웨이퍼의 세정이 완료된 후에 상기 챔버의 내부를 질소(N2) 가스를 사용하여 세정하는 단계를 부가적으로 포함할 수 있다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 반도체 디바이스를 제조하는 방법은 밀폐된 챔버 내의 반도체 웨이퍼를 이소프로필 알콜(IPA)을 사용하여 건조시키는 단계 및; 상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 단계를 포함한다.
이와 같은 본 발명에 따르면, 웨이퍼는 감압하의 밀폐된 환경에서 질소 가스와 IPA VAPOR를 이용하여 건조되게 된다. 따라서, 세정 단계에서 웨이퍼 상에 물반점과 같은 오염물이 발생하지 않도록 할 수 있으므로, 반도체 소자를 형성할 때, 웨이퍼 상의 오염물로 인하여 발생되는 반도체 소자의 불량을 방지할 수 있다. 특히, 세정 단계에서 웨이퍼의 표면에 물반점이 발생하지 않도록 함으로써, DRAM의 저장 커패시터를 형성할 때, 웨이퍼 상의 물반점으로 인하여, 커패시터의 HSG 저장 노드 전극 상에서 발생되는 결함을 방지할 수 있다. 또, 건조시키기 전에 웨이퍼가 대기중에 노출되지 않고, 밀폐된 챔버 내에서 웨이퍼를 린스하고 건조하는 단계를 수행할 수 있으므로, 웨이퍼를 건조시키기 전에 웨이퍼가 대기중에 노출되므로써 발생되는 물반점을 방지할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면 도 3 내지 도 5에 의거하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 보여주는 플로우 차트이다. 또, 도 4는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법에서 웨이퍼를 세정하기 위한 세정 장치의 다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 디바이스 제조 방법은 세정 단계(S10, S15, S20, S25)와 반도체 소자들의 형성 단계(S30, S35)로 크게 구분할 수 있다. 상기 세정 단계와 반도체 소자들의 형성 단계는 서로 유기적인 관계를 갖는 반도체 디바이스 제조 공정이라고 할 수 있다. 상기 세정 단계가 완료된 웨이퍼는 상기 반도체 소자들의 형성 단계에 바로 사용되기 때문이다. 따라서, 상기 세정 단계가 완료된 웨이퍼의 품질은 고품질의 반도체 소자들을 형성하는데 필수적이라 할 수 있다. 특히, DRAM의 저장 커패시터의 HSG 저장 노드 전극을 형성할 때 웨이퍼 표면은 물반점과 같은 오염물이 없어야 한다.
도 4를 참조하면, 본 발명의 실시예에 따른 반도체 디바이스 제조 방법에 사용되는 세정 장치(50)는 IPA VAPOR의 물(일반적으로, 반도체 디바이스 제조 공정에서는 탈이온수(deionized water)(70)를 사용함)에 대한 확산 정도의 차이를 이용하여 웨이퍼를 건조한다. 상기 세정 장치에서 IPA VAPOR의 유입은 흡인기(aspirator)의 감압에 의해 이루어지고, 유입된 IPA VAPOR는 물에 확산이 이루어지게 된다. 이때, 메니스커스 기하학(meniscus geometry)에 의해 확산되는 IPA의 농도는 웨이퍼에 가까워질수록 커지게 된다. 물에 확산이 이루어진 IPA는 물의 표면 장력을 감소시켜 웨이퍼로부터의 거리가 멀어짐에 따라 표면 장력이 커지는 결과를 낳는다. 이때, 발생된 표면 장력 차이에 의해 웨이퍼로부터 멀어지는 방향으로 물의 흐름이 진행되고(이것을 일명 marangoni force라고 한다), 이를 통해 웨이퍼 표면의 물이 제거된다. 상기 세정 장치(50)는 종래 세정 장치와 달리 챔버 내에서 불산 클리닝(HF cleaning), 린스(rinse), 그리고 건조(dry)가 동시에 이루어 질 수 있는 구조로 구성된다. 따라서, 한 챔버 내에 린스와 건조가 동시에 이루어지기 때문에 린스 후, 정체 시간에 의한 물반점 발생 문제가 없다. 또, 기존의 반도체 디바이스 제조 방법에서와 같이 린스 후, IPA VAPOR 영역으로 로딩되는 상온의 웨이퍼로 인하여 IPA VAPOR가 상대적으로 적은 비율로 존재하고 있는 영역이 형성되지 않는다. 또한, 건조 중에 IPA VAPOR와 질소 가스(N2gas)를 동시에 공급시키면, 산소에 의한 산화(oxidation) 즉, 물반점의 형성을 최소화할 수 있다.
다시, 도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 반도체 디바이스 제조 방법은 먼저, 웨이퍼들(80)을 세정 장치(50)의 챔버(51) 내로 로딩하고, 상기 챔버(51)를 밀폐한다(S10). 상기 챔버(51)는 상기 세정 장치(50)를 구성하는 다수 개의 챔버 중에서 하나일 수 있다. 일반적으로, 상기 세정 장치(50)는 화학 약품 챔버, 급속 배출 린스(quick drain rinse) 챔버, 린스 챔버 등이 조합되어 구성된다. 또, 상기 챔버들은 배스(bath)로 불리기도 한다. 상기 세정 장치(50)에서 상기 챔버(51)는 세정 공정의 마지막 단계를 수행한다. 즉, 세정 공정이 완료된 웨이퍼를 건조시켜서 반도체 소자들을 형성시키는 공정을 진행할 수 있도록 한다. 웨이퍼들(80)을 상기 챔버(51)에 로딩하는 방법은 다양한 방법이 사용될 수 있다. 본 실시예의 상기 세정 장치(50)는 보우트(54)에 상기 웨이퍼들(80)을 로딩시킨다. 상기 챔버(51)는 커버(52)가 설치되어 있다. 상기 커버(52)를 통하여 상기 웨이퍼들(80)은 상기 챔버(51)에/로부터 로딩/언로딩된다. 상기 커버(52)는 세정 단계가 수행될 때 상기 챔버(51)를 밀폐한다. 상기 챔버(51)에는 세정 단계를 진행할 때 상기 챔버(51)의 내부 온도를 조절하기 위한 히터(62)가 설치된다. 상기 단계(S10) 후, 상기 챔버(51) 내로 탈이온수(70)를 공급한다(S15). 상기 탈이온수(70)는 탈이온수 공급라인(66)을 통하여 상기 챔버(51)로 공급된다. 상기 탈이온수 공급라인(66)은 탈이온수를 공급하기 위한 공급 장치(도시 않음)와 상기 챔버(51)를 연결한다. 상기 탈이온수(70)가 상기 챔버(51) 내로 공급되어 일정한 시간이 흐른 후, 상기 탈이온수(70)를 탈이온수 배출라인(68)을 통하여 외부로 배출시키면서, IPA VAPOR를 상기 챔버(51) 내로 공급한다(S20). 상기 IPA VAPOR는, 진공 펌프 등의 감압 장치(도시 않음)로, 상기 챔버(51) 내부를 감압하므로써 상기 챔버(51) 내로 공급된다. 상기 감압 장치는 진공라인(58, 64)을 통하여 상기 챔버(51)와 연결된다. 이 단계(S20)는 상기 웨이퍼들(80)을 린스하면서, 전술한 바와 같은 원리에 의해서, 상기 웨이퍼들(80)을 건조시키게 된다. 이 단계(S20)에서는 상기 IPA VAPOR와 함께 질소(N2) 가스를 사용할 수 있다. 이 방법은 산소에 의한 상기 웨이퍼들(80)의 표면이 산화되는 것을 최소화시킬 수 있도록 한다. 상기 질소(N2) 가스는 질소 가스라인(60)을 통하여 공급된다. 상기 탈이온수(70)가 완전히 배출된 후, 웨이퍼들(80)을 감압하 질소 가스 분위기에서 일정 시간 동안 유지한다(S25). 이 단계(S25)는 상기 웨이퍼들(80)의 완전히 건조시킨다. 이와 같은 단계들을 통하여 웨이퍼들(80)이 완전히 건조되면, 상기 챔버(51)를 개방하고, 상기 웨이퍼들(80)을 HSG 형성을 위한 시스템으로 이송한다(S30). 이 단계(S30) 후에 상기 챔버(51)의 내부는 질소(N2) 가스를 사용하여 클리닝시킬 수 있다(이와 같은 클리닝 공정을 퍼지(purge)라고 칭하기도 한다). HSG 형성을 위한 시스템으로 이송된 웨이퍼들(80) 상에 반도체 소자들을 형성함으로써 공정은 완료된다.
본 발명의 실시예에 따른 반도체 디바이스 제조 방법은, 도 5에서 도시한 바와 같이, DRAM의 저장 커패시터를 형성할 때 매우 유용함을 알 수 있다. 즉, 커패시터의 HSG 저장 노드 전극들(90) 사이에서, 종래와 같이, HSG가 성장되어 전극간의 쇼트를 발생시키는 문제점이 없음을 알 수 있다.
이와 같은 본 발명을 적용하면, 세정 단계에서 웨이퍼 상에 물반점과 같은 오염물이 발생하지 않도록 할 수 있으므로, 반도체 소자를 형성할 때, 웨이퍼 상의 오염물로 인하여 발생되는 반도체 소자의 불량을 방지할 수 있다. 특히, 세정 단계에서 웨이퍼의 표면에 물반점이 발생하지 않도록 함으로써, DRAM의 저장 커패시터를 형성할 때, 웨이퍼 상의 물반점으로 인하여, 커패시터의 HSG 저장 노드 전극 상에서 발생되는 결함을 방지할 수 있다. 또, 건조시키기 전에 웨이퍼가 대기중에 노출되지 않고, 밀폐된 챔버 내에서 웨이퍼를 린스하고 건조하는 단계를 수행할 수 있으므로, 웨이퍼를 건조시키기 전에 웨이퍼가 대기 중에 노출되므로써 발생되는 물반점을 방지할 수 있다.

Claims (7)

  1. 반도체 디바이스를 제조하는 방법에 있어서:
    세정 장치의 챔버 내로 반도체 웨이퍼를 로딩하고, 상기 챔버를 밀폐하는 단계와;
    상기 챔버 내로 탈이온수를 공급해서 상기 웨이퍼를 세정하는 단계와;
    상기 탈이온수를 외부로 배출시키면서 이소프로필 알코올(IPA) 증기를 공급해서 상기 웨이퍼를 건조시키는 단계 및;
    상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 상기 단계는 다이내믹 랜덤 억세스 메모리 장치들(DRAMs)의 저장 커패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  3. 제 2 항에 있어서,
    상기 다이내믹 랜덤 억세스 메모리 장치들을 형성하는 상기 단계는 상기 커패시터의 HSG(hemispherical grain) 저장 노드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 탈이온수가 상기 챔버로부터 완전히 배출된 후, 감압하 질소 가스 분위기에서 소정의 시간 동안 상기 웨이퍼를 유지하는 단계를 부가적으로 포함해서, 상기 웨이퍼가 충분히 건조되도록 하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 이소프로필 알코올 증기를 상기 챔버 내로 공급할 때 질소(N2) 가스를 동시에 공급하여, 상기 웨이퍼의 산화를 방지하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반도체 디바이스 제조 방법은 상기 챔버를 세정하는 단계를 부가적으로 포함하고, 상기 챔버는 질소(N2) 가스를 사용하여 세정되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  7. 반도체 디바이스를 제조하는 방법에 있어서:
    밀폐된 챔버 내에 놓인 반도체 웨이퍼를 이소프로필 알코올(IPA)을 사용하여 완전히 건조시키는 단계 및;
    상기 건조된 웨이퍼 상에 반도체 소자들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1019980018169A 1998-05-20 1998-05-20 반도체 디바이스 제조 방법 KR19990085621A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018169A KR19990085621A (ko) 1998-05-20 1998-05-20 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018169A KR19990085621A (ko) 1998-05-20 1998-05-20 반도체 디바이스 제조 방법

Publications (1)

Publication Number Publication Date
KR19990085621A true KR19990085621A (ko) 1999-12-15

Family

ID=65891634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018169A KR19990085621A (ko) 1998-05-20 1998-05-20 반도체 디바이스 제조 방법

Country Status (1)

Country Link
KR (1) KR19990085621A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454241B1 (ko) * 2001-12-28 2004-10-26 한국디엔에스 주식회사 웨이퍼 건조 장비
KR100808597B1 (ko) * 2006-10-31 2008-02-29 주식회사 하이닉스반도체 Ｍｉｍ 캐패시터 형성방법
KR100842746B1 (ko) * 2006-12-28 2008-07-01 주식회사 하이닉스반도체 반도체 장치의 커패시터 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454241B1 (ko) * 2001-12-28 2004-10-26 한국디엔에스 주식회사 웨이퍼 건조 장비
KR100808597B1 (ko) * 2006-10-31 2008-02-29 주식회사 하이닉스반도체 Ｍｉｍ 캐패시터 형성방법
US7498267B2 (en) 2006-10-31 2009-03-03 Hynix Semiconductor Inc. Method for forming semiconductor memory capacitor without cell-to-cell bridges
KR100842746B1 (ko) * 2006-12-28 2008-07-01 주식회사 하이닉스반도체 반도체 장치의 커패시터 형성방법

Similar Documents

Publication Publication Date Title
US5938857A (en) Method for rinsing and drying a substrate
JP3080834B2 (ja) 半導体基板洗浄処理装置
US6757989B2 (en) Wafer drying apparatus
US6329268B1 (en) Semiconductor cleaning method
US6620260B2 (en) Substrate rinsing and drying method
KR100480588B1 (ko) 감압식건조장치및이를이용하는반도체장치건조방법
JP2020025013A (ja) 基板処理装置のパーティクル除去方法および基板処理装置
JP2009016515A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100454242B1 (ko) 웨이퍼 건조 방법
US20020155709A1 (en) Method and apparatus of processing surface of substrate
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
US20090139548A1 (en) Apparatus and method of rinsing and drying semiconductor wafers
JP2002050600A (ja) 基板処理方法及び基板処理装置
KR19990085621A (ko) 반도체 디바이스 제조 방법
JP4541422B2 (ja) 基板処理装置および基板処理方法
KR100935718B1 (ko) 웨이퍼 세정장치 및 이를 이용한 웨이퍼의 세정방법
JPH05160095A (ja) 半導体ウェハーの洗浄乾燥方法
KR20060059785A (ko) 3베쓰 1배치식 웨이퍼 자동세정장치
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
US6589356B1 (en) Method for cleaning a silicon-based substrate without NH4OH vapor damage
JPH04124825A (ja) 半導体ウエハの洗浄方法
JP2000232088A (ja) 半導体ウェハの洗浄乾燥方法
KR20030035035A (ko) 웨이퍼 세정 장치
JPH0362521A (ja) 半導体ウエハの洗浄方法およびその装置
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水／オゾン洗浄

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested