JP5285934B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。

ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。
そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。さらに近年、液晶表示装置を携帯用コンピュータの表示装置として用いることが望まれている。
下記「特許文献１」には、液晶表示パネルで基板上に分配回路を形成し、分配回路を用いて駆動回路から出力する映像信号を複数の映像信号線に分配することで、駆動回路の出力数を減少させて回路規模を抑える開示がある。
しかしながら、「特許文献１」にはさらに高精細な表示装置に分配回路を用いる場合の問題点について記載あるものではない。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００３−２７０６６０号公報

携帯用コンピュータに用いられる表示装置においても、高精細多階調表示が可能なものが望まれている。そのため、より高精細で表示品質の優れた表示装置が携帯機器においても用いられている。
しかしながら、限られた表示領域を有する携帯用の液晶表示装置で高精細多階調の表示を行うには、駆動回路の回路規模が増大し、液晶表示パネル上に駆動装置を実装することが困難になってきていた。
そのため、携帯機器用液晶表示装置において、液晶表示パネル上に分配回路を形成し、駆動回路からの出力を複数の映像信号線に分配することで、駆動回路の回路規模を抑える方法が用いられてきた。しかしながら、分配回路を用いる方法でも、液晶表示パネルに実装する駆動回路の規模の増大に対応困難となっており、さらに、表示品質の向上のために、ドット反転駆動の要求も高まっている。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、携帯機器用の液晶表示装置において、回路規模の増大に対応し高品質な表示が可能な液晶表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置は、２枚の基板と、２枚の基板の間に挟まれた液晶組成物と、基板に設けられた複数の画素と、画素に設けられた画素電極と、前記画素電極に対向する対向電極と、画素電極に設けられたスイッチング素子と、スイッチング素子に映像信号を供給する映像信号線と、スイッチング素子のオン・オフを制御する走査信号を供給する走査信号線と、映像信号線に映像信号を出力し、走査信号線に走査信号を出力する駆動回路とを備える。
画素が形成された基板上には、駆動回路の出力を複数の映像信号線に分配する分配回路が形成される。駆動回路からは分配回路を制御する制御信号が分配回路の両端から供給される。
分配回路と駆動回路とは２分割され、駆動回路にはマスタ回路とスレーブ回路との機能が形成され、駆動回路は外部からの制御信号によりマスタ回路とスレーブ回路とに設定可能である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、分配回路の両端から、分配回路を制御する制御信号を供給することで、分配回路の回路規模が増大したことによる制御信号の波形なまりを減少させることが可能である。
また、分配回路と駆動回路とを複数設けることで、高精細で映像信号線数の増加した液晶表示装置に対応が可能となり、さらには駆動回路にマスタ回路とスレーブ回路の機能を持たせることで、複数の回路構成にも対応可能である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施例の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板７０と、バックライト１１０と、収納ケース（図示せず）とから構成される。
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるカラーフィルタ基板３とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本実施例は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がカラーフィルタ基板３に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
ＴＦＴ基板２には、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。

なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
各画素部８の薄膜トランジスタ１０はソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。駆動回路５は分配回路６０と中継信号線６２で接続しており、駆動回路５からは多数の中継信号線６２を介して映像信号が分配回路に出力する。さらに、駆動回路５からは分配回路６０に制御信号線６３が接続している。
図１では、分配回路６０は分配回路６０−１と６０−２とに分割されて形成され、各分配回路６０−１と６０−２とには外側から制御信号線６３に加えて、２つの分配回路の間である内側からも制御信号線６３が接続している。分配回路６０の両端部から制御信号線６３を介して制御信号を供給することで、分配回路６０内の制御信号線の長さが長くなることで、制御信号の波形がなまる問題を減少させることが可能である。
また、駆動回路５と走査信号線駆動回路５１とは信号線６４を介して接続され、駆動回路５とイコライズ回路８０とは信号線６５を介して電気的に接続している。なお、図１では、一方の走査信号線駆動回路５１が走査信号線２１に走査信号を供給し、他方の走査信号線駆動回路５１が対向電極（コモン電極）２５にコモン電圧を供給している。

ＴＦＴ基板２の長辺側には、フレキシブル基板７０が接続されている。フレキシブル基板７０にはコネクタ４が設けられている。コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線７１が設けられており、外部からの信号は配線７１を介して駆動回路５に入力する。
液晶表示パネル１は非発光素子であるため、光源を必要とするが、液晶表示装置１００にはバックライト１１０が設けられており、バックライト１１０は液晶表示パネル１に光を照射する。液晶表示パネル１は照射された光の透過・反射量を制御して表示を行う。なお、バックライト１１０は液晶表示パネル１の背面または前面に設けられるが、図１では図をわかり易くするために液晶表示パネル１と並べて示した。
液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線７１を介して駆動回路５に入力する。

外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に駆動回路５は液晶表示パネル１を駆動する。
駆動回路５は、走査信号線２１を駆動するために制御信号を制御信号線６４を介して走査信号線駆動回路５１に供給する。走査信号線駆動回路５１は内部で発生させる基準クロックに基づき、１水平走査期間毎に、走査信号線２１に“Ｈｉｇｈ”レベル（以後ハイ信号とも呼ぶ）の選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。
また、駆動回路５は画素が表示すべき階調に対応する階調電圧（映像信号）を中継信号線６２に出力する。分配回路６０を介して映像信号線２２に階調電圧が供給されると、オン状態（導通）の薄膜トランジスタ１０を介して、映像信号線２２から階調電圧が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。なお、分配回路６０の詳細については後述する

次に図２に、駆動回路５の配置を走査信号線駆動回路５１と並列とした場合を示す。図２に示すように、駆動回路５を短辺側に設けることで、フレキシブル基板７０を液晶表示パネル１の短辺側から引き出すことが可能となる。
図２に示す短辺側に駆動回路５を搭載した場合でも、駆動回路５と分配回路６０−１、６０−２とは制御信号線６３で接続され、制御信号線６３は分配回路６０−１と６０−２の両端部から入力している。
図２では、分配回路６０は２分割されて、液晶表示パネル１の上下に配置されている。また、分配回路６０−１では駆動回路５からの距離が図１の場合に比べて長くなっており分配回路６０の両端から制御信号線６３を入力させることが波形なまりの対策に有効である。なお、イコライズ回路８０も２分割されている。
次に図３に駆動回路５の出力端子の配置を示す。図３は分配回路６０の両端に制御信号線６３を供給するための出力端子の配置となっている。図１、図２に示すように、多数の信号線が駆動回路５と接続している。その中で、映像信号が出力される中継信号線６２が駆動回路５と分配回路６０との間で多数接続されており、駆動回路５には、中継信号線６２に接続する出力端子３０が多数形成されている。
出力端子３０の両端には制御信号線６３に接続する接続端子５６３が形成されている。特に分配回路６０の両端に制御信号を供給するためには、出力端子３０の両端に隣接して出力端子５６３を設けることが有効である。また、２つの出力端子３０の間で駆動回路５の中央部に出力端子５６３を設けることで、分配回路６０が分割した場合にも対応可能となっている。
駆動回路５の中央部では、図２に示す短辺側配置に対応して、イコライズ回路８０に接続する出力端子５６５の内側に走査信号線駆動回路５１に接続する出力端子５６４が設けられている。
また、駆動回路５の端部では、図１に示す駆動回路５の配置に対応して、信号線６４の外側に信号線６５が配置可能なように、走査信号線駆動回路５１に接続する出力端子５６４の外側には、イコライズ回路８０に接続する出力端子５６５が設けられている。なお、符号５７１は入力端子である。

次に図４に分配回路６０を示す。分配回路６０には駆動回路５から映像信号が中継信号線６２を介して供給されている。分配回路６０には映像信号線２２に接続するスイッチング素子６１が設けられている。
図５に分配回路６０の駆動方法を説明するタイミングチャートを示す。符号ＶＳＩＧは中継信号線６２に駆動回路５から出力する映像信号である。符号ＢＬは制御信号線６３に出力する制御信号を示す。制御信号ＢＬ１は制御信号線６３−１に、制御信号ＢＬ２は制御信号線６３−２に、制御信号ＢＬ３は制御信号線６３−３に出力する。なお、ＢＬ１１、ＢＬ１２、ＢＬ１３は波形なまりが生じた制御信号を示している。
図５に示すように、各中継信号線６２には、走査信号がハイ信号である１水平走査期間（１Ｈ）に、複数の映像信号線に供給する映像信号ＶＳＩＧが出力する。映像信号ＶＳＩＧは各画素に表示される階調に応じて最大ＶＤＨから最小ＶＤＬの電圧が出力している。
図４に示す分配回路６０は３本の映像信号線２２に映像信号ＶＳＩＧを分配する構成であり、３つの制御信号ＢＬは３つのスイッチング素子６１をオン状態とするように、順番にハイ信号を出力している。
まず制御信号ＢＬ１が制御信号線６３−１に出力すると、スイッチング素子６１−１がオン状態となり、映像信号線２２−１に映像信号が供給される。その後順番に、制御信号ＢＬ２が制御信号線６３−２を介してスイッチング素子６１−２をオン状態として映像信号を映像信号線２２−２に供給し、制御信号ＢＬ３によって映像信号が映像信号線２２−３に供給される。
分配回路６０の駆動においては、制御信号線６３の引き回し距離が長くなると、制御信号線６３の端部では波形なまりが制御信号ＢＬ１１、ＢＬ１２、ＢＬ１３で示すように生じる。そのため、図１、図２で示したように、分配回路６０の両端部から制御信号を供給することが有効である。

次に図６を用いて、正極性と負極性の映像信号を交互に出力し、かつ駆動回路５から図５に示すように分割して映像信号を供給する構成について説明する。図６は駆動回路５の隣合う２つの出力端子３０−１と３０−２の出力部について示している。２９−１は高耐圧出力アンプで、２９−２は低耐圧出力アンプである。対向電極の電圧（以下、コモン電圧と呼ぶ）を一定とする場合の交流化駆動では、コモン電圧に対して正極性の映像信号（以下階調電圧とも呼ぶ）と負極性の階調電圧が画素電極１１に印加される。図６に示す回路では、正極性の階調電圧を高耐圧出力アンプ２９−１から出力し、負極性の階調電圧を低耐圧出力アンプ２９−２から出力する。
図６においては、切換スイッチ３６を用いて高耐圧出力アンプ２９−１と低耐圧出力アンプ２９−２の出力を切り替えている。いま、出力端子３０−１から正極性の階調電圧を出力しようとすると、切換スイッチ３６は高耐圧出力アンプ２９−１と出力端子３０−１とを接続する。他方の出力端子３０−２は低耐圧出力アンプ２９−２に接続され負極性の階調電圧を出力する。
他方、表示データも順番を変更可能となっており、切換スイッチ３７はデータ線選択回路１２５の出力を切り替えてレベルシフタ回路２７に接続する。切換スイッチ３７によりデータ線選択回路１２５−１はレベルシフタ回路２７−１と２７−２の両方に接続可能である。
よって、切換スイッチ３７はセレクタ回路２４の出力する表示データを正極性の階調電圧を出力する場合は、レベルシフタ回路２７−１に供給し、負極性の階調電圧を出力する場合は、セレクタ２４の出力をレベルシフタ回路２７−２に供給する。
セレクタ回路２４は表示データを時分割してデコーダ回路２８に出力する。セレクタ回路２４はデータ線選択回路１２５を有しており、分配回路６０に供給する制御信号に同期して、時分割制御信号がセレクタ回路２４に伝えられている。時分割信号発生回路２６では時分割制御信号から時分割信号を作成し、時分割信号線１９に出力する。
時分割信号線１９は各データ線選択回路１２５に接続している。データ線選択回路１２５に入力した時分割信号はデータ線選択回路１２５を制御する。データ線選択回路１２５は時分割信号に従いラインラッチ回路２３の出力する表示データを選択して、次段のレベルシフタ回路２７に出力する。すなわち、ラインラッチ回路２３は１水平走査期間（１Ｈ）の間表示データを出力するが、セレクタ回路２４により１走査期間を複数の期間に分割し、分割した期間毎に異なる表示データがレベルシフタ回路２７に伝えられる。

次に図７を用いて、信号線６２が奇数となった場合の問題点を説明する。
一般に液晶表示パネル１の映像信号線２２の数は偶数で、またＲＧＢ３本で一組となっているので、中継信号線６２の数も一般には偶数であるが、図１に示すように分配回路６０を２個設けた場合には、各分配回路６０に入力する中継信号線６２の数は奇数となる。
中継信号線６２が奇数の場合には、駆動回路５の出力が図６で示すように、正極性と負極性の階調電圧を交互に出力するようになっているため、最端部の出力部で、出力アンプが余る問題が生じる。
そのため、図７に示すように、最後の切換スイッチ３６−（２ｎ＋１）の出力は両方共に信号線６２−（２ｎ＋１）に接続している。そのため、信号線６２−（２ｎ＋１）に接続する高耐圧出力アンプ２９−１と低耐圧出力アンプ２９−２では、例えば高耐圧出力アンプ２９−１が信号線６２−（２ｎ＋１）に階調電圧を出力している場合には、低耐圧出力アンプ２９−２は信号線６２−（２ｎ＋１）に接続されていない状態となる。

図８に奇数出力の駆動回路５を２つ並べて配置する場合の問題点を示す。前述したように、駆動回路５−１と５−２共に、最後の切換スイッチ３６−（２ｎ＋１）の出力は両方共に信号線６２−（２ｎ＋１）に接続している。
前述したように、正極性の階調電圧と負極性の階調電圧とが交互に出力されているために、３×（２ｎ＋１）本目の映像信号線２２−３（２ｎ＋１）が、例えば正極性の場合には、３×（２ｎ＋１）＋１本目の映像信号線２２−３（２ｎ＋１）＋１には負極性の階調電圧が供給されている。
そのため、駆動回路５−１が、最初の映像信号線２２−１に正極性の階調電圧を出力しているタイミングで、駆動回路５−２は映像信号線２２−３（２ｎ＋１）＋１に負極性の階調電圧を出力することになる。
すなわち、同じ駆動回路５でも正極性の階調電圧から出力開始するものと、負極性の階調電圧から出力開始するものとに分けられることになる。そこで、駆動回路５にマスタ機能とスレーブ機能を持たせ、マスタ機能に設定された駆動回路５は正極性の階調電圧から出力開始し、スレーブ機能に設定された駆動回路５は負極性の階調電圧から出力開始することとした。
なお、配線６６はマスタ機能の駆動回路５−１から駆動回路５−２をスレーブ機能に設定するための制御信号線である。

次に、図９を用いて２分割した分配回路６０−１と分配回路６０−２とで、中継信号線６２の数を異ならせる場合を示す。駆動回路５−１は出力数が２ｎ本で、駆動回路５−２は出力数を２ｎ−２本として、どちらも偶数本出力とする。この時、駆動回路５−１はマスタ機能に設定され、駆動回路５−２は制御信号線６６によりスレーブ機能に設定される。
次に図１０に、奇数本出力と双方向シフトに対応した駆動回路５を示す。図中出力アンプ２９−１、２９−３、２９−５、２９−７を低耐圧出力アンプとし、出力アンプ２９−２、２９−４，２９−６を高耐圧出力アンプとする。
制御信号線９４にハイ信号が出力してアナログスイッチ９１がオン状態となると、高耐圧出力アンプ２９−２の出力電圧が信号線６２−１に供給される。同じく、アナログスイッチ９１がオン状態となることで、低耐圧出力アンプ２９−３の出力電圧が信号線６２−２に供給される。
次に、制御信号線９５にハイ信号を出力すると、アナログスイッチ９２がオン状態となることで、低耐圧出力アンプ２９−１の出力電圧が信号線６２−１に供給され、高耐圧出力アンプ２９−２の出力電圧が信号線６２−２に供給される。
次に、制御信号線９６にハイ信号が出力すると、アナログスイッチ９３がオン状態となることで、低耐圧出力アンプ２９−３の出力電圧が信号線６２−１に出力する。

図１０に示す駆動回路５では、中継信号線６２−１に高耐圧出力アンプ２９−２から出力する正極性の階調電圧を出力し、中継信号線６２−２に低耐圧出力アンプ２９−３から出力する負極性の階調電圧を出力する場合には、制御信号９４をハイ信号とし、次に、中継信号線６２−１に低耐圧出力アンプ２９−１から出力する負極性の階調電圧を出力し、中継信号線６２−２に高耐圧出力アンプ２９−２から出力する正極性の階調電圧を出力する場合には、制御信号９５をハイ信号とすることで対応可能である。
また、中継信号線６２−１に高耐圧出力アンプ２９−２から出力する正極性の階調電圧を出力し、中継信号線６２−２に低耐圧出力アンプ２９−３から出力する負極性の階調電圧を出力する場合には、制御信号９４をハイ信号とし、次に、中継信号線６２−１に低耐圧出力アンプ２９−３から出力する負極性の階調電圧を出力し、中継信号線６２−２に高耐圧出力アンプ２９−４から出力する正極性の階調電圧を出力する場合には、制御信号９６をハイ信号とすることで対応可能である。
このように、駆動回路５にアナログスイッチ９１、９２、９３を形成することで、低耐圧出力アンプ２９−１から高耐圧出力アンプ２９−２の順番で、表示データがセレクトされる場合と、低耐圧出力アンプ２９−７から高耐圧出力アンプ２９−６の順番で、表示データがセレクトされる場合とに対応可能となっている。

次に、図１１に分配回路６０で６本の映像信号線２２に映像信号を分配する構成を示す。駆動回路５からは高耐圧出力アンプ２９−２と低耐圧出力アンプ２９−１からの信号が交互に出力しているため、偶数の映像信号線に分配することは不可能である。そのため、高耐圧出力アンプ２９−２と低耐圧出力アンプ２９−１の出力を交互に分配回路６０に入力している。
図１１に示す回路では、中継信号線６２−１と中継信号線６２−２とがＴＦＴ基板２上で交差することになり、絶縁膜を介して２層の導電膜から形成されることになる。
次に、図１２に高耐圧出力アンプ２９−２と低耐圧出力アンプ２９−１の出力をアナログスイッチ８５で短絡させて、出力アンプの出力電圧をイコライズする構成を示す。
帰線期間に画素部８のスイッチング素子１０をオフ状態として、制御信号線８６を用いてアナログスイッチ８５により、中継信号線６２−１と６２−２とを短絡させる。中継信号線６２−１と６２−２は逆極性であるため、双方に電荷が移動して省電力化に有効である。
次に、図１３に高耐圧出力アンプ２９−２と低耐圧出力アンプ２９−１の出力をアナログスイッチ８５で接地電位線８７に短絡させて、映像信号線２２の電位をＧＮＤ電位にイコライズする構成を示す。
帰線期間に画素部８のスイッチング素子１０をオフ状態として、アナログスイッチ８５により、中継信号線６２−１と６２−２とを接地電位線８７に短絡させる。中継信号線６２−１と６２−２を接地電位とすることで、図１２に示す場合に比べて、高耐圧出力アンプ２９−２と低耐圧出力アンプ２９−１の耐圧を小さくすることが可能である。また、中継信号線６２−１と６２−２とは逆極性であるため、電荷を接地電位線８７を介して供給可能なことから省電力化に有効である。
なお、図１、図２に示すイコライズ回路８０も同様に極性の異なる映像信号線２２を短絡するものである。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例の液晶表示装置を示す概略ブロック図である。 本発明の実施例の液晶表示装置を示す概略ブロック図である。 本発明の実施例の液晶表示装置に用いられる駆動回路の端子部を示す概略平面図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路の駆動方法を示すタイミングチャートである。 本発明の実施例の液晶表示装置の駆動回路の出力部を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置の分配回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置のイコライズ回路を示す概略ブロック図である。 本発明の実施例の液晶表示装置のイコライズ回路を示す概略ブロック図である。

符号の説明

１ 液晶表示パネル
２ ＴＦＴ基板
５ 駆動回路
８ 画素部
９ 表示領域
１０ スイッチング素子
１１ 画素電極
２１ 走査信号線
２２ 映像信号線
６０ 分配回路
７０ フレキシブル基板
８０ イコライズ回路
９１ アナログスイッチ
１００ 液晶表示装置

Claims (7)

1. 液晶表示パネルと、該液晶表示パネルを駆動する駆動回路とを有する液晶表示装置において、
   前記液晶表示パネル上には、前記駆動回路から出力する映像信号を液晶表示パネル上の複数の映像信号線に出力する分配回路と、
   前記液晶表示パネルの走査信号線に走査信号を出力する走査信号出力回路とを有し、
   前記分配回路は、前記駆動回路から出力する制御信号により制御され、
   前記駆動回路は、前記液晶表示パネル上に配置され、
   前記駆動回路は、前記液晶表示パネル上の映像信号線と接続するよう、前記映像信号を出力する複数の映像信号出力端子と、前記複数の映像信号出力端子を間に挟んで形成された前記制御信号を出力する第１と第２の制御信号出力端子と、２つの前記映像信号出力端子に挟まれ前記駆動回路の中央部に第３の制御信号出力端子と第４の制御信号出力端子とを有し、
   前記分配回路は、第１の分配回路と第２の分配回路とを有し、
   前記第１の分配回路は、前記第１の制御信号出力端子と前記第３の制御信号出力端子に接続する第１の制御信号線に接続し、
   前記第２の分配回路は、前記第２の制御信号出力端子と前記第４の制御信号出力端子に接続する第２の制御信号線に接続し、
   前記第３の制御信号出力端子と前記第４の制御信号出力端子との間には、前記第１の制御信号線と第２の制御信号線に接続されない第５の制御信号出力端子を有し、
   前記第５の制御信号線出力端子からは前記走査信号出力回路を制御する制御信号が出力することを特徴とする液晶表示装置。
2. 前記駆動回路には前記第１及び第２の制御信号出力端子の外側に前記走査信号線出力回路に接続された走査信号出力端子を有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１の制御端子と第３の制御端子との間に挟まれる前記映像信号出力端子の数は偶数であることを特徴とする請求項１に記載の液晶表示装置。
4. 隣合う２本の前記映像信号出力端子からは極性が反転した映像信号が出力することを特徴とする請求項１に記載の液晶表示装置。
5. 第１の基板と、
   第２の基板と、
   前記第１の基板と第２の基板とに挟まれた液晶組成物と、
   前記第１の基板に形成された画素電極と、
   前記画素電極に映像信号を供給する映像信号線と、
   前記第１の基板に搭載され、前記映像信号を出力する駆動回路と、
   前記第１の基板に形成され、前記駆動回路から出力する映像信号を液晶表示パネル上の複数の映像信号線に出力する分配回路と、
   前記第１の基板に形成された走査信号線に走査信号を出力する走査信号出力回路とを有し、
   前記分配回路は、前記駆動回路から出力する制御信号により制御され、
   前記駆動回路と前記分配回路とは、前記映像信号を供給する複数の中継信号線と、前記制御信号を供給する制御信号線で接続され、
   前記中継信号線と制御信号線とは、前記駆動回路と接続端子で接続され、
   前記接続端子は、前記映像信号が供給される複数の映像信号接続端子と、前記複数の映像信号接続端子を間に挟んで形成された前記制御信号が供給される第１と第２の制御信号接続端子と、２つの前記映像信号接続端子に挟まれ前記駆動回路の中央部に第３の制御信号接続端子と第４の制御信号出力端子とを有し、
   前記分配回路は、第１の分配回路と第２の分配回路とを有し、
   前記第１の分配回路は、前記第１の制御信号接続端子と前記第３の制御信号接続端子に接続する第１の制御信号線に接続し、
   前記第２の分配回路は、前記第２の制御信号接続端子と前記第４の制御信号接続端子に接続する第２の制御信号線に接続し、
   前記映像信号接続端子と接続する中継信号線の本数は偶数であり、
   前記分配回路に入力する前記中継信号線の本数は奇数であり、
   前記第３の制御信号出力端子と前記第４の制御信号出力端子との間には、前記第１の制御信号線と第２の制御信号線に接続されない第５の制御信号出力端子を有し、
   前記第５の制御信号線出力端子からは、前記走査信号出力回路を制御する制御信号が出力することを特徴とする液晶表示装置。
6. 前記中継信号線に接続する映像信号接続端子の外側に、前記走査信号出力回路を制御する前記制御信号が出力する制御信号接続端子が設けられることを特徴とする請求項５に記載の液晶表示装置。
7. 隣合う２本の前記中継信号線には極性が反転した映像信号が出力することを特徴とする請求項５に記載の液晶表示装置。

Images