KR19990030141A - 표시 장치 및 표시 장치용 모기판 - Google Patents

표시 장치 및 표시 장치용 모기판 Download PDF

Info

Publication number
KR19990030141A
KR19990030141A KR1019980039896A KR19980039896A KR19990030141A KR 19990030141 A KR19990030141 A KR 19990030141A KR 1019980039896 A KR1019980039896 A KR 1019980039896A KR 19980039896 A KR19980039896 A KR 19980039896A KR 19990030141 A KR19990030141 A KR 19990030141A
Authority
KR
South Korea
Prior art keywords
thin film
film transistors
substrate
display device
display
Prior art date
Application number
KR1019980039896A
Other languages
English (en)
Other versions
KR100645405B1 (ko
Inventor
유시 진노
교꼬 히라이
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR19990030141A publication Critical patent/KR19990030141A/ko
Application granted granted Critical
Publication of KR100645405B1 publication Critical patent/KR100645405B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

기판(2) 주연부에, TFT 소자의 하부 전극층인 Cr로 이루어지는 전기 차폐선(10)을 설치한다. 기판 제조가 빠른 단계에서 정전기 대책이 행해지므로, 이후의 공정에서 정전기가 발생해도 기판 상의 소자는 정전 파괴로부터 보호된다. 전기 차폐선(10)은, 최종적으로는 배선(53)의 다이 시트로서 이용된다. 이에 따라, 드라이버 일체형 LCD에서, 제조 과정에서 발생하는 정전기에 의한 소자의 특성 악화를 방지하고, 수율을 향상시킨다.

Description

표시 장치 및 표시 장치용 모기판
본 발명은, 액정 표시 장치(LCD : liquid crystal display)에 있어서, 박막 트랜지스터(TFT : thin film tansistor)를 표시부에서의 스위칭 소자로서 형성함과 동시에, 주변부에 구동 회로를 구성하도록 형성된 주변 구동 회로 일체형 LCD의 제조방법에 관한 것으로, 특히 제조 과정에서 발생하는 정전기에 의한 소자의 절연 파괴를 방지하는 것이다.
최근, LCD는 소형, 박형, 저소비 전력등의 이점 때문에, OA 기기, AV 기기의 분야에서 실용화를 진행시키고 있다. 특히, 각 화소로의 화소 정보의 기록을 제어하는 스위칭 소자로서 TFT를 배치한 액티브 매트릭스형은, 대화면, 고정밀의 동화상 표시가 가능해지기 때문에, 각종 텔레비젼, 퍼스널 컴퓨터 등의 디스플레이에 이용되고 있다.
TFT는 절연성 기판 상에 금속층과 함께 반도체층을 소정의 형상으로 형성함으로써 얻어지는 전계 효과형 트랜지스터(FET : field effect transistor)이다. 액티브 매트릭스형 LCD에서는, TFT는 액정을 구동하기 위한 각 화소 전극(pixel electrode)에 접속되어 있다. 즉, 공통(common) 전극, 화소 전극 및 이들 전극 사이에 개재된 액정으로 캐패시터가 형성되는데, 이 캐패시터는 1개의 화소이다.
반도체층으로서 지금까지 널리 이용되고 있는 비정질 실리콘(a-Si)을 대신하여, 다결정 실리콘(p-Si)을 이용한 LCD가 개발되고, p-Si의 결정립의 형성 혹은 성장을 위해 레이저 광을 이용한 어닐링이 이용되고 있다. 일반적으로, p-Si는 a-Si에 비교하여 캐리어의 이동도가 높고, TFT가 소형화되고, LCD의 고개구율 및 고정밀화가 실현된다. 또한, 게이트 자기 정합(gate self-align) 구조에 의한 미세화, 기생 용량의 축소에 따른 고속화가 달성되기 때문에, n-ch TFT와 P-ch TFT의 전기적 상보 결선 구조 즉 CMOS를 형성함으로써, 고속 구동 회로를 구성할 수 있다. 이 때문에, 구동 회로부를 동일 기판 상에 표시 화소부의 주변에 일체 형성함으로써, 제조 비용의 삭감, LCD 모듈의 소형화를 실현할 수 있다.
도 11은 이와 같은 드라이버 일체형 LCD의 모기판(mother substrate; 1)의 평면도이다. LCD의 한쪽 전극 기판인 각 액티브 매트릭스 기판(2)이 4개 포함되어 있다. 각 액티브 매트릭스 기판(2)에는, 중앙부에 표시 영역(3), 그 좌우에 게이트 드라이버(4), 그 위에 드레인 드라이버(5), 그 밑에 프리차아지 드라이버(6)가 형성될 예정의 영역이 있다. 액티브 매트릭스 기판(2)의 하변에는, 플렉시블 프린트 컨넥터(FPC)가 접속되는 입력 단자 영역(7)이 있다. FPC에는 제어용 신호를 작성하는 집적 회로가 탑재되고, FPC를 통해 제어용 신호가 입력 단부(7)로 공급된다.
입력 단부(7)로부터는, 게이트 드라이버(4)로 연결된 수직 클럭 펄스 공급 배선(41) 및 수직 스타트 펄스 공급 배선(42), 드레인 드라이버(5)로 연결된 수평 클럭 펄스 공급 배선(51), 수평 스타트 펄스 공급 배선(52) 및 비디오 데이타 공급 배선(53), 및 프리차아지 드라이버(6)로 연결된 수평 클럭 펄스 공급 배선(61) 및 수평 스타트 펄스 공급 배선(62)이 인출되어 있다.
이 모기판(1)에 대향 유리 기판이 접합된 후, 이들 기판을 브레이크선(8)을 따라 컷트함으로써, 4개의 액티브 매트릭스 패널을 얻을 수 있다. 즉, 대향 유리 기판에는 각 액티브 매트릭스 기판의 거의 전면에 대응된 14개의 공통 전극이 형성되어 있다.
도 12는 각 액티브 매트릭스 기판(2)의 확대 평면도이다. 표시 화소부(3)는, 좌우로 연장된 게이트 라인(31)과 상하로 연장된 드레인 라인(32)이 교차되도록 배치되고, 그 교차부에는 스위치 소자(33)가 형성되고, 액정 구동용의 표시 전극(34)이 이것에 접속되어 있다.
게이트 드라이버(4)는, 주로 시프트 레지스터로 이루어지고, 수직 클럭 펄스에 따라 게이트 라인(31)으로 주사 신호 전압을 공급한다. 드레인 드라이버(5)는, 주로 시프트 레지스터와 샘플링 게이트로 이루어지고, 수평 클럭 펄스를 따라 표시 신호 전압을 각 드레인 라인(32)으로 공급한다.
또한, 프리차아지 드라이버(6)는 필요에 따라 설치되고, 주로 시프트 레지스터로 이루어진다. 프리차아지 드라이버(6)는, 각 주사 기간에 드레인 드라이버(5)보다도 빠르게 스타트되고, 앞의 주사 기간으로부터 각 드레인 라인(32)에 남은 전압을 소거한다.
입력 단부(7)에서는, 입력 단자(71)가 배열되고, 각 배선(41, 42, 51, 52, 53, 61, 62)이 접속되어 있다.
스위치 소자(33)는 예를 들면 TFT로서, 주사 신호 전압에 의해 행(row)마다 일제히 온되고, 이에 동기하여 드레인 라인(32)으로 공급된 표시 신호 전압이 각 표시 전극(34)으로 인가된다. 각 표시 전극(34)에 인가된 전압은, 각 표시 화소의 표시 정보로서 액정의 투과율을 제어하고, 각 표시 화소의 명암에 따라 표시 화면이 작성된다.
이러한 드라이버 일체형 LCD에서의 드라이버는, 기판 상에 p-Si(폴리 실리콘) TFT를 형성함으로써 제작된다. 즉, 표시 화소부(3)에서의 스위치 소자(33)와 동일한 구조의 TFT 쌍을 형성하여 CMOS를 구성함으로써, 다수의 인버터 회로를 동일 기판 상에 형성하여, 각 드라이버(4, 5, 6)를 구성하고 있다.
도 13은, 이러한 액티브 매트릭스 기판(2)의 주요 각부의 단면도이다. 좌측이 TFT부, 중앙이 배선(41, 42, 51, 52, 53, 61, 62)부, 우측이 입력 단자(71)부이다. (100)은 유리등의 기판, (101) 및 (121)은 각각 Cr 등의 제1 도전층으로 이루어지는 게이트 전극 및 입력단 다이 시트, (102)는 게이트 절연막, (103)은 p-Si막, (104)는 주입 스토퍼, (105)는 층간 절연막, (106), (107), (116) 및 (126)은, 각각 Al 등의 제2 도전층으로 이루어지는 소스 전극, 드레인 전극, 배선 및 입력단, (108)은 평탄화 절연막, (109) 및 (129)는 ITO(indium tin oxide)로 이루어지는 표시 전극, 입력단 컨택트막이다.
도면으로부터 알 수 있듯이, 도 12에서의 입력 단자(71)는, 입력단 다이 시트(121), 입력단(126) 및 입력단 컨택트막(129)의 3층 구조로 이루어진다. 배선(116)과 일체의 입력단(126)은 고도전성의 Al 등에 의해 형성되지만, 기판(100)과의 접착성이 나쁘다. 따라서, Al, 유리 중 어느 경우에나 접착성이 좋은 Cr로 이루어지는 입력단 다이 시트(121)를 입력단(126)의 베이스로서 개재시킴으로써 기판(100)과의 접착성을 높이고 있다.
또한, 입력단(126)은 FPC의 접착재로서 이용되는 이방성 도전 수지와의 밀착성이 나쁘다. 이 때문에, 이방성 도전 수지와의 밀착성이 좋은 ITO로 이루어지는 입력단 컨택트막(129)을 개재시킴으로써, FPC와의 접착성을 높일 수 있다. 이에 따라, LCD와 FPC와의 접착 강도가 향상된다.
여기서, 게이트 라인(31)과 게이트 전극(101) 및 입력단 다이 시트(121)가 형성된 상태를 고려한다. 이 단계에는 표시 화소부(3)에서 스위칭 소자의 게이트 전극(101)과, 이것에 일체의 게이트 라인(31), 드라이버부(4, 5, 6)에서 CMOS TFT의 게이트 전극(101)과, 결선을 위한 하층 배선, 또한 입력 단부(7)에서 입력 단자(71)의 다이 시트(121)가 형성되고, 소스 전극(106), 드레인 전극(107), 드레인 라인(33), 및 배선(41, 42, 51, 52, 53)은 아직 형성되어 있지 않다.
도 13의 구조로부터 알 수 있듯이, 액티브 매트릭스 기판의 제조 과정의 초기의 단계에서, 하부 전극 배선층인 게이트 전극(101)과 입력단 다이 시트(121)가 형성된 후, 상부 전극 배선층인 소스 전극(106), 드레인 전극(107) 및 배선(116)이 형성될 때까지, p-Si 막(103)의 성막과 에칭, 각종 절연막(102, 104, 106)의 성막과 에칭등의 다수의 공정이 있다. 이 때문에, 이들 공정을 거치는 동안, 기판(1)의 특히 주연부로써 마찰등에 의해 정전기가 발생하는 경우가 있다. 특히, 입력 단부(7)에서는, 섬(island) 형상의 입력단 다이 시트(121)가 배열되어 있으므로, 이들이 대전하면 주변의 금속에의 방전이 발생한다. 도 11의 구조에서는, 프리차아지 드라이버(7)나, 이웃한 액티브 매트릭스 기판(2)의 드레인 드라이버(5)가 입력 단부(7)에 근접되어 있지만, 전술된 단계에서는 이들 드라이버를 구성하는 TFT 소자는 게이트 전극(101)의 형성이 종료하므로, 입력 단부(7)로부터의 방전의 영향을 받기 쉽다. 특히, 게이트 절연막(102)이나, p-Si 막(103)이 형성된 상태에서는, 이러한 정전기의 방전이 있으면, 소자 특성의 악화나 절연 파괴를 초래할 문제가 있다.
또한, 도 11에서의 상단의 액티브 매트릭스 기판(2)에 대해, 드레인 드라이버(5)는 모기판(1)의 단부에 맞닿기 때문에, 사람의 손이나, 장치의 지지부와의 접촉 부분에 가까워서, 정전기를 받기 쉽다.
본 발명은 제조 과정에서 발생하는 정전기에 의한 소자의 특성 열화를 방지하는 것을 목적으로 한다.
본 발명에서는, 박막 트랜지스터를 형성할 때, 방전용 도전부가 형성된다. 이로 인해, 기판 주연부 등에 발생한 정전기가 방전의 도전부에서 흡수 차폐된다. 이 때문에, 박막 트랜지스터의 정전 파괴가 방지될 수 있다.
도전부를 기판의 주연부에 배치하여, 효과적인 박막 트랜지스터의 파괴 방지를 도모한다.
도전부를 기판 상의 배선의 일부로 하는 것이 바람직하다. 또한, 입력 단자를 도전부로 함으로써, 입력 단자의 하층이 정전기에 의해 대전되더라도, 이 정전기에 의한 박막 트랜지스터의 파괴를 효과적으로 방지할 수 있다.
또한, 모기판에 도전부를 형성함으로써, 모기판에 발생한 정전기에 의한 박막 트랜지스터의 파괴를 방지할 수 있다. 또한, 도전부를 제거함으로써, 표시 장치의 완성 후에 도전층이 독립하여 남는 것을 방지할 수 있다. 이에 따라 도전층이 표시에 영향을 미치는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 2는 본 발명의 제1 실시 형태에 따른 표시 장치용 액티브 매트릭스 기판의 평면도.
도 3은 본 발명의 실시 형태에 따른 표시 장치용 액티브 매트릭스 기판의 각부 단면도.
도 4는 본 발명의 제2 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 5는 본 발명의 제3 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 6은 본 발명의 제4 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 7은 본 발명의 제5 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 8은 본 발명의 제6 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 9는 본 발명의 제7 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 10은 본 발명의 제8 실시 형태에 따른 표시 장치용 모기판의 평면도.
도 11은 종래의 표시 장치용 모기판의 평면도.
도 12는 종래의 표시 장치용 액티브 매트릭스 기판의 평면도.
도 13은 종래의 표시 장치용 액티브 매트릭스 기판의 각부 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 모기판
2 : 액티브 매트릭스 기판
3 : 표시 화소
4 : 게이트 드라이버
5 : 드레인 드라이버
6 : 프리차아지 드라이버
7 : 입력 단부
8 : 브레이크선
10 : 전기 차폐선
31 : 게이트 라인
32 : 드레인 라인
33 : 스위치 소자
34 : 표시 전극
41 : 수직 클럭 펄스 공급 배선
42 : 수직 스타트 펄스 공급 배선
51 : 수평 클럭 펄스 공급 배선
52 : 수평 스타트 펄스 공급 배선
53 : 비디오 데이타 공급 배선
61 : 수직 클럭 펄스 공급 배선
62 : 수직 스타트 펄스 공급 배선
71 : 입력 단자
100 : 기판
101 : 게이트 전극
102 : 게이트 절연막
103 : p-Si
106 : 소스 전극
107 : 드레인 전극
108 : 평탄화 절연막
109 : 표시 전극
111 : 배선 다이 시트
116 : 배선
121 : 입력단 다이 시트
126 : 입력단
129 : 입력단 컨택트막
도 1은, 본 발명의 제1 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 모기판(1)은, LCD의 한쪽 전극 기판이 되는 액티브 매트릭스 기판(2)를 복수개, 본 실시 형태에서는 4개 포함하고 있다.
각 액티브 매트릭스 기판(2)은, 중앙부에 표시 화소부(3), 그 좌우에 게이트 드라이버(4), 상측에 드레인 드라이버(5), 밑으로 프리차아지 드라이버(6)가 형성되는 영역이 있다. 또한, 하변을 따라 입력 단부(7)가 형성된다.
도 2는 각 액티브 매트릭스 기판(2)의 확대 평면도이다. 표시 화소부(3)는, 게이트 라인(31)과 드레인 라인(32)이 교차 배치되고, 그 교점에 스위치 소자(33)가 형성되고, 스위치 소자(33)에는 표시 전극(34)이 접속되어 있다.
스위치 소자(33)는 TFT이고, 각 드라이버(4, 5, 6)는, 이 TFT와 동일한 구조의 TFT로 이루어지는 CMOS에 의해 구성되어 있다.
또한, 입력 단부(7)는 입력 단자(71)가 배열되어 있다.
각 입력 단자(71)에는, 수직 클럭 펄스, 수직 스타트 펄스, 수평 클럭 펄스, 수평 스타트 펄스, 비디오 데이타 신호 등이 입력된다. 각 입력 단자(71)로부터는 각각 수직 클럭 펄스 공급 배선(41) 및 수직 스타트 펄스 공급 배선(42)이 인출되어 게이트 드라이버(4)로 연결된다. 또한, 수평 클럭 펄스 공급 배선(51), 수평 스타트 펄스 공급 배선(52), 및 비디오 데이타 공급 배선(53)이 인출되어 드레인 드라이버(5)로 연결되어 있다. 또한, 수평 클럭 펄스 공급 배선(61) 및 수평 스타트 펄스 공급 배선(62)이 인출되어 프리차아지 드라이버(6)로 연결되어 있다.
본 실시 형태에서는, 드레인 드라이버(5)에 연결된 수평 클럭 펄스 공급 배선(41), 수평 스타트 펄스 공급 배선(42) 및 비디오 데이타 공급 배선(43) 중 적어도 하나, 예를 들면 비디오 데이타 공급 배선(43)이 드레인 드라이버(5)의 외측을 회전하도록 형성되어 있다. 그리고, 이 비디오 데이타 공급 배선(43) 중 적어도 일부분, 드레인 드라이버(5)의 외측을 근접 통과하는 부분에는, 실선으로 나타내는 전기 차폐선(10)이 설치되어 있다.
도 3은, 액티브 매트릭스 기판(2)의 주요부의 단면도이다. 좌측이 TFT부, 중앙이 배선(53) 부의 특히 전기 차폐선(10)이 설치된 특정 장소(箇所) 우측이 입력 단자(71)부이다.
유리등의 기판(100) 상에, Cr 등의 동일한 제1 도전층으로 이루어지는 게이트 전극(101), 배선 다이 시트(111) 및 입력단 다이 시트(121)가 형성되어 있다. 게이트 전극(101)은 게이트 라인(31)과 일체로 형성되어 있다. 배선 다이 시트(121)는 전기 차폐선(10)이기도 하다. 이들을 덮는 전면에는 게이트 절연막(102)이 형성되어 있다.
TFT 부에서는, 게이트 절연막(102) 위의 게이트 전극(101)의 상측에 p-Si 막(104)이 섬 형상으로 형성되어 있다. 이 p-Si막(104)은, 게이트 전극(101)의 바로 윗쪽 영역이 비도핑의 채널 영역(CH), 그 양측이 불순물이 도핑된 소스 영역(S) 및 드레인 영역(D)으로 되어 있다. 채널 영역(CH) 상에는, 불순물이 이온 주입할 때에 마스크가 되는 주입 스토퍼(104)가 게이트 전극(101)을 반영한 형상으로 형성되어 있다. 이들을 덮는 전면에는 층간 절연막(105)이 형성되어 있다.
TFT 부에서는, 층간 절연막(105) 상에 Al 등의 제2 도전층으로 이루어지는 소스 전극(106) 및 드레인 전극(107)이 형성되고, 각각 층간 절연막(105)에 개구된 컨택트홀을 통해 소스 영역(S) 및 드레인 영역(D)으로 접속되어 있다. 배선부에서는, 층간 절연막(105) 상에 Al 등의 제2 도전층으로 이루어지는 배선(116)이 형성되어 있다. 입력 단부에서는, 게이트 절연막(102), 주입 스토퍼(104) 및 층간 절연막(105)에 개구된 컨택트 홀을 통해 배선(116)의 입력단(126)이, 입력단 다이 시트(121)로 접속되어 있다. 이들을 덮는 전면에는 평탄화 절연막(108)이 형성되어 있다.
TFT 부에서는, 평탄화 절연막(108) 상에, ITO(indium tin oxide)로 이루어지는 표시 전극(109)이 형성되고, 평탄화 절연막(108)에 개구된 컨택트홀을 통해 소스 전극(106)에 접속되어 있다. 입력 단부에서는, ITO로 이루어지는 입력단 컨택트막(129)이 형성되고, 평탄화 절연막(109)에 개구된 컨택트 홀을 통해 입력단(126)에 접속되어 있다.
여기서, 기판(100) 상에, 제1 도전층으로 이루어지는 게이트 전극(101), 배선 다이 시트(111) 및 입력단 다이 시트(121)를 형성하는 공정 이후에서, 제2 도전층으로 이루어지는 소스 드레인 전극(106, 107), 배선(116) 및 입력단(126)을 형성하는 공정의 앞 단계를 고려한다. 즉, 입력 단자(71)와 배선(41, 42, 51, 52, 53, 61, 62)는, 각각 배선 다이 시트(111) 및 입력단 다이 시트(121)만이 형성된 상태에 있다. 배선(116) 중 적어도 하나, 예를 들면 비디오 데이타 공급 배선(53)은 드레인 드라이버(5)의 형성 영역의 외주를 감입하도록 배치된다. 그리고, 그 적어도 드레인 드라이버(5)의 외측을 근접 통과하는 부분은 전기 차폐선(10)을 겸용하는 배선 다이 시트(111)가 설치되어 있다. 즉, 이 부분에서 배선(53)은, 도 3에 도시된 바와 같이 최종적으로는 배선(116)과 배선 다이 시트(111)의 적층 구조에 의해 형성된다.
전술된 제조 과정의 비교적 빠른 단계에서, 기판(1)에 정전기가 발생하면, 특히 입력 단부(7)가 대전하기 쉽다. 입력 단부(7)는 외부와의 접속부이고, 통상 액티브 매트릭스 기판(2)의 가장자리를 따라 배치된다. 또한, 입력 단부(7)와 프리차아지 드라이버(6)의 사이에는, 배선(41, 42, 51, 52, 53, 61, 62)의 형성 영역이 개재되어 있는 만큼, 이격되어 있다. 이 때문에, 입력 단부(7)는 동일한 액티브 매트릭스 기판(2) 위의 프리차아지 드라이버(6)보다도 이웃한 액티브 매트릭스 기판(2)의 드레인 드라이버(5)와의 거리가 짧아지는 경우가 있다. 또한, 표시에의 영향으로는 프리차아지 드라이버(6) 부의 동작 불량보다도, 드레인 드라이버(5)의 동작 불량이 중대하다.
모기판(1)의 가장자리는, 제조 공정 중 혹은 제조 공정사이의 반송시 등에, 각종 처리 장치의 기판 지지부나 사람의 손 등 다른 부분과의 접촉에 의해 정전기가 발생하기 쉽게 되어 있다. 이 때문에, 모기판(1)의 단부에 있는 드레인 드라이버(5)는, 이 정전기의 영향을 받기 쉽다.
이 때문에, 본 발명에서는 드레인 드라이버(5)의 외측, 즉 이웃한 입력 단부(7) 사이에, 제조 과정이 빠른 단계에서, 전기 차폐선(10)을 설치하고 있다. 이에 따라, 제조 과정에서 이웃한 입력 단부(7), 혹은 기판(1)의 가장자리에서 발생하는 정전기는, 전기 차폐선(10)에 의해 흡수 차폐되고, 드레인 드라이버(5) 부의 소자가, 정전 파괴되는 일이 방지된다.
여기서, 이 전기 차폐선(10)은, 게이트 라인(31)과 동시에 형성되므로, 제조 비용이 증대하는 일은 없다.
또한, 드레인 드라이버(5)의 외측을 감입하는 배선은, 비디오 데이타 공급 배선(53)에 한정되는 일은 없고, 레이아웃 설계에 따라서는 다른 배선(41, 42, 51, 52, 61, 62)도 가능하다.
또한, 전기 차폐선(10)에 의해 보호하는 것은, 드레인 드라이버(5)에 한정되지 않고, 도시 이외의 표시 화소(3), 드라이버(4, 5, 6) 및 입력 단부(7)의 배치에서도, 이웃한 입력 단부(7)가 근접하는 드라이버 혹은 기판(1)의 가장자리에 가까운 드라이버, 예를 들면 게이트 드라이버(4)나 프리차아지 드라이버(6)에 관해서도 마찬가지로 정전 파괴를 방지할 수 있다.
도 4는, 본 발명의 제2 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 본 실시 형태에서는, 제1 실시 형태와 동일하고, 배선(41, 42, 51, 52, 53, 61, 62) 중 적어도 하나, 예를 들면 비디오 데이타 공급 배선(53)이 드레인 드라이버(5)의 외측을 감입하도록 배선되어 있지만, 배선(41, 42, 51, 52, 53, 61, 62)의 전 영역에서 도 1에 도시된 바와 같은 배선(116)과 배선 다이 시트(111)의 적층 구조로 되어 있다.
따라서, 배선(41, 42, 51, 52, 53, 61, 62)의 전 영역에서, 배선 다이 시트(111) 로 이루어지는 전기 차폐선(10)이 형성되어 있다. 이 때문에, 이웃한 입력 단부(7)의 정전기, 혹은, 기판(1) 주연부 중 어느 한 영역에서 정전기가 발생해도, 이들 전기 차폐선(10)에 흡수되어, 확산 방전되고, 드레인 드라이버(5) 뿐만 아니라, 게이트 드라이버(4), 프리차아지 드라이버(6), 또한 표시 화소부(3) 등, 기판(1) 위의 소자가 정전 파괴로부터 보호된다.
전기 차폐선(10)은, 본 실시 형태에서는 특히 드레인 드라이버(5)의 외측을 근접 통과하도록 배치된 비디오 데이타 공급 배선(53)만, 또는 비디오 데이타 공급 배선(53)의 대부분에 설치하는 것이라도, 제1 실시 형태에 비교하여 정전 파괴 방지의 효과를 높일 수 있다.
또한, 전기 차폐선(10)은 게이트 드라이버(4)나 프리차아지 드라이버(6)의 외측을 근접 통과하는 영역에서, 배선(51, 52, 53, 41, 42, 61, 62) 등의 일부로서, 혹은 배선(41, 42) (61, 62)을 각각 게이트 드라이버(4)나 프리차아지 드라이버(6)의 외측을 회전하도록 한 배선으로 한 후에, 이들 배선의 일부로서 형성함으로써, 게이트 드라이버(4)나 프리차아지 드라이버(6)를, 기판(1) 단부의 정전기로부터 보호하는 구성으로 해도 좋다.
도 5는, 본 발명의 제3 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 본 실시 형태에서는, 비디오 데이타 공급 배선(53)과 수평 클럭 펄스 공급 배선(51)의 2개가 드레인 드라이버(5)의 외측을 회전하도록 배선되어 있다. 그리고, 적어도 드레인 드라이버(5)에 근접하는 부분에서, 전기 차폐선(10)이 설치되어 있다. 즉, 드레인 드라이버(5)와 이웃한 입력 단부(7) 사이에는, 2개의 전기 차폐선(10)이 개재되므로, 정전 파괴 방지의 보다 높은 효과를 얻을 수 있다.
여기서, 전기 차폐선(10)이 형성되는 배선은, 비디오 데이타 공급 배선(53)과 수평 클럭 펄스 공급 배선(53)에 한정되는 일은 없고, 레이아웃의 형편에 따라서는 다른 배선(41, 42, 52, 61, 62)도 가능하다.
또한, 전기 차폐선(10)은 배선(41, 42, 51, 52, 53, 61, 62)의 대부분 또는 전영역, 혹은 게이트 드라이버(4)나 프리차아지 드라이버(6)의 외측을 근접 통과하는 영역에 설치해도 좋다.
도 6은, 본 발명의 제4 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 드레인 드라이버(5)의 외측을 근접 통과하도록 하여 전기 차폐선(10)이, 배선(41, 42, 51, 52, 53, 61, 62)과는 독립적으로 설치되어 있다. 본 실시 형태에서는, 배선(41, 42, 51, 52, 53, 61, 62)을, 특히 드레인 드라이버(5)의 외측으로 회전할 필요가 없고, 상술된 실시 형태에 비교하여 배선의 레이아웃 변경이 어려운 경우에 채용된다.
또한, 전기 차폐선(10)은, 게이트 드라이버(4) 혹은 프리차아지 드라이버(6)의 외측에 설치해도 좋다.
도 7은, 본 발명의 제5 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 본 실시 형태에서는, 드레인 드라이버(5)의 외측을 근접 통과하도록 하여, 배선(41, 42, 51, 52, 53, 61, 62)과는 독립의 전기 차폐선(10)을 설치함과 동시에, 배선, 특히 비디오 데이타 공급 배선(53)의, 드레인 드라이버(5)의 외측을 근접 통과하는 부분에도 전기 차폐선(10)을 설치하고 있다. 이들 2개의 전기 차폐선(10)에 의해, 대강 드레인 드라이버(5)의 외측을 근접 통과하는 전기 차폐선(10)이 구성되고, 드레인 드라이버(5)가, 이웃한 입력 단부(7) 혹은 기판(1) 주연부의 정전기로부터 보호된다.
본 실시 형태에서도, 제4 실시 형태와 동일하고, 배선(41, 42, 51, 52, 53, 61, 62)의 레이아웃 설계의 변경이 어려운 경우에 채용된다. 또한, 배선(41, 42, 51, 52, 53, 61, 62)의 대부분 또는 전영역, 혹은 게이트 드라이버(4)나 프리차아지 드라이버(6)의 외측에 전기 차폐선(10)을 설치하는 것도 가능하다.
도 8은 본 발명의 제6 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 입력 단부(7)의 외측에 전기 차폐선(10)이 설치되어 있다. 이에 따라, 입력 단부(7)의 정전기에 의한 드레인 드라이버(5)의 정전 파괴를 초래하는 것이 방지된다. 본 실시 형태는, 배선(41, 42, 51, 52, 53, 61, 62)의 레이아웃 변경이 어려운 경우, 혹은 배선(41, 42, 51, 52, 53, 61, 62)을 드레인 드라이버(5)의 외측을 근접 통과하도록 배치하는 것이 어려운 경우에 채용된다.
도 9는 본 발명의 제7 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 본 실시 형태는, 미리 모기판(1)에, 각 액티브 매트릭스 기판(2) 사이에, 전기 차폐선(10) 전용의 영역을 설치하고 있다. 이 전기 차폐선(10)은 전공정 종료 후에, 패널화 후의 브레이크시에 동시에 잘라 버려진다. 본 실시 형태는, 모기판(1)에 차아지하는 액티브 매트릭스 기판(2)의 비율이 비교적 작고, 전기 차폐선(10) 용의 영역을 충분히 취할 수 있는 경우에 채용된다.
본 실시 형태에서는, LCD의 완성 후에는 독립의 전기 차폐선(10)이 남는 일이 없으므로, 전기 차폐선(10)이 표시에 영향을 미치게 하는 것이 방지된다.
도 10은, 본 발명의 제8 실시 형태에 따른 드라이버 일체형 LCD의 모기판(1)의 평면도이다. 입력 단부(7)와 프리차아지 드라이버(6)와의 이격 거리 a, 입력 단부(7)와 이웃한 드레인 드라이버(5)와의 이격 거리 b를 어느 경우에나 800㎛이상, 바람직하게는 1800㎛ 이상으로 하고 있다.
기판(1)에 대해, 이격 거리 a와 이격 거리 b 중 작은 쪽과, 그 기판(1)에 불량이 발생하는 확률을 다음 표 1에 나타낸다.
이격 거리(a, b) 불량 발생율
700㎛ 13.7%
800㎛ 2.8%
1800㎛ 0.1%
표에서부터, 이격 거리 a, b 중 어느 하나가 700㎛인 경우, 프리차아지 드라이버(6) 혹은 이웃한 드레인 드라이버(5)에 불량이 발생하는 확률이 13.7%로 높아지고 있다. 이에 대해, 이격 거리 a, b가 800㎛에서는, 불량 발생율이 2.8%로 크게 저하하고 있다. 또한, 이격 거리 a, b가 1800㎛에서는, 0.1%로 매우 작아지고 있고, 입력 단부(7)의 대전에 의한 방전의 영향은 거의 없어지는 것을 알 수 있다. 통상, 수율과 비용을 고려하면, 하나의 원인에 의한 불량 발생율은 적어도 1 ∼ 2%이하, 적어도 3%이하가 필요하지만, 표의 결과로부터 입력 단부(7)에 가장 가까운 드라이버를, 입력 단부(7)로부터 적어도 800㎛이상, 바람직하게는 1800㎛이상 분리하는 것이 필요해진다.
이상의 설명으로부터 분명히 알 수 있듯이, 본 발명에서 표시 장치용 기판의 제조 과정의 비교적 빠른 단계에서, 정전기 대책용의 배선이 가능해지고, 제조 과정도중에 발생하는 정전기로부터 소자가 보호되고, 고수율이 달성되었다.

Claims (14)

  1. 복수의 화소를 가지는 표시 장치에 있어서,
    1개의 기판 상에,
    복수의 화소 각각에 대응하여 설치된 복수의 표시 전극과,
    상기 복수의 표시 전극 각각으로의 신호 전압의 공급을 제어하는 복수의 박막 트랜지스터와,
    상기 복수의 박막 트랜지스터로 공급되는 신호 전압에 대한 제어 신호가 입력되는 복수의 입력 단자와,
    상기 복수의 입력 단자로 부터 입력된 박막 트랜지스터로의 상기 신호 전압을 전달하기 위한 배선이 형성되고,
    상기 배선의 일부 또는 전부는, 상기 박막 트랜지스터군을 구성하는 복수의 도전층과 동일한 적어도 2층의 도전층의 적층 구조로 형성되어 있는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 배선의 일부 또는 전부는, 적어도 상기 박막 트랜지스터를 구성하는 최하부의 도전층과 동일한 도전층을 포함하는 것을 특징으로 하는 표시 장치.
  3. 복수의 화소를 가지는 표시 장치에 있어서,
    1개의 기판 상에,
    복수의 화소 각각에 대응하여 설치된 복수의 표시 전극과,
    상기 복수의 표시 전극에 접속되고, 신호 전압을 공급하기 위한 복수의 스위치 박막 트랜지스터와,
    상기 복수의 전극 주변에 형성되고, 상기 복수의 스위치 박막 트랜지스터를 구동하기 위한 구동 신호를 작성하는 복수의 드라이브 박막 트랜지스터와,
    상기 드라이브 박막 트랜지스터군을 동작시키는 제어 신호가 입력되는 복수의 입력 단자와,
    상기 복수의 드라이브 박막 트랜지스터와 상기 복수의 입력 단자를 연결하는 배선을 구비하며,
    상기 배선의 일부 또는 전부는, 상기 복수의 스위치 박막 트랜지스터 및/또는 상기 복수의 드라이브 박막 트랜지스터를 구성하는 복수의 도전층과 동일한 적어도 2층의 적층 구조로 형성되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 배선의 일부 또는 전부는, 적어도 상기 복수의 스위치 박막 트랜지스터 및/또는 드라이브 박막 트랜지스터를 구성하는 최하부의 도전층과 동일한 도전층을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서, 상기 배선의 일부 또는 전부는, 상기 복수의 드라이브 박막 트랜지스터 중 적어도 일부의 외측에 배치되어 있는 것을 특징으로 하는 표시 장치.
  6. 복수의 화소를 가지는 표시 장치에 있어서,
    1개의 기판 상에,
    복수의 화소 각각에 대응하여 설치된 복수의 표시 전극과,
    상기 복수의 표시 전극에 접속되고, 신호 전압을 공급하기 위한 복수의 스위치 박막 트랜지스터와,
    상기 복수의 전극 주변에 형성되고, 상기 복수의 스위치 박막 트랜지스터를 구동하기 위한 구동 신호를 작성하는 복수의 드라이브 박막 트랜지스터와,
    상기 드라이브 박막 트랜지스터군을 동작시키는 제어 신호가 입력되는 복수의 입력 단자와,
    상기 복수의 드라이브 박막 트랜지스터와 상기 복수의 입력 단자를 연결하는 배선을 구비하며,
    상기 입력 단자는, 적어도 상기 복수의 스위치 박막 트랜지스터 및/또는 상기 복수의 드라이브 박막 트랜지스터를 구성하는 복수의 도전층과 동일한 적어도 2층의 적층 구조로 형성되고, 상기 입력 단자와 복수의 상기 드라이브 박막 트랜지스터는 0.8㎜이상 분리되어 있는 것을 특징으로 하는 표시 장치.
  7. 표시 장치를 작성하기 위한 모기판에 있어서,
    상기 모기판 상에는, 복수의 액티브 매트릭스 기판을 포함하고,
    상기 각 액티브 매트릭스 기판은,
    복수의 화소 각각에 대응하여 설치된 복수의 표시 전극과,
    상기 복수의 표시 전극에 접속되고, 신호 전압을 공급하기 위한 복수의 스위치 박막 트랜지스터와,
    상기 복수의 전극 주변에 형성되고, 상기 복수의 스위치 박막 트랜지스터를 구동하기 위한 구동 신호를 작성하는 복수의 드라이브 박막 트랜지스터와,
    상기 드라이브 박막 트랜지스터군을 동작시키는 제어 신호가 입력되는 복수의 입력 단자와,
    상기 복수의 드라이브 박막 트랜지스터와 상기 복수의 입력 단자를 연결하는 배선을 구비하며,
    상기 액티브 매트릭스 기판 끼리의 간극에, 상기 복수의 스위치 박막 트랜지스터 및/또는 복수의 드라이브 박막 트랜지스터를 구성하는 도전층 중 최하층의 도전층과 동일한 도전층으로 이루어진 방전용 도전부가 형성된 영역이 설치되어 있는 것을 특징으로 하는 모기판.
  8. 제7항에 있어서, 상기 방전용 도전부가 형성된 영역은, 상기 복수의 액티브 매트릭스 기판이 분리될 때, 제거되는 영역임을 특징으로 하는 모기판.
  9. 복수의 화소를 가지는 표시 장치에 있어서,
    기판 상에 형성되고, 상기 복수의 화소의 표시를 제어하는 복수의 박막 트랜지스터와,
    상기 기판 상에 설치되고, 상기 복수의 박막 트랜지스터를 구성하는 복수의 도전층과 동일한 적어도 2층의 도전층의 적층 구조로 형성된 방전용 도전부를 포함하는 것을 특징으로 표시 장치.
  10. 제9항에 있어서, 상기 방전용 도전부는, 상기 복수의 박막 트랜지스터를 제어하기 위한 신호를 전달하는 배선의 적어도 일부를 구성하는 것을 특징으로 표시 장치.
  11. 제9항에 있어서, 상기 방전용 도전부는 다른 것들과는 독립하여 배치되어 있는 것을 특징으로 표시 장치.
  12. 제9항에 있어서, 상기 방전용 도전부는 복수의 박막 트랜지스터의 외측에 배치하는 것을 특징으로 표시 장치.
  13. 표시 장치를 제조하는 방법에 있어서:
    상기 표시 장치는,
    기판 상에 형성되고, 상기 복수의 화소의 표시를 제어하는 복수의 박막 트랜지스터와,
    상기 기판 상에 설치되고, 상기 복수의 박막 트랜지스터를 구성하는 복수의 도전층과 동일한 적어도 2층의 도전층의 적층 구조로 형성된 방전용 도전부를 포함하고,
    상기 복수의 박막 트랜지스터의 복수의 도전층과 방전용 도전부를 동일한 프로세스로 함께 형성하는
    것을 특징으로 표시 장치의 제조 방법.
  14. 표시 장치를 제조하는 방법에 있어서,
    복수의 화소 각각에 대응하여 설치된 복수의 표시 전극과,
    상기 복수의 표시 전극에 접속되고, 신호 전압을 공급하기 위한 복수의 스위치 박막 트랜지스터와,
    상기 복수의 전극 주변에 형성되고, 상기 복수의 스위치 박막 트랜지스터를 구동하기 위한 구동 신호를 작성하는 복수의 드라이브 박막 트랜지스터와,
    상기 드라이브 박막 트랜지스터군을 동작시키는 제어 신호가 입력되는 복수의 입력 단자와,
    상기 복수의 드라이브 박막 트랜지스터와 상기 복수의 입력 단자를 연결하는 배선을 각기 구비하는 복수의 액티브 매트릭스 기판과,
    상기 액티브 매트릭스 기판 끼리의 간극에 형성되고, 상기 복수의 스위치 박막 트랜지스터 및/또는 복수의 드라이브 박막 트랜지스터를 구성하는 도전층 중 최하층의 도전층과 동일한 도전층으로 이루어진 방전용 도전부를 포함하는 영역
    을 포함하는 모기판을 제조하여,
    상기 모기판으로부터 상기 액티브 매트릭스 기판을 개별적으로 분리하고, 상기 방전용 도전부를 포함하는 영역을 제거하여 복수의 표시 장치를 제조하는
    것을 특징으로 하는 표시 장치의 제조 방법.
KR1019980039896A 1997-09-26 1998-09-25 표시장치 및 표시장치를 제조하는 방법 KR100645405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-261932 1997-09-26
JP9261932A JPH11101986A (ja) 1997-09-26 1997-09-26 表示装置及び表示装置用大基板

Publications (2)

Publication Number Publication Date
KR19990030141A true KR19990030141A (ko) 1999-04-26
KR100645405B1 KR100645405B1 (ko) 2007-04-25

Family

ID=17368707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039896A KR100645405B1 (ko) 1997-09-26 1998-09-25 표시장치 및 표시장치를 제조하는 방법

Country Status (4)

Country Link
US (2) US6774957B2 (ko)
JP (1) JPH11101986A (ko)
KR (1) KR100645405B1 (ko)
TW (1) TW466369B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP3669351B2 (ja) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20060024398A (ko) * 2003-06-06 2006-03-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 기판의 검사 방법
KR100600865B1 (ko) 2003-11-19 2006-07-14 삼성에스디아이 주식회사 전자파차폐수단을 포함하는 능동소자표시장치
JP4207858B2 (ja) * 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
US9076362B2 (en) * 2006-09-22 2015-07-07 Samsung Display Co., Ltd. Display substrate and method of manufacturing a motherboard for the same
TWI332809B (en) * 2006-11-30 2010-11-01 Inventec Corp Circuit board
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
US9000442B2 (en) * 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
JP2013205504A (ja) 2012-03-27 2013-10-07 Japan Display Inc 液晶表示装置
JP2013218237A (ja) * 2012-04-12 2013-10-24 Japan Display Inc 液晶表示装置
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP6775376B2 (ja) * 2016-10-14 2020-10-28 株式会社ジャパンディスプレイ 表示装置
JP2022158302A (ja) * 2021-04-01 2022-10-17 シャープ株式会社 液晶表示装置およびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
US5118162A (en) * 1989-11-06 1992-06-02 Shelby Williams Industries, Inc. Bumper edge guard for upholstered seating furniture
JPH03249624A (ja) * 1990-02-28 1991-11-07 Hitachi Ltd 液晶表示装置の製造方法
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
JPH03290623A (ja) * 1990-04-09 1991-12-20 Hitachi Ltd 液晶表示装置の製造方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
USD341045S (en) * 1991-06-05 1993-11-09 Shelby Williams Industries, Inc. Backrest for chair
DE69319760T2 (de) * 1992-02-21 1999-02-11 Toshiba Kawasaki Kk Flüssigkristallanzeigevorrichtung
US5248186A (en) * 1992-03-27 1993-09-28 Shelby Williams Industries, Inc. Bumper edge guard for upholstered seating furniture having a core member
JPH05289105A (ja) * 1992-04-14 1993-11-05 Hitachi Ltd 液晶表示装置およびその製造方法
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5517344A (en) * 1994-05-20 1996-05-14 Prime View Hk Limited System for protection of drive circuits formed on a substrate of a liquid crystal display
JPH0823632A (ja) * 1994-07-07 1996-01-23 Shikoku Electric Power Co Inc 静止型電圧調整装置の保護方法および保護装置
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
DE69532724T2 (de) * 1995-08-07 2005-03-17 Hitachi, Ltd. Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix
JP3276545B2 (ja) * 1995-10-03 2002-04-22 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置
USRE44267E1 (en) * 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
US5739880A (en) * 1995-12-01 1998-04-14 Hitachi, Ltd. Liquid crystal display device having a shielding film for shielding light from a light source
JPH09171190A (ja) * 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US5973658A (en) * 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
USD411397S (en) * 1998-01-12 1999-06-22 Gasser Chair Company, Inc. Chair back

Also Published As

Publication number Publication date
KR100645405B1 (ko) 2007-04-25
JPH11101986A (ja) 1999-04-13
TW466369B (en) 2001-12-01
US20040233370A1 (en) 2004-11-25
US20010055085A1 (en) 2001-12-27
US6774957B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
KR100645405B1 (ko) 표시장치 및 표시장치를 제조하는 방법
US7397518B1 (en) Active matrix liquid crystal with capacitor below disclination region
KR0177048B1 (ko) 화상표시장치
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
US6847083B2 (en) Semiconductor device, electro-optic device, and electronic instrument
JP2001051303A (ja) 液晶表示装置及びその製造方法
US20070091218A1 (en) Electrostatic discharge protection structure and thin film transistor substrate including the same
JP2007041096A (ja) 電気光学装置およびその製造方法、電子機器
US20040105058A1 (en) Transflective pixel structure
EP1049956B1 (en) Active matrix liquid crystal display devices
US5734458A (en) Display apparatus with drive circuits on the substrate and with a shorting line
JPH11282012A (ja) アクティブマトリクス基板および液晶表示装置
JPH1048663A (ja) 液晶表示装置
JP2000147556A (ja) 液晶表示装置及び液晶表示装置の基板製造方法
JP4905136B2 (ja) 液晶装置
JPH07230098A (ja) 液晶表示装置
JPH11233777A (ja) 半導体装置及び表示装置
US6940480B2 (en) Pixel structure
JP3752824B2 (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
US7218370B2 (en) Display device
JPH09146112A (ja) 液晶表示素子
KR20050020645A (ko) 어레이 기판 및 평면 표시 장치
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JPH08114815A (ja) Ｔｆｔアクティブマトリクス液晶基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 12

EXPY Expiration of term