JP6775376B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6775376B2
JP6775376B2 JP2016202428A JP2016202428A JP6775376B2 JP 6775376 B2 JP6775376 B2 JP 6775376B2 JP 2016202428 A JP2016202428 A JP 2016202428A JP 2016202428 A JP2016202428 A JP 2016202428A JP 6775376 B2 JP6775376 B2 JP 6775376B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
conductive layer
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016202428A
Other languages
English (en)
Other versions
JP2018063386A (ja
Inventor
広美 西川
広美 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016202428A priority Critical patent/JP6775376B2/ja
Priority to US15/728,985 priority patent/US10177210B2/en
Publication of JP2018063386A publication Critical patent/JP2018063386A/ja
Application granted granted Critical
Publication of JP6775376B2 publication Critical patent/JP6775376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明の一実施形態は、表示装置の配線構造に関する。
液晶表示装置、有機エレクトロルミネセンス表示装置(以下、「有機EL表示装置」ともいう。)等の表示装置は、画素が配列する表示領域と、表示領域に信号を出力する駆動回路が配置される駆動回路領域、および端子電極が配置される端子領域を有する。駆動回路領域と端子領域は、表示領域の周囲に配置されることから、これらを合わせて周辺領域とも呼ばれている。表示装置は、小型化のために表示領域の面積(画面サイズ)を維持しつつ周辺領域が占める面積を極力小さくすることが求められている。例えば、周辺領域の幅を狭くするために、周辺領域に引き回される配線を多層化した表示装置が開示されている(例えば、特許文献1、2参照)。
特開平09−311341号公報 特開2004−053702号公報
表示装置の一形態として、折り曲げたり、湾曲させたりすることのできる表示装置が開発されている。このような可撓性を有する表示装置は、フレキシブルディスプレイ、シートディスプレイとも呼ばれている。しかし、可撓性を有する表示装置は、湾曲させることによって、配線が切断され、表示不良が発生することが問題となっている。
本発明の一実施形態に係る表示装置は、可撓性を有する基材の端部より内側に配置された表示領域と、表示領域に隣接して配置された駆動回路領域と、基材の端部に配置された端子領域と、表示領域及び駆動回路領域、並びに駆動回路領域と端子領域との間に設けられた複数の配線とを有する。複数の配線の一部は、第1導電層と、第1導電層と重なり、且つ第1導電層と離間して配置された第2導電層とを有し、配線の線路上で、第1導電層と第2導電層とが電気的に接続される第1接続部と、第1接続部から離れた位置で第1導電層と第2導電層とが電気的に接続される第2接続部とを含む。
本発明の一実施形態に係る表示装置は、可撓性を有する基材の一平面に配置された複数の画素を含む表示領域を有し、表示領域は、基材の一平面に設けられた第1絶縁層と、第1絶縁層上に設けられた第2絶縁層と、第2絶縁層上に設けられ一方向に伸長する第1配線と、第2絶縁層上に設けられた第3絶縁層と、第1配線と交差する方向に伸長する第2配線とを含む。第2配線は、第2絶縁層上に設けられた第1導電層と、第3絶縁層上に設けられた第2導電層とを含み、第1導電層と第2導電層とは、第3絶縁層を貫通する第1コンタクトホールによって電気的に接続される第1接続部と、第1接続部から離れた位置で第3絶縁層を貫通する第2コンタクトホールによって電気的に接続される第2接続部とによって電気的に接続されている。
本発明の一実施形態に係る表示装置は、可撓性を有する基材の一平面に配置された複数の画素を含む表示領域を有し、表示領域は、基材の一平面に設けられた第1絶縁層と、第1絶縁層上に設けられた第2絶縁層と、第2絶縁層上に設けられ一方向に伸長する第1配線と、第2絶縁層上に設けられた第3絶縁層と、第1配線と交差する方向に伸長する第2配線とを含む。第1配線は、第2絶縁層の下層側に設けられた第1導電層と、第2絶縁層上に設けられた第2導電層と、を含み、第1導電層と第2導電層とは、少なくとも第2絶縁層を貫通する第1コンタクトホールによって電気的に接続される第1接続部と、第1接続部から離れた位置で少なくとも第2絶縁層を貫通する第2コンタクトホールによって電気的に接続される第2接続部とによって電気的に接続されている。
本発明の一実施形態に係る表示装置の構成を示す図である。 本発明の一実施形態に係る配線の構造を示す図であり、(A)は平面図を示し、(B)はA1−A2線に対応する断面図を示す。 本発明の一実施形態に係る配線と端子電極の構造を示す平面図である。 本発明の一実施形態に係る配線と端子電極の構造を示す断面図であり、図3において示すA3−A4線に対応する断面構造を示す。 本発明の一実施形態に係る表示装置の断面構造を示し、曲げ領域において基材が曲げられている状態を示す。 本発明の一実施形態に係る表示装置における画素の等価回路を示す。 本発明の一実施形態に係る表示装置における画素の平面構造を示す図である。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図であり、図7において示すB1−B2線に対応する断面構造を示す図である。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図であり、図7において示すC1−C2線に対応する断面構造を示す図である。 本発明の一実施形態に係る配線の構造を示す図であり、(A)は平面図を示し、(B)はD1−D2線に対応する断面図を示す。 本発明の一実施形態に係る表示装置の構成を示す図である。 本発明の一実施形態に係る表示装置における表示領域に配置される画素と配線の平面構造を示す図である。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図であり、図12において示すE1−E2線に対応する断面構造を示す。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図であり、図12において示すF1−F2線に対応する断面構造を示す。 本発明の一実施形態に係る表示装置の構成を示す図である。 本発明の一実施形態に係る表示装置における表示領域に配置される画素と配線の平面構造を示す図である。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図であり、図16において示すG1−G2線に対応する断面構造を示す。 本発明の一実施形態に係る表示装置における画素の構成を示す断面図である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、ある部材又は領域が他の部材又は領域の「上に(又は下に)」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上(又は直下)にある場合のみでなく他の部材又は領域の上方(又は下方)にある場合を含み、すなわち、他の部材又は領域の上方(又は下方)において間に別の構成要素が含まれている場合も含む。
本明細書において、「上に」、「上方に」、「上面に」というときは、特段の断りがない限り、基材を基準として、基材の一平面から離れる方向を指すものとする。例えば、基材の一平面に第1の層が配置され、第1の層の上に第2の層が配置されるというとき、第2の層は第1の層より相対的に基材から離れた位置に配置されることを意味する。
第1の実施形態
1−1.表示装置の構成
図1は、本発明の一実施形態に係る表示装置100の構成を示す。表示装置100は、基材102の一平面に、表示領域104、駆動回路領域106、端子領域108が配置される。表示領域104は複数の画素110が配列し、第1配線118a、118b、第2配線120が設けられる。駆動回路領域106は、第1駆動回路112a、112b、第2駆動回路が配置される。端子領域108は、複数の端子電極116が配列される。
表示領域104において、複数の画素110は、図1に示すX方向及びY方向に配列される。第1配線118a、118bはX方向に配設され、第2配線120はY方向に配設される。第1駆動回路112aは第1配線118aに走査信号を出力し、第1駆動回路112bは第1配線118bに走査信号を出力する。第2駆動回路114は第2配線120に映像信号を出力する。表示装置100は、駆動回路領域106と端子領域108との間に配設される第3配線122、第4配線124、第5配線126を含む。
本実施形態において、基材102は可撓性を有し、表示装置100は折り曲げることが可能とされる。例えば、図1に示すように、表示装置100は基材102の一辺に沿った曲げ領域101を含む。表示装置100は、曲げ領域101において所定の曲率又は所定の角度に折り曲げることが可能とされる。図1において、曲げ領域101は、表示領域104と駆動回路領域106(具体的には第2駆動回路114b)との間に領域に配置される。曲げ領域101において基材102が曲げられると、第2配線120、第3配線122、第5配線126も曲げられる。
第2配線120は、曲げ領域101において、第1導電層と第2導電層とを含む積層構造を有する。第1導電層と第2導電層とは絶縁層を挟んで設けられる。第1導電層は、第2導電層に対して基材102側(すなわち下層側)に設けられ、第2導電層は第1導電層に対して上層側に設けられる。第1導電層と第2導電層とは、曲げ領域101の外側に設けされた第1接続部134と第2接続部136とにより電気的に接続される。このような配線構造は、曲げ領域101に交差する第3配線122及び第5配線126についても同様である。
このように、表示装置100は基材102が曲げられる曲げ領域101を含み、配線は、曲げ領域101と交差する領域及びその隣接領域において多層化されている。配線を多層化することにより、配線の断線を防いでいる。なお、曲げ領域101と交差する配線は、第1導電層と第2導電層との2層に限定されず、3層以上の導電層が積層されていてもよい。
1−2.配線の構造
表示装置100の曲げ領域101に交差して配置される第2配線120の構造を図2(A)及び図2(B)を参照して説明する。図2(A)は、曲げ領域101における第2配線120の平面図を示し、図2(B)はA1−A2線に対応する断面構造を示す。
図2(A)に示すように、第2配線120は、曲げ領域101と交差するように配置され、第1導電層131と第2導電層133とにより構成される。第1導電層131と第2導電層133は、平面視で重ねて配置される。図2(B)で示すように、層間絶縁層167を挟んで第1導電層131は下層側に配置され、第2導電層133は上層側に配置される。第1導電層131と第2導電層133とを平面視において重ねて配置することで、第2配線120の隣接間隔を変えることなく多層化を図ることができる。
基材102は可撓性を有し、曲げ領域101において湾曲又は折り曲げられる。基材102の材質としては、ポリイミドなどの樹脂材料が適用される。基材102と第1導電層131との間には下地絶縁層163が設けられ、第2導電層133の上にはパッシベーション層175が設けられていてもよい。
第1導電層131と第2導電層133とは、第1接続部135と第2接続部137とで電気的に接続される。第1接続部135及び第2接続部137は、曲げ領域101の外側に配置される。第1接続部135と第2接続部137はそれぞれ、層間絶縁層167に形成された第1コンタクトホール140と第2コンタクトホール141を含む。第1接続部135及び第2接続部137において、第1導電層131及び第2導電層133の一方又は双方は、配線幅が他の領域より幅広に形成されていてもよい。それにより、第1導電層131と第2導電層133とは電気的な接続を確実にすることができる。また、第1導電層131と第2導電層133とは、第1接続部135と第2接続部137とで電気的に接続されることで同電位となり、両者の間で寄生容量が生成されない。これにより、第2配線120を多層化しても寄生容量による信号遅延を防ぐことができる。別言すれば、第1導電層131と第2導電層133とには同じ信号が印加され、これにより配線の断線により信号が伝達されなくなることを防いでいる。
接続領域を形成するコンタクトホールの数は任意であり、一つの接続領域に複数のコンタクトホールが含まれてもよい。すなわち、第1接続部135及び第2接続部137に複数のコンタクトホールが設けられてもよい。例えば、複数のコンタクトホールが、第2配線120の線路長(長手方向)に沿って設けられていてもよい。このような構成により、ある接続部で第1導電層131と第2導電層133とが導通しなくなった場合でも、他の接続部で導通が保たれることにより、第2配線120の断線を防止することができる。いずれにしても、第1接続部135及び第2接続部137が曲げ領域101の外側に配置されることで、基材102を曲げた場合でも、曲げ応力が接続部に作用しないようにすることができる。これにより、第1接続部135及び第2接続部137において、第1導電層131と第2導電層133との電気的に接続される状態を維持することができる。
第1導電層131と第2導電層133とは、第1接続部135及び第2接続部137以外の領域において、直接接しない構造とされる。第1導電層131と第2導電層133とを設け、双方の導電層を電気的に接続することで、基材102を湾曲又は折り曲げた場合に、一方の導電層が断線した場合でも他方の導電層によって導通が維持され、第2配線120の断線不良を防止することができる。
例えば、基材102を、第1導電層131及び第2導電層133が設けられる面が凸となるように折り曲げる場合、基材102に近い側に設けられる第1導電層131の曲率半径は、第2導電層133よりも小さくなる。別言すれば、第1導電層131と第2導電層133との間に層間絶縁層167が設けられることで、基材102を曲げた場合に、第1導電層131と第2導電層133との曲率半径を異ならせることができる。これにより、第1導電層131と第2導電層133とに作用する曲げ応力の大きさを異ならせることができ、一方の導電層が破断しても他方の導電層が破断しないようにすることができる。
第1導電層131及び第2導電層133は、導電性の薄膜によって形成される。導電性の薄膜としては、アルミニウム、チタン、タンタル、タングステン、銅などの金属膜、窒化チタンなどの金属窒化物膜、酸化インジウム、酸化亜鉛などの金属酸化物膜が適用され得る。第1導電層131と第2導電層133は、同種の導電性材料によって形成されてもよいし、それぞれの導電層を異なる導電性材料で形成されてもよい。
例えば、第1導電層131が、モリブデン又はモリブデン合金で形成され、第2導電層133が第1導電層131よりも塑性に優れるアルミニウム又はアルミニウム合金で形成される場合、基材102の曲げによって第1導電層131が破断しても、第2導電層133が塑性変形して破断しないことにより、第2配線120の導通を保つことができる。
下地絶縁層163は、酸化シリコン膜、窒化シリコン膜などの無機絶縁膜で形成され、層間絶縁層167及びパッシベーション層175は、前述の無機絶縁膜に加え、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜で形成されていてもよい。
図2(A)及び図2(B)で示すように、第1導電層131と第2導電層133との接続部は2箇所設けられているが、本発明の一実施形態はこれに限定されず、第1接続部135又は第2接続部137の一方のみが設けられていてもよい。また、第1導電層131と第2導電層133との接続部は曲げ領域101に隣接する領域に限定されず、曲げ領域101以外の任意の箇所に設けられていればよい。なお、図2(A)及び図2(B)では第2配線120について例示するが、曲げ領域101と交差する他の配線)についても同様に適用される。
図3及び図4は、端子電極116に連接する第3配線122の一例を示す。図3は、第3配線122の平面図を示し、A3−A4線に対応する断面構造を図4に示す。図3及び図4は、第3配線122が設けられる配線領域142と、端子電極116が設けられる端子領域108を示す。
図4に示すように、配線領域142には、下地絶縁層163、層間絶縁層167、パッシベーション層175が設けられる。これらの絶縁層は、図2(B)で示すものと同様である。配線領域142から端子領域108にかけては、第2導電層133が連続している。端子領域108では、層間絶縁層167に開口部143が設けられ、第1導電層131と第2導電層133とが積層された構造を有する。端子領域108ではパッシベーション層175が除去され、第2導電層133の上面に導電層144が設けられる。導電層144は、酸化インジウム・スズなどの、導電性金属酸化物で形成されることが好ましい。導電層144を設けることで、アルミニウムなどの金属で形成される第2導電層133の表面が保護される。端子電極116は、第1導電層131、第2導電層133、および導電層144が積層された構造を有する。
第1導電層131は下地絶縁層163に密接して設けられる。第1導電層131と第2導電層133とが積層されることで、端子電極116の基材102に対する密着性が高められる。また、第1導電層131及び第2導電層133が積層されることで端子電極116の厚膜化を図ることができる。それにより端子電極116を丈夫な構造にすることができる。
なお、図3及び図4は、配線領域142において第2導電層133が端子領域108まで延長される形態を示す。しかしながら、本発明の一実施形態はこれに限定されず、配線領域142から端子領域108にかけて第1導電層131が延長されていてもよい。いずれの場合でも、端子領域108において、第1導電層131と第2導電層133とが積層された構造を有することにより、丈夫な構造の端子電極116を得ることができる。なお、図3は、第3配線122の一例を示すが、曲げ領域101と交差する第5配線126についても同様な構造は適用される。
1−3.表示装置の曲げ領域と配線
図5は、表示装置100の曲げ領域101において、基材102を曲げた状態を示す断面図である。表示装置100は、駆動回路領域106に含まれる第2駆動回路114が表示領域104の背面側に配置されるように基材102が曲げられている。第2配線120は、曲げ領域101において基材102と共に曲げられる。第2配線120は、第1導電層131と第2導電層133とで構成され、第1導電層131と第2導電層133との間には層間絶縁層167が設けられている。曲げ領域101の外側の領域には、第1接続部135及び第2接続部137が設けられる。第1導電層131及び第2導電層133は、第1接続部135及び第2接続部137でそれぞれ電気的に接続される。
なお、図5において、表示領域104、駆動回路領域106、端子領域108と重なる領域において、基材102の裏面側(一平面に対向する面)にサポート部材146が設けられている。サポート部材146は、実質的に基材102を厚くして曲げられないように作用する。一方、サポート部材146は、曲げ領域101に切欠き部を有している。基材102の裏面側において、曲げ領域101にサポート部材146の切欠き部が設けられていることで、曲げ領域101において基材102を優先的に曲げることができる。一方、端子領域108において、サポート部材146が設けられていることで、端子電極116に接着されるフレキシブルプリント配線基板115は、安定的に保持される。
第2配線120には、曲げ領域101において曲げ応力が作用する。基材102が曲げられたとき、第1導電層131と第2導電層133とは異なる曲率半径で曲げられる。第2導電層132は第1導電層130に対し、基材102から相対的に離れた位置に設けられている。曲げ応力が作用するとき、第1導電層130及び第2導電層132の一方の配線が、中立面(曲げ応力によって伸びも縮みもしない面)に近く配置されることで、他方の導電層に曲げ応力が強く作用しても、一方の導電層の断線は防止することができる。このように、2層の配線を曲げ領域に設け、曲げ領域101の外側領域で第1導電層131と第2導電層133とを電気的に接続することで、第2配線120に破断に対する冗長性をもたせることができる。それにより、配線の断線に伴う表示装置100の不良を防止することができる。
1−4.画素の等価回路
図6は、画素110の等価回路の一例を示す。画素110は、第1スイッチング素子148、第2スイッチング素子150、発光素子154、発光素子を駆動するトランジスタ152(以下、「駆動トランジスタ」ともいう。)、第1容量素子156、第2容量素子158を含む。
駆動トランジスタ152は、制御端子としてのゲートと、入出力端子としてのソース及びドレインを有する。図6で示す画素回路は、駆動トランジスタ152のゲートが、第1スイッチング素子148を介して映像信号が印加される第2配線120と接続され、ドレインが第2スイッチング素子150を介して電源電圧(PVDD)が印加される第6配線128と接続され、ソースが発光素子154と接続される一例を示す。なお、図6の画素回路において、駆動トランジスタ152はnチャネル型であるものとする。
第1スイッチング素子148は、第1配線118aに印加される制御信号SG(振幅VGH/VGLを有する)によってオンオフ(ON/OFF)の動作が制御される。第1スイッチング素子148がオンのとき、第2配線120に印加される映像信号Vsigに基づく電位が駆動トランジスタ152のゲートに与えられる。また、第2スイッチング素子150は、第1配線118bの制御信号BG(振幅VGH/VGLを有する)によってオンオフ(ON/OFF)の動作が制御される。第2スイッチング素子150がオンになると、電源電圧(PVDD)が印加される第6配線128の電位が駆動トランジスタ152のドレインに印加される。なお、制御信号VGHは第1スイッチング素子148及び第2スイッチング素子150をオンにする高電位の信号であり、制御信号VGLは第1スイッチング素子148をオフにする低電位の信号である。
駆動トランジスタ152のソースとゲートとの間には、第1容量素子156が設けられる。第1容量素子156によって、駆動トランジスタ152のゲート電圧が保持される。また、駆動トランジスタ152のソース側には、第2容量素子158が接続される。第2容量素子158は、駆動トランジスタ152のドレイン電流によって充電され、発光素子154の発光電流量を調整する機能を有する。このような回路構成を有する画素110は、駆動トランジスタ152のゲートに映像信号に基づく電圧が与えられ、第2スイッチング素子150がオンになると、駆動トランジスタ152を介して第6配線128から電流が発光素子154に流れる。発光素子154は、発光しきい値電圧上の電圧が印加されると、流れる電流量に応じて発光する。
1−5.表示領域に設けられる画素と配線の構成
図7は、画素110の構造を示す平面図である。画素110は、駆動トランジスタ152、第1スイッチング素子148、第2スイッチング素子150、第1容量素子156及び第2容量素子158が配置される。これらの素子を囲むように、第1配線118a、118b、第2配線120、第6配線128が設けられている。第1配線118a、118bは、図7で示すX方向に配設され、第2配線120及び第6配線128はY方向に配設される。第1配線118a、118bと、第2配線120及び第6配線128は絶縁層を挟んで交差して配置される。すなわち、第1配線118a、118bと、第2配線120及び第6配線128とは絶縁層を挟んで異なる層に設けられる。
第1スイッチング素子148の入出力端子(ソース及びドレイン)の一方の端子は第2配線120と電気的に接続され、他方の端子はゲート配線178と接続される。第1スイッチング素子148の制御端子(ゲート)は、第1配線118aと接続される。第2スイッチング素子150の入出力端子の一方の端子は第6配線128と接続され、他方の端子はドレイン配線180と接続される。第2スイッチング素子150の制御端子は第1配線118bと接続される。駆動トランジスタ152は、半導体層160aのドレイン領域がドレイン配線180と接続され、ソース領域がソース配線182と接続され、ゲート電極176aがゲート配線178と接続される。また、画素電極186はソース配線182と接続される。
第1スイッチング素子148及び第2スイッチング素子150はトランジスタによって実現される。第1スイッチング素子148は、半導体層160bとゲート電極176bがゲート絶縁層を解して設けられ、第2スイッチング素子150は、半導体層160cとゲート電極176cがゲート絶縁層を解して設けられる。なお、図7に示される第1容量素子156については、図8の断面構造を参照して後述される。
図7において示す、B1−B2線に沿った断面構造を図8に示し、C1―C2線に沿った断面構造を図9示す。以下、図7、図8及び図9を参照して画素と配線の構成を説明する。
図8は、画素110含まれる駆動トランジスタ152、発光素子154、第1容量素子156、第2容量素子158を示す。図8で示す画素の断面構造を参照すると、基材102の一平面上に、第1絶縁層162、第2絶縁層164、第3絶縁層166、第4絶縁層168、第5絶縁層170、第6絶縁層172、第7絶縁層174が積層された構造を有する。ここで、第1絶縁層162は下地絶縁層とも呼ばれ層である。第2絶縁層164はゲート絶縁層として機能し、第3絶縁層166、第4絶縁層168は層間絶縁層として機能する層である。
第1絶縁層162と第2絶縁層164との間には、半導体層160aが設けられる。また、第2絶縁層164の上にはゲート電極176aが設けられる。駆動トランジスタ152は、半導体層160a、第2絶縁層164、ゲート電極176aが積層された構造を有する。ゲート電極176aの上層には、第3絶縁層166が設けられる。第3絶縁層166の上層にはソース配線182、ドレイン配線180が設けられる。ソース配線182、ドレイン配線180は、第3絶縁層166に設けられたコンタクトホールによって、半導体層160aと接続される。ソース配線182及びドレイン配線180の上層には第4絶縁層168を有する。第4絶縁層168はソース配線182及びドレイン配線180を埋設し、平坦な上面を有する平坦化膜としての機能を有する。
画素電極186は、第4絶縁層168の上層側に設けられる。画素電極186は、第4絶縁層168及び第5絶縁層170に設けられたコンタクトホール169a、169bによって、ソース配線182と電気的に接続される。すなわち、画素電極186は、ソース配線182を介して駆動トランジスタ152と電気的に接続される。
第1容量素子156は、第2絶縁層164の上層に設けられた第1容量電極184を一方の電極とし、第3絶縁層166を介して重畳して設けられるソース配線182を他方の電極として形成される。なお、第1容量電極184は、第2絶縁層164を挟んで半導体層160aとも重なるように設けられる。第1容量電極184と重なる領域の半導体層160aは、一導電型の不純物元素を含み、ソース領域及びドレイン領域のように低抵抗化されることで、第1容量素子156の他方の電極として用いることができる。第2容量素子158は、第4絶縁層168の上面に設けられる第2容量電極185を一方の電極とし、第5絶縁層170を挟んで配置される画素電極186を他方の電極として形成される。第5絶縁層170は、第4絶縁層168の上面及び第2容量電極185の上面を覆うように設けられる。このように、第1容量素子156の一方の電極にソース配線182が兼用され、第2容量素子158の他方の電極に画素電極186が兼用されることのより、一つの画素が占める面積を大きくしないでも、複数の素子を集積化することができる。
画素電極186の周縁部、および画素電極186がソース配線182と接続されるコンタクトホール169が設けられる領域は、第6絶縁層172で覆われる。別言すれば、第6絶縁層172は第5絶縁層170の上層に設けられ、画素電極186の周縁部を除く内側領域を露出させる開口部が設けられている。第6絶縁層172により画素電極186が露出される領域が画定され、この画定された領域が画素の発光領域となる。このような第6絶縁層172は、隔壁又はバンクとも呼ばれている。
発光素子154は、画素電極186、有機層188、共通電極190が積層された構造を有する。発光素子154は、画素電極186、有機層188及び共通電極190が重畳する領域が発光領域となる。有機層188及び共通電極190は、画素電極186の上面から、第6絶縁層172の上面にかけて設けられる。有機層188は、一の層又は複数の層で構成される。有機層188は、少なくとも、有機エレクトロルミネセンス材料を含む。有機層188は、各画素に対応して(すなわち、赤色画素、緑色画素、青色画素に対応して)、有機層188の構造、有機層188に含まれる有機エレクトロルミネセンス材料が異なる。このため、有機層188は、各画素に対応して離散的に設けられていてもよいし、一部の層は各画素共通とし、発光層が画素ごとに異なるように設けられていてもよい。共通電極190は、有機層188の上層に設けられる。共通電極190は、複数の画素に亘って設けられる。共通電極190の上層にはパッシベーション層としての第7絶縁層174が設けられる。第7絶縁層174は、複数の絶縁膜が積層された構造を有し、例えば、無機絶縁膜で形成される第1無機絶縁層191a及び第2無機絶縁層191cの間に有機絶縁膜で形成される有機絶縁層192bで構成される。
本実施形態において、表示装置100は、第7絶縁層174を通して発光素子154で発光した光が出射される、所謂トップエミッション型の構成を有するものとする。したがって、画素電極186は光反射電極としての機能が付与され、共通電極190は光を透過させる機能を有する。例えば、画素電極186は、陽極材料として適しているとされる酸化インジウム・スズ(「ITO」とも呼ばれる)膜とアルミニウムなどの金属膜の積層構造を有する。一方、共通電極190は、陰極として適しているとされるマグネシウム−銀合金、リチウム−アルミニウム合金の薄膜で形成される。
図9は、第1スイッチング素子148及び発光素子154の断面構造を示す。第1スイッチング素子148は、第1絶縁層162の上面に、半導体層160b、第2絶縁層164、ゲート電極176bが積層された構造を有する。第1スイッチング素子148の入出力端子の一方の端子(ソース領域又はドレイン領域)は、第2配線120と電気的に接続され、他方の端子(ドレイン領域又はソース領域)はゲート配線178と接続される。
ここで、第1絶縁層162、第2絶縁層164、第5絶縁層170は、無機絶縁材料で形成される層であり、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜によって形成される。第1絶縁層162、第2絶縁層164、第5絶縁層170は、単一の無機絶縁層で形成されてもよいし、例えば、酸化シリコン膜と窒化シリコン膜の積層体で形成されてもよい。第4絶縁層168及び第6絶縁層172は、無機絶縁膜で形成されてもよいが、アクリル樹脂、ポリイミド樹脂などの有機樹脂材料で形成されることが好ましい。第7絶縁層174は、窒化シリコン膜の単層、窒化シリコン膜と酸化シリコン膜の積層、または有機絶縁膜の上層側と下層側に窒化シリコン膜が設けられた構造を有する。半導体層160aは、多結晶シリコン、水素化アモルファスシリコン、酸化物半導体で形成される。ここで、酸化物半導体は、半導体特性を有する金属酸化物であって、インジウム、ガリウム、亜鉛、スズから選ばれた金属元素の酸化物を少なくとも一種以上含む化合物である。第2絶縁層164はゲート絶縁膜として機能する層であり、酸化シリコン膜、窒化シリコン膜などで形成される。ゲート電極176aは、アルミニウム、チタン、モリブデン、タングステン等の金属膜で形成される。例えば、ゲート電極176aは、チタンとアルミニウムが積層された構造を有する。ドレイン配線180及びソース配線182は、第2導電層によって形成される。第2導電層は、チタン、モリブデン、アルミニウム等の金属膜で形成され、例えば、アルミニウム膜の上層及び下層をチタン膜で挟んだ構造を有する。
1−6.曲げ領域における配線の構造
図7、図8及び図9で示す画素構造を有する表示装置100において、曲げ領域101に対応する領域に設けられる配線の構造を図10に示す。図10(A)及び図10(B)は、曲げ領域101と交差する配線の一例として、第2配線120の一例を示す。図10(A)は第2配線120の平面図を示し、図14(B)はD1−D2線に沿った断面構造を示す。
第2配線120は、第2絶縁層164の上に設けられた第1導電層130と、第3絶縁層166の上に設けられた第2導電層132とによって構成される。第1導電層130と第2導電層132との間には第3絶縁層166が設けられる。第1導電層130と第2導電層132とは第3絶縁層に設けられた第1接続部134と第2接続部136において電気的に接続される。第1接続部134及び第2接続部は、第3絶縁層166に形成されるコンタクトホール165a、165bを含む。第1接続部134と第2接続部136は、図1で説明したように曲げ領域101の外側に配置される。
第2配線120において、第1導電層130は、第1配線118と同じ層の導電層によって形成される。第2導電層132は、第2配線120と同じ層の導電層によって形成される。すなわち、第1導電層130はゲート電極176と同じ層の導電層によって形成され、ソース配線182及びドレイン配線180と同じ層の導電層によって形成される。曲げ領域101において、第1導電層130と第2導電層132は、第3絶縁層166によって分離されている。曲げ領域101には表示領域104における第1配線118が配設されないので、第1導電層130と第2導電層132とを、第3絶縁層166を挟んで重畳させ、略平行に配設することができる。
このように、本実施形態に係る表示装置によれば、第1導電層130と第2導電層132とを、表示領域104に形成される配線と同じ層に属する導電層によって形成することができる。これにより、曲げ領域101における配線おいて、曲げに対する冗長性をもたせるための構造を、新たな工程、新たな層を追加することなく作製することができる。
また、本実施形態によれば、表示装置の一部を曲げた場合であっても、配線の断線を防止することができる。すなわち、湾曲又は折り曲げ可能な表示装置において、配線の断線による表示不良を防止することができる。
第2の実施形態
2−1.表示装置の構成
図11は、曲げ領域101が表示領域104に重畳する表示装置100の一形態を示す。曲げ領域101と交差する方向に配設される第2配線120及び第5配線126は、少なくとも曲げ領域101において、第1の実施形態と同様に複数の導電層によって構成され、曲げ領域101の外側領域において異なる層に設けられた導電層が電気的に接続される接続部を有する。これにより、第2配線120を構成する複数の導電層には同じ信号が印加されることとなり、第2配線120の断線不良を防いでいる。なお、図11に示す表示装置100は、曲げ領域101の位置が異なること以外は、第1の実施形態で示す表示装置と同様である。
2−2.表示領域の構成
本実施形態に係る表示装置100の配線構造の詳細を、図面を参照して説明する。図12は、表示領域104において4つの画素110が配列する態様を例示する。画素110の構成は、第1に実施形態で述べるものと同様である。表示領域104において、図中に示すX方向に第1配線118が配設され、Y方向に第2配線120及び第6配線128が配設される。
これらに配線の中で、Y方向に延びる第2配線120及び第6配線128は多層構造を有している。すなわち、第2配線120は、第1導電層130aと第2導電層132aとによって構成される。第1導電層130aと第2導電層132aとは、同じ方向(Y方向)に延伸するが、第1接続部134aにおいて電気的に接続されている。第1接続部134aは、曲げ領域101の外側の領域に配置されている。第2配線120と略平行に配設される第6配線128は第1導電層130bと第2導電層132bによって同様に構成され、第1接続部134bにおいて電気的に接続される。
図13及び図14は、第2配線120の構成を示す断面図である。図13は、図12に示すE1−E2線に沿った断面構造を示し、図14は、F1−F2線に沿った断面構造を示す。
図13及び図14に示すように、第1導電層130aは、第3絶縁層166の上に設けられる。第1導電層130は、第2絶縁層164及び第2絶縁層164を貫通するコンタクトホールによって、第1スイッチング素子148のソース領域又はドレイン領域と電気的に接続される。第1導電層130aは、ソース配線182及びドレイン配線180と同じ層の導電層で形成される。第3絶縁層166の上には第4絶縁層168が設けられる。第4絶縁層168の上には第2導電層132aが設けられている。第1導電層130aと第2導電層132aとは、第4絶縁層168によって分離されている。第4絶縁層168と第5絶縁層170との間には、第8絶縁層194が設けられている。第8絶縁層194は、第2導電層132aを埋め込んでいる。第8絶縁層194の上面に、画素電極186、第2容量電極185が設けられる。なお、本実施形態では、第2導電層132aの上層に第5絶縁層170が設けられるので、第2導電層132aが画素電極186、第2容量電極185と干渉しない位置に配設することができれば、第8絶縁層194を省略することもできる。
図14は、第1導電層130aと第2導電層132aとが接続される第1接続部134aの構成を示す。第1接続部134aには、第4絶縁層168を貫通するコンタクトホール171が設けられる。第2配線120を形成する第1導電層130aと第2導電層132aとは、このコンタクトホール171を介して電気的に接続される。コンタクトホール171は、ポリイミド樹脂、アクリル樹脂などの有機樹脂材料で形成される第8絶縁層194によって埋設される。そのため、第4絶縁層168の任意の位置にコンタクトホール171を形成しても、画素電極186の下地面の平坦性を確保することができる。また、第8絶縁層194が省略される場合でも、コンタクトホール171を隔壁層又はバンク層と呼ばれる第6絶縁層172の領域に配置することで、画素電極186が形成される領域の下地面の平坦性を損なわないようにすることができる。
第1導電層130aと第2導電層132aとは、第4絶縁層168を挟んで重畳するように配置されることが好ましい。第1導電層130と第2導電層132とを重ねて配置することで、画素間の間隔を狭めることができ、画素の高精細化を図ることができる。一方、図12で示すように、第1導電層130と第2導電層132とは、第4絶縁層168を挟んで平行に配設されつつも、平面視においてx方向にずれて配置されていてもよい。第1接続部134の領域において、第1導電層130及び第2導電層132の一方又は双方は、配線の幅が広げられていてもよい。このように、第1導電層130と第2導電層132の配置及び幅に冗長性を付与することで、配線形成工程においてアライメントマージンを与えることができる。
第2配線120に設けられる第1接続部134aは、各列に属する第2配線120のそれぞれに設けることが好ましい。なお、このような配線及び接続部の構成は、第6配線128についても同様に適用される。第6配線128には第1接続部134bが設けられる。なお、図12は、画素110に隣接して第1接続部134aが設けられる態様を示すが、これに対応して第2接続部136が設けられる。すなわち、曲げ領域101を挟んで第1接続部134と第2接続部136が設けられることの趣旨は、第1の実施形態と同様である。
本実施形態によれば、表示領域104において一方向に伸びる配線を多層構造とし、曲げ領域の外側領域で多層配線の相互を接続する接続部を設けることで、表示領域104を曲げる場合においても配線の断線を防止することができる。それにより、可撓性を有する表示装置の信頼性を向上させることができる。
第3の実施形態
3−1.表示装置の構成
図15は、曲げ領域101が表示領域104に重畳する表示装置100の一形態を示す。曲げ領域101と交差する方向に配設される第1配線118a、118bは、少なくとも曲げ領域において、第1の実施形態と同様に、絶縁層を挟んで第1導電層と第2導電層とが設けられる構造を有する。第1導電層と第2導電層とは、曲げ領域101の外側領域において第1接続部134と第2接続部136により電気的に接続される第1配線118a、118bは、少なくとも曲げ領域101と交差する領域においてこのような配線構造を有している。
図15で示すように、端子領域108は曲げ領域101と重ならないように配置されていてもよい。また、第2駆動回路114は、曲げ領域101と重畳しないように基材102の上ではなく、フレキシブルプリント配線基板115に設けられていてもよい。なお、図15に示す表示装置100は、曲げ領域101の位置が異なること以外は、第1の実施形態で示す表示装置と同様である。
3−2.表示領域の構成
図16は、第1配線118aに第1接続部134aを設け、第1配線118bに第1接続部134bを設けた一例を示す。曲げ領域101は、図16で示すY方向に沿って存在している。第1接続部134a、134bは曲げ領域101の外側に設けられている。これにより、第1配線118を構成する複数の導電層には同じ信号が印加されることとなり、第1配線118の断線不良を防いでいる。画素110の構成は、第1の実施形態で述べるものと同様である。図17は、G1−G2線に沿った断面構造を示す。
図16及び図17で示すように、第1配線118aは、第1導電層138aと第2導電層139aとで構成される。第1導電層138aは、第1絶縁層162の上に設けられる。第1導電層138aの上層には、第9絶縁層196が設けられ、さらに第2絶縁層164が積層される。半導体層160bは、第9絶縁層196と第2絶縁層164との間に設けられる。第2導電層139aは、第2絶縁層164の上に設けられる。第2導電層139は、第9絶縁層196及び第2絶縁層164を介して第1導電層138aと重なるように配置される。第1接続部134aには第2絶縁層164及び第9絶縁層196にコンタクトホール(貫通孔)165が形成される。第1導電層138aと第2導電層139aとは、コンタクトホール165を介して電気的に接続される。
第1配線118aにおいて、第2導電層139aはゲート電極176と同じ層に属する導電膜によって形成される。第1導電層138aは、半導体層160よりも下層に設けられ、第9絶縁層196に覆われる。そのため、第1導電層138aが形成されていても、半導体層160の作製工程において、金属汚染などの悪影響が防止される。第1接続部134aは、画素電極186の外側の領域に配置され、第4絶縁層168によって埋設される。そのため、発光素子154に影響を与えないように、第1接続部134aを配置することができる。このような構成は、第1配線118bについても同様である。
なお、図18に示すように、第2の実施形態と同様に、第8絶縁層194を設け、第1配線118aの第2導電層139aを第8絶縁層194の上に設けてもよい。第1導電層138と第2導電層139とは、第1接続部134を構成する第4絶縁層168に設けられたコンタクトホール171によって電気的に接続される。
このように、本実施形態によれば、第1配線118に第1接続部134、第2接続部136を設けることで、y方向に沿った曲げ領域101を表示装置100に含ませることができる。少なくとも、曲げ領域101を含む領域において、第1配線118を多層配線化し。曲げ領域101の外側領域で多層配線の相互を接続する第1接続部134、第2接続部136を設けることで、表示領域104を曲げる場合においても配線の断線を防止することができる。それにより、可撓性を有する表示装置の信頼性を向上させることができる。
100・・・表示装置、101・・・曲げ領域、102・・・基材、104・・・表示領域、106・・・駆動回路領域、108・・・端子領域、110・・・画素、112・・・第1駆動回路、114・・・第2駆動回路、115・・・フレキシブルプリント配線基板、116・・・端子電極、118・・・第1配線、120・・・第2配線、122・・・第3配線、124・・・第4配線、126・・・第5配線、128・・・第6配線、130・・・第1導電層、131・・・第1導電層、132・・・第2導電層、133・・・第2導電層、134・・・第1接続部、135・・・第1接続部、136・・・第2接続部、137・・・第2接続部、138・・・第1導電層、139・・・第2導電層、140・・・第1コンタクトホール、141・・・第2コンタクトホール、142・・・配線領域、143・・・開口部、144・・・導電層、146・・・サポート部材、148・・・第1スイッチング素子、150・・・第2スイッチング素子、152・・・駆動トランジスタ、154・・・発光素子、156・・・第1容量素子、158・・・第2容量素子、160・・・半導体層、162・・・第1絶縁層、163・・・下地絶縁層、164・・・第2絶縁層、165・・・コンタクトホール、166・・・第3絶縁層、167・・・層間絶縁層、168・・・第4絶縁層、169・・・コンタクトホール、170・・・第5絶縁層、171・・・コンタクトホール、172・・・第6絶縁層、174・・・第7絶縁層、175・・・パッシベーション層、176・・・ゲート電極、178・・・ゲート配線、180・・・ドレイン配線、182・・・ソース配線、184・・・第1容量電極、185・・・第2容量電極、186・・・画素電極、188・・・有機層、190・・・共通電極、191・・・無機絶縁層、192・・・有機絶縁層、194・・・第8絶縁層、196・・・第9絶縁層

Claims (4)

  1. 基材と
    前記基材の一平面に配置された複数の画素を含む表示領域と、前記表示領域に隣接して配置されてた駆動回路領域と、前記基材の端部に配置された端子領域と、前記表示領域及び前記駆動回路領域、並びに前記駆動回路領域と前記端子領域との間に設けられた複数の配線と、を有し、
    前記表示領域は、
    前記基材に設けられた第1絶縁層と、前記第1絶縁層の上層に配置された第2絶縁層と、
    前記第2絶縁層上に設けられ一方向に伸長する第1配線と、
    前記第2絶縁層上に設けられた第3絶縁層と、
    前記第3絶縁層上に設けられた第4絶縁層と、
    前記第1配線と交差する方向に伸長する第2配線と、
    前記第1絶縁層と前記第2絶縁層との間に設けられた半導体層と、前記半導体層と少なくとも一部が重なり前記第2絶縁層と前記第3絶縁層との間に設けられたゲート電極と、を含むトランジスタと、を含み、
    前記トランジスタのソース領域とドレイン領域はソース配線とドレイン配線とそれぞれ接続し、
    前記ソース配線と前記ドレイン配線は前記第3絶縁層上に位置し、
    前記第2配線は前記表示領域において
    前記第3絶縁層上に設けられた第1導電層と、
    前記第4絶縁層上に設けられた第2導電層と、を含み、
    前記第1導電層と前記第2導電層とは、前記第4絶縁層を貫通する第1コンタクトホールによって電気的に接続される第1接続部と、前記第1接続部から離れた位置で前記第絶縁層を貫通する第2コンタクトホールによって電気的に接続される第2接続部と、によって電気的に接続され、
    前記第1導電層と前記ソース配線と前記ドレイン配線は同層に配置されている、ことを特徴とする表示装置。
  2. 前記基材は可撓性を有し、
    前記第1の接続部と前記第2の接続部との間に曲げ領域を含む、請求項に記載の表示装置。
  3. 前記基材の裏面にサポート部材を有し、前記サポート部材は、前記第1接続部と前記第2に接続部との間に切欠き部を有し、
    前記切欠き部が前記曲げ領域に対応して配置されている、請求項に記載の表示装置。
  4. 前記第1導電層と前記第2導電層とに、同じ信号が印加される、請求項に記載の表示装置。
JP2016202428A 2016-10-14 2016-10-14 表示装置 Active JP6775376B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016202428A JP6775376B2 (ja) 2016-10-14 2016-10-14 表示装置
US15/728,985 US10177210B2 (en) 2016-10-14 2017-10-10 Display device having redundant wirings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016202428A JP6775376B2 (ja) 2016-10-14 2016-10-14 表示装置

Publications (2)

Publication Number Publication Date
JP2018063386A JP2018063386A (ja) 2018-04-19
JP6775376B2 true JP6775376B2 (ja) 2020-10-28

Family

ID=61904714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016202428A Active JP6775376B2 (ja) 2016-10-14 2016-10-14 表示装置

Country Status (2)

Country Link
US (1) US10177210B2 (ja)
JP (1) JP6775376B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device
KR102370450B1 (ko) * 2017-07-07 2022-03-04 삼성디스플레이 주식회사 표시 장치
US10847600B2 (en) * 2017-07-28 2020-11-24 Sharp Kabushiki Kaisha Display device and manufacturing method for display device
KR102511543B1 (ko) * 2018-03-09 2023-03-17 삼성디스플레이 주식회사 표시 장치
CN112740308B (zh) * 2018-09-28 2022-12-06 夏普株式会社 显示装置
KR20200110491A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
CN110246882B (zh) * 2019-06-24 2021-04-20 昆山国显光电有限公司 显示面板、显示装置及显示面板的制造方法
CN110634402A (zh) * 2019-08-28 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其折弯方法及显示装置
CN110797348B (zh) * 2019-10-12 2022-01-04 武汉华星光电半导体显示技术有限公司 一种显示面板
KR20220117125A (ko) 2019-12-20 2022-08-23 보에 테크놀로지 그룹 컴퍼니 리미티드 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치
CN113161385A (zh) * 2019-12-31 2021-07-23 乐金显示有限公司 具有跨越弯曲区域的连接电极的显示装置
CN112255849A (zh) * 2020-11-10 2021-01-22 合肥京东方光电科技有限公司 显示基板、电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276557B2 (ja) 1996-05-23 2002-04-22 三菱電機株式会社 液晶表示装置
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JP4006284B2 (ja) 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR20060078121A (ko) * 2004-12-30 2006-07-05 삼성전자주식회사 액정표시장치
JP4353171B2 (ja) * 2005-02-02 2009-10-28 セイコーエプソン株式会社 電子機器、光学パネル、検査プローブ、光学パネルの検査装置、光学パネルの検査方法
JP2008078628A (ja) * 2006-08-25 2008-04-03 Canon Inc 電子モジュールおよびその製造方法
KR101812176B1 (ko) * 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5500217B2 (ja) * 2012-07-17 2014-05-21 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20240097949A (ko) * 2013-03-07 2024-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6189692B2 (ja) * 2013-09-25 2017-08-30 株式会社ジャパンディスプレイ Oled表示パネル
US9515099B2 (en) * 2014-07-31 2016-12-06 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same

Also Published As

Publication number Publication date
US10177210B2 (en) 2019-01-08
US20180108722A1 (en) 2018-04-19
JP2018063386A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6775376B2 (ja) 表示装置
KR102650168B1 (ko) 표시 장치
US20220223821A1 (en) Flexible display and manufacturing method thereof
US11594590B2 (en) Display device
US10566408B2 (en) Display device
JP6571003B2 (ja) フレキシブルディスプレイ
JP6756560B2 (ja) 表示装置
US9871089B2 (en) Display device
US11917879B2 (en) Display device
JP2019095507A (ja) 表示装置
JP6962673B2 (ja) 樹脂基板
US20230120770A1 (en) Display device
JP2018155999A (ja) 表示装置
CN111656427B (zh) 显示装置
US11048350B2 (en) Display device
US20220037441A1 (en) Display device
US11437428B2 (en) Display device
JP2017126005A (ja) 表示装置
CN111799301A (zh) 显示装置
JP2019095506A (ja) 表示装置及びその製造方法
JP2021056380A (ja) 表示装置
JP2019083226A (ja) 電子機器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6775376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250