KR19990021116A - 반도체 소자의 내부클럭 발생장치 - Google Patents
반도체 소자의 내부클럭 발생장치 Download PDFInfo
- Publication number
- KR19990021116A KR19990021116A KR1019970044621A KR19970044621A KR19990021116A KR 19990021116 A KR19990021116 A KR 19990021116A KR 1019970044621 A KR1019970044621 A KR 1019970044621A KR 19970044621 A KR19970044621 A KR 19970044621A KR 19990021116 A KR19990021116 A KR 19990021116A
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- signal
- compensation
- internal clock
- unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 반도체 소자의 내부클럭 발생장치에 관한 것으로 서로 다른 변동폭을 갖는 보상회로를 추가하여 온도 및 동작전위의 변화에 의한 내부클럭의 변동폭을 제어할 수 있게 하므로서 고속의 반도체 소자에서 우수한 특성을 갖는 내부클럭을 발생시킬 수 있게 한 것이다.
Description
본 발명은 반도체 소자의 내부클럭 발생장치에 관한 것으로, 더 상세하게는 동작전위 및 온도의 변화에 따른 내부클럭의 변동폭을 제어하기 위한 것이다.
일반적으로 클럭에 동기하여 동작하는 반도체 소자들 중 외부에서 입력되는 클럭신호를 이용하여 내부의 클럭신호를 발생시키는 장치로 PLL(Phase Locked Loop), DLL(Delayed Locked Loop, 이하 DLL이라 함) 등이 광범위하게 사용되고 있다.
특히, 고주파와 고속동작이 요구됨에 따라 액세스 타임(Access Time)을 줄이려는 의도에서 외부클럭(CLKext)보다 일정 시간만큼 빠른 클럭을 발생시키기 위하여 동기식 메모리 소자 등에서는 DLL이 일반적으로 사용된다.
도 1은 종래기술에 따른 DLL 장치의 블럭도 및 이에 대한 동작타이밍도를 나타낸 것으로, 외부클럭(CLKext)을 수신하여 변화시키기 위한 입력버퍼(11)와, 상기 입력버퍼(11)의 출력신호를 수신하고 위상 검출기(14)의 출력신호에 의해 제어되어 내부클럭(CLKint)을 발생시키는 지연 검출부(12)와, 상기 지연 검출부(12)의 출력신호를 일정시간 지연시키기 위한 지연 모델부(13)와, 상기 지연 모델부(13)의 출력 신호 및 상기 입력버퍼(11)의 출력신호를 두 입력으로 하여 상기 지연 검출부(12)를 제어하기 위한 두 신호를 출력하는 위상 검출기(14)로 구성된다.
이상의 구성으로 이루어진 종래의 DLL 장치에 대한 동작관계를 살펴보면, 입력버퍼(11)는 외부클럭(CLKext)을 수신하여 도 1의 (a)에 도시된 바와 같이 1을 출력한다.
지연 검출부(12)는 위상 검출기(14)의 출력신호 4와 5를 제어신호로 하여 신호 1을 t1 만큼 지연시켜 신호 2를 발생시키며(b) 상기 신호 2는 내부클럭(CLKint)으로 사용된다.
지연 모델부(13)는 상기 신호 2를 일정시간 t2 만큼 지연시켜 신호 3을 발생시킨다.
위상 검출기(14)는 신호 1과 신호 3의 위상을 상호 비교하여 상기 지연 검출부(12)의 지연시간을 제어하는 신호 4와 신호 5를 발생시킨다.
예를들어, 상기 신호 1의 위상이 상기 신호 3의 위상보다 빠르면 상기 위상 검출기(14)는 상기 신호 4를 발생시켜 지연 검출부(12)의 시간지연 t1을 감소시키므로서 상기 신호 2와 신호 3을 빠르게 한다.
한편, 신호 1의 위상이 신호 3의 위상보다 느리면 상기 위상 검출기(14)는 상기 신호 5를 발생시켜 지연 검출부(12)의 시간지연 t1을 증가시키므로서 상기 신호 2와 신호 3의 위상을 느리게 한다.
상기 신호 1의 위상과 신호 3의 위상이 같으면 위상 검출기(14)는 신호 4와 신호 5 모두를 발생시키지 않아 지연 검출부(12)의 지연시간을 조절하지 않으며 이때를 안정한 상태(Stable State)인 락(Lock) 상태라 하며, 이때 클럭의 사이클 타임은 tCK=t1+t2(c)가 된다.
즉, 락(Lock) 상태에서 내부클럭(CLKint)으로 신호 2는 DLL을 사용하지 않을 경우 내부적으로 사용되는 클럭신호인 신호 1보다 t2 만큼 빠르게 된다.
이는 지연 검출부(12)의 지연시간이 t1, 지연 모델부(13)의 지연시간이 t2인 경우 신호 2는 신호 3보다 t2의 시간만큼 위상이 앞서게 되어 고속의 동작을 요하는 반도체 소자에 이용된다.
그런데, 지연 모델부(13)의 시간지연은 t2의 딜레이 타임 외에도 온도 및 동작전위의 변화에 따라 변하게 된다.
예를들어, 상기 지연 모델부(13)의 변동폭이 tv1 이라 하면 내부클럭(CLKint)으로 사용하고자 하는 신호 2는 원래의 t2에 tv1만큼의 변동폭이 존재하게 되어 원하는 내부클럭(CLKint)을 발생시킬 수가 없게 된다.
즉, 지연 모델부(13)의 딜레이 타임이 온도 및 동작전위의 변화에 따라 변하게 되면 발생되는 내부클럭(CLKint) 또한 그 만큼의 변동폭을 갖게 되어 원하는 클럭신호를 발생시킬 수 없는 문제점이 발생된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 온도 및 동작전위에 대한 변동폭이 서로 다른 두개의 지연회로를 추가하여 지연모델부에서 발생되는 온도 및 동작전위에 따른 지연시간의 변동폭을 보상해 주므로서 원하는 내부클럭을 발생시키기 위한 반도체 소자의 내부클럭 발생장치를 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 DLL 장치의 블럭도.
도 2는 본 발명의 일 실시예에 따른 DLL 장치의 블럭도.
도 3a는 상기 도 2의 제 1보상 지연부에 대한 상세회로도.
도 3b는 상기 도 2의 제 2보상 지연부에 대한 상세회로도.
도면의 주요 부분에 대한 부호의 설명
11 : 입력버퍼 12 : 지연 검출부
13 : 지연 모델부 14 : 위상 검출기
15 : 제 1지연 보상부 16 : 제 2지연 보상부
CLKext : 외부클럭 CLKint : 내부클럭
상기 목적 달성을 위한 본 발명의 내부클럭 발생장치는 외부클럭을 수신하여 변환시켜주는 입력버퍼와, 상기 입력버퍼의 출력신호와 위상 검출 출력신호를 입력으로 하여 지연시간을 제어하는 지연 검출수단과, 상기 지연 검출수단의 출력신호를 일정시간 지연시키는 지연 모델수단과, 상기 지연 모델수단의 출력신호와 상기 입력버퍼의 출력신호의 위상 및 주파수를 상호 비교하여 상기 지연 검출수단을 제어하는 신호를 출력하는 위상검출기를 포함하는 반도체 소자의 내부클럭 발생장치에 있어서, 상기 지연 검출수단의 출력단에 연결되어 온도 및 동작전위의 변화에 따른 내부클럭의 변동폭을 상쇄하거나 상기 내부클럭의 변동폭을 보다 크게 하기 위한 제 1보상 지연수단과, 상기 지연 모델수단의 출력단과 상기 위상 검출기 일측 입력단 사이에 연결되어 상기 제 1보상 지연수단이 가지는 자체의 딜레이 타임을 보상해 주는 제 2보상 지연수단을 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예에 따른 내부클럭 발생 장치를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 DLL 장치의 블럭도 및 이에 대한 동작타이밍도로서, 외부클럭(CLKext)을 수신하여 신호 1을 출력하는 입력버퍼(11)와, 상기 신호 1를 수신하고 위상 검출기(14)의 출력신호인 신호 4 또는 신호 5를 수신하여 신호 2를 출력하는 지연 검출부(12)와, 상기 신호 2를 수신하여 내부클럭(CLKint)인 신호 6을 출력하는 제 1보상 지연부(15)와, 상기 신호 2를 수신하여 신호 7를 출력하는 지연 모델부(13)와, 상기 신호 7를 수신하여 신호 3을 출력하는 제 2보상 지연부(16)와, 상기 신호 1과 신호 3을 수신하여 신호 4 또는 신호 5를 출력하는 위상 검출기(14)로 구성된다.
여기서, 지연 검출부(12)는 위상 검출기(14)의 출력신호에 의해 딜레이 타임이 변화하며, 지연 모델부(13)에서는 원하는 시간으로 딜레이 타임이 고정되어 있다.
제 1보상 지연부(15)와 제 2보상 지연부(16)의 딜레이 타임 또한 존재하며, 온도 및 동작전위에 따른 변동폭 또한 지연 모델부(13)와 제 1보상 지연부(15) 및 제 2보상 지연부(16)에 존재한다.
예를들어, 지연 검출부(12)의 딜레이 타임을 t1, 지연 모델부(13)의 딜레이 타임을 t2, 제 1보상 지연부(15)의 딜레이 타임을 t3, 제 2보상 지연부(16)의 딜레이 타임을 t4라 하면, 지연 검출부(12)는 (a)의 신호 1을 t1만큼 딜레이 시켜 (b)의 신호 2를 발생시킨다.
이어, 상기 제 1보상 지연부(15)는 상기 신호 2를 t3만큼 지연시켜 내부 클럭(CLKint)으로 사용되는 (c)의 신호 6을 발생시킨다.
한편, 지연 모델부(13)는 상기 신호 2를 t2만큼 지연시켜 (d)의 신호 7을 발생시키며, 상기 제 2보상 지연부(16)는 신호 7을 t4만큼 지연시켜 (e)의 신호 3을 발생시킨다.
상기 위상 검출기(14)는 상기 신호 1과 상기 신호 3의 위상을 비교하게 되고 이를 토대로 상기 지연 검출부(12)의 딜레이 타임을 제어하는 신호 4 또는 신호 5를 발생하게 된다.
여기서, 상기 제 1보상 지연부(15)의 딜레이 타임 t3과 상기 제 2보상 지연부(16)의 딜레이 타임 t4를 갖게 하면 내부클럭(CLKint)인 신호 6은 정확히 외부클럭(CLKext)의 버퍼된 신호인 신호 1보다 t2만큼 빠른 신호가 된다.
그런데, 위와 같은 동작을 수행하는 과정에서 상기 지연 모델부(13)가 온도 및 동작전위에 의해 딜레이 타임이 변하게 되는 수가 존재하게 된다.
예를들어, 상기 지연 모델부(13)가 tv1만큼 변동하게 된다면 실질적인 지연 모델부(13)의 딜레이 타임의 범위는 t2±tv1가 된다.
본 발명은 이를 보상하므로서 정확한 내부클럭(CLKint)을 발생하기 위한 것으로, 온도 및 동작전위에 의해 제 1보상 지연부(15) 및 제 2보상 지연부(16)도 일정한 변동폭을 갖게 된다.
예를들어, 상기 제 1보상 지연부(15)의 변동폭을 tv3, 제 2보상 지연부(16)의 변동폭을 tv2라 하면, 락(Lock) 상태에서 외부클럭(CLKext)의 사이클 타임은 tCK=t1+t2+t4이고, 변동폭을, tv3=tv1+tv2로 만족시키면 내부클럭(CLKint)인 신호 6은 변동폭이 전혀 없는 신호가 되는 것이다.
여기서, 제 2보상 지연부(16)는 상기 제 1보상 지연부(15)가 가지는 딜레이 타임 t3을 보상하기 위한 것으로 t3=t4가 되도록 하면 된다.
즉, 본 발명에서는 지연 모델부(13)와 제 2보상 지연부(16)의 변동폭을 제 1보상 지연부(15)의 변동폭이 상쇄하도록 하여 원하는 지연시간만큼 위상이 빠른 내부클럭(CLKint)을 발생시킬 수가 있는 것이다.
상기 변동폭의 등식 tv3=tv1+tv2에서 tv3tv2임을 알 수 있다.
이상은 지연 모델부(13)의 딜레이 타임 만큼 위상이 빠른 내부클럭(CLKint)을 발생시켜 고속 동작에서 적용하기 위한 것이며, 경우에 따라서는 내부클럭(CLKint)의 변동폭을 더 크게 하여 필요로 하는 내부클럭(CLKint)을 만들어낼 수도 있다.
이때에는 제 1보상 지연부(15)의 변동폭을 상기 제 2보상 지연부(16)의 변동폭보다 더 작게 하면 된다.
즉, tv3tv2가 되도록 제 1보상 지연부(15)와 제 2보상 지연부(16)의 회로를 구성하면 된다.
이렇게 되면 발생되는 내부클럭(CLKint)의 변동폭은 더 커지게 된다.
도 3a 및 도 3b는 제 1보상 지연부와 제 2보상 지연부에 대한 구체적인 일 예를 나타낸 회로로, 제 1보상 지연부는 다수개의 인버터로 구성되어 있으며, 제 2보상 지연부는 저항을 추가하므로서 t3=t4의 조건에서 온도의 영향을 덜 받게 하므로서 변동폭을 더 작게 하였다.
요약하면, 본 발명은 기존의 DLL 장치와는 달리 온도 및 동작전위에 의한 딜레이 타임의 변동폭을 보상하여 주므로서 항상 정확한 지연시간을 갖는 내부클럭(CLKint)을 만들어낼 수가 있으며 또한 발생되는 내부클럭(CLKint)의 변동폭을 더 크게 하므로서 필요로 하는 다양한 내부클럭(CLKint)을 발생시킬 수가 있다.
이상에서 설명한 바와 같이, 본 발명은 온도와 동작전위의 변화에 우수한 특성을 갖는 내부클럭을 발생시키므로서 소자의 고속동작을 가능하게 하는 효과가 있다.
본 발명은 메모리를 비롯한 반도체 소자에 광범위하게 적용가능하다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (5)
- 외부클럭을 수신하여 변환시켜주는 입력버퍼와,상기 입력버퍼의 출력신호와 위상 검출기 출력신호를 입력으로 하여 지연시간을 제어하는 지연 검출수단과,상기 지연 검출수단의 출력신호를 일정시간 지연시키는 지연 모델수단과,상기 지연 모델수단의 출력신호와 상기 입력버퍼의 출력신호의 위상 및 주파수를 상호 비교하여 상기 지연 검출수단을 제어하는 신호를 출력하는 위상검출기를 포함하는 반도체 소자의 내부클럭 발생장치에 있어서,상기 지연 검출수단의 출력단에 연결되어 온도 및 동작전위의 변화에 따른 내부클럭의 변동폭을 상쇄하거나 상기 내부클럭의 변동폭을 보다 크게 하기 위한 제 1보상 지연수단과,상기 지연 모델수단의 출력단과 상기 위상 검출기 일측 입력단 사이에 연결되어 상기 제 1보상 지연수단이 가지는 자체의 딜레이 타임을 보상해 주는 제 2보상 지연수단을 구비함을 특징으로 하는 반도체 소자의 내부클럭 발생장치.
- 제 1항에 있어서,상기 제 1보상 지연수단은 복수개의 인버터로 구성되는 것을 특징으로 하는 반도체 소자의 내부클럭 발생장치.
- 제 1항에있어서,상기 제 2보상 지연수단은 복수개의 인버터와 저항으로 구성되는 것을 특징으로 하는 반도체 소자의 내부클럭 발생장치.
- 제 1항 또는 제 2항에 있어서,상기 제 1보상 지연수단은 상기 지연 모델수단의 변동폭과 상기 제 2보상 지연수단의 변동폭을 상쇄하도록 구성되는 것을 특징으로 하는 반도체 소자의 내부클럭 발생장치.
- 제 1항 또는 제 2항에 있어서,상기 제 1보상 지연수단은 내부클럭의 변동폭을 더 크게 하기 위하여 상기 제 2보상 지연수단의 변동폭보다 더 작게 하는 것을 특징으로 하는 반도체 소자의 내부클럭 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044621A KR100243903B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 내부클럭 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044621A KR100243903B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 내부클럭 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021116A true KR19990021116A (ko) | 1999-03-25 |
| KR100243903B1 KR100243903B1 (ko) | 2000-02-01 |
Family
ID=19520275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044621A KR100243903B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체 소자의 내부클럭 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243903B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415193B1 (ko) * | 2001-06-01 | 2004-01-16 | 삼성전자주식회사 | 반도체 메모리 장치에서의 내부클럭 발생방법 및 내부클럭발생회로 |
| KR100543934B1 (ko) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 |
-
1997
- 1997-08-30 KR KR1019970044621A patent/KR100243903B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543934B1 (ko) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 |
| KR100415193B1 (ko) * | 2001-06-01 | 2004-01-16 | 삼성전자주식회사 | 반도체 메모리 장치에서의 내부클럭 발생방법 및 내부클럭발생회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243903B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269197B1 (ko) | 다상클럭발생회로 | |
| KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
| US6292040B1 (en) | Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal | |
| US5119045A (en) | Pulse width modulation circuit | |
| KR100527397B1 (ko) | 반도체메모리 장치에서 작은 지터를 갖는 지연고정루프 | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| KR100660760B1 (ko) | 클럭 회로, 다이나믹 랜덤 액세스 메모리 및 내부 클럭 신호 발생 방법 | |
| US6882196B2 (en) | Duty cycle corrector | |
| JP2001320273A (ja) | 遅延同期ループ回路及び遅延同期方法 | |
| KR20030002130A (ko) | 레지스터 제어 지연고정루프 | |
| US6999547B2 (en) | Delay-lock-loop with improved accuracy and range | |
| KR100514414B1 (ko) | 지연 동기 루프 | |
| KR20000071314A (ko) | 대칭적 상승 및 하강 클록 에지형 지연을 가지는 지연동기 루프(ｄｌｌ) | |
| KR19990066804A (ko) | 위상 동기 루프에서 위상을 순환시키는 방법 및 장치 | |
| US20050242855A1 (en) | Delay locked loop circuit | |
| US6434062B2 (en) | Delay locked loop for use in semiconductor memory device | |
| US6670835B2 (en) | Delay locked loop for controlling phase increase or decrease and phase control method thereof | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| KR100791001B1 (ko) | 카스 레이턴시 회로 및 이를 구비하는 반도체 메모리 장치 | |
| US6271696B1 (en) | Phase adjustment circuit | |
| KR100243903B1 (ko) | 반도체 소자의 내부클럭 발생장치 | |
| KR20040023838A (ko) | 레지스터 제어 지연고정루프 | |
| KR100784028B1 (ko) | 지연 동기 루프 | |
| KR100548549B1 (ko) | 지연 고정 루프 회로 | |
| KR100564547B1 (ko) | 다양하고 미세한 지연시간을 제공하는 지연보상회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |