KR19980064747A - 반도체 부재의 제조 방법 및 태양 전지의 제조 방법 - Google Patents

반도체 부재의 제조 방법 및 태양 전지의 제조 방법 Download PDF

Info

Publication number
KR19980064747A
KR19980064747A KR1019970075167A KR19970075167A KR19980064747A KR 19980064747 A KR19980064747 A KR 19980064747A KR 1019970075167 A KR1019970075167 A KR 1019970075167A KR 19970075167 A KR19970075167 A KR 19970075167A KR 19980064747 A KR19980064747 A KR 19980064747A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
layer
porous layer
thin film
Prior art date
Application number
KR1019970075167A
Other languages
English (en)
Other versions
KR100345624B1 (ko
Inventor
가쓰미 나까가와
다까오 요네하라
쇼지 니시다
기요후미 사까구찌
Original Assignee
미따라이후지오
캐논가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP35013296A external-priority patent/JP3501606B2/ja
Priority claimed from JP35013396A external-priority patent/JP3647176B2/ja
Application filed by 미따라이후지오, 캐논가부시끼가이샤 filed Critical 미따라이후지오
Publication of KR19980064747A publication Critical patent/KR19980064747A/ko
Application granted granted Critical
Publication of KR100345624B1 publication Critical patent/KR100345624B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

(a) 기판의 표면 영역에 다공질층을 형성하고, (b) 환원성 분위기하에 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액에 다공질층을 침지시켜 다공질층의 표면에 반도체층을 성장시키고, (c) 적어도 다공질층 또는 반도체층이 형성되어 있는 기판의 표면쪽에 또다른 기판을 접착시키고, (d) 다공질층을 통해 또다른 기판으로부터 기판을 분리시키는 단계들로 제조된 반도체 부재로서, 반도체 부재에 있어 결정의 고성능 및 저가를 모두 달성하며 저가로 고효율 및 가요성 형상의 태양 전지를 제조할 수 있다.

Description

반도체 부재의 제조 방법 및 태양 전지의 제조 방법
본 발명은 반도체 부재의 제조 방법 및 태양 전지의 제조 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 저가의 기판 상에 형성된 박막 결정으로 이루어지는 반도체 부재의 제조 방법 및 이 반도체 부재를 이용하여 고성능의 태양 전지를 제조하는 방법에 관한 것이다.
각종 장비의 구동 에너지원 또는 상용 전력과 계통 연결되는 전원으로서 태양 전지가 광범위하게 연구되어 왔다. 비용에 대한 요구에 부응하여 저가의 기판 상에 소자를 형성할 수 있는 태양 전지가 요구되고 있다. 한편, 태양 전지를 구성하는 반도체로서는 규소가 보통 사용되어 왔다. 특히, 광에너지를 전력으로 변환시키는 효율의 면에서, 즉 광전 변환 효율의 면에서는 단결정 규소가 매우 우수하다. 다른 한편으로, 대면적화와 비용 절감의 면에서는 비정질 규소가 이롭다. 또한, 근년에는 비정질 규소 정도의 저가와 단결정 정도의 고에너지 변환 효율을 얻기 위하여, 다결정 규소가 사용되고 있다.
그러나, 단결정 또는 다결정 규소는 덩어리상 결정을 판상 기판에 스플라이싱(splice)하는 것이기 때문에 두께를 0.3 mm 이하로 만들기가 어렵다. 따라서, 기판으로 사용되는 재료는 기판이 입사광를 흡수하는데 필요한 두께 (20 ㎛ 내지 50 ㎛)를 훨씬 넘는 두께를 갖는 것이 일반적이기 때문에 효율적으로 이용될 수 없다. 또한, 근년에는 용융 규소의 액적을 다이에 흘러내리게 하는 스핀법을 사용함으로써 규소 시트를 형성하는 방법이 제안되었다. 이 방법으로도 기판의 두께가 최소한 약 0.1 내지 0.2 mm로 충분히 박형화되지 않는다. 달리 말하면 규소를 더 박형화함으로써 비용을 절감시킬 여지가 있다.
이를 달성하기 위하여, 단결정 규소 기판 상에 성장시킨 박형 에피택시층을 기판으로부터 분리 (박리) 시킨 태양 전지의 고에너지 변환 효율 및 저비용을 달성하기 위한 시도가 제안되었다 (Milnes, A.G. 및 Feucht, D.L., Peeled Film Technology Solar Cells, IEEE Photovoltaic Specialist Conference, p. 338, 1975). 이 방법은 중간층 SiGe를 기판 형성용 단결정 규소와 성장된 에피택시층 사이에 끼워넣고 규소층이 그 위에 (헤테로)에피택시 성장하도록 한다. 따라서, 중간층이 선택적으로 용융되어 성장층이 박리된다. 그러나, 일반적으로는 헤테로 에피택시 성장층은 격자 상수가 기판과 상이하기 때문에 성장 계면에 흠집이 유발되기 쉽다. 또한, 이 방법은 규소 보다 현저하게 비싼 게르마늄과 같은 재료를 사용하기 때문에 공정 비용면에서 이롭지 않다.
또한, 미국 특허 제4,816,420호는 마스크 재료를 통하여 결정 기판 상에 선택적으로 에피택시 성장시키고, 결정이 횡방향으로 성장하도록하는 방법을 이용하여 시트상 결정을 형성한 후에 이 결정을 기판으로부터 분리시킴으로써 박형의 결정 태양 전지를 얻는 것을 기재하고 있다. 그러나, 이 방법은 시트상 결정을 틈을 이용하여 기계적으로 박리시키기 때문에 결정이 일정 크기 이상일 때에는 박리 공정 중에 시트상 결정이 손상되기 쉽다. 특히, 태양 전지에서 결정 면적을 증가시키는 경우에는 이 방법을 이용하는 것이 실제적으로 곤란하다.
또한, 일본 특허 출원 공개 제6-45622호는 규소 웨이퍼 표면의 표면 영역에 다공질 규소층을 양극화에 의해 형성한 후에, 이 웨이퍼로부터 다공질층을 박리시키고, 이 박리된 다공질층을 금속 기판 상에 고착시킨 후에, 이 다공질층 상에 에피택시층을 형성함으로써 이를 이용하여 박막 결정 태양 전지를 제작함을 기재하고 있다. 그러나, 이 방법은 금속 기판이 고온 공정에 노출되기 때문에, 불순물이 에피택시층에 혼합되기 쉬워 그의 특성이 제한된다는 문제에 이를 수 있다. 또한, 비정질 규소 태양 전지에서 알려진 바와 같이 가요성 기판, 예를 들면 폴리이미드와 같은 고분자 필름 상에 박형 반도체층을 형성한다면, 곡면 형상의 기판 상에 설치할 수 있으므로 응용 분야의 확대를 꾀할 수 있다. 그러나, 상기 언급된 단결정 또는 다결정 규소 태양 전지의 공정에서는 고온이 필요하기 때문에 저내열성을 갖는 기판을 사용하는 것은 곤란하다.
한편, 일본 특허 출원 공개 제8-213645호는 규소 웨이퍼의 표면 영역에 형성된 비정질 규소 상에 양극화에 의해 태양 전지의 활성층이 에피택시 성장하도록하고, 그 후에 이 활성층을 다공질 규소층의 일부로부터 박리시킬 수 있음을 기재하고 있다. 따라서, 비싼 단결정 기판을 반복해서 사용할 수 있을 뿐만아니라 가요성 저내열성 기판 상에 고효율의 태양 전지를 형성할 수 있다. 그러나, 일본 특허 공개 제8-213645호의 기재에 따르면 활성층의 에피택시 성장을 CVD법에 의해 수행한다. 이 CVD법은 디클로로실란 (SiH2Cl2) 또는 트리클로로실란 (SiHCl3)와 같은 원료 가스 및 대량의 수소 가스를 사용한다. 비싼 가스를 대량 사용하여 20 내지 50 ㎛ 두께로 규소막을 퇴적시킬 경우, 이는 상당히 고가이고 많아야 0.5 내지 1.0 ㎛ 두께로 퇴적되는 비정질 규소에 비하여 비용의 면에서 상당히 이롭지 못하다.
도 1은 태양 전지 구조의 일례를 도시하는 도식적 횡단면도.
도 2의 (a) 내지 (i)는 반도체 부재 또는 반도체 소자 형성 방법의 단계의 일례를 설명하기 위한 개략도.
도 3은 용질의 농도 및 온도 사이의 관계를 나타내는 그래프.
도 4는 장치 제조예를 설명하기 위한 도식적인 횡단면 구조도.
도 5의 (a) 내지 (h)는 반도체 부재 또는 반도체 소자의 형성 방법의 단계에 대한 또다른 예를 설명하기 위한 개략도.
도 6은 제조 장치의 또다른 예를 설명하기 위한 개략적인 횡단면 구조도.
도 7은 제조 장치의 또다른 예를 설명하기 위한 개략적인 횡단면 구조도.
도 8의 (a) 내지 (h)는 반도체 부재 또는 반도체 소자를 형성하는 방법의 단계에 대한 또다른 예를 설명하기 위한 개력적인 공정도.
도 9는 태양 전지의 구조의 또다른 예를 도시하는 개략적인 횡단면.
도 10의 (a) 내지 (m)은 반도체 부재 또는 반도체 소자의 형성 방법의 단계에 대한 또다른 예를 설명하기 위한 개략적인 공정도.
도 11의 (a) 내지 (j)는 반도체 부재 또는 반도체 소자의 형성 방법의 단계에 대한 예를 설명하기 위한 개략도.
도 12의 (a) 내지 (m)은 반도체 부재 또는 반도체 소자의 형성 방법의 단계에 대한 또다른 예를 설명하기 위한 개략도.
도면의 주요 부분에 대한 부호의 설명
103, 203: 활성층
104, 204: p+ (또는 n+)형 층
105, 205, 901: 기판
106, 206: n+ (또는 p+)형 층
107, 207: 투명 전도층
108, 208: 집전 전극
109, 209: 배면 전극
201: 제1 기판
202 (202a, 202b), 602, 702, 902: 다공질층
401: 로드록 챔버
402: 개폐문
403: 질소 도입 라인
404: 기상 성장 용기
405, 410: 게이트 밸브
406, 411: 수소 도입 라인
407, 412: 배기관
408, 413, 417: 가열기
409: 액상 성장 용기
414: 카본 보트
415: 용융 재료
416: 기판
418, 419: 규소 웨이퍼
501: 용질의 농도
502: 용질의 온도
503: 상의 상태가 다른 영역을 나누는 곡선
504: 균일한 용액으로 존재하는 영역
505: 용액과 고체의 용질이 공존하는 영역
601: 규소 웨이퍼
603: n+ 박막 규소층
604: p- 박막 규소층
605: 게이트 절연막
606: 게이트 전극/게이트 배선
607: SiO2막
608: 게이트 기판
609: 질화규소막
610': 드레인 전극/드레인 배선
610: 소스 전극/소스 배선
701: GaAlAs 웨이퍼
703: 전이층
704: Al0.37Ga0.63As층
705: Al0.5Ga0.5As층
706: Al0.37Ga0.63As층
707: In2O3의 졸겔막
708: SnO2투명 전도층
709, 711: 유리
710: 구리 페이스트층
712: 리드 라인
713: 수지
904, 909, 911: n+형 층
905, 910, 912: n형 층
906, 908, 913: p형 층
907, 1201: p+형 층
본 발명은 이러한 상황에 비추어 이루어졌으며, 따라서 본 발명의 목적은 특성이 우수한 반도체 부재의 제조 방법 및 이 반도체 부재를 이용하여 태양 전지를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 고내열성을 갖지 않는 기판 상에서도 각종 특성이 우수한 결정 반도체을 형성할 수 있는 반도체 부재 제조 방법 및 이 반도체 부재를 이용하여 태양 전지를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 가요성 기판 상에서도 각종 특성이 우수한 결정 반도체를 형성할 수 있는 반도체 부재 제조 방법 및 이 반도체 부재를 이용하여 태양 전지를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 다양하게 응용, 이용 및 조정될 수 있는 반도체 부재의 제조 방법 및 이 반도체 부재를 이용하여 태양 전지를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 우수한 반도체 특성을 갖는 반도체 부재를 저가로 제조하는 방법 및 이 반도체 부재를 이용하여 우수한 광전 변환 특성과 같은 각종 특성 또는 저가의 이용 특성을 갖는 태양 전지를 제조하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 고변환 효율을 나타낼 수 있는 태양 전지의 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 재사용되는 결정 기판 상에 형성된 에피택시층을 결정 기판으로부터 박리시킴으로써 얻을 수 있는 반도체 부재를 제공하고, 값싼 원료를 이용함으로써 고성능의 반도체 부재를 저가로 제공하고, 결정 기판을 재사용한 반도체 부재를 이용하여 제작되고 값싼 원료를 이용함으로써 저가로 고성능을 갖는 태양 전지를 제공하는 것을 특징으로 한다.
이 목적을 달성하기 위하여, 본 발명은
제1 기판의 표면 영역에 다공질층을 형성하고,
이 다공질층 상에 액상 에피택시에 의해 반도체층을 형성하고,
제1 기판에 접착된 반도체층 표면의 대향면에 제2 기판을 접착시키고,
다공질층을 이용하여 반도체층으로부터 제1 기판을 분리시켜 반도체층을 제2 기판에 전사시키는 단계
를 포함하는 반도체 부재 또는 태양 전지의 제조 방법을 제공한다.
또한 본 발명은
(a) 제1 기판의 표면 영역에 다공질층을 형성하고,
(b) 환원성 분위기하에 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액에 다공질층을 침지시켜 다공질층의 표면에 반도체층을 성장시키고,
(c) 적어도 다공질층 또는 반도체층이 형성되어 있는 제1 기판의 표면쪽에 제2 기판을 접착시키고,
(d) 다공질층을 통해 제2 기판으로부터 제1 기판을 분리시켜 제1 기판으로부터 분리된 반도체층을 제2 기판에 전사시키는 단계
를 포함하는 반도체 부재 제조 방법을 제공한다.
또한, 본 발명은
(a) 제1 기판의 표면 영역에 다공질층을 형성하고,
(b) 성장시킬 반도체층을 구성하는 원소가 일정 농도까지 용해되어 있는 용융액 중에, 표면 온도를 일정 농도의 용융액이 포화되는 온도 보다 낮게 만든 다공질층을 침지시켜 이 다공질층의 표면에 반도체층을 성장시키고,
(c) 적어도 다공질층 및 반도체층이 형성되어 있는 제1 기판의 표면 쪽에 제2 기판을 접착시키고,
(d) 다공질층을 통해 제2 기판으로부터 제1 기판을 분리시켜 제1 기판으로부터 분리된 반도체층을 제2 기판에 전사시키는 단계
를 포함하는 반도체 부재 제조 방법을 제공한다.
또한, 본 발명은
(a) 제1 결정질 기판의 표면 영역에 다공질층을 형성하고,
(b) 원료 가스를 분해시킴으로써 다공질층의 표면에 제1 박막 반도체층을 기상 성장시키고,
(c) 환원성 분위기하에 제2 박막 반도체를 구성하는 원소가 포화 상태 또는 과포화 상태까지 용해시되어 있는 용융액에 제1 박막 반도체층을 침지시켜 제1 박막 반도체층의 표면에 제1 박막 반도체층과 상이한 전도형의 제2 박막 반도체층을 액상 성장시키고,
(d) 제2 박막 반도체층의 표면에 또는 제2 박막 반도체층에 추가로 형성된 층의 표면에 제2 기판을 접착시키고,
(e) 다공질층에 힘을 가하여 제1 기판으로부터 제1 박막 반도체층을 분리시켜 제1 박막 반도체층을 제2 기판에 전사시키는 단계
를 포함하는 반도체 부재의 제조 방법을 제공하는 것이다.
또한, 본 발명은
환원성 분위기하에 제2 박막 반도체층을 구성하는 원소가 포화 상태 또는 과포화 상태까지 용해되어 있는 용융액 중에 제1 박막 반도체층을 침지시켜 제1 박막 반도체층의 표면에 제2 박막 반도체층을 액상으로 성장시키기 위한 액상 성장 용기, 및
환원성 분위기를 유지하면서 기상 성장 용기와 액상 성장 용기 사이에 기판을 이송하기 위한 수단
을 포함하며, 다공질층을 포함하는 기판이 구비되고 반도체층이 다공질층 상에 형성되는 반도체 부재의 제조 장치를 제공한다.
상기 방법에서는 반도체층이 기상 에피택시에 의해 형성된 영역과 액상 에피택시에 의해 형성된 영역을 순서대로 포함하도록 다공질층 상에 반도체층을 형성하는 것이 바람직하다.
또한, 이 방법은 반도체층으로부터 분리시킨 후에 제1 기판의 표면에 남아 있는 다공질층을 제거하는 단계를 추가로 포함할 수 있다.
또한, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액을 사용하여 수행하는 것이 바람직하다.
또한, 액상 에피택시를 환원성 분위기하에 수행하는 것이 바람직하다.
더욱이, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층과 접촉시키는 것을 포함하는 것이 바람직하다.
또한, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층 상에 형성된 에피택시층과 접촉시키는 것을 포함하는 것이 바람직하다.
또한, 에피택시층이 기상 에피택시에 의해 형성되는 것이 바람직하다.
또한, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용융되어 있는 용융액을 사용하며 다공질층의 표면 온도를 일정 농도를 갖는 용융액 중의 원소가 포화되는 온도 보다 낮게 유지하면서 이 용융액을 다공질층의 표면과 접촉시키는 것을 포함하는 것이 바람직하다.
또한, 환원성 분위기를 구성하는 가스를 공급하면서 원료 가스를 분해시킴으로써 기상 에피택시를 수행하는 것이 바람직하다.
또한, 제2 기판의 접착 단계는 접착제를 이용하여 수행할 수 있다. 이 경우, 접착제에는 수용성 접착제가 포함된다.
또한, 반도체층을 분리하여 제2 기판에 전사시키기 위해 별도의 표면 상에 제3 기판을 설치할 수 있다. 이 경우, 반도체층이 제3 기판에 전사되도록 제2 기판을 분리시킬 수 있다.
또한, 제2 기판은 투수성을 가질 수 있다. 또한, 제2 기판 접착을 위해 사용된 접착제의 접착력을 낮춤으로써 제2 기판의 분리를 수행할 수도 있다. 이 경우, 접착력의 저하는 제2 기판을 통해 통과된 액체로 수행하는 것이 바람직하다.
또한, 다공질막 중의 불순물을 반도체층에 확산시킬 수 있다.
용매로서 인듐을 사용하여 액상 에피택시를 수행하는 것이 바람직하다.
또한, 상기 제조 방법에서는 불순물을 도입시킨 반도체층을 형성하기 전에, 불순물이 도입되어 있지 않거나 또는 낮은 농도의 불순물이 도입되어 있는 반도체층을 표면 처리 후의 제1 기판의 트레드 표면에 액상 성장법으로 형성시키는 것이 바람직하다.
또한, 상기 제조 방법에서는 제1 기판으로서 순도 99.99 % 이하의 반도체를 사용할 수 있다.
또한, 상기 제조 방법에서는 제1 기판이 결정 기판일 수 있으며, 구체적으로는 규소 단결정일 수 있다.
또한, 상기 장치는 환원성 분위기하에 원료 가스를 분해하여 기판의 다공질층 표면 상에 제1 박막 반도체층을 기상 성장시키기 위한 기상 성장 용기를 구비할 수 있다.
본 발명은 에피택시 성장을 이용하여 고성능 및 고품질의 반도체 부재를 제공하고, 또한 고변환 효율의 태양 전지를 제공한다.
규소의 에피택시 성장을 저가로 수행하기 위하여, CVD법과 같이 가스를 이용하는 방법 보다는 액상 성장법을 이용하는 것이 유리하다. 액상 성장법에서는 규소 입자를 Sn, In, Cu 또는 Al과 같은 용융 금속 중에 용해시키고, 결정질 기판을 그에 침지시키고, 용액이 과포화 상태로 된 상태에서 규소를 기판 상에 성장시킨다. 액상 성장법은 사용 원료가 고가이고 폐원료가 적다. 또한, 액상 성장법은 100 ℃ 이하와 같은 Si의 융점에 비하여 매우 저온에서 성장을 수행하기 때문에 에너지면에서 스핀법 보다 이롭다. 그러나, 사실 액상 성장법을 이용하여 규소 성장을 수행하는 경우, 기존의 상황하에서는 이상 결정 입자가 성장하거나 또는 박막 반도체층이 잘 분리되지 않는다는 문제점으로 인해 성장된 규소가 태양 전지로서의 이용 시에 견딜 수 없는 경우가 적지 않다. 따라서, 일반적으로 단결정 또는 다결정 규소 만큼의 고성능 및 비정질 규소만큼의 저가를 달성하는 것은 어렵다.
또한, 에피택시 성장용 기판 (제1 기판)으로서는 단결정 규소 웨이퍼 뿐만아니라 고품질 다결정 규소 웨이퍼도 사용될 수 있다. 그러나, 기판으로부터의 불순물 확산으로 인한 영향을 막기 위해 소자가 기판 자체에 제작되는 정도로 고순도의 기판이 요구된다. 따라서, 비용면에서는 기판을 적어도 수십회 반복하여 사용할 수 있으면 바람직하다. 그러나, 사용 반복 회수가 증가하면 결정의 표면 상태의 변화등에 따라 양극화 조건이 변화하여 제조 관리가 곤란하게 된다.
이러한 상황을 고려하여 일례로서 태양 전지에 대하여 본 발명의 실시형태를 기재할 것이다. 본 발명은 제2 기판에 반도체층을 전사시키는 공정을 이용한다. 본 발명의 반도체층 상에 필요에 따라 트랜지스터, 다이오드 또는 LED와 같은 반도체 소자를 형성할 수 있으며, 본 발명이 특별히 태양 전지의 제조에 한정되는 것은 아니다.
본 발명의 방법에 따라 제조된 태양 전지의 구조예가 도 1의 개략적 횡단면도에 도시되어 있고, 본 발명에 따른 제조 단계의 바람직한 예는 도 2의 (a) 내지 (i)의 개략적인 횡단면도에 각각 도시되어 있다. 도 1 및 2의 (a) 내지 (i)에서 부호 (105 및 205)는 기판을 나타내고, (109 및 209)는 배면 전극을 나타내고, (104 및 204)는 p+ (또는 n+)형 층을 나타내고, (103 및 203)은 활성 p- (또는 n-)형 층을 나타내고, (106 및 206)은 n+ (또는 p+)형 층을 나타내고, (107 및 207)은 투명 전도층을 나타내고, (108 및 208)은 집전 전극을 나타낸다. 이 실시예에서는, n+ (또는 p+)형 층 (106, 206) 및 활성 p- (또는 n-)형 층 (103, 203)이 반도체 접합을 형성하여 광기전력을 발생시킨다. 활성 p- (또는 n-)형 층 (103 및 203)은 태양광을 흡수하여 캐리어 (carrier)를 발생시키는 본체이고 규소의 경우 두께가 약 10 내지 50 ㎛이다. 한편, n+ (또는 p+)형 층 (106 및 206)은 1 ㎛ 이하가 충분한 두께이다. 또한, p+ (또는 n+)형 층 (104 및 204)는 전극들 (109, 209)과 층들 (104, 204) 사이에 배면 필드 (back-surface field)을 형성하고, 필수적이지는 않지만 전극 (109 및 209)의 근처에 캐리어가 재결합하는 것을 막는 기능을 제공한다. 또한, 1 ㎛ 미만의 두께로도 충분히 기능을 한다. 이 예에서는, n+ (또는 p+)형 층 (106 및 206), 활성 p- (또는 n-)형 층 (103 및 203) 및 p+ (또는 n+)형 층 (104 및 204)라는 표현은 층 (106 및 206)이 n+ 형이라면, 층 (103 및 203)은 p-형을 가지며 층 (104 및 204)는 p+형인 반면, 층 (106 및 206)이 p+형이면 층 (103 및 203)은 n-형이고, 층 (104 및 204)는 n+형을 가짐을 의미한다. 따라서, 이 층들은 각 전도형의 조합으로 기능을 하고, n+형 층 (106 및 206)을 함유하는 조합예에서는 집전 전극 쪽이 네가티브 기전력을 발생하는 반면, p+형의 층 (105 및 206)을 함유하는 조합예에서는 집전 전극 쪽이 포지티브 기전력을 발생한다.
이어서, 본 발명에 따른 제조 단계의 윤곽이 도 2의 (a) 내지 (i)를 참고로 하여 기재될 것이다. 예를 들어, 단결정 반도체 웨이퍼를 제1 결정질 기판 (201)로 사용한다. 불순물을 열로 확산시키고, 제1 기판 (201)의 표면에 이온을 이식시키거나, 또는 웨이퍼 제조시에 불순물을 도입시켜 적어도 웨이퍼 표면을 p+ (또는 n-)형으로 만든다 (도 2의 (a)). 그 다음, 불순물이 도입되어 있는 쪽의 웨이퍼 표면을 HF 용액 중에서 양극화시켜 다공질층 (202)를 형성한다 (도 2의 (b)). 양극화에 의한 다공질 구조 형성에서는 일본 특허 출원 공개 제7-302889호에 기재된 바와 같이 양극화 전류값을 예를 들어 저수준에서 고수준으로, 다공질층의 구조에 따른 다공도 변화가 있기 때문에 기판 및 반도체층이 에피택시 성장 후에 다공질층을 통해 서로 분리되기 쉽도록 제어할 수 있는 방식으로 변화시킨다. 이어서, 활성 p- (또는 n-)형 층으로 기능하는 단결정 반도체층 (203)을 기상 성장법으로 다공질층 상에 에피택시 성장시킨다. 그후, 경우에 따라 p+ (또는 n+)형 층의 단결정 반도체층 (204)를 에피택시 성장시킨다. 또한, 배면 전극 (209)이 형성된 제2 기판 (205)를 단결정 반도체층 (204)에 접착시키거나, 또는 단결정 반도체층 (204)를 형성한 후에 배면 쪽 전극 (209)를 단결정 반도체 (204)에 형성하고, 제2 기판 (205)를 그에 접착시킨다 (도 2의 (d) 또는 (e)). 접착된 제2 기판 (205)와 제1 결정질 기판 (201) 사이에 힘을 가하여 다공질층을 기계적으로 분리시킴으로써 제1 결정질 기판 (201)로부터의 단결정 반도체층 (203 및 204)를 제2 기판 (205)에 전사시킨다 (도 2의 (f)). 전사 후에, 단결정 반도체 부재 (203)의 표면에 남아 있는 다공질층 (202a)를 에칭에 의해 제거하고, n+ (또는 p+)형 반도체층 (206), 투명 전도층 (207) 및 집전 전극 (208)을 형성하여 태양 전지를 완성한다 (도 2의 (g) 내지 (h)). 분리를 완료한 후에 제1 결정질 기판 (201)의 표면에 남아 있는 다공질층 (202b)를 에칭 등으로 제거 및 처리한 다음, 제1 결정질 기판을 다시 제1 단계에 적용시킨다 (도 2의 (a)).
이어서, 본 발명에 따른 제조 방법을 보다 상세히 기재하고자 한다.
먼저, 다공질층 (202)에 대한 제1 결정질 기판 (201)의 재료로서 규소를 사용하는 예 (즉, 다공질층이 규소로 제조되는 예) 를 기재하고자 한다. 규소 다공질층 (202)의 기계적 강도가 비록 다공도에 좌우될지라도 괴상 규소의 강도 보다 충분히 약하다고 간주한다. 예를 들면 다공도가 50%인 경우 기계 강도가 괴상인 경우의 절반 이하라고 간주한다. 제2 기판 (205)를 다공질 규소층 (202)의 표면에 접착시키는 경우, 제2 기판 (205)와 다공질층 (202) 사이에 충분한 접착력이 부여되면 다공질층이 형성된 규소 웨이퍼 (201)과 제2 기판 (205) 사이에 압축력, 인장력 또는 전단력을 가하여 다공질 규소층 (202)을 파괴시킨다. 다공도가 보다 증가한다면 더 약한 힘으로도 다공질층 (202)가 파괴될 수 있다.
농도 10 % 이상의 HF 용액을 사용하는 양극화 방법으로 규소 기판을 다공질로 만들 수 있다. 양극화 시에 흐르는 전류의 양은 HF 농도, 원하는 다공질층 두께, 다공질층의 표면 상태 등에 따라 결정하는 것이 적당하며, 약 몇몇 내지 수십 mA/cm2의 범위가 적합하다. 또한, 에틸 알콜과 같은 알콜을 HF 용액에 첨가하여, 양극화시에 발생하는 반응성 가스의 기포를 반응될 표면으로부터 교반 없이 제거할 수 있으므로 다공질 규소를 균일하고 효율적으로 형성할 수 있다. 알콜의 첨가량은 HF 농도, 원하는 다공질층의 두께, 다공질층의 표면 상태 등에 따라 적당하게 결정된다. 특히, HF 농도가 지나치게 낮아지는 것을 막는데 주의해야 한다. 단결정 규소의 밀도는 2.33 g/cm3인 반면, 다공질 규소층의 밀도는 50 내지 20%의 HF 용액 농도 변화에 따라 1.1 내지 0.6 g/cm3의 범위로 변한다. 또한, 양극화 전류를 변화시켜 다공도를 변화시킬 수도 있다. 전류가 증가하면 다공도도 증가한다.
양극화에 의한 다공질 규소의 형성에는 양극성 반응을 위해 정공 (positive hole) 이 필요하다. 이러한 이유로, 정공이 주로 존재하는 p형 규소를 사용하여 규소를 다공질로 만든다 (T. Unagami, J. Electrochem. Soc., vol. 127,476 (1980)). 그러나, 한편으로는 저내성 n형 규소를 다공질로 만드는 것도 보고되었다 (R.P Holmstrom and J.Y. Chi, Appl. Phys. Lett., vol. 42,386 (1983)). 따라서, p형 또는n형의 종류에 무관하게 저내성 규소를 다공질로 만들 수 있다. 또한, 전도형에 따라 선택적으로 규소를 다공질로 만들 수 있으므로 FIPOS (Full Isolation by Porous Oxidized Silicon)법에서와 마찬가지로 어두운 장소에서 양극화를 수행함으로써 p형 층만을 다공질로 만들 수 있다.
단결정 규소를 양극화시킴으로써 얻어지는 다공질 규소는 투과 전자현미경의 관찰로 약 수 nm 정도의 구멍 (pore)를 가지며 밀도가 단결정의 절반 이하로 된다. 이러한 사실에서도 단결정성이 유지되어 이로써 다공질 규소 상에 에피택시층이 성장할 수 있게 된다. 또한, 다공질층이 그의 내부에 형성된 다수의 구멍 공간을 갖기 때문에 체적에 비하여 표면적이 현저하게 증가한다. 결과적으로, 다공질층의 화학적 에칭 속도가 통상의 단결정층의 에층 속도에 비하여 현저하게 가속된다. 또한, 에피택시 성장 전에 수소 분위기 중에서 950 내지 1,100 ℃에서 어닐링 (annealing) 하면 우수한 에피택시층이 얻어짐이 알려져 있다. 이는 다공질층의 최외 표면이 고온의 환원성 분위기 중에서 재구성되어 편평하게되기 때문인 것으로 추정된다 (Nikei Micro Device, 1994년 7월, p76).
유사하게, 단결정 규소를 다결정 규소로 대체하여 양극화에 의해 다공질층을 얻고, 이 다결정 규소의 다공질층 상에 결정 규소층을 성장시킬 수 있다 (이 경우, 다결정 규소의 결정 입도에 상응하는 에피택시 성장이 실제 가능하다). 하기에 기재된 바의 각 실시예 중에 보다 상세히 기술될 것이다.
이어서, 박막 반도체층의 액상 성장 형성 방법을 기재할 것이다. 도 3은 본 발명의 제조 방법에 있어 액상 성장법을 설명하기 위한, 용매 M 및 용질 S (예를 들면, 규소)의 열 평형 상태에서의 개략적인 계통도이다. 이 도면에서, 횡축 (501)은 용액 중의 용질 S의 평균 농도 (또는 상황에 따라 겉보기 농도) 를 나타내며, 그의 좌측 단부는 순수한 용매의 상태를 나타내고, 용질 S의 농도는 우측으로 갈수록 증가한다. 또한, 종축 (502)는 용액의 온도를 나타내며, 용액의 상태는 그의 경계면이 곡선 (503)인 두 개의 영역으로 대략 분류된다. 또한, 영역 (504)의 P 위치에서는 용질 S는 용매 M에 균일하게 용해되고 그의 농도는 횡축에 표시된 바의 농도와 동일하다. 영역 (505)에서는, 용질 S의 일부가 고화되고 석출되며, 예를 들어 고체 S 및 농도 Dq를 갖는 용액이 Q 위치에 함께 존재한다. 곡선 (503) 상의 R0 상태의 온도에서 용해되지 않는 재료로 제조된 기판을 R0 상태의 용액에 침지시키고, 이 용액의 온도를 점차 낮추면 용액 중의 용질 S의 농도가 곡선 (503)을 따라 예를 들면 R1까지 감소된다. R0 및 R1 사이의 농도차에 상응하는 용질 S가 고체로서 기판의 표면에 퇴적된다. 특히, 기판이 결정질인 경우에는 고체 S도 기판의 결정도에 따라 결정질이 되는 경우가 있으며, 이를 에피택시 성장이라고 부른다. 보통, 기판 재료와 고체 S가 동일한 경우, 에피택시 성장이 최대로 촉진된다. 그러나, 재료가 상이한 경우에도 에피택시 성장 (헤테로 에피택시 성장)이 가능하다. 이러한 방식으로, 제1 결정질 기판의 표면에 박막 반도체를 성장시킬 수 있다. 일반적으로는 포화 상태가 막 되거나 또는 매우 단시간 동안 약간의 불포화 상태로 만든 후에 포화 상태로 조정한 용액에 기판을 침지시킨 후에, 결정 성장을 시작한다. 상기 방법으로는 불순물 및 흠집이 열평형 효과에 의해 기판 표면에서 없어져 고품질의 결정이 성장하기 쉽다고 추정된다. 그러나, 실제 다공질층 상에 결정을 액상 성장법을 성장시킬 경우에는 몇가지 문제점이 생김이 입증되었다. 이후에는, 본 발명자가 수행한 실험에 기초하여 기술할 것이다.
액상 성장법 이외의 다른 방법, 예를 들어 실란 (SiH4), 디클로로실란 (SiH2Cl2) 또는 트리클로로실란 (SiHCl3)와 같은 가스를 열 또는 플라즈마 작용으로 분해시킴으로써 에피택시 성장을 수행하는 방법 (CVD법) 등으로도 에피택시 성장이 가능하다. 그러나, 액상 성장법은 열평형 상태에 근접한 상태에서 결정 성장을 수행하기 때문에, 고품질 박막 반도체층이 용이하게 얻어지고, 또한 퇴적에 필요한 재료가 저가이다.
먼저, 도 4는 본 발명에 따른 태양 전지의 반도체층을 성장시키는데 적합한 장치의 도식적인 구조 횡단면도를 나타낸다. 이 장치는 실험 1 내지 3 및 실시예 1에서 사용된다.
도 4에 도시된 바와 같이, 전체 장치는 크게 3개의 부분으로 분류된다. 부호 (401) 은 내부가 개폐문 (402) 로 밀폐되어 기밀 유지될 수 있는 로드록 챔버를 나타낸다. 부호 (403)은 챔버 (401) 중의 분위기를 질소로 대체할 수 있는 질소 도입 라인을 나타낸다. 부호 (404)는 수소 어닐링 용기 또는 기상 성장 용기를 나타내며, 이 용기 (404)와 로드록 챔버 (401) 사이의 게이트 밸브 (405)를 통하여 시료를 이송할 수 있다. 수소 및 원료 가스의 유량을 조절하면서 수소 도입 라인 (406)으로부터 수소 어닐링 용기 (404)에 수소 또는 막 형성용 원료 가스를 도입할 수 있다. 부호 (408)은 용기 (404)의 내부에 설치된 가열 기판 (416)에 대한 가열기를 나타낸다. 각각 서로 접착된 두 개의 규소 웨이퍼 한쌍을 포함하는 기판 (416)이, 기판 사이의 소정 간격을 홀더에 의해 유지하면서 다수의 기판 (416) 이 각각 서로에 대해 평행하게 있도록 배열되어 있다. 이 기판은 도면에 도시되지 않은 이송 메카니즘으로 게이트 밸트를 통해 수직 이송될 수도 있다. 부호 (409)는 액상 성장 용기를 나타내며, 수소 어닐링 용기 (404) 및 액상 성장 용기 (409) 사이의 게이트 밸브 (410)을 통하여 시료를 이송할 수 있다. 액상 성장 중에 분위기를 환원 상태로 유지할 수 있도록 수소 도입 라인 (411)로부터 액상 성장 용기 (409)에 수소를 공급한다. 부호 (414)는 가열기 (413)으로 가열되어 규소와 같이 반도체층을 구성하는 원소 및 경우에 따라 도판트 원소가 카본 보트 (414) 의 내부에 존재하는 In과 같은 저융점 금속 중에 용해되는 카본 보트를 나타낸다. 부호 (407 및 412)는 배기관을 나타내고 (415)는 용융 재료를 나타낸다.
(실험 1)
표준 양극화에 의해 다공질층이 표면에 형성되어 있는 p 형 규소 웨이퍼를 기판으로서 1,050 ℃의 기판 표면 온도 (Tsurf) 에서 30 분 동안 (어닐링 후) 수소 기류를 유지한 후에, 온도를 900 ℃로 낮췄다. 한편, 900 ℃의 용매 온도 (Tm) 에서 용매가 막 포화되는 농도까지 금속 인듐 용매에 규소를 용해시켰다. 그후, 표준 양극화에 의해 표면에 다공질층이 형성되어 있는 p형 규소 웨이퍼를 900 ℃의 표면 온도 Tsurf에서 용매 중에 침지시킨 다음, -1 ℃/분의 냉각 속도로 점차적으로 냉각시켰다. 결과적으로, 규소 웨이퍼의 표면에 규소층이 퇴적되었다. 그러나, 표면에 요철 구조가 발견되고, 불연속 고리형 RHEED (반사 고속 전자선 회절) 화상이 얻어졌다. 따라서, 성장된 규소가 불규칙한 다결정임이 밝혀졌다. 게다가, 이 막을 분리하고자할 때, 막의 일부가 분리되지 않고 남아 있었고 이 막을 태양 전지용으로는 사용할 수 없었다. 그러나, 디클로로실란을 사용한 열 CVD 방법에 의해 동일한 조건을 갖는 다공질층에 결정 성장을 수행한 경우에는 우수한 평활도를 갖는 단결정 막이 얻어진다. 또한, 막 전체를 완전히 분리할 수 있다. 한편, 어떠한 다공질층의 형성 없이 동일한 조건 하에서 동일한 p형 규소 웨이퍼에 액상 성장을 시키는 경우에서도 마찬가지로 고품질의 단결정이 얻어진다. 달리말하면, 다공질층에 결정을 액상 성장시키는 경우에는 고유한 문제점이 발생함이 밝혀졌다.
(실험 2)
900 ℃의 금속 인듐에 포화 상태가 막 될 때까지 규소를 용해시켰다. 달리 말하면, 용액이 포화된 때의 온도 Tast가 900 ℃ 였다.
그 다음, 용매의 온도를 표 1의 Tm 칼럼의 값으로 설정한 후에, 표준 양극화에 의해 표면에 다공질층이 형성되어 있는 p형 규소 웨이퍼를 실험 1에서와 같이 수소 기류 중에 어닐링시키고, 이어서 기판 표면 온도를 용매의 온도와 동일하게 (Tsurf=Tm)를 유지하면서 용매중에 침지시키고, -1 ℃/분의 냉각 속도로 점차 냉각시켜 두께 20 ㎛의 박막을 퇴적시켰다. 결과로서 표 1에 나타낸 바와 같이 Tm에 따라 RHEED 화상 및 분리 상태의 차이가 나타났다.
Tm RHEED 화상 분리
904 ℃ 피라미드상 불균일 성장
902 ℃ 불연속 막
900 ℃ 불연속 고리상 화상 분리가능하지 않음
898 ℃ 안개 같은 스폿 화상 실질적으로 분리가능함
896 ℃ 안개 같은 스폿 화상 실질적으로 분리가능함
894 ℃ 스폿 화상 완전히 분리가능함
892 ℃ 스폿 화상 완전히 분리가능함
이 실험에서는, Tm이 Tsat 보다 낮은 경우 도 3의 Q 지점에서와 같이 포화 농도를 넘는 양에 상응하는 규소량이 바로 석출되어야 한다. 그러나, 사실상 약간의 범위 내의 과포화 규소가 용액 중에 존재할 수 있다. 과포화 상태는 불안정하여 웨이퍼와 같은 고체가 용액 중에 존재하면 그 표면 근처에 용액으로부터 규소가 웨이퍼 상에 퇴적하기 시작한다.
이러한 방식으로, 용액이 어느 정도 포화 상태로 만들어진 후에 규소 웨이퍼를 침지시킴으로써 박막 반도체의 상태가 현저히 개선됨이 입증되었다. Tsat 및 Tm을 변화시킨 시험의 결과로 본 발명자들은 관계식 Tsat - Tm ≥ 5。를 실질적으로 만족하는 경우 결정도가 특히 높고 우수한 박리가능 막이 성장한다는 결론을 얻었다. 그러나, 과포화 상태 정도가 현저하면 용질이 용액으로부터 바로 석출되어 안정한 퇴적을 수행할 수 없다.
이러한 결과가 얻어진 이유를 본 발명자들을 다음과 같이 추정하고 있다. 즉, 미시적인 관점에서는 용질이 석출되는 상태에서도 석출되는 용질 원자 및 용해되는 용질 원자가 웨이퍼의 표면에 공존하고 석출되는 용질 원자가 다량인 경우에 석출이 일어난다고 추정하고 있다 (이러한 관점에서, 기상으로부터의 분자의 화학 반응에 의해 석출이 실질적으로 한 방향으로 일어나는 CVD 방법과 상기 방법이 상이하다고 생각된다). 따라서, 초기 성장 단계에 정량의 퇴적이 이루어지지 않거나, 또는 퇴적 정속도가 낮은 경우에는 기판으로부터 용해되는 대량의 원자가 존재하기 때문에 시간의 경과에 따라 초기 기판 구조가 변화된다고 추정된다. 특히, 다공질층은 유효 표면적이 넓고 반응성이 높기 때문에 용액 중에서의 기판과 용질 사이의 원자 전달이 빈번하게 이루어져 다공질층이 현저하게 변성되기 쉽다. 이러한 이유로 결정도가 손실되고 구멍이 생겨 후속 단계에서 분리시키기 어렵게된다고 추정된다.
또한, 액상 성장법에서는 초기 기판 침지 단계에서 용액이 불포화되어 있지 않다면 고품질 결정이 성장할 수 없다고 알려져 있다. 그러나, 다공질층이 고온 환원성 분위기하에 위치한다면 표면 흠집이 없어지고 산소와 같은 불순물도 없어진다. 따라서, 이러한 상황을 통해 용액이 초기부터 과포화되는 경우에 고품질 결정이 용이하게 얻어진다고 생각된다.
(실험 3)
900 ℃의 금속 인듐 용매 중에 용액이 막 포화되는 농도를 가질 때까지 규소를 용해시켰다. 표준 양극화에 의해 표면에 다공질층이 형성되어 있는 p형 규소 웨이퍼를 수소 기류 중에서 어닐링시킨 후에, 기판 표면 온도를 표 2에 제시된 Tsurf 칼럼의 값으로 설정한 채로 용매 중에 침지시킨 다음, -1 ℃/분의 냉각 속도로 점차 냉각시켜 두께 20 ㎛의 박막 규소를 퇴적시켰다. 기판의 표면 온도가 규소 웨이퍼가 용액 중에 침지된 직후의 용매 온도 Tm과 동일하다고 추정된다.
Tm RHEED 화상 분리
904 ℃ 피라미드상 불균일 성장
902 ℃ 불연속 고리상 화상 부분적으로 분리가능함
900 ℃ 불연속 고리상 화상 분리가능하지 않음
898 ℃ 안개 같은 스폿 화상 실질적으로 분리가능함
896 ℃ 안개 같은 스폿화상 실질적으로 분리가능함
894 ℃ 스폿 화상 완전히 분리가능함
892 ℃ 스폿 화상 완전히 분리가능함
금속 인듐 용매가 초기 성장 단계에서는 과포화되지 않지만, Tsuf Tsat, 바람직하게는 Tsat - Tsurf ≥ 5 ℃를 만족하면 다공질층에 대한 역효과가 실질적으로 방지된다고 추정된다. 냉각을 시작할 때까지 Tsat = Tm = 900 ℃가 충족된다.
그 다음, 접합의 형성을 기술할 것이다. 도 1에서는, 기판 (105) 쪽의 p+ (또는 n+)형 층 (104) (배면 필드 형성) 및 광입사 쪽의 n+ (또는 p+)형 층 (106)을 각각 활성 p- (또는 n-)형층 (103)으로부터 따로따로 액상 성장법으로 성장시킬 수 있다. 예를 들면 Ga가 용매인 경우, 도핑되어 p+형이 될 수 있도록 규소막에 Ga를 용해시킨다. Sb가 용매인 경우에는 도핑되어 n+형이 될 수 있도록 규소막에 Sb를 용해시킨다. In이 용매인 경우는, In을 규소 중에 용해시키는 것이 어렵기 때문에 도핑되어 p형이 될 수 있도록 Ga를 In에 첨가한다. 유사하게 도핑되어 n형이 될 수 있도록 As를 In에 첨가한다.
별법으로, 활성층 (103)의 표면에 도판트 확산원을 피복 또는 퇴적시키거나, 또는 이온 이식법으로 도판트 원자를 규소층에 이식시킴으로써 열 확산에 의해 접합을 형성할 수 있다.
또한, 이미 기재된 바와 같이, 반도체 박막을 분리한 후에 광입사 쪽에 n+ (또는 p+)형 층 (106)을 별도로 형성할 수 있다. 수지막과 같이 저내열성을 갖는 기판을 이용하는 경우에는 저온 퇴적이 가능한 플라즈마 CVD와 같은 퇴적 방법을 사용하는 것이 필수적이다. 보다 상세한 것은 실시예 중에 기술될 것이다.
이어서, 도 2의 (a) 내지 (i)를 참고로 하여 제1 결정질 기판 및 그의 재사용에 대해 기술할 것이다. 이미 기술한 바와 같이, 박막 규소 결정을 성장시키기 위해 제1 기판으로서 규소 웨이퍼를 사용하는 것이 최상이다. 규소 웨이퍼의 양극화를 수행하기 위하여 규소 웨이퍼 전체를 도핑하여 p형으로 만들거나, 또는 규소 웨이퍼의 표면 만을 도핑하여 p형으로 만든다. 이의 수행 방법으로는 열 확산 또는 이온 이식법과 같은 방법을 사용한다. p형 층을 양극화에 의해 다공질로 만들어 다공질층 (202)를 형성한다.
또한, 규소 결정 기판으로부터 분리된 활성층 (203)에 남아있는 다공질층 (202a)를 선택적으로 제거한다. 또한, 활성층 (203)이 분리된 규소 결정 기판의 표면에 남아 있는 다공질층 (202b)를 재사용을 위해 선택적으로 제거한다. 통상의 규소 에칭액, 다공질 규소용의 선택적 에칭액인 불화수소산, 알콜 및 과산화수소수 중 하나 이상을 불화수소산에 첨가한 혼합액, 완충 불화수소산, 및 알콜 및 과산화수소수 중 하나 이상을 완충 불화수소산에 첨가한 혼합액 중 1종 이상을 이용하여 무전기 습식법으로 다공질 규소만을 화학적으로 에칭시킬 수 있다.
분리 단계를 반복 수행함에 따라 제1 기판의 두께가 점차 줄어든다. 규소층 표면의 거칠기 및 흠집이 점차 증가하는 경향이 있다. 규소 웨이퍼를 반복하여 사용할 수 있는 회수는 이러한 요인들로 인해 제한된다. 비싼 단결정 규소 웨이퍼의 사용가능 회수는 비용에 크게 영향을 미친다. 이러한 관점에서 몇가지를 개선할 수 있다. 즉, 에피택시 성장을 수행하여 두께를 복귀시킬 수 있다. 이 경우에는 성장이 저가로 가능하도록 액상 성장법을 사용하는 것이 특히 편리하다.
이 방법은 비용 절감의 면에서 몇가지 잇점을 갖는다. 즉, 성장 중에 엑피택시층을 도핑하여 p형으로 만드는 경우에는 p형의 도핑 단계가 필요치 않다. 또한, 불순물의 농도가 불안정한 정도로 저품질의 규소 웨이퍼를 사용하는 경우에도 양극화 단계의 재현도가 개선되어 다공질층의 품질을 안정화한다. 또한, 비-도핑 또는 저농도로 도핑된 에피택시층을 p형의 표면의 도핑 단계 전에 퇴적시킬 경우 양극화에 의한 재현도가 더욱 개선된다. 반복 사용됨에 따라 표면에 요철 등이 발생하여 후속 단계에 크게 영향을 주지만, 필요하다면 기계적 연마를 수행할 수 있다.
이러한 기재는 박막 반도체가 단결정인 경우에만 해당된다. 그러나, 이것은 필수적인 것은 아니다. 본 발명을 태양 전지에 응용할 경우, 박막 반도체가 다결정인 경우에도 결정 입도가 기준으로 약 1 mm라면 충분히 고성능을 갖는 태양 전지에 실제 사용될 수 있다. 제1 결정질 기판이 다결정일지라도 각각의 결정 입자 범위 내에서 에피택시 성장이 국부적으로 이루어져 이로써 다결정질 박막 반도체층을 얻을 수 있다. 보다 상세한 것은 실시예 중에 기재될 것이다.
본 발명에 따른 태양 전지에서는 박막 결정 반도체층이 전사되는 저내열성 기판으로서 고분자 필름을 사용하는 것이 적당하며, 대표적인 재료로는 폴리이미드 필름을 들 수 있다. 또한, 유리, 수지로 제조된 플라스틱판 등을 사용할 수 있다. 본 발명에 따른 태양 전지에서는 박막 결정 반도체층에 기판을 접착시키는 방법으로서 구리 페이스트 또는 은 페이스트와 같은 전도성 금속 페이스트를 기판과 박막 결정 반도체층 사이에 삽입하여 서로 밀착시킨 다음, 소성하여 서로 고착시키는 방법을 사용하는 것이 적당하다. 이 경우에는 소성시킨 후에 구리 또는 은과 같은 금속이 배면 전극 및 배면 반사층으로 기능한다. 또한, 고분자 필름과 같은 기판의 경우는 기판과 박막 결정 반도체층이 서로 밀착되어 있는 상태에서 막 기판의 연화점까지 온도를 승온시키는 그러한 방식으로 기판 및 박막 결정 반도체층을 서로에 대해 접착시킬 수 있다 (이 경우에는 배면 전극이 박막 결정 반도체층의 표면에 미리 형성된다). 본 발명에 따른 태양 전지는 입사광의 반사 손실을 저감시키기 위하여 반도체층의 표면을 텍스쳐 처리할 수 있다. 규소의 경우에는 히드라진, NaOH, KOH 등을 이용하여 이 처리를 수행한다. 텍스쳐 처리에서 형성되는 피라미드의 높이는 수 내지 수십 ㎛의 범위가 적당하다.
이어서, 본 발명에 따른 다른 제조 방법의 단계 개요가 도 5의 (a) 내지 (h)를 참고로 기재될 것이다.
먼저, 제1 결정질 기판 (201)로서 예를 들면 단결정 반도체 웨이퍼를 사용한다. p+ (또는 n+)형 층이 적어도 웨이퍼 표면에 형성되도록 웨이퍼의 생산 중에 단결정 반도체 웨이퍼의 표면에 또는 웨이퍼 내에 열확산 및 이온 이식에 의해 불순물을 도입시킨다 (도 5의 (a)).
그다음, 불순물이 도입된 웨이퍼 표면 쪽을 HF 용액 중에서 양극화시켜 다공질층 (202)를 형성한다 (도 5의 (b)).
이어서, n+ (또는 p+)형 제1 단결정 반도체층 (206)을 기상 성장법에 의해 다공질층 상에 에피택시 성장시킨다. 환원성 분위기를 유지하면서, 활성 p- (또는 n-)형 층으로 기능하는 제2 단결정 반도체층 (203)을 단결정 반도체층 (206) 상에 액상 성장법으로 에피택시 성장시칸다. 그 후에, 필요하다면 p+ (또는 n+)형 층의 제3 단결정 반도체층 (204)를 에피택시 성장시킨다 (도 5의 (c)).
또한, 배면 전극 (209)가 미리 형성되어 있는 제2 기판 (205)를 p+ (또는 n+)형 층 (204) 상에 접착 시키거나, p+ (또는 n+)형 층 (204)을 형성한 후에 배면 전극 (209)를 p+ (또는 n+)형 층 (204) 상에 형성한 다음 제2 기판 (205)를 p+ (또는 n+)형 층 (204) 상에 접착시킨다 (도 5의 (d) 내지 (e)).
서로 접착된 바의 제2 기판 (205)와 제1 결정질 기판 (201) 사이에 힘을 가하여 다공질층 (202)를 기계적으로 분리시키고, 이로써 단결정 반도체층 (204, 203 및 206)을 제1 결정질 기판 (201)로부터 제2 기판 (205)에 전사시킨다 (도 5).
전사 후에, 단결정 반도체층 (206)의 표면 상에 남아 있는 다공질층 (202a)를 에칭에 의해 제거한 다음 투명 전도성층 (207) 및 집전 전극 (208)을 형성하여 태양 전지를 제공한다 (도 5의 (g)).
제1 결정질 기판 (201)을 분리시키고, 그 표면에 남아 있는 다공질층 (202b)를 에칭 등에 의해 제거 및 처리한 후에, 상기 언급된 바의 초기 단계 (도 5의 (a))에 다시 적용한다 (도 5의 (h)).
상기 기술로부터 명확한 바와 같이, 도 5의 (a) 내지 (h)에 도시된 바의 실시예는 박막 반도체층을 다공질층 상에 기상 성장법으로 에피택시 성장시킨 다음 도 2의 (a) 내지 (i)에 기재된 바의 기상 성장법으로 에피택시 성장을 수행한다는 점에서 도 2의 (a) 내지 (i)의 실시예와 다른다.
이어서, 박막 반도체층의 기상 성장법을 기재할 것이다. 기상 성장법으로서는 열 CVD 방법, LPCVD 방법, 스퍼터링 방법, 플라즈마 CVD 방법, 광 CVD 방법 등이 있다. 결정 성장용으로 사용되는 원료 가스로는 실란 또는 실란 할로겐화물, 예를 들면 Si2H2Cl2, SiCl4, SiHCl3, SiH4, Si2H6, SiH2F2또는 Si2F6가 있다.
또한, 캐리어 가스로서 또는 결정 성장을 촉진하는 환원성 분위기를 얻기 위하여 수소 (H2)를 상기 언급된 원료 가스와 함께 첨가할 수 있다. 원료 가스 대 수소의 혼합비는 형성 방법, 원료가스의 종류 및 형성 조건에 따라 적당히 결정되며, 바람직하게는 1 : 10 내지 1 : 100 (도입 유량 비율)로 설정하는 것이 적당하다. 1:20 내지 1:800의 비율로 설정하는 것이 보다 바람직하다.
화합물 반도체층을 형성하는 경우에는 MOCVD 방법 및 MBE 방법을 사용한다. 결정 성장용으로 사용되는 원료 가스로는 예를 들면 GaAs 형성의 경우에는, MOCVD 방법으로 Ga(CH3)3, AsH3, Al(CH3)3등을 사용한다.
열 CVD 방법으로 규소를 성장시키는 경우, 성장 수행 온도는 약 800 내지 1250 ℃로 설정하는 것이 적당하고 온도가 850 내지 1200 ℃로 조절되면 더욱 바람직하다. 또한, MOCVD 방법으로 GaAs를 성장시키는 경우에는 온도를 650 내지 900 ℃로 조절하는 것이 바람직하다. 플라즈마 CVD 방법에서는 약 200 내지 600 ℃가 적당하고, 200 내지 500 ℃가 보다 바람직하다.
마찬가지로, MBE 방법 외의 방법에서는 약 10-2내지 760 Torr의 압력이 적당하고 10-1내지 760 Torr이 보다 바람직하다. MBE 방법을 사용하는 경우에는 배압으로서의 압력은 10-5Torr 이하가 적당하고 10-6Torr 이하가 보다 바람직하다.
그 다음, 기상 성장법으로 성장된 결정 반도체층 상에 더 두꺼운 결정 반도체층을 형성하기 위한 액상 성장법을 기술할 것이다.
액상 성장은 기본적으로 상기 언급된 방법으로 수행될 수 있다.
그러나, 기상 성장법으로 성장된 결정 반도체층 상에 액상 성장법으로 결정을 성장시키는 경우에는 약간의 문제가 발생하는 경우가 있음을 발견했다.
(실험 4)
다공질층이 표준 양극화에 의해 표면 영역에 형성되어 있는 p형 규소 웨이퍼를 Tsurf = 1050 ℃의 표면 온도에서 30 분 동안 수소 기류 중에 유지한 다음 온도를 900 ℃로 낮췄다.
그 다음, 캐리어 가스로 수소를, 원료 가스로 디클로로실란 (SiH2Cl2)를 및 n형 도판트로서 포스핀 (PH3)를 사용하여 두께 0.5 ㎛의 n+형 결정 Si를 열 CVD 방법으로 다공질층 상에 퇴적시켰다.
CVD 장치로부터 꺼낸 규소 웨이퍼를 내부에 수소 기류으로 환원성 분위기가 만들어져 있는 액상 성장 장치 중에 놓고, Tm = 900 ℃의 금속 인듐 용매 중에 농도가 막 포화된 상태가 될 때까지 규소를 용해시켰다. 또한, 표면 온도가 900 ℃인 웨이퍼를 p형 도판트로서 갈륨 (Ga)를 소량 첨가하여 조정한 용액에 침지시킨 다음 -1 ℃/분의 냉각 속도로 점차 냉각시켰다. 결과로서, 두께 25 ㎛의 p-형 규소층이 규소 웨이퍼 표면에 퇴적되었다. 이것을 시료 1로 하였다.
비교를 위해, n+형 규소층의 형성 후에 동일한 두께를 갖는 p-형 규소층을 동일한 CVD 장치를 사용하여 p형 도핑 가스로서 디보란 (B2H6)를 퇴적시켰다. 이것을 시료 2로 하였다.
또한, 비교를 위해 시료 1에서와 동일한 방식으로 n+형 단결정 웨이퍼 상에 p-형 규소층을 퇴적시켰다. 이것을 시료 3으로 하였다.
이들 시료의 RHEED 화상 관찰 결과, 모든 시료에서 스폿 화상이 관찰되었기 때문에 에피택시 성장이 이루어졌음을 알 수 있다. 시료 2 및 3에서는 스폿이 더 뚜렷하고 줄무늬 및 기꾸찌 라인 (Kikuchi line)이 관찰되었다. 따라서, 시료가 고품질 결정을 가짐이 밝혀졌다. 또한, 이크롬산칼륨을 염산 수용액 중에 용해시킨 에칭 용액 중에 각 시료를 침지시키고, 흠집을 보수하기 위하여 그대로 5 분 동안 유지하였다 (세코 에칭 (seco. etching)으로 불림). 결과로서 광학 현미경을 통한 관찰에서 시료 1에서는 약 108개/㎠의 흠집이 관찰된 반면, 시료 2 및 3에서는 약 105개/㎠의 흠집만이 관찰되었다. 즉, 기상 성장법으로 형성된 막과 액상 성장법으로 형성된 막을 적층시킬 때 고유의 문제가 발생함이 밝혀졌다.
(실험 5)
실험 4에서 사용된 바의 CVD 장치 및 액상 형성 장치를 서로가 게이트 밸브를 통해 연결되어 시료가 분위기에 노출되지 않고 이송될 수 있는 그러한 방식으로 변형시켰다. 먼저, 실험 4에서 형성된 바와 동일한 다공질층이 형성된 p형 규소 웨이퍼 상에 n+형 규소층을 퇴적하였다. 이어서, CVD 장치 및 액상 성장 장치 쪽에 수소를 흘려 보내면서 게이트 밸브를 열고, CVD 장치쪽으로부터 액상 성장 장치 쪽으로 웨이퍼를 이송했다. 그 후에, p-형 규소 층을 액상 성장법으로 실험 4에서와 같이 퇴적시켰다. 이를 시료 4로 했다.
그 다음, 이 변형 장치의 효과를 알기 위하여, CVD 법에 의한 결정 성장을 완료하고 시료를 실온으로 냉각시킨 후에, CVD 장치 쪽을 분위기에 개방하였다. 그 후에, 분위기를 수소로 대체하고 시료를 액상 성장 장치 쪽으로 이송하고 p-형 규소층을 시료 1에서와 동일한 방식으로 퇴적시켰다. 이를 시료 5로 하였다. RHEED 화상 및 세코 에칭의 결과는 시료 4의 결정도가 시료 5 보다 높음을 명확히 나타냈다.
본 발명자는 시료 4 및 5의 결과를 다음과 같이 해석한다. 즉, 기상 성장에 의해 성장이 완료된 결정의 표면은 염소와 같은 오염물을 갖는다. 이 오염물이 분위기에 노출되면 환원성 분위기를 파괴하여, 가수분해 반응이 일어나고, 표면의 산화가 진전되어 결정 성장에 불리한 영향을 미친다. 결과로서, 기상 성장 쪽 및 액상 성장 쪽 사이에 환원성 분위기를 유지함으로써 오염물의 악영향을 억제할 수 있다.
(실험 6)
기판을 용액 중에 침지시키기 직전에 기판의 표면 온도 Tsurf를 변화시키는 것을 제외하고 실험 5의 시료 4와 동일한 방법을 사용하여 일련의 시료를 제조하였다. 모든 시료가 우수한 결정도를 나타냈다. 그 다음, 적층된 마그네슘 및 알루미늄 전극을 이들 시료의 표면에 퇴적시켰다. p-형 규소와의 저항 접촉을 얻기 위해 마그네슘을 사용했다. 이들 시료는 n+형 및 p-형 접합을 갖기 때문에, 다이오드로서 정류 특성을 나타냈다. +1 V을 p-형에 인가했을 때의 전류값 대 -1 V를 그에 인가했을 때의 전류값의 비율이 정류비로 정의되며, 각 시료 6 내지 10의 정류비는 표 3에 나타내었다.
Tsurf 정류비
시료 6 910 ℃ 2×102
시료 7 905 ℃ 1×103
시료 8 900 ℃ 2×104
시료 9 895 ℃ 5×105
시료 10 890 ℃ 1×106
표 3에 나타낸 바와 같이, Tsurf가 용액 온도 (Tm = 900 ℃) 보다 낮을수록 더 높은 정류비가 얻어진다. Tsurf가 높을수록, 기판이 용액에 침지된 직후에 에치-백이 일어나고, n형 도판트가 용액에 침지되기 시작한다. n형 도판트가 불충분하게 확산되기 전에 다시 퇴적하는 경우는 본래 p-형이어야하는 활성층에 n형 도판트가 혼합되어 접합 특성에 불리한 영향을 미치게 된다고 생각된다.
본 발명에 따른 제조 방법의 예가 첨부된 도면을 참고로 하여 하기에 보다 상세히 제공될 것이다. 본 발명은 상기에 기재되었으며, 본 발명이 하기 실시예로 한정되는 것은 아니다.
실시예 1
이 실시예는 도 2의 (a) 내지 (i)에 도시된 단계로 단결정 규소층을 폴리이미드 필름에 전사시킴으로써 태양 전지를 형성하는 방법을 나타낸다.
두께 500 ㎛의 단결정 규소 웨이퍼 (201)의 표면에 BCl3를 열확산원으로 사용하여 1200 ℃의 온도에서 보론 (B)를 열 확산시켜 p+형 층을 형성하고 약 3 ㎛의 확산층을 얻었다 (도 2의 (a)). 그 다음, 표 4에 제시된 조건 하에서 HF 중에서 양극화를 수행하여 웨이퍼 상에 다공질 규소층 (202)를 형성했다 (도 2의 (b)).
양극화 용액 HF:H2O:C2H5OH = 1:1:1
전류 밀도 5 mA/㎠→30 mA/㎠
양극화 시간 2.5 분 → (30초) → 0초
이어서, 서냉 방법을 이용하여 규소의 액상 에피택시 성장을 수행했다. 먼저, 금속 인듐 (In)을 900 ℃의 수소 기류 중의 카본 보트 내에서 용융시켰다. 내부의 용액을 교반하면서 용액이 포화될 때까지 다결정질 웨이퍼를 용해시켰다. 그 다음, 용액 온도를 894 ℃로 천천히 낮추어 결정 성장 용액을 얻었다. 그 다음, 수소 기류 중에 다공성층 (202)이 형성되어 있는 단결정 규소 웨이퍼의 표면 온도가 1030 ℃로 설정되도록 분위기 온도를 조정한 다음 1 시간 동안 어닐링시켰다. 그 후에, 온도를 낮추고, 용액 온도와 동일하게 될 때까지 기다렸다. 이 상태에서, 표면상에 다공질층이 형성된 웨이퍼를 용액 중에 침지시키고, -1.0 ℃/분의 냉각 속도로 점차 냉각시켰다. 두께 20 ㎛의 비-도핑된 박막 규소층 (203)을 다공질층 (202) 상에 퇴적시킨 다음 용액으로부터 들어냈다 (도 2의 (c)). 이어서, 카본 보트 중의 금속 인듐 (In)을 900 ℃에서 용융시키고 Si로 포화시켰다. 또한, Si를 0.1 원자% 함유하는 갈륨 (Ga)를 용융시켜 결정 성장 용액을 얻었다. 이어서, 도핑되지 않은 박막 규소층이 형성된 웨이퍼를 이 용액 중에 침지시켜 박막 규소 상에 두께 1 ㎛의 p+형 박막 규소층 (204)를 퇴적시킨 후에 용액으로부터 들어냈다 (도 2의 (d)).
두께가 50 ㎛인 폴리이미드 필름 (205)의 한면에 구리 페이스트 (209)를 스크린 인쇄에 의해 20 ㎛ 두께로 피복하고, 이 표면을 상기 언급된 웨이퍼의 p+형 박막 규소층 (204)의 표면에 밀착시켜 접착시켰다. 이 상태에서, 구리 페이스트가 300 ℃온도 및 20 분의 조건 하에 소성되도록 오븐에 넣고 폴리이미드 필름과 웨이퍼를 서로 접착시켰다 (도 2의 (e)). 서로 접착된 폴리이미드 필름 및 웨이퍼에서 웨이퍼의 접착되지 않은 또다른 면을 진공 척 (chuck) (도면에는 도시되지 않음)으로 고정시키고, 폴리이미드 필름 (205)의 한 단부에 힘을 가하여 규소층 (203 및 204)가 웨이퍼 (201)로부터 분리된 다음 폴리이미드 필름 (205)에 전사되는 방식으로 박리시켰다 (도 2의 (f)).
웨이퍼 (201)로부터 분리시킨 후에, 불화수소산, 과산화수소수 및 순수한 물로 구성되는 혼합 용액과 함께 교반하면서 박막 규소층 (203)에 남아 있는 다공질층 (202)의 잔류부 (다공질층 (202a)를 선택적으로 에칭했다. 박막 규소층 (203)은 에칭되지 않고 남으며, 다공질층 (202)의 잔류부만을 완전히 제거했다. 비다공질 규소 단결정에서는, 상기 언급된 에칭 용액을 이용한 에칭 속도가 매우 낮고 다공질층의 에칭 속도 대 비다공질층의 에칭 속도의 선택 비율이 105이상에 달하므로 비다공질층의 에칭량 (약 몇십 Å) 은 실제 이용시에는 무시할 수 있다. 투명 전자 현미경으로 이 층의 단면을 조사한 결과, 박막 규소층 (203)에 새로운 결정 흠집을 도입하지 않으면서 우수한 결정도를 유지함을 알 수 있었다. 얻어진 폴리이미드 필름 (205) 상의 박막 규소층 (203)의 표면을 세정용 불화수소산/질산의 에칭 용액으로 에칭했고, 표 5에 제시된 조건 하에서 박막 규소층 (203) 상에 시판되는 플라즈마 CVD 장치로 n형의 미소결정 규소 (이후 μc-Si로 언급됨) 층 (206)을 두께 200 Å으로 퇴적시켰다. 이 상황에서, μc-Si층의 암 전도도는 5 S/cm였고, 여기서 S (지멘스)는 오옴 (Ω)의 역수이다.
가스 유량 비율 SiH4/H2= 1cc/20ccPH3/SiH4=2.0×10-3
기판 온도 250 ℃
압력 0.5 Torr
방전전력 20 W
마지막으로, μc-Si층 상에 EB (전자 빔) 증착으로 ITO 투명 전도성 필름 (82 nm 두께) 및 집전 전극 (Ti/Pd/Ag (400 nm/200 nm/ 1㎛ 두께)을 형성하여 태양 전지를 얻었다 (도 2의 (h)).
AM 1.5 (100 mW/㎠) 광조사하에 폴리이미드 박막 상에 다결정 규소를 사용하여 얻어진 태양 전지의 I-V 특성을 측정한 결과, 14.6 %의 변환 효율이 얻어졌다.
또한, 분리된 규소 웨이퍼 (201) 상에 남아 있는 다공질층을 상기 기재된 바와 동일한 방식으로 에칭하여 제거함으로써 매끄러운 표면을 얻었다 (도 2의 (i)). 이리하여 얻어진 재생 웨이퍼를 사용하여 상기 언급된 단계를 반복함으로써 고품질의 반도체층을 갖는 다수의 태양 전지를 얻었다.
실시예 2
이 실시예에서는 실시예 1과 동일한 구조의 태양 전지를 제작했다. 실시예 1에서와 동일한 방식으로 다공질 규소층 (202)를 단결정 규소 웨이퍼 (201)의 표면에 형성했다.
그 다음, 소위 온도차법을 이용하여 규소의 액상 에피택시 성장을 수행했다. 이 실시예에서는 도 6에 도시된 장치를 사용하였으며, 이 장치는 액상 성장 용기의 내부 구조가 도 4에 도시된 장치와 다르다. 달리 말하면, 도 6에 도시된 바와 같이 Si 웨이퍼 (다결정 규소 웨이퍼) (418)이 카본 보트 (414)의 우측 내벽상에 부착되어 있고, 또한 카본 보트의 우측 온도가 더 높아지는 방식으로 가열기 (413 및 417)의 밸런스가 변화 및 조정되어 있다. 따라서, 용액이 비포화되는 조건 하에 규소가 용해되기 시작하여 용해된 규소가 좌측으로 확산한다. 이 쪽은 온도가 낮기 때문에 용액이 과포화되고 규소가 퇴적된다.
먼저, 수소 기류 중의 카본 보트 내에서 900 ℃로 금속 인듐 (In)을 용융시켰다. 이어서, 용해용 다결정 규소 웨이퍼 (419)를 용융된 인듐에 침지시키고 보트 내벽의 일부에 부착시켰다. 이어서, 교반하면서 웨이퍼 (419)를 용해 및 포화시켰다. 이어서, 용액의 온도를 890 ℃로 서서히 낮춰 결정 성장 용액을 얻었다. 이어서, 수소 기류 중에 어닐링한 후에 분위기 온도를 조정하고 다공질층 (202)가 형성되어 있는 단결정 규소 웨이퍼 (201)의 온도가 용액의 온도와 동일해질 때까지 기다렸다. 이 상태에서, 다공질층이 형성되어 있는 표면상의 웨이퍼 (201)을 이 용액 중에 침지시키고, 단결정 규소 웨이퍼 (201)의 주변 온도가 변하지 않도록 조정하면서 Si 웨이퍼가 부착되는 보트의 벽면 온도를 910 ℃로 설정하였다. 그후, 실시예 1과 상이한 방식으로 용액 온도 등에 어떠한 변화도 없는 채로 웨이퍼를 방치하고 비-도핑된 박막 규소층 (203)을 다공질층 (202) 상에 20 ㎛ 두께로 퇴적시킨 다음 용액으로부터 들어냈다. 이 온도차법은 용해용 다결정 규소 웨이퍼에 근접한 용액이 불포화되고 정치 방식으로 웨이퍼 표면으로부터 규소가 계속 용해되기 때문에 용액 전체를 냉각시킬 필요가 없다. 이어서, 금속 인듐 (In)을 따로 설치된 또다른 카본 보트 내에서 900 ℃에서 용융시키고 Si로 포화시켰다. 또한, Si를 0.1 원자% 함유하는 갈륨 (Ga)를 용융시킨 다음 온도를 890 ℃로 낮춰 결정 성장 용액을 얻었다. 이어서, 비-도핑된 박막 규소층이 형성되어 있는 웨이퍼를 이 용액에 침지시켜 박막 규소에 두께 1 ㎛의 p+형 박막 규소층 (204)를 퇴적 시킨다음 이 용액으로부터 들어냈다. 이 경우에는 성장 시간이 짧기 때문에 서냉시키거나 용해용 규소 웨이퍼를 사용하지않고도 정치 방식으로 박막 규소층을 밀접하게 퇴적시킬 수 있다.
후속 단계에서는 실시예 1에서와 동일한 방식으로 폴리이미드 필름 상에 박막 단결정 규소 태양 전지를 형성했다. AM 1.5 (100 mW/㎠) 광조사 하에 폴리이미드 박막 상의 단결정 규소를 사용함으로써 얻어진 태양 전지의 I-V 특성을 측정한 결과, 15.4 %의 변환 효율이 얻어졌다.
또한, 분리되어 규소 웨이퍼 상에 남아 있는 다공질층을 상기 기재된 바와 동일한 방식으로 에칭에 의해 제거하여 매끄러운 표면을 얻었다 (도 2의 (i)). 이리하여 얻어진 재생 웨이퍼를 사용하여 상기 언급된 단계들을 반복하여 고품질의 반도체층을 갖는 다수의 박막 단결정 태양 전지를 얻었다.
실시예 3
본 실시예에서는 실시예 1과 동일한 구조의 태양 전지를 제조하였다. 실시예 1과 동일한 방법으로 단결정 규소 웨이퍼 (201)의 표면에 다공질 규소층 (202)를 형성하였다.
이어서, 본 발명자들의 일본 특허 공개 제6-191987호 공보에 기재된 항온법이라 불리는 방법으로 규소의 액상 에피택시 성장을 행하였다. 본 실시예에서는 도 4에 도시된 장치와 액상 성장 용기의 내부 구조가 상이한 도 7에 도시된 바와 같은 장치를 사용하였다. 다시 말하자면, 기판과 다결정 규소 웨이퍼 (418)이 서로 반대로 배치되었다. 다결정 규소로부터 용출된 규소는 용액 내에서 밀도가 변화하기 때문에 대류를 일으켜서 기판측에 전송되어서 그 위에 퇴적된다. 이와 같은 대류를 효과적으로 일으키기 위하여, 기판과 다결정 규소간의 거리를 오랫동안 유지시키는 것이 필요하다.
먼저, 수소 기류 중 카본 보트 내에서 900 ℃하에 금속 인듐(In)을 용융시켰다. 이어서, 용융된 인듐 중에 용해용 다결정 규소 웨이퍼를 침지시키고 보트의 저부에 고정시킨 후, 웨이퍼를 용해시키고 포화시켰다. 다음에 용액의 온도를 894 ℃로 서서히 저하시켜 결정 성장 용액을 제공하였다. 이 후, 어닐링된 다공질층 (202)가 형성된 단결정 규소 웨이퍼 (201)의 온도가 용액의 온도와 일치할 때까지 기다렸다. 이 상태에서 표면에 다공질층이 형성된 웨이퍼 (201)을 용액에 침지시키고, 다공질층 (202)의 표면을 용해용 다결정 규소 웨이퍼에 2 ㎝의 간격으로 대향시켰다. 이 후, 실시예 1과 상이하게 용액의 온도 등을 변화시키지 않고, 또한 실시예 2와 상 이하게 용액의 온도차를 일으키지 않으면서 용액을 방치하고, 다공질층 (202) 상에 두께 20 ㎛의 도핑되지 않은 박막 규소층 (203)을 퇴적시킨 후 용액으로부터 꺼냈다. 항온법에 있어서 용해용 다결정 규소 웨이퍼 근방의 용액은 Si의 용해에 의해 밀도가 저하되기 때문에, Si가 대류로 인하여 다공질 규소층 (202)의 표면을 향하여 운반된다. 그 결과, 웨이퍼의 표면으로부터 규소가 정상적으로 계속 용해되므로 용액 전체를 냉각시킬 필요가 없다. 이 후 실시예 1과 동일한 방법으로 폴리이미드 필름 상에 박막 단결정 규소 태양 전지를 형성하였다. AM 1.5 (100 ㎽/㎠) 광조사하에, 태양 전지를 사용하여 얻어진 폴리이미드 박막/단결정 규소의 I-V 특성을 측정한 결과, 셀 면적 6 ㎠, 개방 전압 0.6 V, 단락 광전류 35 ㎃/㎠, 곡선 인자 0.79의 조건하에서 16.2 %의 변환 효율이 얻어졌다.
또한, 분리 후 규소 웨이퍼 상에 잔존하는 다공질층은 상술한 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다(도 2의 (i)). 이렇게 얻은 재생 웨이퍼를 사용하고 상술한 공정을 반복하여 고품질의 반도체층을 갖는 박막 단결정 태양 전지를 다수개 얻었다.
실시예 4
본 실시예에서는 Tsat = Tm = 900 ℃의 용액에 침지시키는 단결정 규소 웨이퍼 (201)의 표면 온도 Tsurf를 890 ℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 박막 단결정 태양 전지를 제조하였다. 마찬가지로, AM 1.5 (100 ㎽/㎠) 광조사하에, 태양 전지를 사용하여 얻어진 폴리이미드 박막/단결정 규소의 I-V 특성을 측정한 결과, 16.2 %의 변환 효율이 얻어졌다.
실시예 5
본 실시예는 도핑되지 않은 박막 규소층 (203)을 퇴적시킬 때까지 실시예 1과 공통적이다. 용액으로부터 꺼낸 시료를 수소 기류 중에서 1,200 ℃까지 가열하고 30분간 방치한 후 온도를 다시 900 ℃로 하였다. 이 열처리에 의해, p형 다공질층 (202) 중 붕소(B)는 도핑되지 않은 박막 규소층 (203)으로 열확산되어 p+형 박막 규소층 (206)을 생성하였다. 이어서, 따로 제공된 또다른 카본 보트 내에서 900 ℃하에 금속 인듐(In)을 용융시켜 Si로 포화시키고, 또한 Si를 0.1 원자% 함유하는 안티몬(Sb)을 용융시켜 결정 성장 용액을 제공하였다. 다음에, 이 용액에 도핑되지 않은 박막 규소층 (203)이 형성된 웨이퍼를 침지시켜 박막 규소 상에 두께 1 ㎛의 n+형 박막 규소층 (204)를 퇴적시킨 후 용액으로부터 꺼냈다. 이 후, 플라즈마 CVD 장치에 의해 n형 미소결정 규소(μc-Si)층 (206)을 퇴적시키는 공정을 생략한 것을 제외하고는 실시예 1과 동일한 방법으로 실시예 1의 도핑된 층과 역순의 박막 단결정 태양 전지를 제조하였다. 마찬가지로, AM 1.5 (100 ㎽/㎠) 광조사하에, 태양 전지를 사용하여 얻어진 폴리이미드 박막/단결정 규소의 I-V 특성을 측정한 결과, 15.7 %의 변환 효율이 얻어졌다.
실시예 6
본 실시예에서는 도 8의 (a) 내지 (h)에 도시된 공정을 사용하여 실시예 1과 구조가 동일한 태양 전지를 제조하였다. 본 실시예에서는 먼저 다공질층 (202) 상에 에피택시법에 의해 n+ (또는 p+)형 층 (206)으로서 n+형 박막 규소층을 형성한 것을 제외하고는 실시예 1과 동일한 공정을 행하였다.
즉, 본 실시예에서는 도 8의 (b)에 도시된 바와 같이 실시예 1과 동일한 방법으로 단결정 규소 웨이퍼 (201)의 표면에 다공질 규소층 (202)를 형성하였다. 이어서, 수소 기류 중 카본 보트 내에서 800 ℃하에 금속 인듐(In)을 용융시켰다. 용액을 교반시키면서 다결정 규소 웨이퍼를 용해시킨 후 포화시켰다. 또한, Si를 0.2 원자% 함유하는 안티몬(Sb)을 용융시켜 결정 성장 용액을 제공하였다. 다음에, 이 용액의 온도를 794 ℃로 서서히 저하시켜 결정 성장 용액을 제공하였다. 이 후, 분위기 온도를 조정하고, 어닐링된 다공질층 (202)가 형성된 단결정 규소 웨이퍼 (201)의 온도가 용액의 온도와 일치할 때까지 기다렸다. 이 상태에서 표면에 다공질층이 형성되어 있는 웨이퍼를 용액에 침지시키고, 냉각 속도 -1.0 ℃/분으로 서서히 냉각시켜 다공질층 (202) 상에 두께 0.5 ㎛의 n+형 박막 규소층 (206)을 퇴적시킨 후 용액으로부터 꺼냈다. 이어서, 실시예 1과 동일한 방법으로 두께 20 ㎛의 도핑되지 않은 박막 규소층 (203) 및 두께 1 ㎛의 p+형 박막 규소층 (204)를 퇴적시켰다. 이 후, 플라즈마 CVD 장치에 의해 n+형 미소결정 규소(μc-Si)층 (206)을 퇴적시키는 공정을 생락한 것을 제외하고는 실시예 1과 동일한 방법으로 실시예 1의 도핑된 층과 동일한 순서의 박막 단결정 태양 전지를 제조하였다. 마찬가지로, AM 1.5 (100 ㎽/㎠) 광조사하에, 얻어진 폴리이미드 박막/단결정 규소 태양 전지의 I-V 특성을 측정한 결과, 16.4 %의 변환 효율이 얻어졌다.
실시예 7
본 실시예에서는 열확산 대신에 액상 성장법으로 p형 층을 양극화하였다. 먼저, 수소 기류 중 카본 보트 내에서 900 ℃하에 금속 인듐(In)을 용융시켰다. 이어서, 용액을 교반시키면서 다결정 규소 웨이퍼를 용해시킨 후 포화시켰다. 또한, Si를 0.1 원자% 함유하는 갈륨(Ga)을 용융시켜 결정 성장 용액을 제공하였다. 이 상태에서 동일한 온도 및 두께 500 ㎛의 단결정 규소 웨이퍼 (201)을 용액에 침지시키고, 냉각 속도 -1.0 ℃/분으로 서서히 냉각시켜 두께 3 ㎛의 p형 반도체층을 형성하였다. 그 다음은 실시예 1과 동일한 절차로 동일한 구성의 박막 단결정 규소 태양 전지를 얻었다.
또한, 분리 후 규소 웨이퍼 (201) 상에 잔존하는 다공질층은 상술한 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다(도 2의 (i)). 이 후, 다시 상기한 액상 성장법으로 두께 3 ㎛의 p형 반도체층을 형성하고, 실시예 1과 동일한 절차로 동일한 구성의 박막 단결정 태양 전지를 얻었다. 이 후, 동일한 방법으로 동일한 단결정 규소 웨이퍼 (201)을 사용하여 고품질의 반도체층을 갖는 박막 단결정 태양 전지를 다수개 얻었다. 이 공정을 행함으로써 고가의 단결정 규소 웨이퍼 (201)을 유효하게 이용할 수 있을 뿐만 아니라 B의 열확산 공정이 불필요해 진다.
실시예 8
본 실시예에서는 단결정 규소 웨이퍼 대신에 두께가 1,000 ㎛이고 입경이 주로 0.3 내지 3 ㎝ 정도인 다결정 규소 웨이퍼를 제1 기판으로서 사용한다는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 다결정을 사용하여 폴리이미드 필름 상에 박막 다결정 태양 전지를 형성하였다. 이렇게 얻은 태양 전지에 있어서, 도핑되지 않은 층까지는 사용된 다결정 규소 웨이퍼 각각의 결정립 영역 내부에 결정 방위를 전이시키지 않고, 국소적으로는 에피택시 성장이 일어난다고 생각된다. AM 1.5 (100 ㎽/㎠) 광조사하에, 이렇게 얻은 박막 다결정 규소 태양 전지의 I-V 특성을 측정한 결과, 13.5 %의 변환 효율이 얻어졌다.
또한, 분리 후 규소 웨이퍼 (201) 상에 잔존하는 다공질층은 상술한 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다(도 2의 (i)). 이렇게 얻은 경제적인 재생 웨이퍼를 사용하고 상술한 공정을 반복하여 고품질의 반도체층을 갖는 박막 다결정 태양 전지를 다수개 얻었다.
실시예 9
본 실시예에서는 저가이며 공칭 순도 98.5 %의 금속 등급의 규소로부터 CZ(Czochralski)법에 의해 업그레이드한 잉곳을 두께 1 ㎜로 슬라이싱하고, 웨이퍼의 표면을 경면 연마해서 제조한 다결정 규소 기판을 제1 기판 (201)로 사용하였다. 금속 등급의 규소는 알루미늄 합금 등의 원료로서도 사용할 수 있는 저가의 조대 규소이다. 이 규소는 일반적인 반도체용 규소에 비해서는 저가이지만 고농도의 불순물을 함유하기 때문에 전자 소자에 사용되는 경우는 없다. 제조한 금속 등급의 규소 기판의 표면 부근에서 원소 분석을 행한 결과, 표 6에 나타난 바와 같이 불순물의 농도는 총 0.01 % 약간 초과이었다(Si의 순도가 99.99 % 약간 미만임). 또한, 이 금속 등급의 규소 기판의 결정 입경은 수㎜ 내지 수㎝이었다(도 2의 (a)).
불순물 농도
Ca 42 ppm
B 38 ppm
Al 22 ppm
Ni 5 ppm
Fe 10 ppm
Cr 0.6 ppm
Mn 0.2 ppm
Ti 1 ppm
이 웨이퍼에 실시예 7에 설명된 바와 같은 액상 성장법으로 두께 1 ㎛의 도핑되지 않은 층 및 두께 3 ㎛의 p형 층을 이 순서로 형성시키고, 이 p형 층을 양극화하였다. 여기에 나타난 바와 같이, 금속 등급의 규소는 p형인 경우가 많지만, 도핑의 정도가 불안정하기 때문에 양극화의 재현성이 저하되기 쉽다. 액상 성장법에 의해 제어되는 p형 층을 형성시켜 양극화시킴으로써 양극화의 재현성을 개선시킬 수 있다. 또한, 다결정 규소와 액상 성장법에 의해 형성된 p형 층 사이에 도핑되지 않은 층을 삽입함으로써 양극화 정도의 제어성이 개선된다. 그 다음은 실시예 1과 동일한 절차를 행하여 동일한 구성의 박막 다결정 규소 태양 전지를 얻었다.
또한, 분리 후 규소 웨이퍼 (201) 상에 잔존하는 다공질층은 상술한 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다(도 2의 (i)). 이 후, 다시 상기한 액상 성장법으로 두께 1 ㎛의 도핑되지 않은 층 및 두께 3 ㎛의 p형 층을 형성하고, 실시예 1과 동일한 절차로 동일한 구성의 박막 다결정 규소 태양 전지를 얻었다. 이 후, 동일한 절차를 반복하고 동일한 금속 등급 규소의 다결정 규소 웨이퍼를 사용하여 고품질의 반도체층을 갖는 박막 다결정 태양 전지를 다수개 얻었다. 이 공정을 행함으로써 저품질의 다결정 규소 웨이퍼를 이용할 수 있을 뿐만 아니라 B의 열확산 공정이 불필요해 진다.
실시예 10
본 실시예는 도 9에 도시된 바와 같은 구조를 갖는 화합물 반도체층을 아크릴 수지에 전사시켜 초고효율 탄뎀형 태양 전지를 형성하는 방법을 나타낸다.
도 9에서 (901)은 기판을, (902)는 다공질층을, (903)은 n+형 층을, (904)는 n+형 층을, (905)는 n형 층을, (906)은 p형 층을, (907)은 p+형 층을, (908)은 p형 층을, (909)는 n+형 층을, (910)은 n형 층을, (911)은 n+형 층을, (912)는 n형 층을, (913)은 p형 층을 나타낸다. 그러므로, 각 전도형 반도체층은 다공질층 (902) 상에 n+/n+/n/p/p+/p/n+/n/n+/n/p 순서로 형성된다.
본 실시예에서는 화합물 반도체가 사용되며, 각 층의 조성은 다음에 나타낸 바와 같다.
n+형 층 (903)은 n+형 GaAs이고, n+형 층 (904)은 n+형 AlxGa1-xAs이고, n형 층 (905)는 n형 Al0.37Ga0.63As이고, p형 층 (906)은 p형 Al0.37Ga0.63As이고, p+형 층 (907)은 p+형 Al0.37Ga0.63As이고, p형 층 (908)은 p형 Al0.37Ga0.63As이고, n+형 층 (909)는 n+형 AlxGa1-xAs이고, n형 층 (910)은 n형 Al0.37Ga0.63As이고, n+형 층 (911)는 n+형 Al0.9Ga0.1As이고, n형 층 (912)은 n형 GaAs이고, p형 층 (913)은 p형 GaAs이다.
이어서, 제조예를 구체적으로 설명한다.
먼저, 기판 (901)로서 두께 500 ㎛의 단결정 규소 웨이퍼의 표면으로 BCl3를 열확산원으로서 사용하여 1,200 ℃의 온도에서 B(붕소)를 열확산시켜 p+형 층을 형성하고, 약 3 ㎛의 확산층을 얻었다. 이어서, 표 7의 조건하 HF 용액 중에서 양극화를 행하여 웨이퍼 상에 다공질층 (902)로서 다공질 규소층을 형성하였다.
양극화 용액 HF : H2O : C2H5OH = 1 : 1 : 1
전류 밀도 1 ㎃/㎠ → 5 ㎃/㎠ → 40 ㎃/㎠
양극화 시간 2 분 → 2.5 분 → (30 초) → 0 초
이어서, 서냉법에 의해 규소의 액상 헤테로 에피택시 성장을 행하였다. 먼저, 수소 기류 중 카본 보트 내에서 810 ℃하에 금속 갈륨(Ga)을 용융시켰다. 이 용융된 인듐에 비소(As)를 포화될 때까지 용해시켰다. 한편, 다공질층 (902)를 수소 분위기하 1,050 ℃에서 7분간 어닐링시킨 후, 용액 온도를 800 ℃로 저하시켰다. 이 후, 용액 온도를 800 ℃로 조정하고, 다공질 규소층 (902)가 형성된 단결정 규소 웨이퍼를 이 용액에 침지시키고, 용액 온도를 -0.1 ℃/분의 속도로 서서히 저하시켜 n+형 GaAs층 (903)을 성장시켰다. 이어서, 갈륨 용액에 알루미늄(Al)을 접촉시키고, 이 용액에 서서히 용해시켜 결정을 계속 성장시킴으로써 Al의 농도가 서서히 변화하는 n+형의 전이층 (904)(AlxGa1-xAs라 함)를 성장시켰다. x = 0.37이 달성될 때, 갈륨 용액으로의 Al의 접촉을 중지시키고, Al의 농도를 일정하게 유지시키면서 n형 Al0.37Ga0.63As층을 성장시켰다. 이어서, n형 Al0.37Ga0.63As층까지 형성된 기판을 Al과 As를 함유하는 800 ℃의 또다른 Ga 용액에 침지시켰는데, p형 도핑제는 따로 제조하였다. 이어서, 용액을 -0.1 ℃/분의 속도로 냉각시켜 p형 Al0.37Ga0.63As층을 성장시켰다. 또한, 도핑제의 양을 증가시켜 p+형 Al0.37Ga0.63As층을 성장시켰다. 상기한 바와 동일한 절차에 의해 p형 Al0.37Ga0.63As층, n+형 AlxGa1-xAs층, n형 Al0.37Ga0.63As층, n+형 Al0.9Ga0.1As층, n형 GaAs층, 및 p형 GaAs층을 성장시켰다.
형성된 최표면층인 p형 GaAs층 상에 Pd/Au를 EB 증착에 의해 형성한 후, 두께 1 ㎛의 아크릴판의 한 표면 상에 스크린 인쇄법에 의해 구리 페이스트를 10 내지 30 ㎛의 두께로 피복시키고, 피복된 표면을 상술한 웨이퍼의 p+형 GaAs층 측에 치밀하게 접촉시켜 결합시켰다. 이 상태로 오븐에 넣고 300 ℃ 및 20 분의 조건하에 구리 페이스트를 소성시키고, 아크릴 수지판 및 웨이퍼를 서로 결합시켰다. 서로 결합된 아크릴 수지판 및 웨이퍼에 있어서, 진공 척(도시되지 않음)에 의해 웨이퍼의 또다른 비결합 표면 및 아크릴 수지판의 또다른 비결합 표면을 각각 고정시키고, 결합된 표면에 대해 수직으로 이 척 상에 장력을 균일하게 가하여 다공질층 (902)를 파괴시킴으로써 웨이퍼로부터 성장층을 분리시키고, 아크릴 수지판 상으로 전사시켰다. 규소 웨이퍼로부터 분리된 n+형 GaAs층 상에 잔존하는 다공질층은 에틸렌 디아민, 피로카테콜 및 순수한 물의 혼합물 용액을 사용하여 110 ℃에서 선택적으로 에칭하였다. n+형 GaAs층은 에칭되지 않고 잔존하며, 단지 다공질층만 완전히 제거되었다. 상술한 에칭 용액을 사용함으로써 단결정 GaAs의 에칭 속도가 매우 느리므로, 실용상 두께의 감소는 무시할 수 있다. 투과 전자 현미경으로 층의 단면을 관찰한 결과, 성장층에는 새로운 결정 결함이 도입되지 않아 양호한 결정성이 유지된다는 것을 확인하였다.
이어서, 그리드상이 아닌 다른 부분을 에칭함으로써 최표면층인 n+형 GaAs층을 그리드상으로 잔존시켜 n+형 AlxGa1-xAs층을 노출시킨 후, 표면 전극 (Au/Ge/Ni/Au)를 EB 증착 및 포토리소그래피에 의해 단지 그리드상의 n+형 GaAs층 상에만 형성시켰다. 이 후, 반사 방지막으로서 TiO2/MgO를 플라즈마 CVD법에 의해 퇴적시켜 태양 전지를 제공하였다.
AM 1.5 (100 ㎽/㎠) 광조사하에, 아크릴 수지판을 사용하여 얻어진 박막 화합물 반도체 규소 태양 전지의 I-V 특성을 측정한 결과, 23.8 %의 변환 효율이 얻어졌다.
또한, 분리 후 규소 웨이퍼 상에 잔존하는 다공질층은 실시예 1 및 2에 기재된 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다. 이렇게 얻은 재생 웨이퍼를 이용하고 상술한 공정을 반복하여 고품질의 반도체층을 갖는 박막 화합물 반도체 태양 전지를 다수개 얻었다.
실시예 11
본 실시예는 도 10의 (a) 내지 (m)에 도시된 공정과 관련하여 단결정 규소를 이용하여 스태거형 전계 효과 트랜지스터를 제조하는 방법을 설명한다.
기판으로서 두께 500 ㎛의 단결정 규소 웨이퍼를 제조하였다(도 10의 (a)). 이어서, 단결정 규소 웨이퍼 (601)의 표면 상으로 BCl3를 열확산원으로서 사용하여 1,200 ℃의 온도에서 B를 열확산시켜 p+형 층을 형성함으로써 약 3 ㎛의 확산층을 얻었다. 이어서, 실시예 1과 동일한 방법으로 다공질층 (602)를 얻었다(도 10의 (b)). 이어서, 서냉법에 의해 규소의 액상 에피택시 성장을 행하였다. 즉, 먼저, 수소 기류 중 카본 보트 내에서 900 ℃의 포화 용액을 제조하고, 비소(As)를 n형 도핑제로서 용해시킨 후 용액의 온도를 894 ℃로 서서히 저하시켜 결정 성장 용액을 제공하였다. 이어서, 분위기 온도를 조정하고, 수소 기류 중에서 다공질층 (602)이 형성된 단결정 규소 웨이퍼 (601)의 온도를 1,030 ℃로 설정한 후 1시간 어니링시켰다. 이 후, 온도를 저하시키고, 용액의 온도와 일치될 때까지 기다렸다. 이 상태로 표면에 다공질층이 형성된 웨이퍼를 용액 중에 침지시키고, 다공질층 (602) 상에 두께 0.1 ㎛의 박막 규소층 (603)을 퇴적시켰다(도 10의 (c)). 이어서, 또다른 카본 보트 내에서 900 ℃의 포화 용액을 제조하고, 또다른 카본 보트 내의 용액의 온도를 894 ℃로 서서히 저하시켰다. n+형 박막 규소층 (603)이 형성된 웨이퍼를 이 용액에 침지시켜 그 위에 두께 0.3 ㎛의 p-형 박막 규소층 (604)를 퇴적시킨 후 용액으로부터 꺼냈다(도 10의 (d)). 이어서, 수증기 중의 열처리에 의해 p-형 박막 규소층 (604)의 표면 측 0.1 ㎛를 산화시켜 게이트 절연막을 제공하였다(도 10의 (e)). 이 막 상에 알루미늄막을 스퍼터링법에 의해 퇴적시키고, 포토리소그래피 공정에 의해 게이트 전극/게이트 배선 (606)을 형성하였다(도 10의 (f)). 이 막 상에 졸겔법에 의해 SiO2막 (607)에 의해 게이트 기판 (608)을 고정하였다(도 10의 (g)). 이 후, 웨이퍼 (601)을 다공질층 (602)의 일부에서 분리한 후(도 10의 (h)), 나머지 다공질층 (602)를 제거하고(도 10의 (i)), n+형 박막 규소층 (603)을 포토리소그래피 공정에 의해 (603') 및 (603)으로 패턴화하였다(도 10의 (j)). 또한, 이 막 위에 질화규소막 (609)를 퇴적시키고, 소스/드레인 전극용 접촉홀을 포토리소그래피 공정에 의해 패턴화하였다(도 10의 (k)). 또한, 알루미늄층을 퇴적시키고 포토리소그래피 공정에 의해 패턴화함으로써 드레인 전극/드레인 배선 (610') 및 소스 전극/소스 배선 (610)를 형성하였다(도 10의 (l)).
이렇게 얻은 트랜지스터는 단결정의 p-형 박층이므로, 게이트 전압의 온/오프에 의해 매우 높은 드레인 전류의 온/오프비가 얻어지며, 또한 큰 드레인 전류가 얻어진다. 그러므로, 트랜지스터의 면적이 작아도 큰 구동 능력이 제공된다. 또한, 단결정을 사용할지라도 스태거형이기 때문에 비정질 규소를 사용하는 트랜지스터보다 드레인/게이트 배선의 자유도가 커지고, 액정의 매트릭스 구동에 사용할 때에도 높은 콘트라스트, 고속 동작, 높은 개구비가 용이하게 실현될 수 있다. 유사하게, 분리 후 단결정 규소 웨이퍼 (601)로부터 잔존하는 다공질층 (602)를 제거하여 필요한 경우 재사용한다.
실시예 12
본 실시예는 도 11의 (a) 내지 (j)에 도시된 공정을 사용하여 GaAlAs계 LED를 제조하는 방법을 설명한다. 먼저, GaAlAs 웨이퍼 (701)을 제조하였다(도 11의 (a)). 이어서, 두께 800 ㎛의 p형 GaAs 웨이퍼 (701)을 슈무키 등의 보고(문헌 [P. Schmuki, J. Fraser, CM. Vitus, M.J. Graham, H.S. Issacs, J. Electrochem., Soc. 143 (1996) 제3316 페이지])를 참고한 표 8의 조건하에서 양극화하여 다공질층 (702)를 형성하였다(도 11의 (b)).
양극화 용액 HF : H2SO4: NH4H2PO4= 1 : 1 : 3
인가 전압 300 V → 1,000 ㎃/㎠
양극화 시간 1 분 → 5 초
이어서, 화합물 반도체의 액상 헤테로 에피택시 성장을 행하였다. 먼저, 수소 기류 중 카본 보트 내에서 810 ℃하에 금속 갈륨(Ga)을 용융시켰다. 이 용융된 갈륨에 비소(As)를 포화될 때까지 용해시켰다. 이 후, 용액 온도를 800 ℃로 조정하고, 다공질 규소층 (702)가 형성된 단결정 규소 웨이퍼 (701)을 용액에 침지시키면서 용액에 알루미늄(Al)을 접촉시키고, 이 용액에 서서히 용해시켜 결정을 계속 성장시킴으로써 Al의 농도가 서서히 변화하는 전이층(AlxGa1-xAs)을 성장시켰다(도 11의 (c)). 전이층 (703)의 성장은 표면 온도 800 ℃에서 용액에 침지시켜 행하였다. 서냉 조건은 -0.1 ℃/분으로 설정하였다. x = 0.37이 달성될 때, 갈륨 용액으로의 Al의 접촉을 중지시키고, Al의 농도를 일정하게 유지시키면서 Al0.37Ga0.63As층 (704)를 성장시켰다(도 11의 (d)). 다음에, 또다른 용액을 별개로 제조함으로써 발광층 Al0.5Ga0.5As (705)를 성장시켰다(도 11의 (e)). 다시, 배리어층으로서 Al0.37Ga0.63As층 (706)을 성장시켰다(도 11의 (f)). 이어서, SnO2투명 전도층 (708)로 피복시킨 유리 (709)를 In2O3의 졸겔막 (708)에 결합시킨 후(도 11의 (g)), 웨이퍼 (701)을 분리하였다(도 11의 (h)). 또한, 유리 (711)을 구리 페이스트층 (710)에 의해 분리된 유리 (709)측에 결합시키고, 리드 라인 (712)를 SnO2투명 전도층 (708) 및 구리 페이스트층 (710)으로부터 빼내었다(도 11의 (i)). 이 방법에서는 측면을 수지 (713)으로 밀봉하였다(도 11의 (j)). 이 방법에서는 고발광면 발광 적색 LED를 얻을 수 있다. 이 방법에 있어서 특히 방출된 광은 구리 페이스트층 (710)의 표면 상에서 효과적으로 반사되며, SnO2투명 전도층 (708) 및 In2O3의 졸겔막 (707)은 유리 (711)과 Al0.37Ga0.63As층 (706)간의 굴절비의 큰 차이로 인하여 반사 손실을 감소시키기 때문에, 휘도가 커진다.
실시예 13
본 실시예는 도 4에 도시된 장치를 이용하여 도 5의 (a) 내지 (h)에 도시된 공정에 의해 폴리이미드 필름 상에 단결정 규소층을 전사시킴으로써 태양 전지를 형성하는 방법을 나타낸다.
먼저, 기판 (201)로서 두께 500 ㎛의 단결정 규소 웨이퍼를 제조하였다(도 5의 (a)). 이어서, 단결정 규소 웨이퍼의 표면 상으로 BCl3를 열확산원으로서 사용하여 1,200 ℃의 온도에서 B를 열확산시켜 p+형 층을 형성함으로써 약 3 ㎛ 두께의 확산층을 얻었다.
이어서, 표 9의 조건하에 HF 용액 중에서 양극화를 행하여 웨이퍼 상에 다공질층 (202)로서 다공질 규소층을 형성하였다(도 5의 (b)).
양극화 용액 HF : H2O : C2H5OH = 1 : 1 : 1
전류 밀도 5 ㎃/㎠ → 30 ㎃/㎠
양극화 시간 2.5 분 → (30 초) → 0 초
이렇게 제조한 두 기판을 다공질층이 바깥쪽으로 향하는 방식, 즉 백 투 백(back to back) 방식으로 짝을 짓고, 다섯 쌍을 수정 유리로 제조된 홀더로 설정하여 다섯 쌍을 1 ㎝의 간격으로 유지시켰다. 이를 도 4에 도시된 장치의 로드 록 챔버(load lock chamber)에 설치하고, 문을 닫은 후 그 내부의 분위기를 질소로 교체하였다.
이어서, 게이트 밸브 (405)를 열고, 기판 홀더에 의해 지지된 기판 (416)을 기상 성장 용기 (404)로 전이시켰다. 전이시킨 후, 게이트 밸브 (405)를 닫고, 그 내부를 수소로 교체하고, 수소를 조 내로 흘려보내면서 기판의 온도를 상승시키기 시작하였다. 온도가 1,000 ℃까지 상승하면, 이 상태를 30분간 유지하고, 그 동안 다공질 표면의 평활화를 진행시켰다.
이어서, 두께 0.2 ㎛의 제1 n+형 결정 규소층을 표 10의 조건하에 퇴적시켰다. 성장이 종결된 후, 기상 성장 용기 (404)의 내부를 수소로 교체하면서, 기판 홀더의 온도를 900 ℃로 저하시켰다.
가스 유동량/분 SiH2Cl2/PH3/H = 0.5 ℓ/0.2 ㏄/100 ℓ
기판 온도 1,000 ℃
압력 분위기 압력
성장 시간 1분
한편, 성장이 종결된 후 기상 성장 용기 (404)의 내부를 수소로 교체하였다. 액상 성장 용기 (409) 중 900 ℃에서 보트 (414) 내의 금속 인듐 용매에 용매가 막 포화되는 농도까지 규소를 용해시키고, 용액이 균질하도록 교반시켰다. 용융 조절이 완결된 후 게이트 밸브 (410)을 열고, 기판 홀더 (416)을 용융된 물질 (415) 내로 침지시켰다. 이어서, 냉각 속도 -1 ℃/분으로 서서히 냉각시켰다. 25분 후, 게이트 밸브 (410)을 열고, 기판 홀더 (416)을 꺼냈다. 두께 20 ㎛의 활성층을 퇴적시켰다. 기판 홀더 (416)을 기상 성장 용기 (404)에 넣고, 게이트 밸브 (410)을 닫았다. 여기서, 두께 0.5 ㎛의 제3 p+형 결정 규소층을 다시 표 11의 조건하에 기상 성장법에 의해 퇴적시켰다(도 5의 (c)).
가스 유동량/분 SiH2Cl2/B2H6/H2= 1 ℓ/0.5 ㏄/100 ℓ
기판 온도 1,000 ℃
압력 분위기 압력
성장 시간 2분
성장이 종결된 후 수소를 흘려 넣어 기판 홀더 (416)의 냉각을 기다렸다. 기판 홀더 (416)의 온도가 200 ℃까지 저하된 후, 게이트 밸브 (405)를 열어 기판 홀더 (416)을 로드 록 챔버 (401)로 수송하였다. 문을 닫고, 그 내부의 분위기를 질소로 교체한 후 기판 홀더 (416)을 장치로부터 꺼냈다.
구리 페이스트를 제2 기판인 두께 50 ㎛의 폴리이미드 필름의 한 표면 상에 스크린 인쇄법에 의해 20 ㎛의 두께로 피복시키고, 이 표면을 상기한 웨이퍼 p+형 박막 규소층의 표면과 치밀하게 접촉시키고 결합시켰다. 이 상태로 오븐으로 운반하여 300 ℃ 및 20 분의 조건하에 구리 페이스트를 소성시키고, 폴리이미드 필름 및 웨이퍼를 서로 결합시켰다(도 5의 (d)).
서로 결합된 폴리이미드 필름 및 웨이퍼에 있어서, 결합되지 않은 웨이퍼의 또다른 표면을 진공 척(도시되지 않음)에 의해 고정시키고, n+형 규소층, 활성 규소층 및 p+형 규소층이 웨이퍼로부터 분리된 후, 폴리이미드 필름 상으로 전사되는 방식으로 폴리이미드 필름의 한 말단으로부터 힘을 가하여 박리를 수행하였다(도 5의 (e)).
웨이퍼로부터 분리된 박막 규소층 상에 잔존하는 나머지의 다공질층은 브롬화수소산, 과산화수소 및 순수한 물로 이루어진 혼합물 용액으로 교반시키면서 선택적으로 에칭하였다. 박막 규소층은 에칭되지 않고 잔존하며, 단지 다공질층만 완전히 제거되었다(도 5의 (f)). 비다공질 규소 단결정에 있어서, 상술한 에칭 용액을 사용함으로써 에칭 속도가 매우 느리며, 비다공질 규소층에 대한 다공질 규소층의 에칭 속도의 비율은 105또는 그 이상이므로, 실용상 다공질층의 에칭량(약 수십Å)은 무시할 수 있다. 투과 전자 현미경으로 층의 단면을 관찰한 결과, 박막 규소층에는 새로운 결정 결함이 도입되지 않아 양호한 결정성이 유지된다는 것을 확인하였다.
마지막으로, n+형 규소층 상에 EB(전자 비임) 증착에 의해 ITO 투명 전도막(82 ㎚ 두께) 및 집전 전극[Ti/Pd/Ag (400 ㎚/200 ㎚/1 ㎛ 두께)]을 형성하여 태양 전지를 제공하였다(도 5의 (g)).
AM 1.5 (100 ㎽/㎠) 광조사하에, 태양 전지를 사용하여 얻어진 폴리이미드 박막/단결정 규소의 I-V 특성을 측정한 결과, 14.9 %의 변환 효율이 얻어졌다.
또한, 분리 후 규소 웨이퍼 상에 잔존하는 다공질층은 상술한 바와 동일한 방법으로 에칭에 의해 제거하여 평활한 표면을 생성하였다(도 5의 (h)). 이렇게 얻은 재생 웨이퍼를 이용하고 상술한 공정을 반복하여 고품질의 반도체층을 갖는 박막 단결정 태양 전지를 다수개 얻었다.
실시예 14
도 4에 도시된 장치를 사용하고 도 12의 (a) 내지 (m)에 도시된 공정에 의해 태양 전지를 형성하였다.
먼저, 기판으로서 표면에 p+형 영역 (1201)을 형성하고, 1,200 ℃에서 500 ㎛ 두께의 단결정 규소 웨이퍼의 표면 상으로 BCl3를 열확산원으로서 사용함으로써 B를 열확산시켜 p+형 층을 형성함으로써 확산층을 약 3 ㎛ 깊이로 얻었다.
이어서, 실시예 13과 동일한 조건하에 HF 용액 중에서 양극화를 행하여 웨이퍼 상에 다공질 규소층 (202)를 얻었다(도 12의 (b)).
이어서, p+형 박막 결정 규소층 (206)을 실시예 13과 동일한 조건하에 기상 성장법으로 에피택시 성장시켰다(도 12의 9c)).
이어서, 실시예 13과 유사하게, 환원성 분위기를 유지시키고 p-형 박막 결정 규소의 활성층 (203)을 액상 성장법에 의해 에피택시 성장시켰다(도 12의 (d)).
다시, n+형 박막 결정 규소층 (204)를 실시예 13과 동일한 조건하에 기상 성장법으로 에피택시 성장시켰다(도 12의 (e)).
이 단계에서 웨이퍼를 도 4에 도시된 장치로부터 꺼내고, 시판되는 스퍼터링 장치를 통하여 ITO 투명 전극 (706)을 퇴적시켰다(도 12의 (f)).
이 상태를 유지하면서, 표면 상에 북 결합용 수용성 접착제 (707)(AGX-5137, Nitta Gelatine Co. 제품)을 피복시키고, 그 위에 시판되는 판지 (708)(제2 기판)과 같은 수투과성 기판을 결합시키고 건조시켰다(도 12의 (g)).
이 상태로 규소 웨이퍼 (201)을 진공 고정시키고, 판지 (708) 상에 힘을 가하였다. 그 결과, 다공질층 (202)가 파괴되었고, 웨이퍼 (201)로부터 판지 (708)과 함께 반도체층이 박리되었다(도 12의 (h)).
박리된 시료를 구리 페이스트 (709)로 피복된 스테인레스 강판 (710)(제3 기판) 상에 결합시킨 후, 150 ℃에서 임시로 소성시켰다(도 12의 (i)). 이 후, 80 ℃의 고온수를 판지 (708)의 이면으로부터 침투시킴으로써 접착제 (707)을 용해시키고, 판지 (708)로부터 반도체층을 박리시켰다(도 12의 (j)).
이 후, 투명 전극 (706)의 표면 상에 잔존하는 나머지의 접착제 (707)을 세척하고, 반도체층의 표면 상에 구리 페이스트를 사용하여 집전 전극 (711)을 더 인쇄하였다. 임시적인 소성을 수행한 후, 500 ℃에서 완전히 소성시켰다(도 12의 (k)). 구리는 흡수되지는 않으면서 반도체층을 침투하는 태양광에 대하여 높은 반사율을 가지며, 이로써 반도체층에 의해 다시 광을 흡수할 수 있다. 따라서, 비교적 얇은 반도체층을 사용하는 태양 전지에서도 높은 효율을 얻을 수 있다.
또한, 도 12의 (h)에 도시된 공정에서 박리 후 잔존하는 다공질층 (202)는 반드시 제거할 필요는 없는데, 상기 구성의 특징인 기능성 장해를 유발하지 않기 때문이다.
한편, 도 12의 (h)에 도시된 공정에서 분리 후 웨이퍼 (201) 상에 잔존하는 나머지의 다공질층 (702)를 에칭에 의해 제거하여 평활 표면을 생성하였다(도 12의 (l)). 이 후, 약 3 ㎛ 두께의 p+형 층 (1201')를 액상 성장법에 의해 다시 형성하였다(도 12의 (m)). 규소 웨이퍼 (201)을 사용하고 상기 공정을 다시 반복하여 태양 전지를 제조하였다.
제1 또는 제2 사이클 중 하나에 의해 얻어진 태양 전지에 대하여 AM 1.5 (100 ㎽/㎠) 광조사하에, 스테인레스 판을 사용하여 얻어진 박막 단결정 규소 태양 전지의 I-V 특성을 측정한 결과, 15 % 이상의 에너지 변환 효율이 얻어졌다.
또한, 본 발명에 따라, 침투한 물에 의해 접착력이 저하되는 방법 뿐만 아니라 예를 들면 용매를 함유하는 또다른 수단 또는 접착력을 저하시킬 수 있는 임의의 수단을 적용하여 동일한 기능성 효과를 얻을 수 있다.
실시예 15
기상의 다공질층 (202) 상에 성장된 반도체층 (206) 상에 도핑을 수행하지 않는다는 것을 제외하고는 실시예 14와 동일한 방법으로 도 12의 (a) 내지 (m)에 도시된 공정에 의해 태양 전지를 형성하였다. 또한, 활성층 (203)이 성장된 경우 규소의 성장을 종결시켰다. 도 4에 도시된 기상 성장 용기 (404) 내에서 규소 표면의 부근에서 열적으로 확산하는 P로 POC3를 사용하여 1,200 ℃에서 기상 확산에 의해 규소층의 표면을 1시간 열처리하였다. 그 결과, n+형 층 (204)가 형성되었다. 동시에, p+형 다공질층 중 B는 열적으로 확산되었다. 그결과, 반도체층 (206)은 p+형이 되었다.
투명 전극 (706)을 형성한 후 실시예 14와 동일한 절차로 태양 전지를 형성하였다(도 12의 (f)). 또한, 사용된 웨이퍼에 동일한 처리를 하고, 재사용함으로써 태양 전지를 새로 제조할 수 있었다.
제1 또는 제2 사이클 중 하나에 의해 얻어진 태양 전지에 대하여 AM 1.5 (100 ㎽/㎠) 광조사하에, 스테인레스 판 상에서 얻어진 박막 단결정 규소 태양 전지의 I-V 특성을 측정한 결과, 15 % 이상의 에너지 변환 효율이 얻어졌다.
실시예 16
본 실시예에서는 실시예 13과 동일한 방법으로 스태거형 전계 효과 트랜지스터를 제조하였다.
실시예 13과 동일한 방법으로, 단결정 규소 웨이퍼 (601)의 표면 상으로 BCl3를 열확산원으로서 사용하여 1,200 ℃의 온도에서 B를 열확산시켜 p+형 층을 형성함으로써 약 3 ㎛ 두께의 확산층을 얻었다. 이어서, 실시예 1과 동일한 방법으로 다공질층 (802)를 형성하였다(도 10의 (a) 및 (b)).
이어서, 시료를 도 4에 도시된 장치 상에 설치하였다. 먼저, 기상 용기 (404) 내에서 다공질층 (602) 상에 두께 0.1 ㎛의 n+형 박막 규소층 (603)을 퇴적시켰다(도 10의 (c)).
이어서, 환원성 분위기를 유지시키고, 시료를 p-형 박막 규소층 (604)를 퇴적시키기 위한 액상 성장 용기로 전이시켜 퇴적시킨 후, 도 4에 도시된 장치로부터 꺼냈다(도 10의 (d)).
이어서, 수증기 중에서 열처리 함으로써 p-형 박막 규소층 (604)의 표면측을 0.1 ㎛ 깊이로 산화시켜 게이트 절연막 (605)를 제공하였다(도 10의 (e)).
이 막 상에 알루미늄막을 스퍼터링법에 의해 퇴적시키고, 포토리소그래피 공정에 의해 게이트 전극/게이트 배선 (606)을 형성하였다(도 10의 (f)). 이 막 상에 졸겔법에 의해 SiO2막 (607)에 의해 게이트 기판 (608)을 고정하였다(도 10의 (g)).
이 후, 웨이퍼 (601)을 박리시키고, 다공질층 (602)의 나머지를 제거한 후(도 10의 (i)), n+형 박막 규소층 (603)을 포토리소그래피 공정에 의해 (603') 및 (603)으로 패턴화하였다. 또한, 이 막 위에 질화규소막를 퇴적시키고, (609)로 도시된 바와 같은 포토리소그래피 공정에 의해 패턴화하였다. 또한, 알루미늄층을 퇴적시키고 포토리소그래피 공정에 의해 패턴화함으로써 드레인 전극/드레인 배선 (610') 및 소스 전극/소스 배선 (610)를 형성하였다(도 10의 (h) 내지 (l)).
이렇게 얻은 트랜지스터는 단결정의 p-형 층이고 얇으므로, 게이트 전압의 온/오프비보다 매우 높은 드레인 전류의 온/오프비가 얻어지며, 또한 큰 전류가 얻어진다. 그러므로, 트랜지스터의 면적이 작아도 큰 구동 능력이 제공된다. 또한, 단결정을 사용하는 스태거형이기 때문에 비정질 규소를 사용하는 트랜지스터보다 드레인/게이트 배선의 자유도가 커지고, 트랜지스터를 액정의 매트릭스 구동 등에 사용할 때에도 높은 콘트라스트, 고속 동작, 높은 개구비가 용이하게 실현될 수 있다.
상술한 바와 같이, 본 발명에 따라 결정성, 다결정 등이 우수한 단결정으로 제조된 반도체층을 제2 기판 상에 낮은 비용으로 제조할 수 있다. 또한, 저가의 가요성 기판 상에 반도체층을 형성함으로써 다양하게 사용될 수 있는 반도체 부재를 얻을 수 있다.
또한, 본 발명에 따라 내열성이 낮은 기판 상에 높은 변환 효율을 갖는 박막 결정 태양 전지를 얻을 수 있고, 이로써 대량 생산성이 우수하고 고품질인 태양 전지를 시장에 제공할 수 있다.
또한, 본 발명에 따라 고온 저항성이 아닌 기판 상에서도 각종 특성이 우수한 결정 반도체를 형성할 수 있는 반도체 부재를 제조하는 방법 및 이 반도체 부재를 사용하여 태양 전지를 제조하는 방법이 제공될 수 있다.
또한, 본 발명에 따라 가요성 기판 상에서도 각종 특성이 우수한 결정 반도체를 형성할 수 있는 반도체 부재를 제조하는 방법 및 이 반도체 부재를 사용하여 태양 전지를 제조하는 방법이 제공될 수 있다.
또한, 본 발명에 따라 다양하게 인가하고, 사용하고, 배열할 수 있는 반도체 부재를 제조하는 방법 및 이 반도체 부재를 사용하여 태양 전지를 제조하는 방법이 제공될 수 있다.
또한, 본 발명에 따라 낮은 비용으로 반도체 특성이 우수한 반도체 부재를 제조하는 방법 및 반도체 부재를 사용함으로써 우수한 광전 변환 특성 또는 사용 특성과 같은 다양한 특성을 나타내는 태양 전지를 낮은 비용으로 제조하는 방법이 제공될 수 있다.
또한, 본 발명에 따라 높은 변환 효율을 나타낼 수 있는 태양 전지를 제조하는 방법에 제공될 수 있다.
또한, 본 발명에 따라 결정 기판 및 재사용되는 결정 기판으로부터 결정 기판 상에 형성된 에피택시 층을 박리시킴으로써 얻을 수 있는 반도체 부재 및 저가 원료의 사용에 의해 낮은 비용으로 제조되는 보다 고성능의 반도체 부재가 제공될 수 있다.
또한, 본 발명에 따라 반도체 부재 및 재사용되는 결정 기판 및 보다 고성능의 반도체 부재를 사용함으로써 형성되고, 저가 원료를 사용함으로써 낮은 비용으로 생산될 수 있는 태양 전지를 제공할 수 있다.
또한, 상술한 바와 같이, 본 발명에 따라 반도체 박층을 결정 성장이 용이하게 제어되고, 이송 조건이 엄격히 제어되는 기상 성장법에 의해 단결정 기판 상에 성장시킨다. 이어서, 태양광을 흡수하는데 필요한 최소 두께의 결정 반도체층을 원료 비용이 감소되는 액상 방법에 의해 에피택시 성장시킨 후 분리할 수 있고, 고가의 기판은 반복하여 사용할 수 있으므로 높은 효율을 갖는 가요성 태양 전지를 낮은 비용으로 제공할 수 있다.
또한, 환원성 분위기가 항상 유지되기 때문에, 고품질의 조인트를 갖는 박막 반도체층을 용이하게 얻을 수 있다.
또한, 다결정 기판 또는 불순물 농도가 높은 기판을 기판으로서 사용함으로써 비용을 보다 감소시킬 수 있다.
또한, 변환 효율이 높은 박막 결정 태양 전지를 내열성이 낮은 기판 상에 얻음으로써 대량 생산성이 뛰어나고 고품질인 태양 전지를 시장에 제공할 수 있다. 또한, 다공질층의 형성 및 분리에 수반되는 제1 기판 두께의 감소를 보상하기 위하여, 결정층을 액상 성장법에 의해 제1 기판의 표면 상에 성장시킴으로써 제1 기판을 효과적으로 이용할 수 있고, 기판의 품질에 직접적으로 영향을 주지 않으면서 다공질층을 최적화할 수 있다.
또한, 본 발명에 따른 반도체 부재의 제조 방법을 사용하여 트랜지스터를 제조하는 경우, 트랜지스터의 면적이 작을 때에도 큰 구동 능력을 제공하는 특성이 우수한 트랜지스터를 얻을 수 있다. 또한, 상기 실시예에 기재된 바와 같은 상술한 단결정을 사용하여 스태거형 전계 효과 트랜지스터를 용이하게 제조할 수 있기 때문에, 드레인/게이트 배선의 자유도가 비정질 규소를 사용하는 트랜지스터만큼 증가된다. 액정 매트릭스 구동 등에 트랜지스터를 사용할 경우, 높은 콘트라스트, 고속 동작, 높은 개구비가 용이하게 실현될 수 있다.
이밖에, 본 발명의 방법에 따라 얻은 반도체 부재를 사용함으로써 트랜지스터 이외에 LED(광 방출 소자)와 같은 반도체 소자 및 태양 전지를 가요성 기판 또는 절연 기판 상에 형성할 수 있다. 본 발명의 반도체 부재는 소위 SOI(절연체 상의 반도체)이며, 각종 특성이 우수한 반도체층을 갖고 매우 유용하다.

Claims (86)

  1. 제1 기판의 표면 영역에 다공질층을 형성하고,
    이 다공질층 상에 액상 에피택시에 의해 반도체층을 형성하고,
    제1 기판에 접착된 반도체층 표면의 대향면에 제2 기판을 접착시키고,
    다공질층을 이용하여 반도체층으로부터 제1 기판을 분리시켜 반도체층을 제2 기판에 전사시키는 단계
    를 포함하는 반도체 부재의 제조 방법.
  2. 제1항에 있어서, 반도체층은 다공질층 상에 형성되며 기상 에피택시에 의해 형성된 영역과 액상 에피택시에 의해 형성된 영역을 이 순서로 포함하는 방법.
  3. 제1항에 있어서, 제1 기판을 반도체층으로부터 분리시킨 후에 제1 기판의 표면에 남아 있는 다공질층을 제거하는 단계를 추가로 포함하는 방법.
  4. 제1항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액을 이용하여 수행되는 방법.
  5. 제1항에 있어서, 액상 에피택시가 환원성 분위기하에 수행되는 방법.
  6. 제1항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층과 접촉시키는 것을 포함하는 방법.
  7. 제1항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층 상에 형성된 에피택시층과 접촉시키는 것을 포함하는 방법.
  8. 제7항에 있어서, 에피택시층이 기상 에피택시로 형성되는 방법.
  9. 제1항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 일정 농도까지 용해되어 있는 용융액을 사용하며, 다공질층의 표면 온도를 일정 농도의 용융액 중의 원소가 포화되는 온도 보다 낮게 유지하면서 이 용융액을 다공질층의 표면과 접촉시키는 것을 포함하는 방법.
  10. 제2항에 있어서, 기상 에피택시가 환원성 분위기를 형성하기 위한 가스를 공급하면서 원료 가스를 분해함으로써 수행되는 방법.
  11. 제1항에 있어서, 제2 기판의 접착 단계는 접착제를 이용하여 수행되는 방법.
  12. 제11항에 있어서, 접착제가 수용성 접착제로 이루어지는 방법.
  13. 제1항에 있어서, 반도체층을 제2 기판에 전사시키기 위해 별도의 표면 상에 제3 기판을 설치하는 단계를 추가로 포함하는 방법.
  14. 제13항에 있어서, 제2 기판을 분리시켜 반도체층을 제3 기판에 전사시키는 단계를 추가로 포함하는 방법.
  15. 제1항에 있어서, 제2 기판이 투수성을 갖는 것인 방법.
  16. 제14항에 있어서, 제2 기판의 분리는 제2 기판의 접착에 사용된 접착제의 접착력을 열화시킴으로써 수행되는 방법.
  17. 제16항에 있어서, 접착력의 열화는 제2 기판을 통해 통과된 액체에 의해 수행되는 방법.
  18. 제16항에 있어서, 접착제는 수용성이고, 접착력의 열화는 제2 기판을 투과하는 물에 의해 수행되는 방법.
  19. 제1항에 있어서, 다공질층 중의 불순물이 반도체층 내로 확산되는 방법.
  20. 제1항에 있어서, 액상 에피택시가 인듐을 용매로 사용하여 수행되는 방법.
  21. 제1 기판의 표면 영역에 다공질층을 형성하고,
    이 다공질층 상에 액상 에피택시에 의해 반도체층을 형성하고,
    제1 기판에 접착된 반도체층 표면의 대향면에 제2 기판을 접착시키고,
    다공질층을 이용하여 반도체층로부터 제1 기판을 분리시켜 반도체층을 제2 기판에 전사시키는 단계
    를 포함하는 태양 전지의 제조 방법.
  22. 제21항에 있어서, 반도체층은 다공질층 상에 형성되며, 기상 에피택시에 의해 형성된 영역과 액상 에피택시에 의해 형성된 영역을 순서대로 포함하는 방법.
  23. 제21항에 있어서, 제1 기판을 반도체층으로부터 분리시킨 후에 제1 기판의 표면에 남아 있는 다공질층을 제거하는 단계를 추가로 포함하는 방법.
  24. 제21항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액을 이용하여 수행되는 방법.
  25. 제21항에 있어서, 액상 에피택시가 환원성 분위기하에 수행되는 방법.
  26. 제21항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층과 접촉시키는 것을 포함하는 방법.
  27. 제21항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 용해되어 있는 용융액을 다공질층 상에 형성된 에피택시층과 접촉시키는 것을 포함하는 방법.
  28. 제27항에 있어서, 에피택시층이 기상 에피택시로 형성되는 방법.
  29. 제21항에 있어서, 액상 에피택시는 성장시킬 반도체층을 구성하는 원소가 일정 농도까지 용해되어 있는 용융액을 사용하며, 다공질층의 표면 온도를 일정 농도의 용융액 중의 원소가 포화되는 온도 보다 낮게 유지하면서 이 용융액을 다공질층의 표면과 접촉시키는 것을 포함하는 방법.
  30. 제22항에 있어서, 기상 에피택시는 환원성 분위기를 형성하기 위한 가스를 공급하면서 원료 가스를 분해함으로써 수행되는 방법.
  31. 제21항에 있어서, 제2 기판의 접착 단계가 접착제를 이용하여 수행되는 방법.
  32. 제31항에 있어서, 접착제가 수용성 접착제로 이루어지는 것인 방법.
  33. 제21항에 있어서, 반도체층을 제2 기판에 전사시키기 위해 별도의 표면 상에 제3 기판을 설치하는 단계를 추가로 포함하는 방법.
  34. 제33항에 있어서, 제2 기판을 분리시켜 반도체층을 제3 기판에 전사시키는 단계를 추가로 포함하는 방법.
  35. 제21항에 있어서, 제2 기판이 투수성을 갖는 것인 방법.
  36. 제34항에 있어서, 제2 기판의 분리는 제2 기판의 접착에 사용된 접착제의 접착력을 열화시킴으로써 수행되는 방법.
  37. 제36항에 있어서, 접착력의 열화는 제2 기판을 통해 통과한 액체에 의해 수행되는 방법.
  38. 제36항에 있어서, 접착제는 수용성이고, 접착력의 열화는 제2 기판을 투과하는 물에 의해 수행되는 방법.
  39. 제21항에 있어서, 다공질층 중의 불순물이 반도체층 내로 확산되는 방법.
  40. 제21항에 있어서, 액상 에피택시는 인듐을 용매로 사용하여 수행되는 방법.
  41. 제21항에 있어서, 제2 기판의 접착 전에 반도체층에 불순물을 도입하는 방법.
  42. 제21항에 있어서 제2 기판의 접착 전에 반도체층에 불순물을 도입하여 p-n 접합을 형성하는 방법.
  43. 제21항에 있어서, 제2 기판이 전도성 표면을 갖는 것인 방법.
  44. 제21항에 있어서, 전사된 반도체층 상에 남아 있는 다공질층을 제거하는 단계를 추가를 포함하는 방법.
  45. 제21항에 있어서, 전사된 반도체층에 전극을 형성하는 단계를 추가로 포함하는 방법.
  46. 제21항에 있어서, 불순물을 전사된 반도체층에 도입하는 단계를 추가로 포함하는 방법.
  47. 제21항에 있어서, 전사된 반도체층 상에 불순물을 함유하는 반도체층을 형성하는 단계를 추가로 포함하는 방법.
  48. 제3항에 있어서, 다공질층이 제거된 기판 상에서 에피택시 성장을 수행함으로써 반도체층을 형성하는 단계를 추가로 포함하는 방법.
  49. 제48항에 있어서, 에피택시 성장을 수행하여 형성된 반도체층이 p형 또는 n형 전도성을 갖는 것인 방법.
  50. 제23항에 있어서, 다공질층이 제거된 기판 상에서 에피택시 성장을 수행함으로써 반도체층을 형성하는 단계를 추가로 포함하는 방법.
  51. 제50항에 있어서, 에피택시 성장을 수행하여 형성된 반도체층이 p형 또는 n형 전도성을 갖는 것인 방법.
  52. (a) 제1 기판의 표면 영역에 다공질층을 형성하고,
    (b) 환원성 분위기하에 성장시킬 반도체층을 구성하는 원소가 과포화 상태 또는 실질적인 과포화 상태까지 용해되어 있는 용융액에 다공질층을 침지시켜 다공질층의 표면에 반도체층을 성장시키고,
    (c) 적어도 다공질층 또는 반도체층이 형성되어 있는 제1 기판의 표면쪽에 제2 기판을 접착시키고,
    (d) 다공질층을 통해 제2 기판으로부터 제1 기판을 분리시켜 제1 기판으로부터 분리된 반도체층을 제2 기판에 전사시키는 단계를 포함하는 반도체 부재 제조 방법.
  53. 제52항에 있어서, 단계 (d)에서 분리된 제1 기판의 표면을 처리한 다음 제1 기판으로서 단계 (a)에 재적용시키는 반도체 부재의 제조 방법.
  54. 제52항에 있어서, 단계 (d)에서 분리된 제1 기판의 표면을 처리한 후에, 불순물을 도입시킨 반도체층을 제1 기판의 표면 상에 액상으로 성장시킨 다음 제1 기판으로서 단계 (a)에 재적용시키는 반도체 부재의 제조 방법.
  55. 제54항에 있어서, 불순물이 도입된 반도체층의 형성 전에, 불순물이 도입되지 않거나 또는 불순물이 낮은 농도로 도입된 반도체 층을 표면 처리 후의 제1 기판의 표면에 형성하는 반도체 부재의 제조 방법.
  56. 제54항에 있어서, 순도 99.99 % 이하의 반도체를 제1 기판으로 사용하는 방법.
  57. (a) 제1 기판의 표면 영역에 다공질층을 형성하고,
    (b) 성장시킬 반도체층을 구성하는 원소가 일정 농도까지 용해되어 있는 용융액 중에 표면 온도를 일정 농도의 용융액이 포화되는 온도 보다 낮게 만든 다공질층을 침지시켜 이 다공질층의 표면에 반도체층을 성장시키고,
    (c) 적어도 다공질층 및 반도체층이 형성된 제1 기판의 표면 쪽에 제2 기판을 접착시키고,
    (d) 다공질층을 통해 제2 기판으로부터 제1 기판을 분리시켜 제1 기판으로부터 분리된 반도체층을 제2 기판에 전사시키는 단계들
    을 포함하는 반도체 부재 제조 방법
  58. 제57항에 있어서, 단계 (d)에서 분리된 제1 기판의 표면을 처리한 다음 제1 기판으로서 단계 (a)에 재적용시키는 반도체 부재의 제조 방법.
  59. 제57항에 있어서, 단계 (d)에서 분리된 제1 기판의 표면을 처리한 후에, 불순물이 도입된 반도체층을 제1 기판의 표면 상에 액상 성장으로 성장시킨 다음 제1 기판으로서 단계 (a)에 재적용시키는 반도체 부재의 제조 방법.
  60. 제59항에 있어서, 불순물이 도입된 반도체층의 형성 전에, 불순물이 도입되지 않거나 또는 불순물이 낮은 농도로 도입된 반도체 층을 표면 처리 후의 제1 기판의 표면에 형성하는 반도체 부재의 제조 방법.
  61. 제59항에 있어서, 순도 99.99 % 이하의 반도체를 제1 기판으로 사용하는 반도체 부재의 제조 방법.
  62. 제52항에 있어서, 제1 기판이 결정질인 반도체 부재의 제조 방법.
  63. 제52항에 있어서, 제1 기판이 규소 단결정으로 제조된 것인 반도체 부재의 제조 방법.
  64. 제52항의 방법에 의해 얻어진 제2 기판에 전사된 반도체층을 이용하는 단계를 포함하는 태양 전지의 제조 방법.
  65. 제57항에 있어서, 제1 기판이 결정질인 반도체 부재의 제조 방법.
  66. 제57항에 있어서, 제1 기판이 규소 단결정으로 제조된 것인 반도체 부재의 제조 방법.
  67. 제57항의 방법에 의해 얻어진 제2 기판에 전사된 반도체층을 이용하는 단계를 포함하는 태양 전지의 제조 방법.
  68. (a) 제1 결정질 기판의 표면 영역에 다공질층을 형성하고,
    (b) 원료 가스를 분해시킴으로써 다공질층의 표면에 제1 박막 반도체층을 기상 성장시키고,
    (c) 환원성 분위기하에 제2 박막 반도체를 구성하는 원소가 포화 상태 또는 과포화 상태까지 용해되어 있는 용융액에 제1 박막 반도체층을 침지시켜 제1 박막 반도체층의 표면에 제1 박막 반도체층과 상이한 전도형의 제2 박막 반도체층을 액상 성장시키고,
    (d) 제2 박막 반도체층의 표면에 또는 제2 박막 반도체층에 추가로 형성된 층의 표면에 제2 기판을 접착시키고,
    (e) 다공질층에 힘을 가하여 제1 기판으로부터 제1 박막 반도체층을 분리시켜 제1 박막 반도체층을 제2 기판에 전사시키는 단계
    를 포함하는 반도체 부재의 제조 방법
  69. 제68항에 있어서, 제2 기판의 접착 단계가 접착체를 이용하여 수행되는 반도체 부재의 제조 방법.
  70. 제69항에 있어서, 접착제가 수용성 접착제인 반도체 부재의 제조 방법.
  71. 제68항에 있어서,
    기판의 분리면 상에 제3 기판을 접착시키고,
    제2 기판으로부터의 박막 반도체층을 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계
    를 추가로 포함하는 반도체 부재의 제조 방법.
  72. 제68항에 있어서, 제2 기판이 투수성을 갖는 것인 반도체 부재의 제조 방법.
  73. 제71항에 있어서, 접착제로 접착된 박막 반도체층을 제2 기판으로부터 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계가 접착제의 접착력을 저하시킴으로써 수행되는 반도체 부재의 제조 방법.
  74. 제71항에 있어서, 접착제로 접착된 박막 반도체층을 제2 기판으로부터 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계가 제2 기판을 통한 접착제의 접착력을 저하시킴으로써 수행되는 반도체 부재의 제조 방법.
  75. 제71항에 있어서, 박막 반도체층을 제2 기판으로부터 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계가 투수성이 있는 제2 기판에 물을 가하여 접착제의 접착력을 저하시킴으로써 수행되는 반도체 부재의 제조 방법.
  76. 제71항에 있어서, 수용성 접착제로 접착된 박막 반도체층을 제2 기판으로부터 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계가 수용성 접착제에 물을 가하여 접착제의 접착력을 저하시킴으로써 수행되는 반도체 부재의 제조 방법.
  77. 제71항에 있어서, 수용성 접착제로 접착된 박막 반도체층을 투수성이 있는 제2 기판으로부터 분리시켜 박막 반도체층을 제3 기판에 전사시키는 단계가 투수성이 있는 제2 기판을 통해 수용성 접착제에 물을 가하여 접착제의 접착력을 저하시킴으로써 수행되는 반도체 부재의 제조 방법.
  78. 제68항에 있어서, 분리시킨 후에 제1 기판의 표면을 처리한 다음 처리된 제1 기판을 재사용하는 단계를 추가로 포함하는 반도체 부재의 제조 방법.
  79. 제78항에 있어서, 제1 박막 반도체층을 분리시킨 제1 기판의 표면을 처리한 후에, 제1 기판과 동일한 조성을 가지며 제1 기판의 표면이 불순물로 도핑된 반도체층을 액상 성장시키는 단계를 추가로 포함하며, 이어서 다음 단계 (a) 내지 (e)를 반복하는 반도체 부재의 제조 방법.
  80. 제79항에 있어서, 불순물로 도핑된 반도체층을 형성하기 전에, 불순물이 없이 도핑되거나 저함량의 불순물로 도핑된 반도체층을 제1 기판의 처리된 표면에 액상 성장으로 형성하는 단계를 추가로 포함하며, 이어서 다음 단계 (a) 내지 (e)를 반복하는 반도체 부재의 제조 방법.
  81. 제68항에 있어서, 순도 99.99 % 이하의 반도체를 제1 기판으로 사용하는 방법.
  82. 환원성 분위기하에 제2 박막 반도체층을 구성하는 원소가 포화 상태 또는 과포화 상태까지 용해되어 있는 용융액 중에 제1 박막 반도체층을 침지시켜 제1 박막 반도체층의 표면에 제2 박막 반도체층을 액상으로 성장시키기 위한 액상 성장 용기, 및
    환원성 분위기를 유지하면서 기상 성장 용기와 액상 성장 용기 사이에 기판을 이송하기 위한 수단
    을 포함하며, 다공질층을 포함하는 기판을 구비하고 반도체층이 다공질층 상에 형성되는 반도체 부재의 제조 장치.
  83. 제82항에 있어서, 환원성 분위기하에 원료 가스를 분해시켜 기판의 다공질층 표면에 제1 박막 반도체층을 기상으로 성장시키기 위해 액상 성장 용기의 전면에 설치된 기상 성장 용기를 추가로 포함하는 장치.
  84. 반도체 부재를 제조하는 제68항의 방법을 이용하여 태양 전지를 제조하는 방법.
  85. 환원성 분위기하에 제2 박막 반도체층을 구성하는 원소가 포화 상태 또는 과포화 상태까지 용해되어 있는 용융액 중에 제1 박막 반도체층을 침지시켜 제1 박막 반도체층의 표면에 제1 박막 반도체층과 상이한 전도형의 제2 박막 반도체층을 액상으로 성장시키기 위한 액상 성장 용기, 및
    환원성 분위기를 유지하면서 기상 성장 용기와 액상 성장 용기 사이에 기판을 이송하기 위한 수단
    을 포함하며, 다공질층을 포함하는 기판을 구비하고 반도체층이 다공질층 상에 형성되는 태양 전지 제조 장치.
  86. 제85항에 있어서, 환원성 분위기하에 원료 가스를 분해시켜 기판의 다공질층 표면에 제1 박막 반도체층을 기상으로 성장시키기 위해 액상 성장 용기의 전면에 설치된 기상 성장 용기를 추가로 포함하는 장치.
KR1019970075167A 1996-12-27 1997-12-27 반도체 부재의 제조 방법 및 태양 전지의 제조 방법 KR100345624B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP35013296A JP3501606B2 (ja) 1996-12-27 1996-12-27 半導体基材の製造方法、および太陽電池の製造方法
JP96-350132 1996-12-27
JP96-350133 1996-12-27
JP35013396A JP3647176B2 (ja) 1996-12-27 1996-12-27 半導体基材及び太陽電池の製造方法及びその製造装置

Publications (2)

Publication Number Publication Date
KR19980064747A true KR19980064747A (ko) 1998-10-07
KR100345624B1 KR100345624B1 (ko) 2002-09-18

Family

ID=26579128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075167A KR100345624B1 (ko) 1996-12-27 1997-12-27 반도체 부재의 제조 방법 및 태양 전지의 제조 방법

Country Status (6)

Country Link
US (1) US6190937B1 (ko)
EP (1) EP0851513B1 (ko)
KR (1) KR100345624B1 (ko)
CN (2) CN1156027C (ko)
AU (1) AU739882B2 (ko)
DE (1) DE69738307T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677374B1 (ko) * 2005-11-14 2007-02-02 준 신 이 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법
KR101023146B1 (ko) * 2004-04-01 2011-03-18 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR101108931B1 (ko) * 2004-01-23 2012-01-31 포르슝스젠트룸 율리히 게엠베하 μＣ-규소층을 포함하는 규소 태양 전지의 제조 방법

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3144387B2 (ja) * 1998-08-17 2001-03-12 日本電気株式会社 半導体装置の製造方法
JP2000124341A (ja) * 1998-10-21 2000-04-28 Sony Corp 半導体装置およびその製造方法
DE19851873A1 (de) * 1998-11-10 2000-05-11 Zae Bayern Verfahren zum Aufwachsen einer kristallinen Struktur
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
EP1024523A1 (en) * 1999-01-27 2000-08-02 Imec (Interuniversity Microelectronics Center) VZW Method for fabricating thin film semiconductor devices
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
DE60042187D1 (de) 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
WO2001004964A1 (de) * 1999-07-13 2001-01-18 Eidgenössische Technische Hochschule (ETH) Flexible dünnschicht-solarzelle
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001160540A (ja) 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
JP4329183B2 (ja) * 1999-10-14 2009-09-09 ソニー株式会社 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法
FR2802340B1 (fr) * 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6992334B1 (en) * 1999-12-22 2006-01-31 Lumileds Lighting U.S., Llc Multi-layer highly reflective ohmic contacts for semiconductor devices
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP2002043566A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3513592B2 (ja) * 2000-09-25 2004-03-31 独立行政法人産業技術総合研究所 太陽電池の製造方法
US6953506B2 (en) * 2000-10-30 2005-10-11 Canon Kabushiki Kaisha Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same
JP2002187791A (ja) * 2000-12-15 2002-07-05 Canon Inc 液相成長方法および液相成長装置
JP2002203799A (ja) 2000-12-28 2002-07-19 Canon Inc 液相成長方法および液相成長装置
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6824609B2 (en) * 2001-08-28 2004-11-30 Canon Kabushiki Kaisha Liquid phase growth method and liquid phase growth apparatus
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US6886234B2 (en) * 2002-01-22 2005-05-03 Seagate Technology Llc Top cover removal machine for disc drives
JP2003292398A (ja) * 2002-03-29 2003-10-15 Canon Inc 単結晶シリコンウェファの製造方法
JP2004140120A (ja) * 2002-10-16 2004-05-13 Canon Inc 多結晶シリコン基板
DE10255964A1 (de) 2002-11-29 2004-07-01 Siemens Ag Photovoltaisches Bauelement und Herstellungsverfahren dazu
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20050066881A1 (en) * 2003-09-25 2005-03-31 Canon Kabushiki Kaisha Continuous production method for crystalline silicon and production apparatus for the same
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
JP2005135942A (ja) * 2003-10-28 2005-05-26 Canon Inc 電極配設方法
JP2005142268A (ja) * 2003-11-05 2005-06-02 Canon Inc 光起電力素子およびその製造方法
CN1322594C (zh) * 2003-12-09 2007-06-20 清华大学 一种薄膜太阳能电池衬底制备工艺
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
EP1589548A1 (en) * 2004-04-23 2005-10-26 Sony Deutschland GmbH A method of producing a porous semiconductor film on a substrate
FR2870989B1 (fr) * 2004-05-27 2006-08-04 Commissariat Energie Atomique Substrat pour application electronique, comprenant un support flexible et son procede de fabrication
JP2005336008A (ja) 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
KR101316479B1 (ko) 2005-06-24 2013-10-08 레오나르트 쿠르츠 스티프퉁 운트 코. 카게 전극 제조 방법
US20070017568A1 (en) * 2005-07-12 2007-01-25 Howard Berke Methods of transferring photovoltaic cells
US7800117B2 (en) * 2005-12-28 2010-09-21 Group Iv Semiconductor, Inc. Pixel structure for a solid state light emitting device
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
EP1903157A3 (de) * 2006-09-19 2008-05-14 Integrated Dynamics Engineering GmbH Umgebungslärmabschirmvorrichtung
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP5110593B2 (ja) * 2007-08-30 2012-12-26 国立大学法人 筑波大学 半導体材料、それを用いた太陽電池、およびそれらの製造方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
WO2009060808A1 (en) * 2007-11-09 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8163090B2 (en) * 2007-12-10 2012-04-24 Solopower, Inc. Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation
US8323408B2 (en) * 2007-12-10 2012-12-04 Solopower, Inc. Methods and apparatus to provide group VIA materials to reactors for group IBIIIAVIA film formation
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8030119B2 (en) * 2008-03-08 2011-10-04 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
US8481357B2 (en) * 2008-03-08 2013-07-09 Crystal Solar Incorporated Thin film solar cell with ceramic handling layer
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2010283339A (ja) 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
US20100330731A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Method to form a thin semiconductor lamina adhered to a flexible substrate
US20100326510A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Thin semiconductor lamina adhered to a flexible substrate
US20110056532A1 (en) * 2009-09-09 2011-03-10 Crystal Solar, Inc. Method for manufacturing thin crystalline solar cells pre-assembled on a panel
KR101084940B1 (ko) 2009-09-28 2011-11-17 삼성전기주식회사 실리콘 광전자 증배관
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2957456B1 (fr) * 2010-03-10 2013-01-04 Commissariat Energie Atomique Procede de fabrication d'un substrat comprenant une etape d'amincissement avec arret a detection d'une zone poreuse
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
CN102249553B (zh) * 2011-04-28 2013-12-25 中国科学院宁波材料技术与工程研究所 一种多晶硅薄膜的制备方法
FR2978600B1 (fr) * 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
CN103094411A (zh) * 2011-11-01 2013-05-08 智盛全球股份有限公司 复合式太阳能电池的多晶硅基板的制作方法
WO2013106827A1 (en) * 2012-01-13 2013-07-18 Crystal Solar, Inc. Silicon heterojunction solar cells
JP6199323B2 (ja) * 2012-02-29 2017-09-20 ソレクセル、インコーポレイテッド 効率的化合物の半導体太陽電池のための構造及び方法
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
JP6575950B2 (ja) 2012-07-24 2019-09-18 ファーマサイクリックス エルエルシー Ｂｒｕｔｏｎ型チロシンキナーゼ（Ｂｔｋ）阻害剤に対する耐性を伴う変異
CN102800726B (zh) * 2012-09-04 2015-04-29 天津三安光电有限公司 一种倒装太阳能电池芯片及其制备方法
US20140199854A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corp. Method of forming film on different surfaces
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
WO2015084824A1 (en) * 2013-12-02 2015-06-11 Applied Materials, Inc. Methods for substrate processing
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
US9755015B1 (en) 2016-05-10 2017-09-05 Globalfoundries Inc. Air gaps formed by porous silicon removal
DE102019108754A1 (de) * 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
CN112885938B (zh) * 2019-11-29 2022-06-14 山东浪潮华光光电子股份有限公司 一种银基键合的反极性GaAs基AlGaInP红光LED芯片的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058418A (en) * 1974-04-01 1977-11-15 Solarex Corporation Fabrication of thin film solar cells utilizing epitaxial deposition onto a liquid surface to obtain lateral growth
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US4778478A (en) * 1981-11-16 1988-10-18 University Of Delaware Method of making thin film photovoltaic solar cell
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPS63160384A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp ＧａＡｓ太陽電池の製造方法
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JPH0521388A (ja) * 1991-07-12 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP2943126B2 (ja) 1992-07-23 1999-08-30 キヤノン株式会社 太陽電池及びその製造方法
JP3212725B2 (ja) 1992-12-28 2001-09-25 キヤノン株式会社 液相成長法および液相成長装置
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5840610A (en) * 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108931B1 (ko) * 2004-01-23 2012-01-31 포르슝스젠트룸 율리히 게엠베하 μＣ-규소층을 포함하는 규소 태양 전지의 제조 방법
KR101023146B1 (ko) * 2004-04-01 2011-03-18 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR100677374B1 (ko) * 2005-11-14 2007-02-02 준 신 이 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법

Also Published As

Publication number Publication date
KR100345624B1 (ko) 2002-09-18
CN1312781C (zh) 2007-04-25
AU4926897A (en) 1998-07-02
CN1156027C (zh) 2004-06-30
EP0851513B1 (en) 2007-11-21
US6190937B1 (en) 2001-02-20
EP0851513A3 (en) 1999-11-03
DE69738307D1 (de) 2008-01-03
AU739882B2 (en) 2001-10-25
DE69738307T2 (de) 2008-10-02
EP0851513A2 (en) 1998-07-01
CN1516293A (zh) 2004-07-28
CN1192055A (zh) 1998-09-02

Similar Documents

Publication Publication Date Title
KR100345624B1 (ko) 반도체 부재의 제조 방법 및 태양 전지의 제조 방법
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
JP3501606B2 (ja) 半導体基材の製造方法、および太陽電池の製造方法
US6602767B2 (en) Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP3492142B2 (ja) 半導体基材の製造方法
CA2225131C (en) Process for producing semiconductor article
KR960006687B1 (ko) 반도체기판의 제조방법
US6818104B2 (en) Anodizing apparatus
US6500731B1 (en) Process for producing semiconductor device module
JPH10233352A (ja) 半導体部材の製造方法および半導体部材
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
JP2962918B2 (ja) シリコン薄膜の形成方法及び太陽電池の製造方法
EP0969499A2 (en) Crystal growth process for a semiconductor device
JP3647176B2 (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
JP2001089291A (ja) 液相成長法、半導体部材の製造方法、太陽電池の製造方法
JPH04333288A (ja) 太陽電池の製造方法
JPH05218464A (ja) 半導体基体と太陽電池の製造方法及びこれらの方法により得られた半導体基体と太陽電池
JP3245100B2 (ja) 半導体素子の製造方法及び太陽電池の製造方法
JP2003092285A (ja) 半導体基板の製造方法
JP2001093849A (ja) 液相成長法、エピタキシャル基体の製造方法、および太陽電池の製造方法
JP2000277403A (ja) 半導体基体の作製方法
JP2002237607A (ja) 多孔質層の転写方法、半導体素子の製造方法及び太陽電池の製造方法
JPH1084126A (ja) 半導体素子及び太陽電池
JPH04261069A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee