KR19980048950A - Method for forming contact hole in semiconductor device - Google Patents

Method for forming contact hole in semiconductor device Download PDF

Info

Publication number
KR19980048950A
KR19980048950A KR1019960067605A KR19960067605A KR19980048950A KR 19980048950 A KR19980048950 A KR 19980048950A KR 1019960067605 A KR1019960067605 A KR 1019960067605A KR 19960067605 A KR19960067605 A KR 19960067605A KR 19980048950 A KR19980048950 A KR 19980048950A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
insulating film
film
mask pattern
Prior art date
Application number
KR1019960067605A
Other languages
Korean (ko)
Inventor
나금주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960067605A priority Critical patent/KR19980048950A/en
Publication of KR19980048950A publication Critical patent/KR19980048950A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1.청구 범위에 기재된 발명이 속한 기술 분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조 방법Semiconductor device manufacturing method

2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve

종래의 콘택홀 형성시 층간절연막으로서 SOG막을 사용하는 경우에, 후속 공정에서 SOG막의 수축으로 인해 콘택홀 모양이 항아리 모양으로 형성되어, 후속 상부 금속선과의 콘택 형성시 콘택홀 내부에서 금속선이 단선되는 문제점을 해결하고자 함.In the case of using a SOG film as an interlayer insulating film in forming a conventional contact hole, the contact hole shape is formed in a jar shape due to shrinkage of the SOG film in a subsequent process, so that the metal wire is disconnected inside the contact hole when forming a contact with a subsequent upper metal wire. I want to solve the problem.

3.발명의 해결방법의 요지3. Summary of the solution of the invention

SOG막 도포 후 1차로 콘택홀을 형성한 다음, 감광막을 제거하고 산소 플라즈마 공정을 이용하여 SOG막을 완전히 수축 시킨 후, 다시 2차 절연막을 증착하고 다시 2차 콘택홀을 형성함으로써 콘택홀의 모양이 항아리 모양으로 형성되는 것을 방지할 수 있는 콘택홀 형성 방법을 제공하고자 함.After application of the SOG film, the contact hole is first formed, the photoresist film is removed, and the SOG film is completely shrunk by using an oxygen plasma process. Then, the second insulating film is deposited again to form a second contact hole. An object of the present invention is to provide a method for forming a contact hole that can be prevented from forming in a shape.

4. 발명의 중요한 용도4. Important uses of the invention

고집적 반도체 장치 제조에 이용됨.Used to manufacture highly integrated semiconductor devices.

Description

반도체 장치의 콘택홀 형성 방법Method for forming contact hole in semiconductor device

본 발명은 일반적으로 반도체 장치 제조 방법에 관한 것으로서, 특히, 스핀-온-글래스막을 층간절연막으로 사용하는 반도체 장치의 금속층간 콘택홀을 형성하기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming an inter-metal contact hole in a semiconductor device using a spin-on-glass film as an interlayer insulating film.

반도체 장치의 다층 금속 배선의 형성을 위한 종래 기술을 도1을 참조하여 설명하면, 다음과 같다. 먼저, 반도체 기판(1)상에 소정의 하부층 및 절연막(2)을 형성하고, 그 위에 하부 금속 배선(3)을 형성한 다음, 1차 절연막으로 산화막(4)을 증착한다. 다음에는, 뛰어난 흐름 성으로 인해 금속 배선간 단차를 채우는데 있어서 우수한 물질인 스핀-온-글래스(SOG)막을 층간절연막(5)으로 증착한다. 그런데, 이와 같은 스핀-온-글래스(SOG)막을 이용하는 경우에, 층간 금속선 연결을 위한 콘택홀(6)을 형성한 후, 감광막(7)을 제거하는 공정에서 이 SOG막(5)의 수축으로 인해 기형성된 콘택홀(6)이 도1의 (A)영역에서 나타내는 바와 같이 항아리 모양으로 형성되게 된다. 이러한 항아리 모양은 콘택홀 형성을 위한 마스크 패턴 제거시 사용되는 산소가스와 SOG막에 존재하는 암모늄기, 수산화기, 탄소기가 서로 결합을하여 증발함으로써, SOG막이 수축하여 생기는 현상으로서 이러한 모양의 콘택홀은 하부 도전층과 상부 금속 층간의 콘택 형성시 금속선이 단락되는 원인이 된다. 특히 하부 도전체의 면적이 넓은 지역에서는 SOG막의 대부분이 금속배선 위에 두껍게 존재하기 때문에, 넓은 지역에 콘택홀을 형성하는 경우에 상부 금속층의 배선에 더욱 어려움이 있었다.A prior art for forming a multilayer metal wiring of a semiconductor device is described with reference to FIG. 1 as follows. First, a predetermined lower layer and an insulating film 2 are formed on the semiconductor substrate 1, a lower metal wiring 3 is formed thereon, and then an oxide film 4 is deposited by the primary insulating film. Next, a spin-on-glass (SOG) film, which is an excellent material for filling the step between metal wires due to excellent flowability, is deposited as the interlayer insulating film 5. However, in the case of using such a spin-on-glass (SOG) film, after forming the contact hole 6 for interlayer metal wire connection, the SOG film 5 is contracted in the process of removing the photosensitive film 7. As a result, the previously formed contact holes 6 are formed in a jar shape as shown in region (A) of FIG. 1. This jar shape is a phenomenon caused by contraction of SOG film by evaporation of oxygen gas and ammonium, hydroxide, and carbon groups present in the SOG film used to remove the mask pattern for forming the contact hole. When the contact is formed between the conductive layer and the upper metal layer, the metal wire is short-circuited. Particularly, in the area where the lower conductor is large, most of the SOG film is thickly formed on the metal wiring, and thus, when the contact hole is formed in the large area, the wiring of the upper metal layer is more difficult.

따라서 전술한 문제점을 해결하기 위해 안출된 본 발명은, 층간절연막으로서 SOG막을 사용하는 경우에, SOG막에 1차 콘택홀을 형성한 다음, 다시 절연막을 증착하고, 이 절연막에 2차 콘택홀을 형성하므로써, SOG 막이 콘택홀 지역에 직접 노출되지 않고 원하는 모양의 콘택홀을 형성할 수 있는 방법을 제공하는 것을 목적으로 한다.Therefore, in order to solve the above-mentioned problems, in the present invention, in the case of using an SOG film as an interlayer insulating film, a primary contact hole is formed in the SOG film, and then an insulating film is deposited again, and the secondary contact hole is formed in the insulating film. By forming, it is an object to provide a method in which a SOG film can be formed in a contact hole of a desired shape without being directly exposed to the contact hole region.

도1은 종래 기술에 따라 형성된 금속층간 콘택홀의 공정 단면도.1 is a process cross-sectional view of an intermetallic contact hole formed according to the prior art.

도2A 내지 도2F는 본 발명에 따라 금속층간 콘택홀을 형성하기 위한 공정의 단면도.2A-2F are cross-sectional views of a process for forming intermetallic contact holes in accordance with the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 반도체 기판 12 : 하부층 및 절연막11 semiconductor substrate 12 lower layer and insulating film

13 : 하부 도전층 14 : 1차 절연막13 lower conductive layer 14 primary insulating film

15 : SOG막 16, 16A, 16B : 콘택홀15: SOG film 16, 16A, 16B: contact hole

17, 19 : 마스크 패턴 18 : 2차 절연 산화막17, 19: mask pattern 18: secondary insulating oxide film

본 발명의 한 실시예에 따른 콘택홀 형성 방법은, 소정의 하부 도전층이 형성된 반도체 기판상에 제1 절연막을 형성하는 단계 ; 상기 제1 절연막위에 제2 절연막을 형성하는 단계; 콘택홀을 형성하기 위한 제1 마스크 패턴을 형성하는 단계; 상기 제1 식각 마스크 패턴을 이용하여 콘택홀을 형성하는 단계; 상기 제1 식각 마스크 패턴을 제거하는 단계; 제3 절연막을 형성하는 단계; 제2 식각 마스크 패턴을 형성하는 단계; 상기 제2 식각 마스크 패턴을 이용하여 콘택홀을 형성하는 단계; 및 상기 제2 식각 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.A method of forming a contact hole according to an embodiment of the present invention includes forming a first insulating film on a semiconductor substrate on which a predetermined lower conductive layer is formed; Forming a second insulating film on the first insulating film; Forming a first mask pattern for forming a contact hole; Forming a contact hole using the first etching mask pattern; Removing the first etching mask pattern; Forming a third insulating film; Forming a second etching mask pattern; Forming a contact hole using the second etching mask pattern; And removing the second etching mask pattern.

이하 본 발명은 첨부된 도면을 참조하여 양호한 실시예에 대해 상세하게 설명되게 된다. 도2A 내지 도2F에는 본 발명의 한 실시예에 따른 콘택홀 형성 방법의 공정도를 도시되어 있다. 먼저, 도2A에 도시된 바와 같이, 반도체 기판(11)상에 소정의 하부층 및 절연막(12)을 형성하고, 그 위에 하부 금속 배선(또는 도전층으로도 언급됨)(13)을 형성한 다음, 1차 절연막으로 산화막(14)을 증착한다. 이 1차 절연막(14)은 금속선이 후속 공정에서 증착될 SOG막과 직접적으로 접촉되는 것을 방지하는 역할을 한다. 다음에, 1차 절연막(14) 위에 평탄화 성능이 우수한 SOG막(15)을 증착한다. 이때, 하부 도전층(13) 상부의 SOG막(15)은 상대적으로 면적이 좁은 하부 도전층위에서는 얇게 존재 하나, 상대적으로 면적이 넓은 하부 도전층위에서는 두껍게 존재하게 되므로 콘택홀 형성후 SOG막에 의한 항아리 형상은 더욱 뚜렷하게 나타나게 된다. 다음에는, 도2B에 도시된 바와 같이, 1차 콘택홀(16)을 형성하기 위해, 예를 들어 감광막을 이용하여 콘택홀 마스크 패턴(17)을 형성한 후, 건식 식각법으로 콘택이 형성될 지역을 식각한다. 다음에, 콘택 마스크 패턴(17)을 제거한 후, 산소 플라즈마 공정이나 오존 분위기에서의 열처리 등을 이용하여 SOG막(15)을 완전히 수축시킨다. 이렇게 형성되는 1차 콘택홀(16A)은 도2C에 도시된 바와 같이, 상부 지역의 과다한 수축으로 인해 상단이 벌어진 모양의 콘택홀 형태를 나타내게 된다. 다음에는, 도2D에 도시된 바와 같이, 상부 금속선과 SOG막(13)과의 접촉을 피하기 위하여 2차 절연 산화막(18)을 두껍게 증착한다. 다음에, 도2E에 도시된 바와 같이, 전술한 도2B에서 사용했던 패턴과 동일한 패턴의 콘택 마스크(19)를 이용하여 건식 식각으로 2차 콘택홀(16B)을 형성한다. 이때, 하부의 SOG막은 이미 전 공정에서 최대한으로 수축되었기 때문에 더 이상의 수축이 발생할 가능성은 현저하게 줄어들게 된다. 다음에, 콘택 마스크(19)를 제거하게 되면, 도2F에 도시된 바와 같이 양호한 콘택홀(16B)이 형성되게 된다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 2A through 2F illustrate a process diagram of a method for forming a contact hole according to an embodiment of the present invention. First, as shown in FIG. 2A, a predetermined lower layer and insulating film 12 are formed on a semiconductor substrate 11, and a lower metal wiring (or also referred to as a conductive layer) 13 is formed thereon. The oxide film 14 is deposited by the primary insulating film. This primary insulating film 14 serves to prevent metal wires from directly contacting the SOG film to be deposited in a subsequent process. Next, an SOG film 15 having excellent planarization performance is deposited on the primary insulating film 14. At this time, the SOG film 15 on the lower conductive layer 13 is thin on the lower conductive layer having a relatively narrow area, but thick on the lower conductive layer having a large area, and thus the SOG film is formed after the contact hole is formed. The shape of the jar by is more pronounced. Next, as shown in FIG. 2B, to form the primary contact hole 16, for example, a contact hole mask pattern 17 is formed using a photoresist film, and then a contact is formed by a dry etching method. Etch the area. Next, after removing the contact mask pattern 17, the SOG film 15 is completely shrunk by using an oxygen plasma process, heat treatment in an ozone atmosphere, or the like. As shown in FIG. 2C, the primary contact hole 16A formed as above may have a contact hole shape having an open top shape due to excessive contraction of the upper region. Next, as shown in FIG. 2D, a secondary insulating oxide film 18 is thickly deposited to avoid contact between the upper metal wire and the SOG film 13. Next, as shown in FIG. 2E, the secondary contact hole 16B is formed by dry etching using the contact mask 19 having the same pattern as that used in FIG. 2B. At this time, since the lower SOG film is already contracted to the maximum in the whole process, the possibility of further shrinkage is significantly reduced. Next, when the contact mask 19 is removed, a good contact hole 16B is formed as shown in Fig. 2F.

비록 본 발명이 특정 실시예에 관해 설명 및 도시 되었지만, 이것은 본 발명을 제한하고자 의도된 것은 아니며, 이 기술에 숙련된 사람은 본 발명의 정신 및 범위내에서 여러 가지 변형 및 수정이 가능하다는 것을 알 수 있을 것이다.Although the invention has been described and illustrated with respect to particular embodiments, it is not intended to limit the invention, and those skilled in the art will recognize that various modifications and variations are possible within the spirit and scope of the invention. Could be.

반도체 장치 제조시, 전술한 바와 같은 본 발명을 이용하므로써, 종래 기술에 의해 형성된 항아리 모양의 콘택홀에서 발생될 수 있는 문제점을 해결할 수 있으며, 상부 금속층과 하부 도전층간의 접촉성을 개선할 수 있을 뿐만 아니라, 층간 절연막인 SOG막이 콘택홀 지역에 전혀 노출되지 않으므로 금속 증착 공정이 단순하게 진행될 수 있고, 따라서 금속선의 부식이 방지될 수 있으므로 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.When manufacturing a semiconductor device, by using the present invention as described above, it is possible to solve the problems that may occur in the jar-shaped contact hole formed by the prior art, it is possible to improve the contact between the upper metal layer and the lower conductive layer In addition, since the SOG film, which is an interlayer insulating film, is not exposed to the contact hole region at all, the metal deposition process may be simply performed, and thus corrosion of the metal wire may be prevented, thereby improving the reliability of the device.

Claims (7)

소정의 하부 도전층이 형성된 반도체 기판상에 제1 절연막을 형성하는 단계 ;Forming a first insulating film on a semiconductor substrate on which a predetermined lower conductive layer is formed; 상기 제1 절연막위에 제2 절연막을 형성하는 단계;Forming a second insulating film on the first insulating film; 콘택홀을 형성하기 위한 제1 마스크 패턴을 형성하는 단계;Forming a first mask pattern for forming a contact hole; 상기 제1 식각 마스크 패턴을 이용하여 콘택홀을 형성하는 단계;Forming a contact hole using the first etching mask pattern; 상기 제1 식각 마스크 패턴을 제거하는 단계;Removing the first etching mask pattern; 제3 절연막을 형성하는 단계;Forming a third insulating film; 제2 식각 마스크 패턴을 형성하는 단계;Forming a second etching mask pattern; 상기 제2 식각 마스크 패턴을 이용하여 콘택홀을 형성하는 단계; 및Forming a contact hole using the second etching mask pattern; And 상기 제2 식각 마스크 패턴을 제거하는 단계를 포함해서 이루어진 반도체 장치의 콘택홀 형성 방법.And removing the second etch mask pattern. 제 1항에 있어서,The method of claim 1, 상기 제1 식각 마스크 패턴을 제거하는 단계 이후에, 상기 제2 절연막을 수축시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And after the removing of the first etch mask pattern, shrinking the second insulating layer. 제 2항에 있어서,The method of claim 2, 상기 제2 절연막을 수축시키는 단계는 산소 분위기에서의 열처리에 의해 수행되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.The shrinking of the second insulating film is performed by a heat treatment in an oxygen atmosphere. 제 2항에 있어서,The method of claim 2, 상기 제2 절연막을 수축시키는 단계는 오존 분위기에서의 열처리에 의해 수행되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And shrinking the second insulating film is performed by heat treatment in an ozone atmosphere. 제 1항에 있어서,The method of claim 1, 상기 제2 절연막은 스핀-온-글래스막인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And the second insulating film is a spin-on-glass film. 제 1항 또는 제 5항에 있어서,The method according to claim 1 or 5, 상기 제3 절연막은 산화막인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.And the third insulating film is an oxide film. 제 1항에 있어서,The method of claim 1, 상기 제1 식각 마스크 패턴과 상기 제2 식각 마스크 패턴은 동일한 크기를 갖는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.The method of claim 1, wherein the first etching mask pattern and the second etching mask pattern have the same size.
KR1019960067605A 1996-12-18 1996-12-18 Method for forming contact hole in semiconductor device KR19980048950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067605A KR19980048950A (en) 1996-12-18 1996-12-18 Method for forming contact hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067605A KR19980048950A (en) 1996-12-18 1996-12-18 Method for forming contact hole in semiconductor device

Publications (1)

Publication Number Publication Date
KR19980048950A true KR19980048950A (en) 1998-09-15

Family

ID=66444642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067605A KR19980048950A (en) 1996-12-18 1996-12-18 Method for forming contact hole in semiconductor device

Country Status (1)

Country Link
KR (1) KR19980048950A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027225A (en) * 1998-10-27 2000-05-15 김영환 Method of forming a contact hole of a semiconductor device
KR100504437B1 (en) * 2000-12-29 2005-07-29 주식회사 하이닉스반도체 Method for Forming the Capacitor of semiconductor device
KR100510998B1 (en) * 2000-09-26 2005-08-30 주식회사 하이닉스반도체 Method for forming the storage node contact
KR100680968B1 (en) * 2005-07-26 2007-02-09 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027225A (en) * 1998-10-27 2000-05-15 김영환 Method of forming a contact hole of a semiconductor device
KR100510998B1 (en) * 2000-09-26 2005-08-30 주식회사 하이닉스반도체 Method for forming the storage node contact
KR100504437B1 (en) * 2000-12-29 2005-07-29 주식회사 하이닉스반도체 Method for Forming the Capacitor of semiconductor device
KR100680968B1 (en) * 2005-07-26 2007-02-09 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100340879B1 (en) Method for forming fine patterns and method for forming gate electrodes in semiconductor device using the same
KR19980048950A (en) Method for forming contact hole in semiconductor device
KR100482029B1 (en) Method for forming mim capacitor
KR100208450B1 (en) Method for forming metal wiring in semiconductor device
KR0166508B1 (en) Metal wiring forming method of semiconductor device
KR20000004332A (en) Method for forming metal wires of semiconductor devices
KR0163546B1 (en) Method of fabricating semiconductor device
KR100248805B1 (en) A method for forming metal wire in semiconductor device
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
KR100390997B1 (en) Method for forming a metal line
KR920006186B1 (en) Method of fabricating contact hole
KR100248150B1 (en) Method of forming contact hole in semiconductor device
KR0162140B1 (en) Formation method of contact hole
KR20010081436A (en) Method of forming a damascene metal line in a semiconductor device
KR100365746B1 (en) Method for manufacturing semiconductor device for improving contact resistance
KR100274337B1 (en) Method of manufacturing a semiconductor device
KR100237759B1 (en) Inhibiting method of arc generation in the plasma etching process
KR20030002942A (en) Method for forming metal interconnection in semiconductor device
KR0137980B1 (en) Fabrication method of tungsten plug
KR20000020310A (en) Method for manufacturing semiconductor device
KR19990000376A (en) Semiconductor device manufacturing method
KR100403349B1 (en) Interconnection structure between metal wiring layer and via plug and forming method thereof
KR19990057826A (en) Metal wiring formation method of semiconductor device
KR19990057927A (en) Metal contact formation method of semiconductor device
KR20030054174A (en) method for forming a conductive plug

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination