KR100510998B1 - Method for forming the storage node contact - Google Patents
Method for forming the storage node contact Download PDFInfo
- Publication number
- KR100510998B1 KR100510998B1 KR10-2000-0056524A KR20000056524A KR100510998B1 KR 100510998 B1 KR100510998 B1 KR 100510998B1 KR 20000056524 A KR20000056524 A KR 20000056524A KR 100510998 B1 KR100510998 B1 KR 100510998B1
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic sog
- storage node
- forming
- film
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판의 콘택 형성 공정 중 비트라인 사이에 인위적 보이드를 형성시키는 스토리지 노드 접합 부위 형성 방법에 관한 것으로, 비트라인 사이에 매립된 무기 SOG막은 비트라인 위에 쌓이는 무기 SOG막에 비해 밀도가 떨어지는 효과가 있어서 습식 식각 때 비트라인 사이의 무기 SOG막 식각 속도가 매우 빨라서 보이드를 형성하며, 상기 보이드가 후속 스토리지 노드 접합 부위 형성을 위한 건식 식각시 식각을 용이하게 할 수 있어 반도체 소자의 특성, 신뢰성 및 수율을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다. The present invention relates to a method of forming a storage node junction site for forming artificial voids between bit lines during a contact formation process of a semiconductor substrate, wherein an inorganic SOG film embedded between bit lines is less dense than an inorganic SOG film stacked on a bit line. It is effective to wet the inorganic SOG film between bit lines during wet etching, so it forms a void, and the void can facilitate etching during dry etching for forming subsequent storage node junctions. And it relates to an invention having a very useful and effective advantage as a technique for improving the yield and thereby high integration of the semiconductor device.
Description
본 발명은 스토리지 노드 콘택 형성 방법에 관한 것으로, 보다 상세하게는 반도체 기판의 콘택(contact) 형성 공정 중 COB(Capacitor Over Bitline)구조의 반도체 장치에서 비트 라인 사이에 인위적 보이드(void)를 형성시키는 스토리지 노드 콘택 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage node contact forming method, and more particularly, to forming artificial voids between bit lines in a semiconductor device having a capacitor over bitline (COB) structure during a contact formation process of a semiconductor substrate. A method for forming a node contact.
또한, 본 발명은 커패시터 콘택을 형성하는 마스크 크기를 보다 더 작게 형성하므로 워드 라인과 비트 라인과의 마진을 더 크게 확보할 수 있는 스토리지 노드 콘택 형성 방법에 관한 것이다. In addition, the present invention relates to a storage node contact forming method capable of securing a larger margin between a word line and a bit line since the mask size forming the capacitor contact is made smaller.
최근 반도체 장치가 고집적화되어 감에 따라, 디자인 룰(design rule)이 점차 축소되고, 공정의 여유도도 점차로 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)의 경우, 기가(Giga) 비트 수준의 제품으로 연구가 진행되어 감에 따라 제조공정에서 설계 룰이나 공정의 여유도가 차지하는 비중이 점차로 증가되고, 결과적으로 소자의 동작 특성에도 영향을 미치고 있다. 특히, DRAM에 사용되는 커패시터는 데이터의 정상적인 입출력이나 리프레시(refresh) 특성의 확보를 위해 제한된 면적에 일정 용량 이상의 커패시턴스(capacitance)를 확보해야만 하므로, 이를 달성하기 위해 커패시터의 스토리지 노드의 구조가 3차원적으로 복잡해지고, 그 높이도 증가되고 있다. 따라서 DRAM의 커패시터에 있어서 설계 룰의 축소나 공정 여유도의 감소는 여느 메모리 장치나 소자보다도 심각한 제약으로 받아들여지고 있다. In recent years, as semiconductor devices have been highly integrated, design rules are gradually being reduced, and process margins are gradually being reduced. In particular, in the case of DRAM (Dynamic Random Access Memory), as the research proceeds to a gigabit level product, the proportion of design rules or process margins in the manufacturing process gradually increases, and consequently the operation of the device. It also affects characteristics. In particular, capacitors used in DRAM must have a certain amount or more of capacitance in a limited area in order to ensure normal input / output or refresh characteristics of data. It is increasingly complicated, and its height is also increasing. Therefore, the reduction of design rules and the reduction of the process margin in the capacitors of DRAMs are considered to be more serious constraints than any memory device or device.
상기와 같은 문제를 극복하고 일정 수준 이상의 커패시턴스를 확보하기 위하여 여러 가지 구조의 커패시터가 제안되었는데, 대별하면 트렌치(trench)형, 스택(stack)형, 또는 상기 2가지를 적절히 조합한 조합형으로 분류할 수 있다. 그중에 공정의 어려움이 비교적 적고 기하학적으로 유효 면적의 증가가 용이한 적층형 커패시터 구조가 널리 쓰이고 있다.Capacitors of various structures have been proposed in order to overcome the above problems and to secure a certain level of capacitance, which can be classified into trench type, stack type, or a combination of the two. Can be. Among them, a multilayer capacitor structure, in which the process difficulty is relatively small and the effective area is easily increased is widely used.
상기 커패시터 중 하나인 적층형 커패시터로, COB(Capacitor Over Bitline)구조는 종전의 구조와 공정 순서를 정반대로 바꾸어 비트라인과 하부 셀 트랜지스터의 드레인(drain)을 연결시켜 주는 콘택홀(이하, 비트라인 콘택홀이라 함)을 먼저 형성한다. 다음으로 기판 전면에 도전형 물질을 침적시키고 사진 식각하여 비트라인(bit line)을 형성하고, 그 위에 층간 절연막을 침적한 다음 이를 관통하여 하부 도전층, 예컨대 셀 트랜지스터의 소오스(source)에 연결하는 스토리지 노드 콘택홀(storage node contact hole)을 형성한다. 마지막으로, 상기 기판위에 도전층을 침적시키고 사진 식각하여 스토리지 노드를 형성함으로서 COB구조는 완성된다. 상기 COB 구조는 커패시터 형성시 비트 라인 콘택홀 관련 디자인 룰을 배제시키는 것이 가능하므로 스토리지 노드의 유효 면적을 증가시키는데 크게 기여해 왔다.One of the capacitors is a stacked capacitor, and a COB (Capacitor Over Bitline) structure reverses a conventional structure and a process sequence to connect a contact hole connecting a bit line and a drain of a lower cell transistor (hereinafter, referred to as a bit line contact). Holes) are formed first. Next, a conductive material is deposited on the entire surface of the substrate and photo-etched to form a bit line, and an interlayer insulating layer is deposited thereon, and then penetrated and connected to a source of a lower conductive layer, for example, a cell transistor. A storage node contact hole is formed. Finally, the COB structure is completed by depositing a conductive layer on the substrate and etching the photo to form a storage node. The COB structure has greatly contributed to increasing the effective area of the storage node since it is possible to exclude bit line contact hole related design rules when forming a capacitor.
종래의 반도체 장치에서 콘택을 형성하는 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다. A method of forming a contact in a conventional semiconductor device is described below with reference to the accompanying drawings.
도1a 내지 도1c은 상술한 COB 구조를 갖는 종래의 스토리지 노드 콘택 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다. 1A to 1C are cross-sectional views illustrating a conventional storage node contact forming method having the above-described COB structure according to a process sequence.
도1a 에 도시한 바와 같이 소정의 하부 구조를 갖는 반도체 기판(110)상에 상부 및 측벽이 각각 하드마스크 질화막(114) 및 스페이서(116)로 덮인 비트라인(112)을 형성한다. As shown in FIG. 1A, a bit line 112 is formed on the semiconductor substrate 110 having a predetermined lower structure, the top and sidewalls of which are covered with the hard mask nitride film 114 and the spacer 116, respectively.
도1b 에 도시한 바와 같이 상기 결과물 전면에 희생용 절연 패드(120)를 형성하기 위한 제1도전층을 침적시키고, 이를 사진 식각하여 희생용 절연 패드(120)를 형성한다. As illustrated in FIG. 1B, the first conductive layer for forming the sacrificial insulating pad 120 is deposited on the entire surface of the resultant, and the photoconductive etching is performed to form the sacrificial insulating pad 120.
도1c 에 도시한 바와 같이 상기 결과물상에 층간 절연막(130)을 적층한 후 평탄화한다.As shown in Fig. 1C, the interlayer insulating film 130 is laminated on the resultant and then planarized.
이어서, 상기 층간 절연막(130)상에서 상기 희생용 절연 패드(120)가 있는 부분에 대응하는 위치에 콘택홀(132)을 형성한 후, 결과물 전면에 소정의 패턴, 예를 들면 커패시터의 스토리지 전극을 형성하기 위한 도전막(140)을 형성한다. Subsequently, a contact hole 132 is formed at a position corresponding to the portion of the sacrificial insulating pad 120 on the interlayer insulating layer 130, and then a predetermined pattern, for example, a storage electrode of a capacitor, is formed on the entire surface of the resultant layer. A conductive film 140 for forming is formed.
그런데, 상기한 바와 같이, 콘택홀(132)에 희생용 절연 패드(120)을 매립하여 스토리지 노드 접합부위를 형성하면 전체 단차의 증가로 인하여 깊은 접합 부위를 형성하기 위하여 건식 식각을 진행할 때, 비트라인 사이에 식각이 제대로 이루어지지 않아서 스토리지 노드 형성에 어려움을 갖는 등 공정이 어렵고 수율이 저하되는 문제점을 지닌다. However, as described above, when the sacrificial insulating pad 120 is buried in the contact hole 132 to form the storage node junction, when the dry etching is performed to form a deep junction due to an increase in the overall step, the bit is formed. There is a problem that the process is difficult and the yield is degraded, such as difficulty in forming a storage node due to poor etching between lines.
또한, 배선 구조에 영향 받지 않는 재현성있는 보이드 형성과 나쁜 층덮힘성을 가진 막을 사용하더라도 접합부위 측벽 및 하부의 잔류하는 막을 완전히 제거할 수 없다는 문제점을 지닌다.In addition, even when using a film having reproducible void formation and poor layer covering properties that are not affected by the wiring structure, there is a problem that the remaining film at the sidewall and the bottom of the junction cannot be completely removed.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반도체 기판 상에 도전층과 스페이서를 갖는 비트라인을 형성한 후, 무기 SOG막을 도포하고 열공정을 실시하며 비트라인 사이에 매립된 무기 SOG막은 비트라인 위에 쌓이는 무기 SOG막에 비해 밀도가 떨어지는 효과가 있어서 습식 식각 때 비트라인 사이의 무기 SOG막 식각 속도가 매우 빨라서 인위적인 보이드를 형성하므로써, 깊은 스토리지 노드 접합 부위 건식 식각할 때 식각이 쉽게 되도록 하는 것이 목적이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to form a bit line having a conductive layer and a spacer on a semiconductor substrate, and then apply an inorganic SOG film and perform a thermal process between bit lines. Inorganic SOG film embedded in is less dense than the inorganic SOG film stacked on the bitline, so the wet etching speed of the inorganic SOG film between the bitlines is very fast, so that an artificial void is formed to dry etch deep storage node junctions. The purpose is to make etching easier.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부 구조를 갖는 반도체 기판상에 비트라인을 형성하는 단계와, 상기 결과물 상에 무기 SOG산화막을 도포하고 열공정을 실시하는 단계와, 상기 무기 SOG산화막 상에 감광막을 도포하여 스토리지 노드 콘택이 형성될 부분을 차단하고 다른 부분은 개방하도록 감광패턴을 형한 후, 무기 SOG산화막을 식각하는 단계와, 상기 비트라인 사이에 형성된 무기 SOG산화막을 습식 식각으로 제거하여 인위적인 보이드를 형성하는 단계와, 상기 결과물 상에 무기 SOG산화막의 보이드가 매립되지 않도록 스토리지 노드 격리를 위한 HDP산화막을 증착하는 단계와, 상기 결과물을 CMP공정으로 평탄화를 실시한 후 선택적으로 감광막을 증착하여 스토리지 노드 콘택 형성을 위한 마스킹 식각을 진행하여 플러그 폴리와 연결되는 스토리지 노드 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 스토리지 노드 콘택 형성방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of forming a bit line on a semiconductor substrate having a predetermined substructure, applying an inorganic SOG oxide film on the resultant and performing a thermal process, and the inorganic SOG oxide film Forming a photoresist pattern so as to block a portion where a storage node contact is to be formed by opening a photoresist layer on the photoresist layer and to open another portion, and then etching the inorganic SOG oxide layer, and removing the inorganic SOG oxide layer formed between the bit lines by wet etching. Forming an artificial void, depositing an HDP oxide film for isolation of a storage node so that the void of the inorganic SOG oxide film is not buried on the resultant, and planarizing the resultant by a CMP process, and then selectively depositing a photoresist film. Masking etching to form storage node contacts It provides a storage node contact forming method comprising the step of forming a storage node contact.
본 발명은 비트라인 배선 사이에 매립된 무기 SOG막은 비트라인 위에 쌓이는 무기 SOG막에 비해 밀도가 떨어지는 효과가 있어서 습식 식각 때 비트라인 사이의 무기 SOG막 식각 속도가 매우 빨라서 보이드를 형성하며 충분히 산화되지 못하여 형성된 보이드를 이용하여 깊은 스토리지 노드 콘택 부위 건식 식각 시 단시간에 실시 할 수 있다. In the present invention, the inorganic SOG film buried between the bit line wirings has a lower density than the inorganic SOG film stacked on the bit line, so the wet etching speed of the inorganic SOG film between the bit lines is very high, forming voids and not sufficiently oxidized. It can be performed in a short time when dry etching deep storage node contact area by using the void formed.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2a 내지 도2f는 본 발명에 의한 스토리지 노드 콘택 형성방법을 공정 순서에 따라 도시한 단면도이다. 2A through 2F are cross-sectional views illustrating a method for forming a storage node contact according to the present invention in a process sequence.
도2a 에 도시한 바와 같이, 상기 소정의 하부구조를 갖는 반도체 기판상(201)에 층간절연막(203)을 증착하고 플러그 형성부위를 식각하여 폴리실리콘을 매립하여 플러그폴리를 형성한다.As shown in FIG. 2A, an interlayer insulating film 203 is deposited on a semiconductor substrate 201 having the predetermined substructure, and the plug forming portion is etched to embed polysilicon to form plug poly.
이때, 상기 결과물 상에 게이트 산화막(210), 도전층(213) 및 하드마스크층(217)을 차례로 적층하고, 감광막을 적층하여 노광공정으로 마스크 패턴을 형성한 후, 층간 절연막(203)까지 마스킹 식각하여 마스크 패턴 측벽에 스페이서(220)를 증착하여 비트라인(A)를 형성한다. At this time, the gate oxide film 210, the conductive layer 213 and the hard mask layer 217 are sequentially stacked on the resultant, the photoresist film is stacked to form a mask pattern by an exposure process, and then masked to the interlayer insulating film 203. By etching, the spacer 220 is deposited on the sidewalls of the mask pattern to form the bit line A.
이어서 도2b는 상기 비트라인(A)를 형성한 후 하부의 플러그폴리(207)가 개방된 상태에서 HSQ SOG산화막(223)을 도포하고 열처리를 실시한다.Subsequently, after forming the bit line A, the HSQ SOG oxide film 223 is coated and heat-treated in the state where the lower plug poly 207 is opened.
상기 무기 SOG산화막(223)의 증착 공정은 3000Å ~ 3500Å 이상 실시하고 열처리 온도는 600℃ ~ 650℃이상에서 질소 분위기로 실시한다. The deposition process of the inorganic SOG oxide film 223 is performed at 3000 Pa ~ 3500 Pa or more and the heat treatment temperature is carried out in a nitrogen atmosphere at 600 ℃ ~ 650 ℃ or more.
이때, 비트라인 사이에 매립된 무기 SOG막은 비트라인 위에 쌓이는 무기 SOG막에 비해 밀도가 떨어지는 효과가 있다. At this time, the inorganic SOG film embedded between the bit lines has a lower density than the inorganic SOG film stacked on the bit lines.
다음으로 도2c와 같이 상기 결과물 상에 감광막(230)을 증착하여 스토리지 노드가 형성될 부분을 차단하고, 다른 부분은 개방하는 상태로 무기 SOG산화막(223)을 식각한 후, 식각된 무기 SOG산화막(223)을 통하여 비트라인 사이에 갭필된 무기 SOG산화막(270)을 습식식각하여 제거하여 인위적 보이드(227)를 형성한다. Next, as illustrated in FIG. 2C, the photoresist layer 230 is deposited on the resultant to block a portion where the storage node is to be formed, and the inorganic SOG oxide layer 223 is etched while the other portion is opened, and then the etched inorganic SOG oxide layer is etched. An inorganic void 227 is formed by wet etching the inorganic SOG oxide layer 270 gap-gap between the bit lines through 223.
이때, 습식식각시 사용하는 습식용액은 산화된 무기 SOG산화막의 습식 식각 두께를 최소화하기 위하여 HF 또는 BOE 용액을 사용한다.At this time, the wet solution used for wet etching uses HF or BOE solution to minimize the wet etching thickness of the oxidized inorganic SOG oxide film.
상기 습식 식각으로 보이드(227)가 형성되었을 뿐만 아니라 스토리지 노드 보호용 무기 SOG 산화막(223) 너비(TOP CD)는 벌크 무기 SOG 산화막과 갭필된 SOG 산화막의 습식 식각비가 매우 크므로 습식식각에도 작아지지 않기 때문에 뛰어난 매립 특성을 가진 HDP산화막(240) 증착시 보이드(223)가 다시 매립되는 것을 방지할 수 있다. Not only the void 227 is formed by the wet etching, but the inorganic SOG oxide layer 223 width (TOP CD) for protecting the storage node is not large in wet etching because the wet etching ratio of the bulk inorganic SOG oxide layer and the gapfilled SOG oxide layer is very large. Therefore, when the HDP oxide film 240 having excellent embedding characteristics is deposited, the void 223 may be prevented from being buried again.
이어서 도2d 와 같이 상기 결과물 상에 무기 SOG산화막(223)의 보이드(227)가 매립되지 않도록 스토리지 노드 격리를 위한 HDP산화막(240)을 증착한 후, CMP공정을 실시하여 평탄화한다. Subsequently, as shown in FIG. 2D, the HDP oxide layer 240 for the storage node isolation is deposited so that the void 227 of the inorganic SOG oxide layer 223 is not embedded in the resultant, and then the planarization is performed by performing a CMP process.
도2e에 도시한 바와 같이 콘택 형성부위(250)을 제외한 상기 결과물 상에 스토리지 노드 콘택이 식각될 수 있도록 노광공정을 실시한다. As shown in FIG. 2E, an exposure process is performed to etch the storage node contact on the resultant except for the contact forming part 250.
마지막으로, 도2f에 도시한 바와 같이 상기 결과물을 건식식각하여 스토리지 노드 콘택(260)을 형성한다. Finally, as shown in FIG. 2F, the resultant is dry-etched to form a storage node contact 260.
후속 공정은 공지된 기술을 이용하여 전하저장전극 및 금속배선을 실시하여 반도체 장치를 제조한다. Subsequent processes perform charge storage electrodes and metallization using known techniques to fabricate semiconductor devices.
도3a와 도3b는 HSQ계열의 무기 SOG산화막을 열처리한 도면이다.3A and 3B show a heat treatment of an inorganic SOG oxide film of HSQ series.
무기 SOG산화막은 평탄성이 우수하여 CMP같은 별도의 공정이 필요하지 않으나 도3a와 같이 배선 간극이 넓은 영역에서는 문제가 없으나 도3b와 같이 좁은 매립 영역에서는 충분히 산화되지 못하는 단점이 있어 층간절연막으로 직접 이용하지 못하는 반면, (B)부분은 상부 무기 SOG막 (A)부분에 비해 습식 식각 선택비가 매우 큰 특징을 가지고 있다. Inorganic SOG oxide film has excellent flatness and does not require a separate process such as CMP, but it does not have a problem in a wide wiring gap region as shown in FIG. 3A, but does not sufficiently oxidize in a narrow buried region as shown in FIG. 3B, and thus is directly used as an interlayer insulating film. On the other hand, part (B) has a wet etching selectivity that is much higher than that of part (A) of the upper inorganic SOG film.
따라서, 본 발명에 따른 스토리지 노드 접합 부위 형성방법을 이용하면 스토리지 노드 접합 부위가 매립 특성이 매우 우수한 무기 SOG막 도포 및 열처리를 실시하여 SOG막의 특성상 평탄화도 이루어져 후속 노광 공정이 용이하여진다. Therefore, when the storage node junction site forming method according to the present invention is used, the storage node junction site is coated with an inorganic SOG film having excellent embedding characteristics and heat treatment to make the SOG film planarized, thereby facilitating subsequent exposure processes.
또한, 인위적인 보이드 형성이 비트 라인 변화에 상관없이 항상 일정하게 유지되는 장점이 있을뿐만 아니라 스토리지 노드를 보호하는 무기 SOG막의 너비가 습식 식각에 상관없이 일정하므로 HDP 산화막 증착시 보이드가 다시 매립되는 단점을 극복할 수 있는 매우 유용하고 효과적인 발명이다.In addition, the artificial void formation is always kept constant regardless of bit line changes, and the width of the inorganic SOG film protecting the storage node is constant regardless of wet etching, so voids are refilled when HDP oxide is deposited. It is a very useful and effective invention to overcome.
도1a 내지 도1c는 종래의 스토리지 노드 콘택 형성방법을 단계적으로 나타낸 단면도이다. 1A through 1C are cross-sectional views illustrating a conventional method for forming a storage node contact.
도2a 내지 도2f는 본 발명의 스토리지 노드 콘택 형성방법을 단계적으로 나타낸 단면도이다. 2A through 2F are cross-sectional views illustrating a method of forming a storage node contact according to the present invention.
도3a 와 도3b는 본 발명의 HSQ계열의 SOG산화막 열처리하여 진행한 도면이다.3A and 3B are diagrams obtained by heat treatment of the SOG oxide film of the HSQ series of the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
110 : 반도체 기판 111 : 제1절연막 110 semiconductor substrate 111 first insulating film
112 : 비트라인 114 : 하드마스크 질화막 112: bit line 114: hard mask nitride film
116 : 스페이서 120 : 희생용 절연 패드 116: spacer 120: sacrificial insulating pad
130 : 층간 절연막 132 : 콘택홀130: interlayer insulating film 132: contact hole
140 : 도전막 201 : 반도체 기판 140 conductive film 201 semiconductor substrate
203 : 층간절연막 207 : 플러그 폴리 203: interlayer insulating film 207: plug poly
210 : 게이트 산화막 213 : 도전막 210: gate oxide film 213: conductive film
217 : 하드마스크 질화막 220 : 스페이서 217: hard mask nitride film 220: spacer
223 : 무기SOG산화막 227 : 보이드 223: inorganic SOG oxide film 227: void
230 : 감광막 240 : HDP산화막 230: photosensitive film 240: HDP oxide film
250 : 콘택 형성 부위 260 : 스토리지 노드 콘택 250: contact forming region 260: storage node contact
270 : 잔류된 무기 SOG산화막270: remaining inorganic SOG oxide film
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056524A KR100510998B1 (en) | 2000-09-26 | 2000-09-26 | Method for forming the storage node contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056524A KR100510998B1 (en) | 2000-09-26 | 2000-09-26 | Method for forming the storage node contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020024736A KR20020024736A (en) | 2002-04-01 |
| KR100510998B1 true KR100510998B1 (en) | 2005-08-30 |
Family
ID=19690543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0056524A KR100510998B1 (en) | 2000-09-26 | 2000-09-26 | Method for forming the storage node contact |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100510998B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653983B1 (en) * | 2000-09-26 | 2006-12-05 | 주식회사 하이닉스반도체 | Method for forming the storage node contact |
| KR100900237B1 (en) * | 2007-10-31 | 2009-05-29 | 주식회사 하이닉스반도체 | Semiconductor device and method of manufacturing the same |
| CN110875317A (en) * | 2018-09-04 | 2020-03-10 | 长鑫存储技术有限公司 | Integrated circuit memory and forming method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165030A (en) * | 1989-11-24 | 1991-07-17 | Seiko Instr Inc | Manufacture of semiconductor device |
| JPH06349953A (en) * | 1993-06-11 | 1994-12-22 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| JPH09232573A (en) * | 1996-02-23 | 1997-09-05 | Sony Corp | Contact hole forming method |
| KR19980048950A (en) * | 1996-12-18 | 1998-09-15 | 김영환 | Method for forming contact hole in semiconductor device |
| KR19990005534A (en) * | 1997-06-30 | 1999-01-25 | 문정환 | Via hole formation method of semiconductor device |
-
2000
- 2000-09-26 KR KR10-2000-0056524A patent/KR100510998B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165030A (en) * | 1989-11-24 | 1991-07-17 | Seiko Instr Inc | Manufacture of semiconductor device |
| JPH06349953A (en) * | 1993-06-11 | 1994-12-22 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| JPH09232573A (en) * | 1996-02-23 | 1997-09-05 | Sony Corp | Contact hole forming method |
| KR19980048950A (en) * | 1996-12-18 | 1998-09-15 | 김영환 | Method for forming contact hole in semiconductor device |
| KR19990005534A (en) * | 1997-06-30 | 1999-01-25 | 문정환 | Via hole formation method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020024736A (en) | 2002-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292938B1 (en) | Highly integrated DRAM cell capacitors and their manufacturing method | |
| KR100339683B1 (en) | Method of forming self-aligned contact structure in semiconductor integrated circuit device | |
| JP2924771B2 (en) | Method of forming storage capacitor section | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| US6207574B1 (en) | Method for fabricating a DRAM cell storage node | |
| KR100545865B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100378200B1 (en) | Method for forming contact plug of semiconductor device | |
| KR100327123B1 (en) | A method of fabricating dram cell capacitor | |
| KR100219483B1 (en) | Fabricating method for capacitor in semiconductor device | |
| KR0138317B1 (en) | Manufacture of semiconductor device | |
| US5858833A (en) | Methods for manufacturing integrated circuit memory devices including trench buried bit lines | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR101168606B1 (en) | wiring structure of semiconductor device and Method of forming a wiring structure | |
| US6071773A (en) | Process for fabricating a DRAM metal capacitor structure for use in an integrated circuit | |
| US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
| KR100415537B1 (en) | Method for fabrication of semiconductor device | |
| KR100510998B1 (en) | Method for forming the storage node contact | |
| US6472268B1 (en) | Method for forming storage node contact | |
| KR100653983B1 (en) | Method for forming the storage node contact | |
| KR100285698B1 (en) | Manufacturing method of semiconductor device | |
| KR100668723B1 (en) | Method for forming of semiconductor memory device | |
| KR100295661B1 (en) | Method for fabricating capacitor of dram | |
| KR100955263B1 (en) | Fabricating method of semiconductor device | |
| KR100382545B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100267772B1 (en) | Method for forming resistance patterns of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110726 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |