KR102677625B1 - 금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 - Google Patents
금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 Download PDFInfo
- Publication number
- KR102677625B1 KR102677625B1 KR1020230030282A KR20230030282A KR102677625B1 KR 102677625 B1 KR102677625 B1 KR 102677625B1 KR 1020230030282 A KR1020230030282 A KR 1020230030282A KR 20230030282 A KR20230030282 A KR 20230030282A KR 102677625 B1 KR102677625 B1 KR 102677625B1
- Authority
- KR
- South Korea
- Prior art keywords
- capping layer
- film
- layer
- titanium
- titanium nitride
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 100
- 239000002184 metal Substances 0.000 title claims abstract description 100
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title abstract description 17
- 239000010936 titanium Substances 0.000 claims abstract description 75
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 62
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 57
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229910010421 TiNx Inorganic materials 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 82
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 61
- 238000004544 sputter deposition Methods 0.000 claims description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims description 29
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 224
- 239000000758 substrate Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Composite Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법이 제공된다. 금속 배선은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층 및 상기 제2 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함한다.
Description
본 발명은 금속 배선 및 이를 포함하는 박막 트랜지스터에 관한 것이다.
유기 발광 표시 장치나 액정 표시 장치와 같은 표시 장치에는 이미지 출력을 위한 구동 및 제어 소자인 박막 트랜지스터(Thin Film Transistor, TFT)가 포함된다.
박막 트랜지스터는 전기적인 신호를 전달하기 위한 게이트 배선 또는 데이터 배선 등의 금속 배선을 포함한다. 종래에는 이러한 금속 배선을 이루는 도전성 금속으로서 몰리브덴(Mo)을 사용하였으나, 박막 트랜지스터의 박형화를 위해 몰리브덴의 두께를 얇게 형성할 경우 저항이 상승하여 고해상도 표시 장치에는 적용이 어려운 문제가 있었다.
이에, 몰리브덴 대신 상대적으로 저저항을 갖는 알루미늄(Al) 계열의 금속 배선을 사용하려는 시도가 있으나, 이 경우 후속 공정에 의해 알루미늄막에 손상이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 안정적으로 저저항 특성을 구현할 수 있는 금속 배선 및 이를 포함하는 박막 트랜지스터를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 금속 배선은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층 및 상기 제2 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함한다.
상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd) 및 게르마늄(Ge) 중 하나 이상을 포함할 수 있다.
상기 제1 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다.
상기 도전층과 상기 제1 캡핑층은 서로 접할 수 있다.
상기 제1 캡핑층과 상기 제2 캡핑층은 서로 접할 수 있다.
상기 제1 캡핑층은 상기 도전층 측이 상기 제2 캡핑층 측보다 질소 원자의 함량이 높을 수 있다.
상기 제2 캡핑층 상에 배치되며 질화티타늄을 포함하는 제3 캡핑층을 더 포함할 수 있다.
상기 제3 캡핑층은 상기 제2 캡핑층 측이 그 반대측보다 질소 원자의 함량이 낮을 수 있다.
상기 제1 캡핑층과 상기 제3 캡핑층은 질소 원자의 함량이 다를 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터는 절연막에 의해 서로 전기적으로 이격된 게이트 금속층 및 데이터 금속층을 포함하며, 상기 게이트 금속층 및/또는 상기 데이터 금속층은, 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층 및 상기 제2 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함한다.
상기 제1 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다.
상기 게이트 금속층 및/또는 상기 데이터 금속층은, 상기 제2 캡핑층 상에 배치되며 질화티타늄을 포함하는 제3 캡핑층을 더 포함할 수 있다.
상기 제1 캡핑층과 상기 제3 캡핑층은 질소 원자의 함량이 다를 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 금속 배선의 제조 방법은 알루미늄(Al)막 또는 알루미늄 합금막 상에 질화티타늄(TiNx)막을 형성하는 단계 및 상기 질화티타늄막 상에 티타늄(Ti)막을 형성하는 단계를 포함한다.
상기 질화티타늄막에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다.
상기 질화티타늄막은 티타늄과 질소(N2)를 이용한 스퍼터링(sputtering)을 통해 형성될 수 있다.
상기 티타늄막은 상기 질화티타늄막을 형성하는 도중에 질소의 공급만을 차단하는 연속 스퍼터링을 통해 형성될 수 있다.
상기 스퍼터링은 불활성 기체가 더 공급되며, 상기 스퍼터링에서 질소의 공급량은 상기 불활성 기체의 공급량보다 많을 수 있다.
상기 티타늄막 상에 서브 질화티타늄막을 형성하는 단계를 더 포함할 수 있다.
상기 티타늄막은 스퍼터링을 통해 형성되며, 상기 서브 질화티타늄막은 상기 티타늄막을 형성하는 도중에 질소를 추가적으로 공급하는 연속 스퍼터링을 통해 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
알루미늄 또는 알루미늄 합금을 포함하는 도전층 상에 질화티타늄(TiNx)과 티타늄(Ti)을 포함하는 캡핑층을 형성함으로써 안정적으로 저저항 특성을 구현할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 금속 배선의 단면도이다.
도 2 내지 4는 본 발명의 다른 실시예들에 따른 금속 배선의 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 6 내지 11은 도 1 및 3에 도시된 금속 배선에 대한 제조 방법의 공정 단계별 단면도들이다.
도 2 내지 4는 본 발명의 다른 실시예들에 따른 금속 배선의 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 6 내지 11은 도 1 및 3에 도시된 금속 배선에 대한 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
공간적으로 상대적인 용어인 "아래(below 또는 beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 금속 배선(200)의 단면도이다.
도 1을 참조하면, 금속 배선(200)은 베이스 부재(100) 상에 배치되고, 도전층(210) 및 캡핑층(220)을 포함한다.
베이스 부재(100)는 금속 배선(200)이 배치될 수 있는 공간을 제공함으로써 금속 배선(200)을 지지할 수 있다. 베이스 부재(100)의 상면은 금속 배선(200)과 접하는 베이스 면일 수 있다. 베이스 부재(100)는 금속 배선(200)을 지지할 수 있는 모든 부재를 의미할 수 있다. 금속 배선(200)은 베이스 부재(100) 상에 직접 배치될 수 있으나 이에 제한되는 것은 아니며, 금속 배선(200)과 베이스 부재(100) 사이에는 베이스 부재(100)에 의해 지지되는 다른 부재가 더 배치될 수도 있다.
예시적인 실시예에서, 금속 배선(200)은 박막 트랜지스터를 구성하는 게이트 배선 또는 데이터 배선일 수 있는데, 이 경우 베이스 부재(100)는 박막 트랜지스터의 베이스 기판인 글라스 기판 또는 폴리머 기판 등일 수 있다. 다만 이에 제한되는 것은 아니며, 베이스 부재(100)는 금속 배선(200)을 직접적으로 지지하는 버퍼층 또는 절연층 등을 지칭하는 것일 수도 있다.
금속 배선(200)은 도전층(210)과 캡핑층(220)을 포함하는 다층 구조로 이루어질 수 있는데, 도전층(210)은 금속 배선(200) 중 베이스 부재(100) 측에 배치된 층일 수 있다.
도전층(210)은 금속 배선(200)에 전기전도성을 부여하는 층으로서, 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다. 알루미늄 합금은 베이스 물질인 알루미늄과 함께 첨가 물질인 니켈(Ni), 란타넘(La), 네오디뮴(Nd) 및 게르마늄(Ge) 중 하나 이상을 포함할 수 있다. 니켈 등의 첨가 물질은 알루미늄 합금 전체를 기준으로 2 at% 이하로 포함될 수 있으나, 이에 한정되는 것은 아니다.
알루미늄은 면저항이 0.15 Ω/□(3 kÅ 두께 기준) 수준으로서 면저항이 0.55 Ω/□(2.5 kÅ 두께 기준) 수준인 몰리브덴(Mo) 등 보다 상대적으로 저저항 특성을 갖는 물질이기 때문에, 알루미늄 또는 알루미늄 합금을 포함하는 도전층(210)은 얇은 두께로 형성되더라도 충분한 수준의 전기전도성을 가질 수 있다.
캡핑층(220)은 도전층(210) 상에 배치될 수 있다. 캡핑층(220)은 다층 구조로 이루어질 수 있으며, 도전층(210) 측에 배치된 제1 캡핑층(220a)과 제1 캡핑층(220a) 상에 배치된 제2 캡핑층(220b)을 포함할 수 있다.
제1 캡핑층(220a)은 도전층(210) 상에 직접 배치되어 도전층(210)과 접할 수 있으며, 도전층(210)의 상면을 실질적으로 커버하도록 배치될 수 있다. 제1 캡핑층(220a)은 질화티타늄(TiNx)을 포함할 수 있다.
상술한 것처럼 도전층(210)은 알루미늄을 포함하는 재질로 형성될 수 있으나, 이 경우 박막 트랜지스터의 반도체층을 활성화시키는 공정처럼 고온(400 ~ 580 ℃)에서 진행하거나 컨택홀을 형성하는 공정처럼 플라즈마가 발생하는 후속 공정에 의해 알루미늄에 힐록(hillock)이 발생할 수 있고, 이는 도전층(210)의 저항을 증가시키는 원인이 될 수 있다.
도전층(210)의 상면을 티타늄(Ti)으로 캡핑하면 힐록은 방지할 수 있으나, 이 경우 후속되는 고온 공정 시 알루미늄과 티타늄의 계면에서 확산(diffusion)이 발생하여 알루미늄-티타늄 합금이 형성됨에 따라 도전층(210)의 저항이 상승할 수 있고, BOE(buffer oxide etch)와 같은 세정 공정 시 세정액으로 사용되는 불산(HF) 등에 의해 알루미늄과 티타늄에 손상이 발생할 수 있다.
따라서, 도전층(210)을 제1 캡핑층(220a)과 같은 질화티타늄으로 캡핑함으로써 도전층(210)의 힐록 발생을 방지하는 동시에 도전층(210) 및 캡핑층(220)에 손상이 발생하는 것을 막을 수 있다. 또한, 알루미늄과 티타늄 간에 확산 현상이 발생하는 것을 방지할 수 있기 때문에, 도전층(210)과 제1 캡핑층(220a)의 계면에는 Al3Ti와 같은 알루미늄-티타늄 합금이 형성되지 않거나 미량으로만 형성될 수 있다.
제1 캡핑층(220a)의 두께는 50 Å ~ 400 Å일 수 있다. 제1 캡핑층(220a)의 두께가 50 Å 이상이면 후속되는 BOE 공정에 의한 데미지를 억제하는 동시에 알루미늄-티타늄 확산에 의한 저항 증가를 방지할 수 있고, 400 Å 이하이면 박막 공정 상의 효율성을 저하시키지 않을 수 있다.
제1 캡핑층(220a)에 포함된 질소(N)와 티타늄(Ti)의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다. 티타늄에 대한 질소 원자 비율이 0.9 이상이면 알루미늄-티타늄 합금의 형성을 효과적으로 방지할 수 있고, 1.2 이하이면 후술하는 제1 캡핑층(220a)의 입자(particle) 발생을 억제할 수 있다.
제1 캡핑층(220a)에 포함된 질소 원자의 비율은 제1 캡핑층(220a) 내의 위치에 관계없이 실질적으로 균일할 수 있으나 이에 제한되는 것은 아니며, 질소 원자는 제1 캡핑층(220a)의 두께 방향에 대한 위치에 따라 그 분포 정도가 다를 수도 있다.
제2 캡핑층(220b)은 제1 캡핑층(220a) 상에 직접 배치되어 제1 캡핑층(220a)과 접할 수 있으며, 제1 캡핑층(220a)의 상면을 실질적으로 커버하도록 배치될 수 있다. 제2 캡핑층(220b)은 티타늄을 포함할 수 있다.
상술한 것처럼 제1 캡핑층(220a)은 질화티타늄으로 형성되어 알루미늄-티타늄 간의 확산 현상이나 데미지 발생을 방지할 수 있으나, 질화티타늄의 형성 과정에서 질소 비율이 높아질수록 입자가 발생하여 공정 불량을 야기할 수 있다. 따라서, 제1 캡핑층(220a) 상에 티타늄으로 구성된 제2 캡핑층(220b)을 형성함으로써 입자 발생 정도를 안정화 시킬 수 있다.
제1 캡핑층(220a)과 제2 캡핑층(220b)은 스퍼터링(sputtering)에 의해 형성될 수 있고, 구체적으로는 제1 캡핑층(220a) 상에 제2 캡핑층(220b)을 연속적으로 형성하는 연속 스퍼터링에 의해 형성될 수 있다. 다만, 제1 캡핑층(220a)과 제2 캡핑층(220b)의 형성 방법이 이에 제한되는 것은 아니다. 이에 대한 상세한 설명은 후술한다.
도 2는 본 발명의 다른 실시예에 따른 금속 배선(201)의 단면도이다.
도 2의 금속 배선(201)은 캡핑층(221)에 포함된 질소 원자의 비율이 두께 방향에 대해 점진적으로 변한다는 점을 제외하고 도 1의 설명에서 상술한 바와 같다. 이하에서는 중복되는 내용은 생략한다.
도 2를 참조하면, 캡핑층(221)은 질화티타늄과 티타늄을 포함할 수 있으며, 상부 방향 즉, 도전층(210)에서 멀어지는 방향으로 갈수록 질소 원자의 비율이 점점 낮아질 수 있다. 이에 따라, 캡핑층(221)은 질화티타늄을 포함하는 제1 캡핑층(221a)과 질소 원자가 존재하지 않아 티타늄만을 포함하는 제2 캡핑층(221b)으로 구분될 수 있다. 또한, 제1 캡핑층(221a) 내에서 질화티타늄에 포함된 질소 원자의 비율은 제2 캡핑층(221b)으로 갈수록 점점 낮아질 수 있다.
즉, 캡핑층(221)은 질화티타늄과 티타늄이 연속적으로 존재하는 일체화된 층일 수 있다. 이와 같은 캡핑층(221)은 질소의 공급을 점진적으로 감소시키는 연속 스퍼터링에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 3은 본 발명의 다른 실시예에 따른 금속 배선(202)의 단면도이다.
도 3의 금속 배선(202)은 제2 캡핑층(222b) 상에 배치된 제3 캡핑층(222c)을 더 포함한다는 점을 제외하고 도 1의 설명에서 상술한 바와 같다. 이하에서는 중복되는 내용은 생략한다.
도 3을 참조하면, 제3 캡핑층(222c)은 제2 캡핑층(222b) 상에 직접 배치되어 제2 캡핑층(222b)과 접할 수 있으며, 제2 캡핑층(222b)의 상면을 실질적으로 커버하도록 배치될 수 있다. 제3 캡핑층(222c)은 질화티타늄을 포함할 수 있다.
상술한 것처럼 티타늄은 후속 공정에서 세정액 등에 의해 손상을 입을 수 있기 때문에, 티타늄으로 구성된 제2 캡핑층(222b) 상에 질화티타늄을 포함하는 제3 캡핑층(222c)을 추가적으로 배치함으로써 제2 캡핑층(222b)을 보호할 수 있다.
제1 캡핑층(222a)과 제3 캡핑층(222c)에 각각 포함된 질소 비율은 서로 동일하거나 상이할 수 있다. 예시적인 실시예에서, 제1 캡핑층(222a)은 입자 형성을 안정화 시킬 수 있는 제2 캡핑층(222b)이 상부에 배치되기 때문에 질화티타늄 내의 질소 비율이 높도록 형성된 반면, 제3 캡핑층(222c)은 입자 형성을 안정화 시킬 수 있는 별도의 티타늄층이 상부에 없기 때문에 질소 비율이 낮도록 형성될 수 있다. 다만, 본 발명의 실시예가 이에 제한되는 것은 아니다.
제3 캡핑층(222c)의 두께는 50 Å ~ 400 Å일 수 있다. 제3 캡핑층(222c)의 두께가 상기 범위 내일 때 후속되는 BOE 공정에 의한 데미지를 효과적으로 억제할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 금속 배선(203)의 단면도이다.
도 4의 금속 배선(203)은 캡핑층(223)에 포함된 질소 원자의 비율이 두께 방향에 대해 점진적으로 변한다는 점을 제외하고 도 3의 설명에서 상술한 바와 같다. 이하에서는 중복되는 내용은 생략한다.
도 4를 참고하면, 도 2의 실시예와 유사하게, 캡핑층(223)은 질화티타늄과 티타늄을 포함할 수 있으며, 상부 방향 즉, 도전층(210)에서 멀어지는 방향으로 갈수록 질소 원자의 비율이 점점 낮아지다가 다시 높아질 수 있다. 이에 따라, 캡핑층(223)은 질화티타늄을 포함하는 제1 캡핑층(223a) 및 제3 캡핑층(223c)과 질소 원자가 존재하지 않아 티타늄만을 포함하는 제2 캡핑층(223b)으로 구분될 수 있다. 또한, 제1 캡핑층(223a) 내에서 질화티타늄에 포함된 질소 원자의 비율은 제2 캡핑층(223b)으로 갈수록 점점 낮아질 수 있고, 제3 캡핑층(223c) 내에서 질화티타늄에 포함된 질소 원자의 비율은 제2 캡핑층(223b)에서 멀어질수록 점점 높아질 수 있다.
즉, 도 4의 캡핑층(223)도 질화티타늄과 티타늄이 연속적으로 존재하는 일체화된 층일 수 있다. 이와 같은 캡핑층(223)은 질소의 공급을 점진적으로 감소시키다가 다시 증가시키는 연속 스퍼터링에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(1)의 단면도이다.
도 5를 참고하면, 박막 트랜지스터 기판(1)은 베이스 기판(10), 버퍼층(20), 반도체층(30), 제1 절연층(40), 게이트 금속층(50), 제2 절연층(60), 평탄화층(70) 및 데이터 금속층(80)을 포함한다.
베이스 기판(10)은 박막 트랜지스터 기판(1)을 구성하는 소자들이 배치될 수 있는 공간을 제공한다. 베이스 기판(10)은 유리 기판일 수 있으나 이에 제한되는 것은 아니며, 유연성(flexibility)을 갖는 폴리머 기판일 수도 있다.
버퍼층(20)은 베이스 기판(10) 상에 배치될 수 있다. 버퍼층(20)은 질화규소(SiNx), 산화규소(SiOx), 산질화규소(SiOxNy) 등을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다. 버퍼층(20)은 반도체의 특성을 열화(degradation)시키는 불순물 또는 수분이나 외기의 침투를 방지하고, 표면을 평탄화 할 수 있다.
반도체층(30)은 버퍼층(20) 상에 배치될 수 있다. 반도체층(30)은 채널 영역(30b)과 채널 영역(30b)의 양 옆에 위치하는 소스 영역(30a) 및 드레인 영역(30c)을 포함할 수 있다. 채널 영역(30b)은 불순물이 도핑되지 않은 다결정 실리콘인 진성 반도체(intrinsic semiconductor)일 수 있고, 소스 영역(30a) 및 드레인 영역(30c)은 도전성 불순물이 도핑된 다결정 실리콘인 불순물 반도체(impurity semiconductor)일 수 있다.
제1 절연층(40)은 반도체층(30) 상에 배치될 수 있다. 제1 절연층(40)은 질화규소, 산화규소, 산질화규소 등을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다.
게이트 금속층(50)은 제1 절연층(40) 상에 배치될 수 있다. 게이트 금속층(50)은 게이트 라인, 게이트 전극 및 게이트 패드 등을 포함할 수 있다. 도면에는 게이트 금속층(50) 중 게이트 전극에 해당하는 부분이 도시된다. 게이트 전극은 반도체층(30)의 채널 영역(30b)과 중첩하도록 배치될 수 있다.
게이트 금속층(50)은 상술한 본 발명의 금속 배선(200) 구조를 가질 수 있다. 즉, 게이트 금속층(50)은 도전층(51)과 도전층(51) 상에 배치된 캡핑층(52)을 포함할 수 있고, 캡핑층(52)은 제1 캡핑층(52a) 및 제1 캡핑층(52a) 상에 배치된 제2 캡핑층(52b)을 포함할 수 있다. 또는, 게이트 금속층(50)은 도 2 내지 4에 도시된 구조를 가질 수도 있다.
제2 절연층(60)은 게이트 금속층(50) 상에 배치될 수 있다. 제2 절연층(60)은 질화규소, 산화규소, 산질화규소 등을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다. 제2 절연층(60)은 게이트 금속층(50)과 그 상부에 배치된 데이터 금속층(80)을 전기적으로 이격시킬 수 있다.
평탄화층(70)은 제2 절연층(60) 상에 배치될 수 있다. 평탄화층(70)은 절연막으로서의 역할을 하는 동시에 표면을 평탄화 하는 역할을 할 수도 있다.
데이터 금속층(80)은 평탄화층(70) 상에 배치될 수 있다. 데이터 금속층(80)은 데이터 배선, 데이터 패드 및 소스/드레인 전극을 포함할 수 있다. 도면에는 데이터 금속층(80) 중 소스/드레인 전극에 해당하는 부분이 도시된다. 소스/드레인 전극은 반도체층(30)의 소스 영역(30a) 및 드레인 영역(30c)에 각각 중첩되도록 배치될 수 있다.
제2 절연층(60) 및 제3 절연층(70)에는 데이터 금속층(80)의 소스/드레인 전극을 반도체층(30)의 소스 영역(30a) 및 드레인 영역(30c)에 각각 전기적으로 접촉시키는 컨택홀(h)이 형성될 수 있다.
반도체층(30), 게이트 금속층(50) 및 데이터 금속층(80)은 박막 트랜지스터(Tr)를 구성할 수 있다. 게이트 금속층(50) 중 게이트 전극은 박막 트랜지스터(Tr)의 제어 단자일 수 있고, 데이터 금속층(80) 중 소스/드레인 전극은 박막 트랜지스터(Tr)의 입력 단자일 수 있다. 그러나, 본 발명의 박막 트랜지스터(Tr)에 대한 실시예가 이에 제한되는 것은 아니다.
데이터 금속층(80)도 마찬가지로 상술한 본 발명의 금속 배선(200) 구조를 가질 수 있다. 즉, 데이터 금속층(80)도 도전층(81)과 도전층(81) 상에 배치된 캡핑층(82)을 포함할 수 있고, 캡핑층(82)은 제1 캡핑층(82a) 및 제1 캡핑층(82a) 상에 배치된 제2 캡핑층(82b)을 포함할 수 있다. 데이터 금속층(80)이 도 2 내지 4에 도시된 구조를 가질 수도 있음은 물론이다.
비록 도면에는 게이트 금속층(50)과 데이터 금속층(80)이 모두 본 발명의 실시예에 따른 금속 배선(200) 구조를 갖는 것으로 도시되나 이에 제한되는 것은 아니며, 게이트 금속층(50)만이 상술한 금속 배선(200) 구조를 가질 수도 있고 데이터 금속층(80)만이 상술한 금속 배선(200) 구조를 가질 수도 있는 등, 게이트 금속층(50)과 데이터 금속층(80)은 그 구조가 서로 독립적으로 형성될 수 있다.
본 발명의 박막 트랜지스터 기판(1)은 표시 장치에 포함되는 소자일 수 있다. 이에 따라, 박막 트랜지스터 기판(1) 상에는 유기 발광층을 포함하는 유기 발광 소자나 액정층을 포함하는 액정 표시 소자 등과 같은 표시 소자가 배치될 수 있다.
박막 트랜지스터 기판(1)에 포함된 게이트 금속층(50) 및/또는 데이터 금속층(80)은 상술한 본 발명의 금속 배선(200) 구조로 이루어짐에 따라 저저항 특성을 안정적으로 나타낼 수 있기 때문에, 이와 같은 박막 트랜지스터 기판(1)은 고해상도를 구현하는 표시 장치에 적용되기에 적합할 수 있다.
도 6 내지 9는 도 1에 도시된 금속 배선(200)에 대한 제조 방법의 공정 단계별 단면도들이다.
도 6을 참조하면, 먼저 베이스 부재(100) 상에 알루미늄막 또는 알루미늄 합금막(1)을 형성한다. 알루미늄막 또는 알루미늄 합금막(1)을 형성하는 방법은 관련 기술분야에 공지되어 있으므로, 구체적인 설명은 생략한다.
도 7을 참조하면, 알루미늄막 또는 알루미늄 합금막(1) 상에 질화티타늄막(2)을 형성한다. 질화티타늄막(2)은 스퍼터링을 통해 형성할 수 있다.
구체적으로, 알루미늄막 또는 알루미늄 합금막(1)이 놓인 스퍼터링 챔버 내에 티타늄, 질소 및 불활성 기체를 공급하고 전압을 인가함으로써 질화티타늄막(2)을 형성할 수 있다. 이때 질소를 불활성 기체보다 다량으로 공급함으로써 질소가 풍부한(N-rich) 조건에서 질화티타늄막(2)을 형성할 수 있으며, 이에 따라 질화티타늄막(2) 내의 티타늄에 대한 질소의 원자 비율(질소 원자수/티타늄 원자수)을 0.9~1.2 수준으로 조절할 수 있다. 한편, 불활성 기체는 아르곤(Ar), 헬륨(He) 등일 수 있다.
도 8을 참조하면, 질화티타늄막(2) 상에 티타늄막(3)을 형성한다. 티타늄막(3)은 스퍼터링을 통해 형성할 수 있으며, 구체적으로는 연속 스퍼터링을 통해 형성할 수 있다.
보다 구체적으로는, 티타늄과 질소를 공급하면서 스퍼터링으로 질화티타늄막(2)을 형성하는 도중에 질소의 공급만을 차단하면 동일 스퍼터링 챔버 내에서 질화티타늄막(2) 상에 티타늄막(3)을 연속적으로 형성할 수 있다(연속 스퍼터링). 또한, 질소의 공급을 점진적으로 감소시켜 차단할 경우, 도 2와 같이 연속적인 질소 분포를 갖는 캡핑층(221) 구조도 형성할 수 있다.
도 9를 참조하면, 알루미늄막(또는 알루미늄 합금막)(1), 질화티타늄막(2) 및 티타늄막(3)을 동시에 식각(etching)하여 소정 패턴을 갖는 도 1의 금속 배선(200)을 제조할 수 있다.
도 6 내지 8, 10 및 11은 도 3에 도시된 금속 배선(202)에 대한 제조 방법의 공정 단계별 단면도들이다.
도 6 내지 8을 참조하면, 알루미늄막 또는 알루미늄 합금막(1) 상에 질화티타늄막(2)과 티타늄막(3)을 연속 스퍼터링으로 형성한다. 이에 대해서는 상술하였으므로 구체적인 설명은 생략한다.
도 10을 참조하면, 티타늄막(3) 상에 서브 질화티타늄막(4)을 형성한다. 서브 질화티타늄막(4)은 스퍼터링을 통해 형성할 수 있으며, 구체적으로는 연속 스퍼터링을 통해 형성할 수 있다.
보다 구체적으로는, 티타늄과 불활성 기체를 공급하면서 스퍼터링으로 티타늄막(3)을 형성하는 도중에 질소를 추가적으로 공급하면 동일 스퍼터링 챔버 내에서 티타늄막(3) 상에 서브 질화티타늄막(4)을 연속적으로 형성할 수 있다(연속 스퍼터링). 또한, 질소의 공급을 점진적으로 감소시켜 차단한 후에 다시 점진적으로 증가시킬 경우, 도 4와 같이 연속적인 질소 분포를 갖는 캡핑층(223) 구조도 형성할 수 있다.
도 11을 참조하면, 알루미늄막(또는 알루미늄 합금막)(1), 질화티타늄막(2), 티타늄막(3) 및 서브 질화티타늄막(4)을 동시에 식각(etching)하여 소정 패턴을 갖는 도 3의 금속 배선(202)을 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 베이스 부재
200: 금속 배선
210: 도전층
220: 캡핑층
200: 금속 배선
210: 도전층
220: 캡핑층
Claims (17)
- 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층;
상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층; 및
상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하며, 질소 원자를 불포함하는 제2 캡핑층을 포함하되,
상기 제1 캡핑층 내에서 상기 질소 원자의 함량은 상기 제2 캡핑층으로 갈수록 낮아지는 금속 배선. - 제1 항에 있어서,
상기 알루미늄 합금은 니켈(Ni), 란타넘(La), 네오디뮴(Nd) 및 게르마늄(Ge) 중 하나 이상을 포함하는 금속 배선. - 제1 항에 있어서,
상기 도전층과 상기 제1 캡핑층은 서로 접하는 금속 배선. - 제1 항에 있어서,
상기 제1 캡핑층과 상기 제2 캡핑층은 서로 접하는 금속 배선. - 제1 항에 있어서,
상기 제1 캡핑층은 상기 도전층 측이 상기 제2 캡핑층 측보다 질소 원자의 함량이 높은 금속 배선. - 제1 항에 있어서,
상기 제2 캡핑층 상에 배치되며 질화티타늄을 포함하는 제3 캡핑층을 더 포함하는 금속 배선. - 제6 항에 있어서,
상기 제3 캡핑층은 상기 제2 캡핑층 측이 그 반대측보다 질소 원자의 함량이 낮은 금속 배선. - 제6 항에 있어서,
상기 제1 캡핑층과 상기 제3 캡핑층은 질소 원자의 함량이 다른 금속 배선. - 절연막에 의해 서로 전기적으로 이격된 게이트 금속층 및 데이터 금속층을 포함하며,
상기 게이트 금속층 또는 상기 데이터 금속층은,
알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층;
상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층; 및
상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하며, 질소 원자를 불포함하는 제2 캡핑층을 포함하되,
상기 제1 캡핑층 내에서 상기 질소 원자의 함량은 상기 제2 캡핑층으로 갈수록 낮아지는 박막 트랜지스터. - 제9 항에 있어서,
상기 게이트 금속층 또는 상기 데이터 금속층은,
상기 제2 캡핑층 상에 배치되며 질화티타늄을 포함하는 제3 캡핑층을 더 포함하는 박막 트랜지스터. - 제10 항에 있어서,
상기 제1 캡핑층과 상기 제3 캡핑층은 질소 원자의 함량이 다른 박막 트랜지스터. - 알루미늄(Al)막 또는 알루미늄 합금막 상에 질화티타늄(TiNx)막을 형성하는 단계; 및
상기 질화티타늄막 상에 질소 원자를 불포함하는 티타늄(Ti)막을 형성하는 단계를 포함하되,
상기 질화티타늄막 내에서 상기 질소 원자의 함량은 상기 티타늄막으로 갈수록 낮아지는 금속 배선의 제조 방법. - 제12 항에 있어서,
상기 질화티타늄막은 티타늄과 질소(N2)를 이용한 스퍼터링(sputtering)을 통해 형성되는 금속 배선의 제조 방법. - 알루미늄(Al)막 또는 알루미늄 합금막 상에 질화티타늄(TiNx)막을 형성하는 단계; 및
상기 질화티타늄막 상에 티타늄(Ti)막을 형성하는 단계를 포함하되,
상기 질화티타늄막은 티타늄과 질소(N2)를 이용한 스퍼터링(sputtering)을 통해 형성되고,
상기 티타늄막은 상기 질화티타늄막을 형성하는 도중에 질소의 공급만을 차단하는 연속 스퍼터링을 통해 형성되는 금속 배선의 제조 방법. - 제13 항에 있어서,
상기 스퍼터링은 불활성 기체가 더 공급되며,
상기 스퍼터링에서 질소의 공급량은 상기 불활성 기체의 공급량보다 많은 금속 배선의 제조 방법. - 제12 항에 있어서,
상기 티타늄막 상에 서브 질화티타늄막을 형성하는 단계를 더 포함하는 금속 배선의 제조 방법. - 알루미늄(Al)막 또는 알루미늄 합금막 상에 질화티타늄(TiNx)막을 형성하는 단계; 및
상기 질화티타늄막 상에 티타늄(Ti)막을 형성하는 단계를 포함하되,
상기 티타늄막 상에 서브 질화티타늄막을 형성하는 단계를 더 포함하고,
상기 티타늄막은 스퍼터링을 통해 형성되며,
상기 서브 질화티타늄막은 상기 티타늄막을 형성하는 도중에 질소를 추가적으로 공급하는 연속 스퍼터링을 통해 형성되는 금속 배선의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020230030282A KR102677625B1 (ko) | 2017-10-17 | 2023-03-08 | 금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170134845A KR20190043194A (ko) | 2017-10-17 | 2017-10-17 | 금속 배선 및 이를 포함하는 박막 트랜지스터 |
KR1020230030282A KR102677625B1 (ko) | 2017-10-17 | 2023-03-08 | 금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170134845A Division KR20190043194A (ko) | 2017-10-17 | 2017-10-17 | 금속 배선 및 이를 포함하는 박막 트랜지스터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230038447A KR20230038447A (ko) | 2023-03-20 |
KR102677625B1 true KR102677625B1 (ko) | 2024-06-24 |
Family
ID=66095994
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170134845A KR20190043194A (ko) | 2017-10-17 | 2017-10-17 | 금속 배선 및 이를 포함하는 박막 트랜지스터 |
KR1020230030282A KR102677625B1 (ko) | 2017-10-17 | 2023-03-08 | 금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170134845A KR20190043194A (ko) | 2017-10-17 | 2017-10-17 | 금속 배선 및 이를 포함하는 박막 트랜지스터 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10332916B2 (ko) |
KR (2) | KR20190043194A (ko) |
CN (1) | CN109671717A (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102554830B1 (ko) * | 2018-10-04 | 2023-07-13 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN109449211B (zh) * | 2018-11-01 | 2022-06-07 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
KR20200089789A (ko) * | 2019-01-17 | 2020-07-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR20200100890A (ko) * | 2019-02-18 | 2020-08-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR20220065165A (ko) * | 2020-11-12 | 2022-05-20 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
CN112951845A (zh) * | 2021-01-25 | 2021-06-11 | 武汉华星光电技术有限公司 | 阵列基板 |
US20230189565A1 (en) * | 2021-09-30 | 2023-06-15 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing the same, display substrate, and display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261291A (ja) * | 2001-03-06 | 2002-09-13 | Canon Inc | 薄膜配線構造、薄膜トランジスタ及びその製造方法 |
JP2005005665A (ja) * | 2003-06-11 | 2005-01-06 | Ind Technol Res Inst | 導電薄膜形成方法 |
JP2009200355A (ja) * | 2008-02-22 | 2009-09-03 | Sharp Corp | Tft基板、tft基板の製造方法、及び液晶表示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040613A (en) * | 1996-01-19 | 2000-03-21 | Micron Technology, Inc. | Antireflective coating and wiring line stack |
US6117345A (en) * | 1997-04-02 | 2000-09-12 | United Microelectronics Corp. | High density plasma chemical vapor deposition process |
TW380308B (en) * | 1997-07-03 | 2000-01-21 | Motorola Inc | Semiconductor device and a process for forming the device |
US6709874B2 (en) * | 2001-01-24 | 2004-03-23 | Infineon Technologies Ag | Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation |
JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
KR20060118202A (ko) | 2005-05-16 | 2006-11-23 | 삼성전자주식회사 | 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판 |
US7858510B1 (en) * | 2008-02-28 | 2010-12-28 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
US7648899B1 (en) * | 2008-02-28 | 2010-01-19 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
KR100986897B1 (ko) * | 2008-11-10 | 2010-10-08 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
US8492858B2 (en) * | 2009-08-27 | 2013-07-23 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8299365B2 (en) * | 2010-01-07 | 2012-10-30 | International Business Machines Corporation | Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures |
US9598772B2 (en) * | 2010-04-16 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating bump structure without UBM undercut |
US8441124B2 (en) * | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8232193B2 (en) * | 2010-07-08 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar capped by barrier layer |
KR20150092814A (ko) * | 2014-02-05 | 2015-08-17 | 삼성디스플레이 주식회사 | 표시 장치 및 유기 발광 표시 장치 |
KR102247015B1 (ko) | 2014-10-14 | 2021-05-03 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법 |
CN105140199B (zh) * | 2015-08-11 | 2018-06-29 | 上海华虹宏力半导体制造有限公司 | 顶层金属薄膜结构以及铝制程工艺方法 |
-
2017
- 2017-10-17 KR KR1020170134845A patent/KR20190043194A/ko active Application Filing
-
2018
- 2018-06-20 US US16/013,410 patent/US10332916B2/en active Active
- 2018-10-15 CN CN201811195676.5A patent/CN109671717A/zh active Pending
-
2023
- 2023-03-08 KR KR1020230030282A patent/KR102677625B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261291A (ja) * | 2001-03-06 | 2002-09-13 | Canon Inc | 薄膜配線構造、薄膜トランジスタ及びその製造方法 |
JP2005005665A (ja) * | 2003-06-11 | 2005-01-06 | Ind Technol Res Inst | 導電薄膜形成方法 |
JP2009200355A (ja) * | 2008-02-22 | 2009-09-03 | Sharp Corp | Tft基板、tft基板の製造方法、及び液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US10332916B2 (en) | 2019-06-25 |
CN109671717A (zh) | 2019-04-23 |
KR20190043194A (ko) | 2019-04-26 |
US20190115369A1 (en) | 2019-04-18 |
KR20230038447A (ko) | 2023-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102677625B1 (ko) | 금속 배선, 박막 트랜지스터 및 금속 배선의 제조 방법 | |
CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
US7851920B2 (en) | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate | |
WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
US12004381B2 (en) | Display apparatus and method of manufacturing the same | |
CN100437306C (zh) | Tft阵列电路板及其制造方法 | |
JP5663242B2 (ja) | トランジスタ | |
KR100879040B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
JP2007173652A (ja) | 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置 | |
KR102374749B1 (ko) | 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법 | |
US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
CN108321159A (zh) | 一种阵列基板及其制备方法、显示装置 | |
KR20110076788A (ko) | 박막 트랜지스터 | |
JP4481942B2 (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
CN103956386A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
KR20120075048A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20100123327A (ko) | 어레이 기판의 제조방법 | |
US20120270392A1 (en) | Fabricating method of active device array substrate | |
CN116565027A (zh) | 制造薄膜晶体管的方法 | |
TWI424531B (zh) | 半導體裝置及其製造方法 | |
KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
KR20120014380A (ko) | 버티컬 산화물 반도체 및 그 제조방법 | |
KR20160066681A (ko) | 수소 공급 박막을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판 | |
US20180061865A1 (en) | Thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |