KR102554830B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102554830B1
KR102554830B1 KR1020180118152A KR20180118152A KR102554830B1 KR 102554830 B1 KR102554830 B1 KR 102554830B1 KR 1020180118152 A KR1020180118152 A KR 1020180118152A KR 20180118152 A KR20180118152 A KR 20180118152A KR 102554830 B1 KR102554830 B1 KR 102554830B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
disposed
active pattern
Prior art date
Application number
KR1020180118152A
Other languages
English (en)
Other versions
KR20200039067A (ko
Inventor
정용빈
우영걸
김광현
손상우
송도근
이상욱
하헌식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180118152A priority Critical patent/KR102554830B1/ko
Priority to US16/575,845 priority patent/US11158693B2/en
Priority to CN201910932351.9A priority patent/CN111009531A/zh
Publication of KR20200039067A publication Critical patent/KR20200039067A/ko
Priority to US17/504,927 priority patent/US12004381B2/en
Application granted granted Critical
Publication of KR102554830B1 publication Critical patent/KR102554830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되고, 상기 액티브 패턴과 중첩하는 게이트 전극, 상기 게이트 전극 상에 배치되고 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 인 제1 절연층, 및 상기 제1 절연층 상에 배치되고, 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 영상을 표시 하기 위한 복수의 화소 구조들을 포함하며, 각각의 화소 구조는 박막 트랜지스터를 포함한다. 이때, 공정 조건 등의 변화에 따라 상기 박막 트랜지스터의 특성이 설계치와 다르게 변화하는 경우, 원하는 표시 품질을 얻지 못하는 경우가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질이 향상된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되고, 상기 액티브 패턴과 중첩하는 게이트 전극, 상기 게이트 전극 상에 배치되고 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 인 제1 절연층, 및 상기 제1 절연층 상에 배치되고, 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극의 상기 제1 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 폴리 실리콘(poly-Si)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 절연층 상에 배치되는 제2 절연층, 상기 제1 절연층과 상기 제2 절연층 사이에 상기 게이트 전극과 중첩하게 배치되는 스토리지 전극을 더 포함할 수 있다. 상기 소스 전극 및 상기 드레인 전극은 상기 제2 절연층 상에 배치될 수 있다. 상기 스토리지 전극은 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제2 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스토리지 전극의 상기 제1 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 소스 및 드레인 전극 상에 배치되는 비아 절연층, 및 상기 비아 절연층 상에 배치되는 발광 구조물을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구조물은, 상기 비아 절연층 상에 배치되고 상기 드레인 전극에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다. 상기 액티브 패턴, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 포함하는 박막 트랜지스터는 상기 발광 구조물에 구동 전류를 공급하는 구동 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함할 수 있다. 상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함할 수 있다. 상기 제1 절연층의 굴절율(reflective index)은 1.884 내지 2.312 일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은, 베이스 기판 상에 액티브 패턴을 형성하는 단계, 상기 액티브 패턴 상에 알루미늄막 또는 알루미늄 합금막을 형성하는 단계, 상기 알루미늄막(또는 상기 알루미늄 합금막) 상에 질화티타늄막을 형성하는 단계, 상기 질화티타늄막 상에 티타늄막을 형성하는 단계, 상기 알루미늄막(또는 상기 알루미늄 합금막), 상기 질화티타늄막 및 상기 티타늄막을 식각하여 상기 액티브 패턴과 중첩하게 배치되는 게이트 전극을 형성하는 단계, 및 상기 게이트 전극 상에 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 제1 절연층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층을 형성하는 단계는 화학 기상 증착 공정 또는 플라즈마 증대 화학 기상 증착 공정에 의해 진행되고, 상기 증착 공정의 증착 가스의 N2/SiH4 비율은 180 이상으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고, 상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층은 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고, 상기 제1 절연층의 굴절율(reflective index)은 1.884 내지 2.312 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 폴리 실리콘(poly-Si)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 게이트 전극을 형성하기 전에, 상기 액티브 패턴 상에 게이트 절연층을 형성하는 단계, 상기 제1 절연층 상에 상기 게이트 전극과 중첩하는 스토리지 전극을 형성하는 단계, 및 상기 스토리지 전극 상에 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제2 절연층, 상기 제1 절연층 및 상기 게이트 절연층을 통해 상기 액티브 패턴을 노출하는 컨택홀을 형성하는 단계, 및 상기 컨택홀을 통해 상기 액티브 패턴과 전기적으로 연결되는 드레인 전극을 형성하는 단계,상기 드레인 전극 상에 비아 절연층을 형성하는 단계, 상기 비아 절연층 상에 상기 드레인 전극과 전기적으로 연결되는 제1 전극을 형성하는 단계, 상기 제1 전극 상에 발광층을 형성하는 단계, 및 상기 발광층 상에 제2 전극을 형성 하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되고, 상기 액티브 패턴과 중첩하고, 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함하는 게이트 전극, 상기 게이트 전극 상에 배치되는 제1 절연층, 및 상기 제1 절연층 상에 배치되고, 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함한다.
본 발명의 실시예들에 따르면, 표시 장치는 액티브 패턴, 저저항 배선으로 형성된 게이트 전극, 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 인 제1 절연층을 포함하고, 이에 따라, 상기 액티브 패턴 및 상기 게이트 전극을 포함하는 박막 트랜지스터가 구동 트랜지스터에 적합한 드라이빙 레인지를 가질 수 있다. 이에 따라 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 게이트 금속층의 구성 물질에 따른 박막 트랜지스터의 I-V 커브 변화를 나타낸 그래프이다.
도 3은 제1 절연층의 구성 물질에 따른 실험예1 및 실험예2의 박막 트랜지스터의 I-V 커브를 나타낸 그래프이다.
도 4a 내지 도 4d는 도 1의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 6a는 도 5의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 6b는 도 5의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 1을 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브 패턴층, 게이트 절연층(120), 제1 게이트 패턴, 제1 절연층(130), 제2 게이트 패턴, 제2 절연층(140), 소스/드레인 패턴, 비아 절연층(150), 발광 구조물(180), 화소 정의막(PDL) 및 박막 봉지층(TFE)을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴층으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴층을 수득하게 할 수 있다. 또한, 상기 버퍼층은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 액티브 패턴층은 상기 버퍼층 상에 배치될 수 있다. 상기 액티브 패턴층은 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2)은 폴리 실리콘(Poly Crystal Silicon)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2) 각각은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 게이트 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 패턴층을 덮으며, 상기 액티브 패턴층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 게이트 패턴은 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 게이트 패턴은 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 게이트 라인 등의 신호 배선을 포함할 수 있다.
상기 게이트 패턴은 도전층(10)과 캡핑층(20)을 포함하는 다층 구조로 이루어질 수 있는데, 상기 도전층(10)은 상기 게이트 절연층(120) 상에 배치되고, 상기 캡핑층(20)은 상기 도전층(10) 상에 배치될 수 있다.
상기 도전층(10)은 전기전도성을 갖는 층으로서, 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다. 상기 알루미늄 합금은 베이스 물질인 알루미늄과 함께 첨가 물질인 니켈(Ni), 란타넘(La), 네오디뮴(Nd) 및 게르마늄(Ge) 중 하나 이상을 포함할 수 있다. 니켈 등의 첨가 물질은 알루미늄 합금 전체를 기준으로 2 at% 이하로 포함될 수 있으나, 이에 한정되는 것은 아니다.
상기 알루미늄은 면저항이 0.15 Ω/□(3 kÅ 두께 기준) 수준으로서 면저항이 0.55 Ω/□(2.5 kÅ 두께 기준) 수준인 몰리브덴(Mo) 등 보다 상대적으로 저저항 특성을 갖는 물질이기 때문에, 알루미늄 또는 알루미늄 합금을 포함하는 상기 도전층(10)은 얇은 두께로 형성되더라도 충분한 수준의 전기전도성을 가질 수 있다.
상기 캡핑층(20)은 상기 도전층(10) 상에 배치될 수 있다. 상기 캡핑층(20)은 다층 구조로 이루어질 수 있으며, 상기 도전층(10) 측에 배치된 제1 캡핑층(22)과 제1 캡핑층(22) 상에 배치된 제2 캡핑층(23)을 포함할 수 있다.
상기 제1 캡핑층(22)은 상기 도전층(10) 상에 직접 배치되어 상기 도전층(10)과 접할 수 있으며, 상기 도전층(10)의 상면을 실질적으로 커버하도록 배치될 수 있다. 상기 제1 캡핑층(22)은 질화티타늄(TiNx)을 포함할 수 있다.
상술한 것처럼 상기 도전층(10)은 알루미늄을 포함하는 재질로 형성될 수 있으나, 이 경우 박막 트랜지스터의 반도체층을 활성화시키는 공정처럼 고온(400 ~ 580 ℃)에서 진행하거나 컨택홀을 형성하는 공정처럼 플라즈마가 발생하는 후속 공정에 의해 알루미늄에 힐록(hillock)이 발생할 수 있고, 이는 상기 도전층(10)의 저항을 증가시키는 원인이 될 수 있다.
상기 도전층(10)의 상면을 티타늄(Ti)으로 캡핑하면 힐록은 방지할 수 있으나, 이 경우 후속되는 고온 공정 시 알루미늄과 티타늄의 계면에서 확산(diffusion)이 발생하여 알루미늄-티타늄 합금이 형성됨에 따라 상기 도전층(10)의 저항이 상승할 수 있고, BOE(buffer oxide etch)와 같은 세정 공정 시 세정액으로 사용되는 불산(HF) 등에 의해 알루미늄과 티타늄에 손상이 발생할 수 있다.
따라서, 상기 도전층(10)을 상기 제1 캡핑층(22)과 같은 질화티타늄으로 캡핑함으로써 상기 도전층(10)의 힐록 발생을 방지하는 동시에 상기 도전층(10) 및 상기 캡핑층(20)에 손상이 발생하는 것을 막을 수 있다. 또한, 알루미늄과 티타늄 간에 확산 현상이 발생하는 것을 방지할 수 있기 때문에, 상기 도전층(10)과 상기 제1 캡핑층(22)의 계면에는 Al3Ti와 같은 알루미늄-티타늄 합금이 형성되지 않거나 미량으로만 형성될 수 있다.
상기 제1 캡핑층(22)의 두께는 50 Å ~ 400 Å일 수 있다. 상기 제1 캡핑층(22)의 두께가 50 Å 이상이면 후속되는 BOE 공정에 의한 데미지를 억제하는 동시에 알루미늄-티타늄 확산에 의한 저항 증가를 방지할 수 있고, 400 Å 이하이면 박막 공정 상의 효율성을 저하시키지 않을 수 있다.
상기 제1 캡핑층(22)에 포함된 질소(N)와 티타늄(Ti)의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2일 수 있다. 티타늄에 대한 질소 원자 비율이 0.9 이상이면 알루미늄-티타늄 합금의 형성을 효과적으로 방지할 수 있고, 1.2 이하이면 후술하는 상기 제1 캡핑층(22)의 입자(particle) 발생을 억제할 수 있다.
상기 제1 캡핑층(22)에 포함된 질소 원자의 비율은 상기 제1 캡핑층(22) 내의 위치에 관계없이 실질적으로 균일할 수 있으나 이에 제한되는 것은 아니며, 질소 원자는 상기 제1 캡핑층(22)의 두께 방향에 대한 위치에 따라 그 분포 정도가 다를 수도 있다.
상기 제2 캡핑층(24)은 상기 제1 캡핑층(22) 상에 직접 배치되어 상기 제1 캡핑층(22)과 접할 수 있으며, 상기 제1 캡핑층(22)의 상면을 실질적으로 커버하도록 배치될 수 있다. 상기 제2 캡핑층(24)은 티타늄을 포함할 수 있다.
상술한 것처럼 상기 제1 캡핑층(22)은 질화티타늄으로 형성되어 알루미늄-티타늄 간의 확산 현상이나 데미지 발생을 방지할 수 있으나, 질화티타늄의 형성 과정에서 질소 비율이 높아질수록 입자가 발생하여 공정 불량을 야기할 수 있다. 따라서, 상기 제1 캡핑층(22) 상에 티타늄으로 구성된 상기 제2 캡핑층(24)을 형성함으로써 입자 발생 정도를 안정화 시킬 수 있다.
상기 제1 절연층(130)은 제1 상기 게이트 패턴이 배치된 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 제1 절연층(130)은 실리콘 질화물을 포함할 수 있다.
예를 들면, 상기 제1 절연층(130)은 실리콘(Si), 수소(H) 및 질소(N)를 포함할 수 있다. 구체적으로, 상기 제1 절연층(130) 내의 총 수소량은 5 at.% (atomic percent) 내지 30 at.% 일 수 있다. 또한, 상기 제1 절연층(130) 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 일 수 있다. 또한, 상기 제1 절연층(130)의 굴절율(RI: reflective index)은 1.884 내지 2.312 일 수 있다.
상기 제2 게이트 패턴은 상기 제1 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 패턴은 스토리지 전극(CE) 및 신호 배선을 포함할 수 있다. 상기 스토리지 전극(CE)은 상기 제1 게이트 전극(GE1)과 중첩하여 스토리지 커패시터를 형성할 수 있다. 상기 제2 게이트 패턴도 저저항 배선으로 구성될 수 있으며, 예를 들면, 상기 제1 게이트 패턴과 동일하게, 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함할 수 있다.
상기 제2 절연층(140)은 상기 제2 게이트 패턴 상에 배치될 수 있다. 상기 제2 절연층(140)은 상기 제1 절연층(130) 상에서 상기 제2 게이트 패턴을 충분히 덮을 수 있으며, 상기 제2 게이트 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 상기 제2 절연층(140)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 소스/드레인 패턴이 상기 제2 절연층(140) 상에 배치될 수 있다. 상기 소스/드레인 패턴은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 상기 제1 소스 전극(SE1)은 상기 제2 절연층(140), 상기 제1 절연층(130) 및 상기 게이트 절연층(120)을 통해 형성되는 컨택홀을 통해 상기 액티브 패턴(ACT)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 절연층(140), 상기 제1 절연층(130) 및 상기 게이트 절연층(120)을 통해 형성되는 컨택홀을 통해 상기 액티브 패턴(ACT)과 전기적으로 연결될 수 있다.
상기 소스/드레인 패턴도 저저항 배선으로 구성될 수 있으며, 예를 들면, 상기 제1 게이트 패턴과 동일하게, 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함할 수 있다.
제1 박막 트랜지스터(TFT1)는 상기 제1 게이트 전극(GE1), 상기 제1 액티브 패턴(ACT1), 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 포함할 수 있다. 상기 제1 박막 트랜지스터(TFT1)는 상기 발광 구조물(180)과 전기적으로 연결되어, 데이터 신호에 상응하는 구동 전류를 제공하는 구동 트랜지스터일 수 있다.
제2 박막 트랜지스터(TFT2)는 상기 제2 게이트 전극(GE2) 및 상기 제2 액티브 패턴(ACT2)을 포함하며, 화소 회로에 포함되는 스위칭 트랜지스터 일 수 있다.
상기 비아 절연층(150)은 상기 소스/드레인 패턴이 배치된 상기 제2 절연층(140) 상에 배치될 수 있다. 상기 비아 절연층(150)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 비아 절연층(150)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 비아 절연층(150) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 비아 절연층(150) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층(320)과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
도 2는 게이트 금속층의 구성 물질에 따른 박막 트랜지스터의 I-V 커브 변화를 나타낸 그래프이다.
도 2를 참조하면, 상기 그래프는 게이트 전극을 이루는 금속층에 따라 박막 트랜지스터의 Vgs(게이트-소스 전압)에 따른 Ids(드레인 전류), 즉 I-V 커브의 변화를 나타내고 있다. 즉, 상기 그래프의 X축은 Vgs을 나타내고, Y축은 Ids를 나타낸다.
상기 박막 트랜지스터의 게이트 전극이 몰리브덴(Mo)으로 형성된 경우(Ref1), 상기 I-V 커브의 기울기가 완만하여(그래프 왼쪽 부분), Vgs 에 따라 Ids가 완만히 변화하고, 충분한 드라이빙 레인지(DR)을 확보할 수 있다. 따라서 유기발광다이오드 표시 장치의 구동 트랜지스터로서 적합하다.
한편, 상기 박막 트랜지스터의 게이트 전극이 저저항 배선으로 구성되는 경우, 예를 들면, 상기 게이트 전극이 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함하는 경우(Ref2), 상기 박막 트랜지스터의 I-V 커브가 오른쪽으로 시프트 되면서 기울기가 급해지고, (그래프 왼쪽 부분), DR이 충분하지 못하여, 유기발광다이오드 표시 장치의 구동 트랜지스터로서 적합하지 않게 되는 문제가 발생하였다.
도 3은 제1 절연층의 구성 물질에 따른 실험예1 및 실험예2의 박막 트랜지스터의 I-V 커브를 나타낸 그래프이다.
도 1 내지 3을 참조하면, 상기 구동 트랜지스터의 상기 I-V 커브가 시프트되고, 기울기가 원치 않게 급격해지고 DR이 작아지는 원인을 여러가지 실험으로 검토해 본 결과, 상기 구동 트랜지스터의 게이트 전극(GE1)을 커버하는 제1 절연층(130)의 구성물질에 따라 상기 I-V 커브가 변화됨을 확인하였다. 이때, 상기 구동 트랜지스터는 폴리 실리콘 트랜지스터이다.
또한, 박막 트랜지스터의 액티브 패턴에 수소 처리(Hydrogenation) 후 I-V 커브의 기울기가 급격해 지며 시프트(shift)되는 것을 확인할 수 있었다. 이에 대한 반대 해석으로, 수소에 의한 영향을 줄이는 것이 상기 I-V 커브의 시프트량 및 기울기 변화를 줄이게 할 수 있을 것으로 예상하였으며, 이를 뒷받침하는 여러 실험을 진행하였다.
아래 표1에 나타난 바와 같이, 제1 기준예(Ref1)에서, 상기 게이트 전극은 몰리브덴(Mo)으로 형성되고, 상기 제1 절연층(Low H SiNx-1)의 총 수소량은 23.0 at.%(atomic percent), Si-H Bond는 1.6 at.%, N-H Bond 는 22.0 at.%이며, 이때, 상기 박막 트랜지스터의 드라이빙 레인지(DR)는 -2.77 V, 문턱 전압(Vth)은 -2.87 V 이다.
제1 실험예(Ex1)에서, 상기 게이트 전극은 상기 저저항 배선(알루미늄/티타늄질화물/티타늄 구조)으로 구성되고, 제1 절연층(Low H SiNx-1)의 총 수소량은 14.6 at.%, Si-H Bond는 13.4 at.%, N-H Bond 는 1.5 at.%이며, 이때, 상기 박막 트랜지스터의 DR은 -2.77 V, Vth는 -2.87 V 이다.
제2 실험예(Ex2)에서, 상기 게이트 전극은 상기 저저항 배선으로 구성되고, 상기 제1 절연층(Low H SiNx-2)의 총 수소량은 14.1 at.%, Si-H Bond는 0.7 at.%, N-H Bond 는 13.5 at.%이며, 이때, 상기 박막 트랜지스터의 DR은 -3.08 V, Vth는 -3.15 V 이다.
번호 Gate 종류 제1 절연층 N-H Si-H Total DR(V) Vth(V)
Ref1 Mo (Ref.) SiNx(Ref.) 22.0 1.6 23.0 -3.12 -3.47
Ref2 Ti/TiN/S-Al SiNx(Ref.) 22.0 1.6 23.0 -2.90 -2.73
Ex1 Ti/TiN/S-Al Low H SiNx-1 1.5 13.4 14.6 -2.77 -2.87
Ex2 Ti/TiN/S-Al Low H SiNx-2 13.5 0.7 14.1 -3.08 -3.15
이와 같은 실험예를 통해 보면, 상기 제1 절연층 내, N-H bonding 량이 커지고, Si-H bonding 량이 작아질수록 수소의 이동량이 감소하고, 수소에 의한 영향이 줄어들어, 상기 박막 트랜지스터의 특성 변화가 Ref1 대비 크기 않은 것을 확인 할 수 있다.
추가적으로, 아래 표2와 같은 실험예들에 대해서도 특성을 확인하였다.
번호 Driving
Range(V)		 총 수소량
(at. %)		 Si-H
(at. %)		 N-H
(at. %)		 RI
(at. %)
1 2.9 23.05 1.66 22.06 1.884
2 2.76 14.60 13.47 1.51 2.312
3 2.76 12.04 9.38 3.23 2.162
4 2.89 10.66 7.55 3.63 2.109
5 3.09 14.10 0.75 13.55 1.951
상기 표2의 2번,5번 케이스를 통해서 Si-H Bond에서 기인하는 수소가 감소 되는 경우, DR(driving range)에 대한 영향이 1at.%당 0.023V 정도 인 것으로 확인할 수 있다. 따라서, Si-H Bond는 0.1 at. % 이상인 것이 바람직하다.
상기 표2의 2번,3번 케이스를 통해서 Si-H Bond 가 9.38at.%가 넘으면 DR 에 대한 영향이 거의 없음을 확인할 수 있다. 따라서, Si-H Bond는 10 at. % 이하인 것이 바람직하다.
또한, 일반적인 실리콘 질화물(SiNx) 박막의 총 수소량이 25~30 at.%이므로, 총 수소량은 30 at.% 이하인 것이 바람직하며, 저수소 실리콘 질화물(SiNx) 박막의 총 수소량이 5~15 at.%이므로, 총 수소량은 5 at.% 이상인 것이 바람직하다.
이때, 상기 제1 절연층의 RI는 1.884~2.312 범위 일 수 있다.
따라서, 이들을 종합적으로 고려하면, 상기 제1 절연층(130) 내의 총 수소량은 5 at.% (atomic percent) 내지 30 at.% 이고, 상기 제1 절연층(130) 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 이고, 상기 제1 절연층(130)의 굴절율(RI: reflective index)은 1.884 내지 2.312 경우, 원하는 박막 트랜지스터 특성을 얻을 수 있을 것이다.
도 4a 내지 도 4d는 도 1의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 베이스 기판(100) 상에 버퍼층(110)을 형성할 수 있다. 상기 버퍼층(110) 상에 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 포함하는 액티브 패턴층을 형성할 수 있다. 상기 액티브 패턴층은 비정질 실리콘 층을 형성한 후, 이를 결정화하고, 포토 리소그래피 방법 등으로 패터닝 하여 형성할 수 있다.
상기 액티브 패턴층 상에 게이트 절연층(120)을 형성할 수 있다. 상기 게이트 절연층(120) 상에 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함하는 제1 게이트 패턴을 형성할 수 있다.
이때, 상기 제1 게이트 패턴은 도전층, 제1 캡핑층 및 제2 캡핑층을 포함할 수 있다.(도 1 참조)
예를 들면, 상기 제1 게이트 절연층(120) 상에 알루미늄막 또는 알루미늄 합금막을 형성할 수 있다. 상기 알루미늄막 또는 알루미늄 합금막 상에 질화티타늄막을 형성할 수 있다.
예를 들면, 상기 알루미늄막 또는 상기 알루미늄 합금막이 놓인 스퍼터링 챔버 내에 티타늄, 질소 및 불활성 기체를 공급하고 전압을 인가함으로써 상기 질화티타늄막을 형성할 수 있다. 이때 질소를 불활성 기체보다 다량으로 공급함으로써 질소가 풍부한(N-rich) 조건에서 상기 질화티타늄막을 형성할 수 있으며, 이에 따라 상기 질화티타늄막 내의 티타늄에 대한 질소의 원자 비율(질소 원자수/티타늄 원자수)을 0.9~1.2 수준으로 조절할 수 있다. 한편, 불활성 기체는 아르곤(Ar), 헬륨(He) 등일 수 있다.
상기 질화티타늄막 상에 티타늄막을 형성할 수 있다. 예를 들면, 상기 티타늄막은 스퍼터링을 통해 형성할 수 있으며, 구체적으로는 연속 스퍼터링을 통해 형성할 수 있다. 보다 구체적으로는, 티타늄과 질소를 공급하면서 스퍼터링으로 상기 질화티타늄막을 형성하는 도중에 질소의 공급만을 차단하면 동일 스퍼터링 챔버 내에서 상기 질화티타늄막 상에 상기 티타늄막을 연속적으로 형성할 수 있다(연속 스퍼터링).
이후, 상기 알루미늄막(또는 알루미늄 합금막), 상기 질화티타늄막 및 상기 티타늄막을 식각(etching)하여 소정 패턴을 갖는 상기 제1 게이트 패턴을 형성할 수 있다.
도 4b를 참조하면, 상기 제1 게이트 패턴이 형성된 상기 게이트 절연층(120) 상에 제1 절연층(130)을 형성할 수 있다. 상기 제1 절연층(130)은 실리콘(Si), 수소(H) 및 질소(N)를 포함할 수 있다. 구체적으로, 상기 제1 절연층(130) 내의 총 수소량은 5 at.% (atomic percent) 내지 30 at.% 일 수 있다. 또한, 상기 제1 절연층(130) 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 일 수 있다
상기 제1 절연층(130)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정 등에 의해 형성될 수 있으며, 이때, 상기 총 수소량을 30 at.% 이하로 제한하기 위해, 증착 가스의 N2/SiH4 비율을 180 이상으로 제공할 수 있다.
도 4c를 참조하면, 상기 제1 절연층(130) 상에 스토리지 전극(CE)을 포함하는 제1 게이트 패턴을 형성할 수 있다. 상기 제1 게이트 패턴이 형성된 상기 제1 절연층(130) 상에 제2 절연층(140)을 형성할 수 있다. 상기 제2 절연층(140), 상기 제1 절연층(130) 및 상기 게이트 절연층(120)을 부분적으로 제거하여 상기 제1 액티브 패턴(ACT1)을 노출하는 개구를 형성할 수 있다. 이후, 상기 제2 절연층(130) 상에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 소스/드레인 패턴을 형성할 수 있다.
이에 따라, 상기 제1 액티브 패턴(ACT1), 상기 제1 게이트 전극(GE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1)을 포함하는 제1 박막 트랜지스터(TFT1)를 형성할 수 있다. 또한, 상기 제2 액티브 패턴(ACT2) 및 제2 게이트 전극(GE2)을 포함하는 스위칭 트랜지스터인 제2 박막 트랜지스터(TFT2)를 형성할 수 있다.
도 4d를 참조하면, 상기 소스/드레인 패턴이 형성된 상기 제2 절연층(140) 상에 비아 절연층(150)을 형성할 수 있다. 상기 비아 절연층(150) 상에 제1 전극(EL1)을 형성할 수 있다. 상기 제1 전극(EL1)이 형성된 상기 비아 절연층(150) 상에 화소 정의막(PDL)을 형성할 수 있다. 상기 화소 정의막(PDL)의 개구 내에 상기 제1 전극(EL1) 상에 발광층(182)을 형성할 수 있다. 상기 발광층(182) 상에 제2 전극(EL2)을 형성할 수 있다. 상기 제2 전극(EL2) 상에 박막 봉지층(TFE)을 형성하여, 상기 표시 장치를 제조할 수 있다. 상기 비아 절연층(150), 상기 제1 전극(181), 상기 화소 정의막(PDL), 상기 발광층(182), 상기 제2 전극(183) 및 상기 박막 봉지층(TFE)은 알려진 다양한 방법을 통해 형성될 수 있으며, 이에 대한 자세한 내용은 생략한다.
도 5는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 6a는 도 5의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 6b는 도 5의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 5 내지 도 6b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 액티브 패턴, 저저항 배선으로 형성된 게이트 전극, 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 인 제1 절연층을 포함하고, 이에 따라, 상기 액티브 패턴 및 상기 게이트 전극을 포함하는 박막 트랜지스터가 구동 트랜지스터에 적합한 드라이빙 레인지를 가질 수 있다. 이에 따라 표시 품질이 향상될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 버퍼층
120: 게이트 절연층 130: 제1 절연층
140: 제2 절연층 150: 비아 절연층
180: 발광 구조물 ACT1: 제1 액티브 패턴
GE1: 제1 게이트 전극 SE1: 제1 소스 전극
DE1: 제1 드레인 전극

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되고, 상기 액티브 패턴과 중첩하는 게이트 전극;
    상기 게이트 전극 상에 배치되고 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 인 제1 절연층; 및
    상기 제1 절연층 상에 배치되고, 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 전극은
    알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층;
    상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층; 및
    상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 게이트 전극의 상기 제1 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 액티브 패턴은 폴리 실리콘(poly-Si)을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 인 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 절연층 상에 배치되는 제2 절연층;
    상기 제1 절연층과 상기 제2 절연층 사이에 상기 게이트 전극과 중첩하게 배치되는 스토리지 전극을 더 포함하고,
    상기 소스 전극 및 상기 드레인 전극은 상기 제2 절연층 상에 배치되고,
    상기 스토리지 전극은,
    알루미늄(Al) 또는 알루미늄 합금을 포함하는 스토리지 전극 도전층;
    상기 스토리지 전극 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 스토리지 전극 캡핑층; 및
    상기 제1 스토리지 전극 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 스토리지 전극 캡핑층을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 스토리지 전극 캡핑층에 포함된 질소와 티타늄의 원자 비율(질소 원자수/티타늄 원자수)은 0.9 ~ 1.2인 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 소스 및 드레인 전극 상에 배치되는 비아 절연층; 및
    상기 비아 절연층 상에 배치되는 발광 구조물을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 발광 구조물은,
    상기 비아 절연층 상에 배치되고 상기 드레인 전극에 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하고,
    상기 액티브 패턴, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 포함하는 박막 트랜지스터는 상기 발광 구조물에 구동 전류를 공급하는 구동 트랜지스터인 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고,
    상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 인 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 절연층은 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고,
    상기 제1 절연층의 굴절율(reflective index)은 1.884 내지 2.312 인 것을 특징으로 하는 표시 장치.
  13. 베이스 기판 상에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 상에 알루미늄막 또는 알루미늄 합금막을 형성하는 단계;
    상기 알루미늄막(또는 상기 알루미늄 합금막) 상에 질화티타늄막을 형성하는 단계;
    상기 질화티타늄막 상에 티타늄막을 형성하는 단계;
    상기 알루미늄막(또는 상기 알루미늄 합금막), 상기 질화티타늄막 및 상기 티타늄막을 식각하여 상기 액티브 패턴과 중첩하게 배치되는 게이트 전극을 형성하는 단계; 및
    상기 게이트 전극 상에 총 수소량이 5 at.% (atomic percent) 내지 30 at.% 제1 절연층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 절연층을 형성하는 단계는 화학 기상 증착 공정 또는 플라즈마 증대 화학 기상 증착 공정에 의해 진행되고, 상기 증착 공정의 증착 가스의 N2/SiH4 비율은 180 이상으로 제공되는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고,
    상기 제1 절연층 내의 Si-H Bond는 0.1 at.% 내지 10 at.% 인 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 제1 절연층은 상기 제1 절연층은 실리콘(Si), 질소(N) 및 수소(H)를 포함하고,
    상기 제1 절연층의 굴절율(reflective index)은 1.884 내지 2.312 인 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 액티브 패턴은 폴리 실리콘(poly-Si)을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 게이트 전극을 형성하기 전에, 상기 액티브 패턴 상에 게이트 절연층을 형성하는 단계;
    상기 제1 절연층 상에 상기 게이트 전극과 중첩하는 스토리지 전극을 형성하는 단계; 및
    상기 스토리지 전극 상에 제2 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 절연층, 상기 제1 절연층 및 상기 게이트 절연층을 통해 상기 액티브 패턴을 노출하는 컨택홀을 형성하는 단계;
    상기 컨택홀을 통해 상기 액티브 패턴과 전기적으로 연결되는 드레인 전극을 형성하는 단계;
    상기 드레인 전극 상에 비아 절연층을 형성하는 단계;
    상기 비아 절연층 상에 상기 드레인 전극과 전기적으로 연결되는 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 제2 전극을 형성 하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 베이스 기판;
    상기 베이스 기판 상에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되고, 상기 액티브 패턴과 중첩하고, 알루미늄(Al) 또는 알루미늄 합금을 포함하는 도전층, 상기 도전층 상에 배치되며 질화티타늄(TiNx)을 포함하는 제1 캡핑층, 및 상기 제1 캡핑층 상에 배치되며 티타늄(Ti)을 포함하는 제2 캡핑층을 포함하는 게이트 전극;
    상기 게이트 전극 상에 배치되는 제1 절연층; 및
    상기 제1 절연층 상에 배치되고, 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하는 표시 장치.
KR1020180118152A 2018-10-04 2018-10-04 표시 장치 및 이의 제조 방법 KR102554830B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180118152A KR102554830B1 (ko) 2018-10-04 2018-10-04 표시 장치 및 이의 제조 방법
US16/575,845 US11158693B2 (en) 2018-10-04 2019-09-19 Display apparatus and method of manufacturing the same
CN201910932351.9A CN111009531A (zh) 2018-10-04 2019-09-29 显示装置及其制造方法
US17/504,927 US12004381B2 (en) 2018-10-04 2021-10-19 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180118152A KR102554830B1 (ko) 2018-10-04 2018-10-04 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200039067A KR20200039067A (ko) 2020-04-16
KR102554830B1 true KR102554830B1 (ko) 2023-07-13

Family

ID=70051030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180118152A KR102554830B1 (ko) 2018-10-04 2018-10-04 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11158693B2 (ko)
KR (1) KR102554830B1 (ko)
CN (1) CN111009531A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR102554830B1 (ko) * 2018-10-04 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11784187B2 (en) * 2020-02-27 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
KR20210116762A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US20230189565A1 (en) * 2021-09-30 2023-06-15 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, display substrate, and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339000B1 (ko) 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR101809885B1 (ko) 2016-03-08 2017-12-20 주식회사 테스 발광소자의 보호막 증착방법
JP2018089950A (ja) 2016-12-05 2018-06-14 株式会社神戸製鋼所 窒化珪素積層フィルム、有機エレクトロルミネッセンス素子、電子ペーパー及び光学調整フィルム並びに窒化珪素積層フィルムの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038485B2 (ja) 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
TWI238020B (en) 2004-08-26 2005-08-11 Ind Tech Res Inst Fabrication and structure for pixels of top-emitting organic light emitting diode
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
US9059315B2 (en) * 2013-01-02 2015-06-16 International Business Machines Corporation Concurrently forming nFET and pFET gate dielectric layers
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
KR102554830B1 (ko) * 2018-10-04 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339000B1 (ko) 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR101809885B1 (ko) 2016-03-08 2017-12-20 주식회사 테스 발광소자의 보호막 증착방법
JP2018089950A (ja) 2016-12-05 2018-06-14 株式会社神戸製鋼所 窒化珪素積層フィルム、有機エレクトロルミネッセンス素子、電子ペーパー及び光学調整フィルム並びに窒化珪素積層フィルムの製造方法

Also Published As

Publication number Publication date
US12004381B2 (en) 2024-06-04
US20220037435A1 (en) 2022-02-03
US20200111854A1 (en) 2020-04-09
KR20200039067A (ko) 2020-04-16
CN111009531A (zh) 2020-04-14
US11158693B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR102554830B1 (ko) 표시 장치 및 이의 제조 방법
JP7199501B2 (ja) 表示装置
JP6334033B2 (ja) 半導体装置の作製方法
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
KR20230128434A (ko) 유기발광 표시 장치
US20160027887A1 (en) Array substrate and fabrication method thereof, and display device
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
US20060038176A1 (en) Semiconductor device and manufacturing method thereof
KR102555841B1 (ko) 표시 장치
WO2017049835A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20210335981A1 (en) Display panel, manufacturing method thereof and related display device
KR20220020874A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JP2006086514A (ja) 半導体装置およびその作製方法
TWI424531B (zh) 半導體裝置及其製造方法
TWI386886B (zh) 影像顯示系統
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
JP4498840B2 (ja) 窒化ケイ素膜の作製方法および発光装置の作製方法
KR20210057884A (ko) 표시 장치 및 이의 제조 방법
KR100708863B1 (ko) 유기 발광 표시 장치
KR102639769B1 (ko) 표시 장치 및 이의 제조 방법
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
JP5127853B2 (ja) 表示装置
KR100796665B1 (ko) 유기 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right