KR102575442B1 - 전극용 링 - Google Patents

전극용 링 Download PDF

Info

Publication number
KR102575442B1
KR102575442B1 KR1020197027746A KR20197027746A KR102575442B1 KR 102575442 B1 KR102575442 B1 KR 102575442B1 KR 1020197027746 A KR1020197027746 A KR 1020197027746A KR 20197027746 A KR20197027746 A KR 20197027746A KR 102575442 B1 KR102575442 B1 KR 102575442B1
Authority
KR
South Korea
Prior art keywords
silicon
ring
silicon member
members
electrode
Prior art date
Application number
KR1020197027746A
Other languages
English (en)
Other versions
KR20190129878A (ko
Inventor
아쯔시 이까리
사또시 후지이
Original Assignee
니혼신코우신기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼신코우신기 가부시끼가이샤 filed Critical 니혼신코우신기 가부시끼가이샤
Publication of KR20190129878A publication Critical patent/KR20190129878A/ko
Application granted granted Critical
Publication of KR102575442B1 publication Critical patent/KR102575442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

복수의 실리콘 부재를 접합한 전극용 링을 제공한다. 기판에 플라스마 처리를 하는 기판 처리 장치의 상기 기판이 수용되는 처리실 내에 설치하는 전극용 링으로서, 일방향에 맞댄 복수의 제1 실리콘 부재(34)와, 맞대어진 상기 복수의 제1 실리콘 부재(34)끼리를 타고 넘는 위치에 매립된 매립 실리콘 부재(64A)를 구비하고, 상기 복수의 제1 실리콘 부재(34)와, 상기 매립 실리콘 부재(64)의 사이에, 상기 복수의 제1 실리콘 부재(34)와 상기 매립 실리콘 부재(64A)를 접합하는 접합부(68)가 마련된 것을 특징으로 한다.

Description

전극용 링
본 발명은, 전극용 링에 관한 것이다.
LSI 등의 반도체 집적 디바이스 제조에 있어서의 기판 처리 장치로서, 플라스마를 사용한 드라이 에칭 장치가 사용되고 있다. 드라이 에칭 장치는, 에칭 대상의 웨이퍼가 평면 전극의 캐소드 위에 배치되고, 장치 내에 에칭 가스가 도입된 상태에서, 고주파 발진기에 의해 대향 전극(애노드)과 캐소드의 사이에 고주파 전압이 인가됨으로써, 전극 간에 에칭 가스의 플라스마를 발생시킨다. 플라스마 중의 활성 가스인 플러스 이온이 웨이퍼 표면에 입사되어 에칭을 한다.
드라이 에칭 장치 내부에서는, 금속제 부품을 사용하면 금속 오염이 발생하므로, 실리콘제 부품이 사용된다. 대표적인 실리콘제 부품으로서는, 예를 들어 에칭 대상의 웨이퍼를 둘러싸는 도넛형의 형상을 한 포커스 링이 있다(특허문헌 1). 포커스 링은, 에칭 대상인 웨이퍼보다 큰 직경을 갖는 것이 필요하다. 현재 주류인 300㎜ 웨이퍼용 실리콘제 부품은, 320㎜ 이상의 직경을 갖는 실리콘 결정 잉곳으로 제작되기 때문에 고가이다.
일본 특허공개 제2002-190466호 공보
실리콘제 부품을, 일체물이 아니라, 복수의 실리콘 부재를 접합함으로써 제조할 수 있으면, 보다 작은 직경을 갖는 실리콘 결정 잉곳으로 제작할 수 있기 때문에, 제조 비용의 삭감 등의 다양한 장점이 기대된다.
본 발명은, 복수의 실리콘 부재를 접합한 전극용 링을 제공하는 것을 목적으로 한다.
본 발명에 따른 전극용 링은, 기판에 플라스마 처리를 하는 기판 처리 장치의 상기 기판이 수용되는 처리실 내에 설치하는 전극용 링으로서, 일방향에 맞댄 복수의 제1 실리콘 부재와, 맞대어진 상기 복수의 제1 실리콘 부재끼리를 타고 넘는 위치에 매립된 매립 실리콘 부재를 구비하고, 상기 복수의 제1 실리콘 부재와, 상기 매립 실리콘 부재의 사이에, 상기 복수의 제1 실리콘 부재와 상기 매립 실리콘 부재를 접합하는 접합부가 마련된 것을 특징으로 한다.
본 발명에 따른 전극용 링은, 기판에 플라스마 처리를 하는 기판 처리 장치의 상기 기판이 수용되는 처리실 내에 설치하는 전극용 링으로서, 복수의 실리콘 부재와, 상기 복수의 실리콘 부재끼리를 접합하는 접합부와, 상기 복수의 실리콘 부재끼리의 사이를 폐색하는 실리콘 접착부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 포커스 링의 외경보다 작은 웨이퍼로부터 잘라낸 복수의 실리콘 부재를 조합하여 제조할 수 있다. 따라서 전극용 링은, 포커스 링의 외경보다 큰 웨이퍼를 사용할 필요가 없으므로, 그만큼 비용을 저감시킬 수 있다.
도 1은, 제1 실시 형태에 따른 전극용 링으로 제작한 포커스 링을 구비한 드라이 에칭 장치의 구성을 모식적으로 나타내는 단면도이다.
도 2는, 제1 실시 형태에 따른 전극용 링을 나타내는 사시도이다.
도 3은, 제1 실시 형태에 따른 맞댐면을 나타내는 단면도이다.
도 4는, 전극용 링을 제조하는 장치를 모식적으로 나타내는 단면도이다.
도 5는, 제2 실시 형태에 따른 전극용 링을 나타내는 사시도이다.
도 6은, 제2 실시 형태에 따른 맞댐면을 나타내는 단면도이며, 도 6A는 제1 실리콘 부재 사이의 맞댐면, 도 6B는 제2 실리콘 부재 사이의 맞댐면이다.
도 7은, 제3 실시 형태에 따른 전극용 링을 나타내는 사시도이며, 도 7A는 상면측, 도 7B는 하면측이다.
도 8은, 제3 실시 형태에 따른 맞댐면을 나타내는 단면도이다.
도 9는, 매립 실리콘 부재를 나타내는 평면도이며, 도 9A는 변형예 (1), 도 9B는 변형예 (2)이다.
도 10은, 제3 실시 형태에 따른 맞댐면의 변형예를 나타내는 단면도이며, 도 10A는 변형예 (1), 도 10B는 변형예 (2)이다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 상세히 설명한다.
1. 제1 실시 형태
(1) 전체 구성
도 1에 도시한 드라이 에칭 장치(10)는, 처리실로서의 진공 챔버(12)와, 상부 전극판(14)과, 기대(16)와, 포커스 링(18)을 구비한다. 상부 전극판(14)은, 원판 형상의 부재이며, 지지 링(20)에 의해 진공 챔버(12) 내의 상부에 고정되어 있다. 지지 링(20)은, 절연 부재인 실리콘으로 형성되어 있다. 상부 전극판(14)은, 두께 방향으로 관통한 복수의 관통 구멍(15)을 갖는다. 상부 전극판(14)은, 고주파 전원(26)이 전기적으로 접속되어 있다. 상부 전극판(14)은, 가스 공급관(24)이 접속되어 있다. 가스 공급관(24)으로부터 공급된 에칭 가스는, 상부 전극판(14)의 관통 구멍(15)으로부터 진공 챔버(12) 내로 유입되고, 배출구(28)로부터 외부로 배출될 수 있다.
기대(16)는, 진공 챔버(12) 내의 하부에 설치되어 있으며, 그 주위는 그라운드 링(30)으로 둘러싸여 있다. 그라운드 링(30)은 절연 부재인 실리콘으로 형성되어 있으며, 접지되어 있다. 기대(16) 위에는, 포커스 링(18)이 마련되어 있다. 포커스 링(18)은, 절연 부재인 실리콘으로 형성되고, 기판으로서의 웨이퍼(22)의 주연을 지지하는 오목부(19)가 내측의 전체 둘레에 걸쳐 형성되어 있다.
드라이 에칭 장치(10)는, 상부 전극판(14)을 통해서 에칭 가스가 공급되고, 고주파 전원(26)으로부터 고주파 전압이 인가되면, 상부 전극판(14)과 웨이퍼(22)의 사이에 플라스마가 발생한다. 이 플라스마에 의해 웨이퍼(22) 표면이 에칭된다.
본 실시 형태에 따른 전극용 링은, 상기 포커스 링(18), 지지 링(20), 그라운드 링(30)에 적용 가능하다. 전극용 링은, 상기 포커스 링(18), 지지 링(20), 그라운드 링(30)으로 한정되지 않는다. 전극용 링은, 드라이 에칭 장치(10)의 진공 챔버(12) 내에 설치되고, 전압이 인가되거나, 또는 접지되는 실리콘 부재에 적용할 수 있다.
포커스 링(18)용의 부재가 되는 본 실시 형태에 따른 전극용 링에 대하여, 도 2를 참조하여 설명한다. 전극용 링(32)은, 복수(본 도면의 경우, 3개)의 제1 실리콘 부재(34, 36, 38)를 구비한다. 또한, 이하의 설명에 있어서, 복수의 제1 실리콘 부재(34, 36, 38)를 특별히 구별하지 않는 경우, 총칭해서 실리콘 부재라 칭한다. 실리콘 부재는, 원호 형상이며, 긴 변 방향의 단부면인 맞댐면(37)에 있어서, 접합부(본 도면에는 도시생략)를 통해 일방향에 접합함으로써, 링 형상으로 일체화되어 있다. 실리콘 부재는, 단결정이어도 다결정이어도 되며, 그 제조 방법, 순도, 결정 방위 등에 있어서 한정되지 않는다. 실리콘 부재의 크기는, 특별히 한정되지 않지만, 예를 들어 두께 1㎜ 이상 50㎜ 이하, 폭 10㎜ 이상 100㎜ 이하 정도로 할 수 있다.
도 3에 도시한 바와 같이, 실리콘 부재끼리의 맞댐면(37)에는, 접합부(39)와, 실리콘 접착부(40)가 마련되어 있다. 도 3에는, 제1 실리콘 부재(34, 36) 사이의 맞댐면(37)을 나타내고 있다. 도면 중 화살표의 방향은, 전극용 링(32)의 반경 방향의 외측 방향을 나타낸다.
접합부(39)는, 맞댐면(37)의 외측 테두리로부터 수 ㎜의 범위를 제외한 중앙 부분, 바람직하게는 1㎜ 이상의 범위를 제외한 중앙 부분에 마련되어 있다. 접합부(39)는, 실리콘과 공정 합금을 형성하는 금속을 포함하는 실리콘의 공정 합금이다. 실리콘과 공정 합금을 형성하는 금속은, Al, Ga, Ge 및 Sn 중 어느 것(이하, 「합금 형성 금속」이라고도 함)이다. Al, Ga, Ge 및 Sn은, 실리콘 결정 중에서의 확산 계수가 낮고, 실리콘 부재 내에서의 확산이 적은 점, 전기적으로 문제가 되는 딥 레벨을 만들기 어려운 점, 및 환경에 대한 문제가 없으므로 바람직하다. Al은, 낮은 가격이기 때문에 가장 바람직하다. 합금 형성 금속의 순도는, 실리콘과 공정을 형성하는 것이 가능하면 특별히 한정되지 않고, 바람직하게는 98％ 이상이다.
실리콘 접착부(40)는, 맞댐면(37)의 외측 테두리에 마련되어 있으며, 맞댐면(37)의 사이를 폐색하고 있다. 실리콘 접착부(40)는, 웨이퍼(22) 및 기대(16)에 접하지 않으며, 진공 챔버(12) 내에서 노출되고, 또한 드라이 에칭 시에 플라스마가 조사되는 부분, 즉 맞댐면(37)의 외측 테두리 중, 전극용 링(32)에 있어서의 상면측에 마련되는 것이 바람직하다. 또한 실리콘 접착부(40)는, 맞댐면(37)의 외측 테두리 중, 상면측 외에, 외주면측에도 마련되는 것이 보다 바람직하다. 실리콘 접착부(40)는, 플라스마가 조사되는 맞댐면(37)의 사이를 폐색함으로써, 접합부(39)에 있어서의 공정 합금이 노출되는 것을 방지할 수 있다.
(2) 제조 방법
다음에 전극용 링(32)을 제조하는 방법에 대하여 설명한다. 우선 실리콘 부재에 대해서 표면 처리를 한다. 구체적으로는, 실리콘 부재의 표면을 연삭 및 연마 등에 의해 가공하고, 바람직하게는 경면으로 한다. 실리콘 부재의 표면을, 불산과 질산의 혼합액 등에 의해 에칭해도 된다. 혼합액으로서는 JIS 규격 H0609에 규정된 화학 연마액(불산(49％):질산(70％):아세트산(100％)=3:5:3) 등을 사용할 수 있다.
계속해서, 3개의 제1 실리콘 부재(34, 36, 38)를 링 형상으로 배열한다. 제1 실리콘 부재(34, 36, 38)끼리의 맞댐면(37)끼리의 사이에는, 합금 형성 금속박을 배치한다. 합금 형성 금속박의 두께는, 융해시키기 위한 에너지가 적어도 되는 점에서는 얇은 쪽이 좋다. 합금 형성 금속박은, 접합 강도를 얻기 위해 0.1 내지 100㎛인 것이 바람직하고, 0.5 내지 20㎛인 것이 보다 바람직하다. 합금 형성 금속박은, 상기 하한값보다 얇으면 접합면에 합금 형성 금속박을 배치할 때 파손되기 쉽다. 합금 형성 금속박은, 상기 상한값보다 두꺼우면 실리콘과의 접합이 충분하지 않은 부분이 발생하기 쉽다.
다음으로, 실리콘 부재의 외측으로부터 가열하여, 실리콘과 합금 형성 금속을 포함하는 융해물을 생성한다. 가열 방법은 특별히 한정되지 않고, 저항 가열, 광 가열 등에 의해 행할 수 있다. 가열 부위를 용이하게 이동할 수 있으며, 또한 공급하는 전력에 따라서 가열량을 변화시키는 것이 용이한 점에서, 광 가열이 바람직하고, 예를 들어 각종 램프, 레이저가 사용된다.
본 실시 형태의 경우, 도 4에 도시한 장치를 사용할 수 있다. 본 도면에 도시한 장치는, 적어도 하나의, 램프(42) 및 당해 램프(42)가 출사하는 광을 집광하는 집광부로서의 타원 미러(44)를 구비한다. 램프(42)로서는, 적외선 결정 성장 장치에 일반적으로 사용되는 크세논 램프나 할로겐 램프를 사용할 수 있다. 출력으로서는 1 내지 30㎾ 정도의 것이 바람직하다.
가열은, 맞댐면(37)의 외측으로부터이면 되며, 실리콘 부재에 대해서 수직 방향으로 한정되지 않고, 기울어진 곳으로부터여도 된다. 가열에 의해 우선 합금 형성 금속박이 융해되어 금속 융해물이 생성된다. 이어서, 해당 금속 융해물에 접하고 있는 실리콘 부재의 맞댐면(37)이 이 금속 융해물에 침지되어, 실리콘을 포함하는 융해물이 생성된다. 가열을 멈춰 온도가 저하되면, 해당 융해물이 공정을 포함하는 합금상을 형성하면서 응고되어, 접합이 완성되는 것으로 생각된다. 예를 들어, 합금 형성 금속박으로서 Al박을 사용한 경우, 800℃ 정도까지의 가열로 충분히 실리콘 부재끼리를 접합할 수 있다.
집광 영역은, 통상 직경 10 내지 30㎜ 정도이다. 집광 영역은, 램프(42)의 발광 위치를 타원 미러(44)의 초점으로부터 어긋나게 함으로써, 30 내지 100㎜ 정도로 확대된다. 집광 영역이 확대됨으로써, 가열 범위를 넓힐 수 있다. 집광 영역을, 맞댐면(37)의 전극용 링(32)에 있어서의 상면의 전역에 걸쳐 주사시켜 가열하는 것이 바람직하다.
다음으로, 실리콘과 합금 형성 금속을 포함하는 융해물을 냉각하여 고화시킴으로써, 공정 합금을 포함하는 접합부(39)를 생성한다. 합금 형성 금속이 Al인 경우, 약 577℃까지 냉각하면, Al-실리콘 공정물(12.2 원자％Al)을 포함하는 접합부(39)가 생성된다. 냉각 속도는, 사용하는 합금 형성 금속에 따라서 상이하지만, 합금 형성 금속으로서 Al을 사용하는 경우에는 10 내지 100℃/분이 되도록 제어하는 것이 바람직하다. 냉각 속도가 상기 하한값 미만이면 냉각 시간이 길어져, 효율이 나쁘다. 냉각 속도가 상기 상한값보다 크면 접합부(39) 중에 변형이 남는 경향이 있다. 냉각 속도는, 합금 형성 금속박의 융해가 완료된 후, 가열 수단의 출력을 서서히 저하시켜, 접합부(39)의 온도가 공정물의 융해 온도보다 낮아졌다고 추측되었을 때 가열을 정지함으로써 제어할 수 있다. 이와 같은 가열 온도의 제어는, 예를 들어 실제로 접합하는 실리콘 부재와 마찬가지 형상의 열전대를 실리콘 부재끼리의 사이에 설치하고, 미리 가열 수단의 파워와 온도의 관계를 측정해 두고, 해당 측정 결과에 기초하여 행할 수 있다.
상기 가열에 의한 융해물의 생성, 냉각에 의한 공정 합금을 포함하는 접합부(39)의 생성은, 합금 형성 금속 및 실리콘의 산화를 방지하기 위해서 10 내지 200torr(약 1333 내지 26664Pa)의 아르곤 분위기의 챔버 내에서 행하는 것이 바람직하다. 아르곤 가스를 사용하지 않고, 감압함으로써 산화를 방지할 수도 있지만, 감압으로 하면 실리콘의 증발이 발생하여, 챔버 내가 오염되는 경우가 있으므로 바람직하지 않다. 또한 질소 가스에 의해서도 산화를 방지할 수는 있지만, 1200℃ 이상에서 실리콘의 질화가 일어나기 때문에, 바람직하지 않다.
다음으로, 실리콘 접착부(40)에 대하여 설명한다. 제1 실리콘 부재(34, 36, 38)끼리의 맞댐면(37) 사이의 실리콘 접착부(40)는, 맞댐면(37) 근방의 실리콘을 가열해서 용융하여 형성된다. 우선, 타원 미러(44)의 초점 위치와 램프(42)의 발광부의 위치를 합치시키도록 램프 위치를 조정하고, 실리콘 부재의 상부 표면의 높이를 타원 미러(44)의 또 하나의 초점 위치가 되도록 조정함으로써, 조사 위치에서의 타원 미러(44)의 확대를 약 3㎜로 한다. 이 상태에서, 타원 미러(44)를 맞댐면(37)의 위치에 맞춰 램프(42)의 파워를 올린다. 가열을 개시하면, 맞댐면(37)의 표면측이 융해되어 실리콘 융해물이 생성된다. 구체적으로는, 램프 정격의 60％에서 표면이 녹기 시작하고(표면 온도가 1420℃라고 추정됨), 램프 정격의 90％에서 맞댐면(37)의 사이에 실리콘 융해물이 유입되어 맞댐면(37) 사이의 일부를 폐색한다. 이 상태에서, 타원 미러(44)를 맞댐면(37)을 따라 일정한 속도, 예를 들어 5㎜/분의 속도로 주사함으로써, 맞댐면(37)의 사이를 용융 실리콘으로 매립하고, 폐색할 수 있다. 타원 미러(44)를 맞댐면(37)의 외측 테두리 중, 전극용 링(32)에 있어서의 상면측 및 외주면측에 걸쳐서 주사시켜 가열하는 것이 바람직하다.
다음으로, 융해된 맞댐면(37)의 표면을 냉각하고, 실리콘 융해물을 실리콘 부재의 결정에 따라서 결정화시킨다. 구체적으로는 실리콘 융해물이 굳어지기 시작하는 램프 정격의 55％까지 2분에서 램프(42)의 파워를 내리고, 그 상태에서 5분 유지한다.
상기 수순에 의해, 모든 맞댐면(37)에 있어서, 접합부(39) 및 실리콘 접착부(40)를 마찬가지로 형성함으로써, 제1 실리콘 부재(34, 36, 38)끼리를 접합하고, 전극용 링(32)을 형성할 수 있다.
상기와 같이 하여 얻어진 전극용 링(32)은, 기계 가공에 의해 내측의 전체 둘레에 걸쳐서 오목부를 형성함으로써, 포커스 링(18)으로 될 수 있다.
전극용 링(32)은, 포커스 링(18)의 외경보다 작은 웨이퍼용 실리콘 결정 잉곳으로부터 잘라낸 3개 이상의 실리콘 부재를 조합하여 제조할 수 있다. 따라서 전극용 링(32)은, 포커스 링(18)의 외경보다 큰 웨이퍼용 실리콘 결정 잉곳을 사용할 필요가 없으므로, 그만큼 비용을 저감시킬 수 있다.
본 실시 형태에 따른 전극용 링(32)은, 맞댐면(37)에 실리콘 접착부(40)가 마련되어 있기 때문에, 접합부(39)에 있어서의 공정 합금이 노출되는 것을 방지할 수 있다. 따라서 전극용 링(32)은, 진공 챔버(12) 내에 있어서 플라스마가 조사되어도, 공정 합금에 의해 진공 챔버(12) 내가 오염되는 것을 방지할 수 있다.
2. 제2 실시 형태
다음에 제2 실시 형태에 따른 전극용 링에 대하여 설명한다. 또한, 상기 제1 실시 형태와 마찬가지의 구성에 대해서는 마찬가지의 부호를 붙이고, 설명을 생략한다. 도 5에 도시한 전극용 링(46)은, 제1 링체(32)와, 제2 링체(47)를 구비한다. 제1 링체(32)는, 상기 제1 실시 형태의 전극용 링과 동일하다. 제2 링체(47)는, 복수(본 도면의 경우 3개)의 제2 실리콘 부재(48, 50, 52)를 구비한다. 제2 실리콘 부재(48, 50, 52)는, 설명의 편의상 부호를 바꾸고 있지만, 제1 실리콘 부재(34, 36, 38)와 동일하다. 제1 링체(32)와 제2 링체(47)는, 실리콘 부재끼리의 맞댐면(37)이 원주 방향으로 어긋난 상태에서 접합면(54)에 있어서 동축상에 겹쳐져 있다.
도 6A, 6B에 도시한 바와 같이, 제1 실리콘 부재(34, 36, 38)끼리의 맞댐면(37)의 사이에는, 접합부(39)와, 실리콘 접착부(40)가 마련되어 있다. 도 6A에는 제1 실리콘 부재(34, 36) 사이의 맞댐면(37), 도 6B에는, 제2 실리콘 부재(48, 52) 사이의 맞댐면(37)을 나타내고 있다. 도면 중 화살표의 방향은, 전극용 링(46)의 반경 방향의 외측 방향을 나타낸다. 접합부(39)는, 맞댐면(37)의 외측 테두리로부터 수 ㎜의 범위를 제외한 중앙 부분, 바람직하게는 1㎜ 이상의 범위를 제외한 중앙 부분에 마련되어 있다. 또한, 제1 링체(32)와 제2 링체(47)의 접합면(54)에도 접합부(55)가 마련되어 있다. 또한, 제2 실리콘 부재(48, 50, 52)끼리의 맞댐면(37)에도, 접합부(39)를 마련해도 된다.
실리콘 접착부(40)는, 맞댐면(37)의 외측 테두리, 및 제1 링체(32)와 제2 링체(47)의 접합면(54)의 외측 테두리에 마련되어 있다. 실리콘 접착부(40)는, 웨이퍼(22) 및 기대(16)에 접하지 않고, 진공 챔버(12) 내에서 노출되어 있는 부분, 즉 전극용 링(46)에 있어서의 상면측 및 외주면측에 마련되는 것이 바람직하다. 구체적으로는, 실리콘 접착부(40)는, 제1 링체(32)에 있어서의 맞댐면(37)의 외측 테두리 중 전극용 링(46)에 있어서의 상면측 및 외주면측, 제2 링체(47)에 있어서의 맞댐면(37)의 외측 테두리 중 전극용 링(46)에 있어서의 외주면측, 접합면(54)의 외측 테두리 중 전극용 링(46)에 있어서의 외주면측(57)에 마련되는 것이 바람직하다.
이와 같이 하여 실리콘 접착부(40)는, 제1 실리콘 부재(34, 36, 38)끼리 및 제 2 실리콘 부재(48, 50, 52)끼리의 맞댐면(37)의 사이, 및 제1 링체(32)와 제2 링체(47)의 접합면(54)의 사이를 폐색하고 있다.
다음으로, 본 실시 형태의 전극용 링(46)의 제조 방법에 대하여 설명한다. 또한, 상기 제1 실시 형태와 마찬가지의 공정에 대해서는 적절히 설명을 생략한다. 우선 표면 처리 후의 3개의 제2 실리콘 부재(48, 50, 52)를 링 형상으로 배열한다. 이어서, 제2 실리콘 부재(48, 50, 52)의 표면에, 합금 형성 금속박을 배치한다. 계속해서, 합금 형성 금속박 위에 3개의 제1 실리콘 부재(34, 36, 38)를 둔다. 3개의 제1 실리콘 부재(34, 36, 38)끼리의 사이에는, 합금 형성 금속박을 배치한다. 제1 실리콘 부재(34, 36, 38)는, 먼저 배치된 제2 실리콘 부재(48, 50, 52)에 대해서, 긴 변 방향의 길이의 절반만 어긋나게 하여 배치한다. 상기와 같이 하여, 제2 실리콘 부재(48, 50, 52) 위에 합금 형성 금속박을 통해 제1 실리콘 부재(34, 36, 38)가 적재된 상태로 된다.
다음으로, 제1 실리콘 부재(34, 36, 38)측으로부터 가열하여, 제1 링체(32)와 제2 링체(47)의 사이, 및 제1 실리콘 부재(34, 36, 38)끼리의 맞댐면(37)의 사이에 실리콘과 합금 형성 금속을 포함하는 융해물을 생성하고, 접합부(39, 55)를 형성한다. 가열 조건, 냉각 조건은, 상기 제1 실시 형태와 마찬가지로 할 수 있다.
다음으로, 제1 링체(32) 및 제2 링체(47)의 맞댐면(37)의 사이, 및 접합면(54) 사이의 실리콘을 가열해서 용융하여, 실리콘 접착부(40)를 형성한다.
본 실시 형태의 전극용 링(46)은, 맞댐면(37)의 사이, 및 접합면(54)의 사이에 실리콘 접착부(40)가 마련되어 있기 때문에, 상기 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
3. 제3 실시 형태
다음에 제3 실시 형태에 따른 전극용 링에 대하여 설명한다. 도 7A, 7B에 도시한 전극용 링(56)은, 복수(본 도면의 경우, 3개)의 제1 실리콘 부재(58, 60, 62)와, 제1 실리콘 부재(58, 60, 62)끼리를 타고 넘는 위치에 매립된 복수(3개)의 매립 실리콘 부재(64A)를 구비한다. 매립 실리콘 부재(64A)는, 전극용 링(56)의 플라스마가 조사되는 측과 반대측, 본 도면의 경우, 이면측에 마련된다.
매립 실리콘 부재(64A)는, 실리콘 부재와 동일한 재료로 형성되는 것이 바람직하다. 매립 실리콘 부재(64A)의 4개 코너는, R 가공되고 있는 것이 바람직하다. 매립 실리콘 부재(64A)는, 4개 코너가 R 가공되어 있음으로써, 절결 등의 손상을 방지할 수 있다. R은 3㎜ 이상인 것이 바람직하다.
매립 실리콘 부재(64A)는, 하면이 실리콘 부재의 이면과 대략 동일한 높이가 되도록 형성되는 것이 바람직하다. 매립 실리콘 부재(64A)의 두께는, 실리콘 부재 두께의 20 내지 80％가 바람직하고, 40 내지 60％가 보다 바람직하다.
매립 실리콘 부재(64A)는, 직사각형의 판 형상 부재로 이루어지고, 평면에서 볼 때 전극용 링(56)으로부터 돌출되지 않는 크기인 것이 바람직하다. 매립 실리콘 부재(64A)의 긴 변 방향의 길이는, 전극용 링(56)의 외주 길이의 2 내지 10％인 것이 바람직하다.
보다 구체적인 실리콘 부재의 사이즈는, 내주 직경 296㎜, 외주 직경 380㎜, 두께 4㎜의 링을, 3분할한 크기로 할 수 있다. 매립 실리콘 부재(64A)는, 길이 60㎜, 폭 25㎜, 4개 코너에 5㎜의 R 가공을 실시한 두께 2㎜로 할 수 있다. 실리콘 부재의 이면에 형성되는 구멍은, 실리콘의 소편의 형상에 대응한 형상으로 하고, 깊이는 2㎜로 한다. 이 경우, 매립 실리콘 부재(64A)의 두께는 실리콘 부재 두께의 50％, 매립 실리콘 부재(64A)의 긴 변 방향의 길이는 전극용 링(56)의 외주 길이의 5％이다.
도 8에 도시한 바와 같이, 실리콘 부재의 이면에는, 긴 변 방향의 단부에, 저면을 갖는 구멍이 형성되어 있다. 도 8에는, 제1 실리콘 부재(58, 60) 사이의 맞댐면(63A)을 나타내고 있다. 도면 중 화살표의 방향은, 전극용 링(56)의 반경 방향의 외측 방향을 나타낸다. 매립 실리콘 부재(64A)는, 당해 구멍에 매립된다. 매립 실리콘 부재(64A)의 상면과 제1 실리콘 부재(구멍의 저면)의 사이에는, 접합부(68)가 마련되어 있다. 제1 실리콘 부재(58, 60, 62)끼리의 맞댐면(63A)의 사이에는, 실리콘 접착부(70)를 마련하는 것이 바람직하다. 실리콘 접착부(70)는, 맞댐면(63A)의 외측 테두리 중, 전극용 링(56)에 있어서의 상면측 및 외주면측에 마련되는 것이 바람직하다.
본 실시 형태에 따른 전극용 링(56)은, 실리콘 부재의 상면측으로부터 가열하여, 실리콘과 합금 형성 금속을 포함하는 융해물을 생성함으로써, 접합부(68)를 형성할 수 있다. 또한 맞댐면(63A)에 있어서의 실리콘 접착부(70)는, 상기 제1 실시 형태와 마찬가지의 방법에 의해 형성할 수 있다.
본 실시 형태의 전극용 링(56)은, 매립 실리콘 부재(64A)를 마련함으로써, 실리콘 부재끼리 사이의 접합 면적을 크게 할 수 있으므로, 기계적 강도를 보다 크게 할 수 있다. 또한, 전극용 링(56)은, 맞댐면(63A)의 사이가 실리콘 접착부(70)에서 폐색되어 있음으로써, 상기 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
매립 실리콘 부재(64A)는, 직사각 형상일 필요는 없으며, 예를 들어 도 9A, 9B에 도시한 바와 같이, 타원 형상의 매립 실리콘 부재(64B)(도 9A), 원호 형상의 매립 실리콘 부재(64C)(도 9B)여도 된다. 또한 매립 실리콘 부재(64B, 64C)의 긴 변 방향의 단부는, 상기 도면에 도시한 바와 같이, 반원 형상이어도 된다.
본 실시 형태의 경우, 접합부(68)는, 매립 실리콘 부재(64A)와 실리콘 부재(구멍의 저면)의 사이에 마련되는 경우에 대하여 설명하였지만, 본 발명은 이것으로 한정되지 않는다. 도 10A에 도시한 바와 같이, 실리콘 부재끼리의 맞댐면(63B)의 사이에도 접합부(72)를 마련하도록 해도 된다.
또한 본 실시 형태의 경우, 제1 실리콘 부재(58, 60, 62)끼리의 맞댐면(63A)의 사이에는, 실리콘 접착부(70)가 마련되어 있는 경우에 대하여 설명하였지만, 본 발명은 이것으로 한정되지 않는다. 도 10B에 도시한 바와 같이, 맞댐면(63C)의 사이에 실리콘 접착부를 마련하지 않아도 된다.
4. 변형예
본 발명은 상기 실시 형태로 한정되는 것이 아니라, 본 발명 취지의 범위 내에서 적절히 변경하는 것이 가능하다.
상기 실시 형태의 경우, 접합부는, 합금 형성 금속을 포함하는 경우에 대하여 설명하였지만, 본 발명은 이것으로 한정되지 않고, 산화 붕소를 포함하는 것으로 해도 된다. 접합부가 산화 붕소를 포함하는 경우의 전극용 링의 제조 방법에 대하여 이하, 접합면을 예로 들어 설명한다.
우선, 상기 실시 형태와 마찬가지로 표면 처리를 한 3개의 실리콘 부재를 링 형상으로 배열한다. 이어서, 당해 실리콘 부재를 제1 온도(180 내지 280℃)로 가열하고, 실리콘 부재의 접합면의 적어도 일부에, 입자 형상의 붕산(B(OH)3)을 포함하는 출발 원료를 공급한다. 실리콘 부재는, 일반적인 전기 저항 히터를 사용한 가열 수단에 의해 가열할 수 있다. 접합면의 온도가 180 내지 280℃이므로, 이 접합면 위에서는 붕산의 탈수 반응이 발생한다. 물은 10 내지 60초 정도에서 붕산으로부터 탈리되어, 메타붕산(HBO2)을 발생한다. 탈리된 물에 메타붕산이 용해되고, 유동성이 풍부한 액체상물이 된다.
실리콘 부재의 온도가 너무 낮은 경우에는, 붕산으로부터 물을 탈리시켜 메타붕산을 얻을 수 없다. 한편, 실리콘 부재의 온도가 너무 높으면, 붕산으로부터 물이 급격하게 탈리된다. 그것에 의해, 실리콘 부재의 접합면에 공급된 붕산이 비산되거나, 고화된 메타붕산이 바로 생겨 버린다. 제1 온도가 180 내지 280℃이면 보다 확실하게 메타붕산을 얻을 수 있다. 제1 온도는, 200 내지 240℃가 바람직하다.
입자 형상의 붕산을 포함하는 출발 원료로서는, 직경 0.1 내지 2㎜의 과립 형상의 시판품을 그대로 사용할 수 있다. 직경이 0.1 내지 2㎜인 붕산을 포함하는 출발 원료를, 제1 온도로 가열된 실리콘 부재의 표면에 공급함으로써, 후술하는 바와 같은 메타붕산을 포함하는 층을 형성할 수 있다. 붕산은 실리콘 부재의 표면의 일부에 소량씩 공급하는 것이 바람직하다.
붕산으로부터 물이 탈리되어 발생한 액체상물을 주걱으로 늘림으로써, 메타붕산을 포함하는 층이 얻어진다. 상술한 바와 같이 실리콘 부재의 접합면에, 출발 원료로서의 붕산을 소량씩 공급하여, 발생한 액체상물을 그 때마다 늘림으로써, 균일한 메타붕산을 포함하는 층을 접합면에 형성할 수 있다. 주걱으로서는, 웨이퍼를 절단하여 얻어진 것을 사용함으로써 메타붕산을 포함하는 층으로의 불순물의 혼입은 피할 수 있다.
메타붕산을 포함하는 층의 두께는, 1㎜ 이하인 것이 바람직하고, 0.1 내지 0.5㎜가 보다 바람직하다. 메타붕산을 포함하는 층의 두께가 얇을수록, 후속 공정에서 가열되었을 때, 탈수 반응에 의한 기포의 발생을 억제할 수 있다. 메타붕산을 포함하는 층의 두께는 공급하는 출발 원료로서의 붕산의 양을 제어하여, 조정할 수 있다.
접합면에 메타붕산을 포함하는 층이 형성된 실리콘 부재를 가열하여, 제2 온도(500 내지 700℃)로 승온한다. 그 결과, 메타붕산으로부터 물이 더 탈리되어, 산화 붕소(B2O3)를 포함하는 용융물이 얻어진다. 제2 온도가 너무 높은 경우에는, 후속 공정에서 냉각할 때, 산화 붕소와 실리콘의 열팽창 계수의 차이에 의해, 실리콘 부재에 균열이 발생할 우려가 있다. 제2 온도가 500 내지 700℃이면 보다 확실하게 산화 붕소를 포함하는 용융물을 얻을 수 있다. 제2 온도는 550 내지 600℃가 바람직하다.
실리콘 부재의 접합 영역에 발생한 산화 붕소를 포함하는 용융물의 위에, 표면 처리를 한 다른 실리콘 부재를 압착한다. 압착 시의 압력은 특별히 한정되지 않고 적절히 설정할 수 있다. 실리콘 부재의 폭이 30㎜ 정도인 경우에는, 단열재를 사이에 두고 손으로 압박하여, 실리콘 부재와 다른 실리콘 부재를 접합시킬 수 있다.
산화 붕소의 용융물을 고화시킴으로써, 실리콘 부재와 다른 실리콘 부재가 산화 붕소의 층에 의해 접합된다. 용융물은, 예를 들어 실온에서 방치함으로써, 고화된다. 이상과 같이 하여 접합부를 생성함으로써, 전극용 링을 제조할 수 있다.
메타붕산을 포함하는 층을, 실리콘 부재의 접합면의 전역이 아니라, 접합면의 외측 테두리를 따라 프레임 형상으로 형성해도 된다. 프레임 형상의 메타붕산을 포함하는 층의 폭은 5 내지 10㎜로 할 수 있다. 프레임 형상의 메타붕산을 포함하는 층의 내측 영역에는 합금 형성 금속박을 배치한다. 합금 형성 금속박을 내측의 영역에 배치하기 전에, 프레임 형상의 메타붕산을 포함하는 층을 냉각하고, 표면을 연마하여 두께를 저감시켜도 된다. 실리콘 부재의 접합면에 프레임 형상의 메타붕산을 포함하는 층을 형성하고, 합금 형성 금속박을 배치한 후, 다른 실리콘 부재를 배치하고, 공정 온도 이상 700℃ 이하로 가열한다. 가열에 의해 합금 형성 금속이 실리콘과 공정을 형성함으로써, 실리콘 부재끼리를, 보다 한층 강고하게 접합시킬 수 있다. 여기에서 형성된 공정 합금은, 프레임 형상의 산화 붕소의 층으로 둘러싸이게 된다. 또한 접합면의 외측 테두리에, 실리콘 접착부를 마련함으로써, 상기 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
실리콘 접착부는, 플라스마가 조사되는 전극용 링의 상면 및 외주면에 마련되는 경우에 대하여 설명하였지만, 본 발명은 이것으로 한정되지 않고, 맞댐면의 외측 테두리의 전체 둘레에 마련해도 된다. 또한, 상기 제2 실시 형태의 경우, 실리콘 접착부는, 접합면의 외주연 외에 내주연에 마련해도 된다.
10: 드라이 에칭 장치(기판 처리 장치)
12: 진공 챔버(처리실)
32, 46, 56: 전극용 링
34, 36, 38, 58, 60, 62: 제1 실리콘 부재
37: 맞댐면
39, 55, 68, 72: 접합부
40, 70: 실리콘 접착부
48, 50, 52: 제2 실리콘 부재
54: 접합면
63A, 63B, 63C: 맞댐면
64A, 64B, 64C: 매립 실리콘 부재

Claims (6)

  1. 기판에 플라스마 처리를 하는 기판 처리 장치의 상기 기판이 수용되는 처리실 내에 설치하는 전극용 링으로서,
    일방향에 맞댄 복수의 제1 실리콘 부재와,
    매립 실리콘 부재
    를 구비하고,
    상기 복수의 제1 실리콘 부재는 하나의 실리콘 부재와 다른 실리콘 부재를 포함하고, 상기 하나의 실리콘 부재와 상기 다른 실리콘 부재는 각각 원호 형상이고, 표면과 이면을 갖고, 상기 이면의 긴 변 방향의 단부에 저면을 갖는 구멍이 형성되어 있고,
    상기 매립 실리콘 부재는 판 형상 부재이며, 맞대어진 상기 하나의 실리콘 부재와 상기 다른 실리콘 부재끼리를 타고 넘는 위치에 매립되고,
    상기 매립 실리콘 부재는 상기 하나의 실리콘 부재의 상기 구멍과, 상기 다른 실리콘 부재의 상기 구멍에 매립되고,
    상기 하나의 실리콘 부재의 상기 구멍의 상기 저면과 상기 매립 실리콘 부재의 상면의 사이와, 상기 다른 실리콘 부재의 상기 구멍의 상기 저면과 상기 매립 실리콘 부재의 상기 상면의 사이에, 상기 하나의 실리콘 부재와 상기 매립 실리콘 부재를 접합하고, 상기 다른 실리콘 부재와 상기 매립 실리콘 부재를 접합하는 접합부가 마련된 것을 특징으로 하는 전극용 링.
  2. 제1항에 있어서,
    상기 복수의 제1 실리콘 부재끼리의 사이를 폐색하는 실리콘 접착부가 마련된 것을 특징으로 하는 전극용 링.
  3. 제2항에 있어서,
    상기 실리콘 접착부는, 플라스마가 조사되는 상기 복수의 제1 실리콘 부재끼리의 사이에 마련되어 있는 것을 특징으로 하는 전극용 링.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 접합부는, Al, Ga, Ge 및 Sn 중 어느 것을 함유하고, 실리콘과의 공정 합금인 것을 특징으로 하는 전극용 링.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 접합부는, 산화 붕소의 층인 것을 특징으로 하는 전극용 링.
  6. 제5항에 있어서,
    상기 접합부는, Al, Ga, Ge 및 Sn 중 어느 것을 함유하고, 실리콘과의 공정 합금을 포함하는 것을 특징으로 하는 전극용 링.
KR1020197027746A 2017-02-23 2018-02-16 전극용 링 KR102575442B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017032598A JP6198168B1 (ja) 2017-02-23 2017-02-23 電極用リング
JPJP-P-2017-032598 2017-02-23
PCT/JP2018/005499 WO2018155337A1 (ja) 2017-02-23 2018-02-16 電極用リング

Publications (2)

Publication Number Publication Date
KR20190129878A KR20190129878A (ko) 2019-11-20
KR102575442B1 true KR102575442B1 (ko) 2023-09-07

Family

ID=59895655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027746A KR102575442B1 (ko) 2017-02-23 2018-02-16 전극용 링

Country Status (5)

Country Link
US (1) US11348764B2 (ko)
JP (1) JP6198168B1 (ko)
KR (1) KR102575442B1 (ko)
CN (1) CN110537250B (ko)
WO (1) WO2018155337A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7132584B2 (ja) 2016-12-15 2022-09-07 日本油圧工業株式会社 交流電動機の始動と運転のための装置
JP6270191B1 (ja) 2017-05-17 2018-01-31 日本新工芯技株式会社 保護材用リング
CN110416149A (zh) * 2019-07-17 2019-11-05 上海华岭集成电路技术股份有限公司 一种减薄晶圆加固装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296553A (ja) 2003-03-25 2004-10-21 Ngk Insulators Ltd 半導体製造装置用部材
JP2008300425A (ja) * 2007-05-29 2008-12-11 Union Material Kk シリコン結晶の接合方法、及びシリコン結晶製品
JP2014094855A (ja) * 2012-11-08 2014-05-22 Toshiba Corp 炭化ケイ素セラミックス接合体及び炭化ケイ素セラミックス接合体の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443561B2 (ja) * 2000-08-25 2003-09-02 日清紡績株式会社 シリコンウェハー搭載用ガラス状カーボン−グラファイト複合リング及びそれを装着したドライエッチング装置
US6284997B1 (en) * 2000-11-08 2001-09-04 Integrated Materials, Inc. Crack free welding of silicon
JP3393118B2 (ja) 2000-12-21 2003-04-07 株式会社半導体先端テクノロジーズ プラズマエッチング装置および半導体装置の製造方法
JP2003100713A (ja) * 2001-09-26 2003-04-04 Kawasaki Microelectronics Kk プラズマ電極用カバー
JP3767525B2 (ja) * 2002-07-08 2006-04-19 松下電器産業株式会社 ウェハシートのエキスパンド装置
US7074693B2 (en) * 2003-06-24 2006-07-11 Integrated Materials, Inc. Plasma spraying for joining silicon parts
US7787101B2 (en) * 2006-02-16 2010-08-31 International Business Machines Corporation Apparatus and method for reducing contamination in immersion lithography
KR100722200B1 (ko) * 2007-01-12 2007-05-29 에이피텍(주) 웨이퍼 받침장치
JP5548841B2 (ja) * 2008-01-16 2014-07-16 チャーム エンジニアリング シーオー エルティーディー 基板処理装置
JP2009290087A (ja) * 2008-05-30 2009-12-10 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
CN101625958A (zh) * 2008-07-09 2010-01-13 世界先进积体电路股份有限公司 半导体工艺装置及其聚焦环
JP5100617B2 (ja) * 2008-11-07 2012-12-19 東京エレクトロン株式会社 リング状部材及びその製造方法
JP2011003730A (ja) * 2009-06-18 2011-01-06 Mitsubishi Materials Corp プラズマ処理装置用シリコンリング
JP5618505B2 (ja) * 2009-07-30 2014-11-05 テクノクオーツ株式会社 石英ガラス部材の再生方法
JP3155802U (ja) * 2009-09-17 2009-12-03 日本碍子株式会社 ウエハー載置装置
JP2011181677A (ja) * 2010-03-01 2011-09-15 Tokyo Electron Ltd フォーカスリング及び基板載置システム
JP5730638B2 (ja) * 2011-03-28 2015-06-10 東京エレクトロン株式会社 基板処理装置の処理室内構成部材及びその温度測定方法
WO2013133983A1 (en) * 2012-03-05 2013-09-12 Applied Materials, Inc. Substrate support with ceramic insulation
US9916994B2 (en) * 2013-03-06 2018-03-13 Applied Materials, Inc. Substrate support with multi-piece sealing surface
JP2015065024A (ja) * 2013-09-25 2015-04-09 株式会社ニコン プラズマ処理装置、プラズマ処理方法および環状部材
TWI506828B (zh) * 2013-11-20 2015-11-01 Lextar Electronics Corp 發光裝置
JP5615454B1 (ja) * 2014-02-25 2014-10-29 コバレントマテリアル株式会社 フォーカスリング
US20170056994A1 (en) * 2015-08-28 2017-03-02 Lam Research Corporation Liquid phase bonding of a silicon or silicon carbide component to another silicon or silicon carbide component
US11486648B2 (en) * 2017-01-30 2022-11-01 Kyocera Corporation Heat exchanger

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296553A (ja) 2003-03-25 2004-10-21 Ngk Insulators Ltd 半導体製造装置用部材
JP2008300425A (ja) * 2007-05-29 2008-12-11 Union Material Kk シリコン結晶の接合方法、及びシリコン結晶製品
JP2014094855A (ja) * 2012-11-08 2014-05-22 Toshiba Corp 炭化ケイ素セラミックス接合体及び炭化ケイ素セラミックス接合体の製造方法

Also Published As

Publication number Publication date
JP2018137404A (ja) 2018-08-30
CN110537250B (zh) 2023-11-17
JP6198168B1 (ja) 2017-09-20
CN110537250A (zh) 2019-12-03
US11348764B2 (en) 2022-05-31
KR20190129878A (ko) 2019-11-20
US20200194237A1 (en) 2020-06-18
WO2018155337A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
KR102575442B1 (ko) 전극용 링
US10553405B2 (en) Ring-shaped electrode
CN109564869B (zh) 电极用环
JP6176620B1 (ja) 電極用リング
KR102394257B1 (ko) 전극판
KR102586861B1 (ko) 보호재용 링

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right