KR102565703B1 - 패키지 기판 및 이를 포함하는 칩 패키지 - Google Patents

패키지 기판 및 이를 포함하는 칩 패키지 Download PDF

Info

Publication number
KR102565703B1
KR102565703B1 KR1020180083445A KR20180083445A KR102565703B1 KR 102565703 B1 KR102565703 B1 KR 102565703B1 KR 1020180083445 A KR1020180083445 A KR 1020180083445A KR 20180083445 A KR20180083445 A KR 20180083445A KR 102565703 B1 KR102565703 B1 KR 102565703B1
Authority
KR
South Korea
Prior art keywords
substrate
antenna unit
cavity
insulating layers
package
Prior art date
Application number
KR1020180083445A
Other languages
English (en)
Other versions
KR20200009279A (ko
Inventor
성기정
지윤제
최재웅
김태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180083445A priority Critical patent/KR102565703B1/ko
Priority to JP2019044455A priority patent/JP7318169B2/ja
Priority to TW108108545A priority patent/TW202017120A/zh
Publication of KR20200009279A publication Critical patent/KR20200009279A/ko
Application granted granted Critical
Publication of KR102565703B1 publication Critical patent/KR102565703B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명의 일 측면에 따른 패키지 기판은, 일면에 제1 안테나부가 형성된 제1 기판; 상기 제1 기판과 마주보는 일면에 제2 안테나부가 형성되고, 상기 제1 기판의 타면에 결합된 제2 기판; 및 상기 제1 안테나부와 상기 제2 안테나부 사이에 위치하도록, 상기 제1 기판 및 제2 기판 중 적어도 어느 하나에 형성된 캐비티를 포함한다.

Description

패키지 기판 및 이를 포함하는 칩 패키지{PACKAGE SUBSTRATE AND CHIP PACKAGE HAVING THE SAME}
본 발명은 패키지 기판 및 이를 포함하는 칩 패키지에 관한 것이다.
무선통신 기술의 발전으로 단순한 음성송수신 위주의 통신 서비스에서부터 동영상 방송, 화상전화, 파일전송과 같은 다양한 멀티미디어 응용 서비스가 증대 되고 있다. 이러한 다양한 무선통신 서비스의 시작 이면에는 사용주파수 대역의 밴드 다중화와 GHz 이상의 고주파 대역 이용이 있었다. 그리고, 고주파수 대역을 활용함에 따라 안테나 크기가 작아져왔다.
공개특허공보 10-2011-0002112 (공개: 2011.01.06)
본 발명은 안테나가 실장된 패키지 기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 일면에 제1 안테나부가 형성된 제1 기판; 상기 제1 기판과 마주보는 일면에 제2 안테나부가 형성되고, 상기 제1 기판의 타면에 결합된 제2 기판; 및 상기 제1 안테나부와 상기 제2 안테나부 사이에 위치하도록, 상기 제1 기판 및 제2 기판 중 적어도 어느 하나에 형성된 캐비티를 포함하는 패키지 기판이 제공된다.
본 발명의 다른 측면에 따르면, 일면에 제1 안테나부가 형성된 제1 기판; 상기 제1 기판과 마주보는 일면에 제2 안테나부가 형성되고, 상기 제1 기판의 타면에 결합된 제2 기판; 상기 제1 안테나부와 상기 제2 안테나부 사이에 위치하도록, 상기 제1 기판 및 제2 기판 중 적어도 어느 하나에 형성된 캐비티; 및 상기 제 2 기판의 타면에 실장되는 칩을 포함하는 칩 패키지가 제공된다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 패키지 기판의 일부를 나타낸 사시도.
도 3은 본 발명의 일 실시예에 따른 패키지 기판의 제1 기판을 나타낸 도면.
도 4는 본 발명의 실시예에 따른 패키지 기판의 제2 기판을 나타낸 도면.
도 5는 도 2의 [A]를 나타낸 도면.
도 6 내지 도 9는 본 발명의 다양한 실시예에 따른 패키지 기판을 나타낸 도면.
도 10 및 도 11은 본 발명의 일 실시예에 따른 칩 패키지를 나타낸 도면.
도 12는 본 발명의 다른 실시예에 따른 칩 패키지를 나타낸 도면.
본 발명에 따른 패키지 기판 및 칩 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도, 도 2는 본 발명의 일 실시예에 따른 패키지 기판의 일부를 나타낸 사시도, 도 3은 본 발명의 일 실시예에 따른 패키지 기판의 제1 기판을 나타낸 도면, 도 4는 본 발명의 실시예에 따른 패키지 기판의 제2 기판을 나타낸 도면, 도 5는 도 2의 [A]를 나타낸 도면이다.
본 발명의 실시예에 따른 패키지 기판은, 제1 기판(110) 및 제2 기판(120)을 포함하고, 제1 기판(110) 및 제2 기판(120) 중 적어도 하나에는 캐비티가 형성된다. 이하, 도 1 내지 도 5를 참조하여, 제1 기판(110)에 캐비티(C1)가 형성되는 일 실시예에 대해 먼저 설명한다.
제1 기판(110)은 복수의 절연층을 포함하는 다층기판일 수 있다. 제1 기판(110)은 3개의 절연층을 포함할 수 있으나, 제한되는 것은 아니다.
제1 기판(110)의 절연층은 수지를 주성분으로 하는 자재이다. 제1 기판(110)의 절연층에 함유된 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. 예를 들어, 제1 기판(110)의 절연층의 수지는 에폭시계 수지, 폴리이미드, LCP 등일 수 있다. 여기서, 에폭시계 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
제1 기판(110)의 절연층은 상기의 수지에 무기충전제를 함유한 것일 수 있다. 무기충전제는 실리카(SiO2), 황산바륨(BaSO4), 알루미나(Al2O3) 중 어느 하나가 선택되어 사용되거나, 2 이상을 조합하여 사용될 수 있다. 무기충전제는 그 외에도 탄산칼슘, 탄산마그네슘, 플라이 애시, 천연 실리카, 합성 실리카, 카올린, 클레이, 산화칼슘, 산화마그네슘, 산화티타늄, 산화아연, 수산화칼슘, 수산화알루미늄, 수산화마그네슘, 탈크, 마이카, 하이드로탈사이트, 규산알루미늄, 규산마그네슘, 규산칼슘, 소성 탈크, 규회석, 티탄산칼륨, 황산마그네슘, 황산칼슘, 인산마그네슘 등이 포함될 수 있어 그 물질이 제한되는 것은 아니다.
제1 기판(110)에서, 복수의 절연층들 사이에는 회로층이 개재될 수 있다. 회로층은 전기 신호를 전달하도록 패터닝된 회로(310)를 포함하는 층으로, 상기 회로(310)는 제1 안테나부(210)와 전기적으로 연결되거나, 전원 공급을 하거나, 그라운드로 사용될 수 있다. 또한, 상기 회로(310)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. 회로들(310)은 절연층에 의해 서로 절연된다. 한편, 제1 기판(110)에서, 절연층은 3개, 회로층은 4개일 수 있다.
서로 다른 절연층에 형성된 회로(310)는 절연층을 관통하는 비아(410)를 통해 전기적으로 연결될 수 있다. 비아(410)는 회로층의 회로(310)와 동일한 금속으로 형성될 수 있다.
제1 기판(110)의 비아(410)는 그라운드 비아를 포함할 수 있다. 그라운드 비아는 그라운드 기능을 하는 회로와 연결될 수 있고, 제1 기판(110)의 복수의 절연층에 각각 형성되어 스택(stack) 구조를 이룰 수 있다. 그라운드 비아는 제1 기판(110)의 복수의 절연층에 수직으로 일직선이 되도록 형성될 수 있다. 이러한 스택 구조의 그라운드 비아는 제1 기판(110)에 복수로 구현될 수 있다.
도 2에는 스택 구조의 그라운드 비아(410')가 도시되어 있다.
또한, 도 3(a)에는 제1 기판(110)의 일면(상면)이 도시되어 있으며, 제1 기판(110)의 일면(상면)에 복수의 비아의 패드(311)가 형성된다. 도 3(a)에 도시된 비아 중 일부가 그라운드 비아일 수 있다.
제1 기판(110)의 최외층 절연층에는 솔더레지스트층(SR)이 형성될 수 있다. 솔더레지스트층(SR)은 최외층 절연층 외측 표면에 형성된 최외층 회로를 보호하면서, 최외층 회로의 일부를 노출시킨다.
제1 기판(110)의 일면에는 제1 안테나부(210)가 형성된다. 여기서, 제1 기판(110)의 '일면'은 외측면을 의미하고, 후술하는 제2 기판(120)과 마주보지 않는 면이고, 도 1에서는 상면이다.
제1 안테나부(210)는 RF 신호를 방사 또는 수신하는 역할을 하며, 10GHz 이상의 고주파 신호를 처리할 수 있다. 제1 안테나부(210)는 금속으로 이루어질 수 있고, 제1 안테나부(210)를 이루는 금속은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금일 수 있다. 이러한 제1 안테나부(210)는 패치(patch) 안테나(A1)일 수 있고, 다각형, 원형 등의 다양한 횡단면 형상을 가질 수 있으며, 서로 이격된 복수로 이루어질 수 있다. 즉, 제1 안테나부(210)는 패치 안테나(A1)의 어레이(array)를 포함할 수 있다.
제1 안테나부(210)는 제1 기판(110)의 복수의 절연층 중 제2 기판(120)과 마주보지 않는 최외층(도 1에서 최상층) 절연층의 외측 표면에 형성된다.
제2 기판(120)은 복수의 절연층을 포함하는 다층기판일 수 있다. 제2 기판(120)은 5개의 절연층을 포함할 수 있으나, 제한되는 것은 아니다.
제2 기판(120)의 절연층은 수지를 주성분으로 하는 자재이다. 제2 기판(120)의 절연층에 함유된 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. 예를 들어, 제2 기판(120)의 절연층의 수지는 에폭시계 수지, 폴리이미드, LCP 등일 수 있다. 여기서, 에폭시계 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
제2 기판(120)의 절연층은 상기의 수지에 무기충전제를 함유한 것일 수 있다. 무기충전제는 실리카(SiO2), 황산바륨(BaSO4), 알루미나(Al2O3) 중 어느 하나가 선택되어 사용되거나, 2 이상을 조합하여 사용될 수 있다. 무기충전제는 그 외에도 탄산칼슘, 탄산마그네슘, 플라이 애시, 천연 실리카, 합성 실리카, 카올린, 클레이, 산화칼슘, 산화마그네슘, 산화티타늄, 산화아연, 수산화칼슘, 수산화알루미늄, 수산화마그네슘, 탈크, 마이카, 하이드로탈사이트, 규산알루미늄, 규산마그네슘, 규산칼슘, 소성 탈크, 규회석, 티탄산칼륨, 황산마그네슘, 황산칼슘, 인산마그네슘 등이 포함될 수 있어 그 물질이 제한되는 것은 아니다.
제2 기판(120)에서, 복수의 절연층들 사이에는 회로층이 개재될 수 있다. 회로층은 전기 신호를 전달하도록 패터닝된 회로(320)를 포함하는 층이며, 상기 회로(320)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. 회로들(320)은 절연층에 의해 서로 절연된다. 한편, 제1 기판(110)에서, 절연층은 5개, 회로층은 6개, 또는 절연층은 7개, 회로층은 8개일 수 있으나, 제한되는 것은 아니다.
제1 기판(110)과 마찬가지로, 서로 다른 절연층에 형성된 회로(320)는 절연층을 관통하는 비아(420)를 통해 전기적으로 연결될 수 있다. 비아(420)는 회로층의 회로(320)와 동일한 금속으로 형성될 수 있다.
제2 기판(120)의 최외층 절연층에는 솔더레지스트층(SR)이 형성될 수 있다. 솔더레지스트층(SR)은 최외층 절연층 외측 표면에 형성된 최외층 회로를 보호하면서, 최외층 회로의 일부를 노출시킨다. 한편, 노출된 최외층 회로에는 솔더부재(S)가 접합될 수 있다.
제2 기판(120)의 일면에는 제2 안테나부(220)가 형성된다. 여기서, 제2 기판(120)의 '일면'은 제1 기판(110)과 마주보는 면이고, 도 1에서는 상면이다.
제2 안테나부(220)는 상기 제1 안테나부(210)와 상호작용하며, 10GHz 이상의 고주파 신호를 처리할 수 있다. 제2 안테나부(220)는 금속으로 이루어질 수 있고, 제2 안테나부(220)를 이루는 금속은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금일 수 있다. 이러한 제2 안테나부(220)는 패치(patch) 안테나(A2)일 수 있고, 다각형, 원형 등의 다양한 횡단면 형상을 가질 수 있으며, 서로 이격된 복수로 이루어질 수 있다. 즉, 제2 안테나부(220)는 패치 안테나(A2)의 어레이(array)를 포함할 수 있다.
제2 안테나부(220)는 제2 기판(120)의 복수의 절연층 중 제1 기판(110)과 마주보는 최외층(도 1에서 최상층) 절연층의 외측 표면에 형성된다.
제1 안테나부(210)와 제2 안테나부(220)는 서로 대응하는 위치에 형성되며, 그 개수 또한 서로 동일하다.
한편, 제1 기판(110) 내에는 캐비티(C1)가 형성되며, 캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 사이에 위치한다. 캐비티(C1)는 제1 기판(110)의 타면으로 개방된다. 즉, 캐비티(C1)는 제2 기판(120) 측으로 개방된다. 필요에 따라서, 캐비티(C1)는 제1 기판(110)의 측면으로도 개방될 수 있다.
캐비티(C1)는 제1 기판(110)을 상하로 완전히 관통하지 않으며, 제1 기판(110)의 복수의 절연층 중 적어도 하나를 관통한다. 캐비티(C1)는 제1 기판(110)의 복수의 절연층 중, 제1 안테나부(210)가 형성된 최외층 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통할 수 있다.
도 2에는 제1 기판(110)과 제2 기판(120)의 일부에 대해 도시되어 있고, 캐비티(C1)가 노출되도록 절단된 상태로 도시되어 있다. 도 2를 참조하면, 캐비티(C1)는 제1 기판(110)의 복수의 절연층 중 제1 안테나부(210)가 형성된 최외층 절연층을 제외한 나머지 절연층 전체를 관통할 수 있다.
캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 사이에 위치하며, 제1 안테나부(210)와 제2 안테나부(220) 각각과 서로 대응되는 위치에 형성된다. 제1 안테나부(210)가 복수의 패치 안테나(A1)를 포함하고, 제2 안테나부(220)가 제1 안테나부(210)에 상응하도록 복수의 패치 안테나(A2)를 포함하는 경우, 캐비티(C1) 역시 제1 안테나부(210)와 제2 안테나부(220)에 상응하도록 복수로 구현될 수 있다. 복수의 캐비티(C1)는 제1 기판(110)의 절연층들에 의해 서로 이격될 수 있다.
캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 각각의 안테나 패치(A1, A2) 횡단면적보다 큰 횡단면적을 가질 수 있다.
캐비티(C1)에는 절연층(예를 들어, FR4(유전상수 Dk=3.55))보다 낮은 유전율을 가지는 공기(유전상수 Dk=1)가 채워지기 때문에, 제1 안테나부(210)와 제2 안테나부(220)의 고주파 신호에 대한 상호작용 시 신호 손실이 작아질 수 있다.
제1 기판(110)과 제2 기판(120)의 사이는 서로 이격될 수 있다. 따라서, 제1 기판(110)과 제2 기판(120) 사이에 형성된 공간을 통해 공기가 이동할 수 있다. 온도 변화에 따라 캐비티(C1) 내부 공기의 부피는 증가 또는 축소할 수 있으며, 제1 기판(110)과 제2 기판(120)의 사이의 공간을 통해 공기가 이동할 수 있기 때문에 제1 기판(110)의 온도 변화에 따른 손상이 적어질 수 있다.
제1 기판(110)과 제2 기판(120)의 사이에는 저융점금속부재가 개재될 수 있다. 즉, 제1 기판(110)과 제2 기판(120)은 저융점금속부재로 접합될 수 있다. 여기서, 저융점금속부재는 회로(310 또는 320)를 이루는 금속의 용융점보다 낮은 용융점을 가지는 금속으로 이루어진 것이다. 예를 들어, 제1 기판(110)과 제2 기판(120)의 사이에는 솔더부재(S)가 개재될 수 있다. 솔더부재(S)는 솔더볼(solder ball)일 수 있다.
저융점금속부재 또는 솔더부재(S)는 솔더레지스트층(SR)을 통해 노출되는 최외층 회로에 부착될 수 있다.
솔더부재들(S) 사이를 통해, 외부 공기는 캐비티(C1) 내로 유입되거나, 캐비티(C1) 내의 공기가 외부로 유출된다. 예를 들어, 도 5에 도시된 바와 같이, 온도가 상승함에 따라 캐비티(C1) 내의 공기 일부는 솔더부재들(S) 사이를 통해 외부로 유출될 수 있다.
도 3(b)에는 제1 기판(110)의 타면(하면)이 도시되어 있으며, 도 3(a)의 비아(410)에 대응하여 복수의 솔더부재(S)가 형성되어 있다. 도 4에 도시된 제2 기판(120)의 일면(상면)을 참조할 때, 복수의 솔더부재(S)는 제2 기판(120)의 일면(상면)에 형성된 비아 패드(321)와 접합될 수 있다.
도 6(a)을 참조하면, 캐비티(C2)가 제1 기판(110)이 아닌 제2 기판(120)에만 형성될 수 있다. 이 경우, 제1 기판(110)은 절연층이 1개, 회로층이 2개일 수 있다. 또한, 캐비티(C2)는 제2 기판(120)의 일면으로 개방되고, 제2 안테나부(220)는 캐비티(C2)의 바닥면에 형성될 수 있다. 제2 기판(120)은 절연층이 7개, 회로층이 8개, 또는 절연층이 9개, 회로층이 10개일 수 있으나, 제한되는 것은 아니다. 캐비티(C2)는 제2 기판(120)의 상하면을 모두 관통하지 않고, 제2 기판(120)의 복수의 절연층 중 제1 기판(110)과 반대측에 위치하는 최외층 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통할 수 있다.
또한, 도 6(b)을 참조하면, 캐비티(C1, C2)가 제1 기판(110) 및 제2 기판(120) 모두에 형성될 수 있다. 이 경우, 제1 기판(110)의 캐비티(C1)는 제2 기판(120) 측으로 개방되고, 제2 기판(120)의 캐비티(C2)는 제1 기판(110) 측으로 개방되며, 두 캐비티(C1, C2)의 위치는 서로 대응된다.
도 6에 도시된 실시예는 도 1 내지 도 5와 비교하여, 캐비티의 위치만 다르므로, 상술한 설명이 도 6에도 적용될 수 있다.
도 7 내지 도 9는 제1 기판(110)과 제2 기판(120)을 접합하는 다양한 매개체를 도시하고 있다. 도 7을 참조하면, 제1 기판(110)과 제2 기판(120)이 서로 이격되고, 제1 기판(110)과 제2 기판(120)의 사이에 금속 포스트(P)가 개재될 수 있다. 즉, 제1 기판(110)과 제2 기판(120)은 금속 포스트(P)를 통해 접합될 수 있다. 금속 포스트(P)는 복수로 구현될 수 있고, 이 경우, 저융점금속부재 또는 솔더부재(S)에 비해 서로 간의 높이 차가 적을 수 있다. 금속 포스트(P)는 회로(310 또는 320)와 동일한 금속으로 이루어질 수 있고, 예를 들어, 구리로 이루어질 수 있다.
한편, 도 8에서 제1 기판(110)과 제2 기판(120)을 접합하는 매개체가 저융점금속부재(솔더부재(S))와 금속 포스트(P) 모두를 포함하며, 도 9에서 제1 기판(110)과 제2 기판(120)을 접합하는 매개체가 금속 포스트(P)만 포함한다. 한편, 도 3(b)를 참조하면, 제1 기판(110)과 제2 기판(120)을 접합하는 매개체는 저융점금속부재(솔더부재(S))만 포함한다. 이렇게, 제1 기판(110)과 제2 기판(120)을 접합하는 매개체는 다양할 수 있다.
본 발명의 일 실시예에 따른 칩 패키지, 일면에 제1 안테나부(210)가 형성된 제1 기판(110); 상기 제1 기판(110)과 마주보는 일면에 제2 안테나부(220)가 형성되고, 상기 제1 기판(110)의 타면에 결합된 제2 기판(120); 상기 제1 안테나부(210)와 상기 제2 안테나부(220) 사이에 위치하도록, 상기 제1 기판(110) 및 제2 기판(120) 중 적어도 어느 하나에 형성된 캐비티; 및 상기 제 2 기판의 타면에 실장되는 칩(500)을 포함한다.
도 10 및 도 11은 캐비티가 제1 기판(110)에 형성된 본 발명의 일 실시예에 따른 칩 패키지를 나타낸 도면이다. 이하, 도 10 및 도 11을 참조하여, 캐비티(C1)가 제1 기판(110)에 형성된 경우에 대해 먼저 설명한다.
제1 기판(110)은 복수의 절연층을 포함하는 다층기판일 수 있다. 제1 기판(110)은 3개의 절연층을 포함할 수 있으나, 제한되는 것은 아니다.
제1 기판(110)에서, 복수의 절연층들 사이에는 회로층이 개재될 수 있다. 서로 다른 절연층에 형성된 회로(310)는 절연층을 관통하는 비아(410)를 통해 전기적으로 연결될 수 있다.
제1 기판(110)의 최외층 절연층에는 솔더레지스트층(SR)이 형성될 수 있다. 솔더레지스트층(SR)은 최외층 절연층 외측 표면에 형성된 최외층 회로를 보호하면서, 최외층 회로의 일부를 노출시킨다.
제1 기판(110)의 일면에는 제1 안테나부(210)가 형성된다. 제1 안테나부(210)는 제1 기판(110)의 복수의 절연층 중 제2 기판(120)과 마주보지 않는 최외층(도 10에서 복수의 절연층 중 최상층) 절연층의 외측 표면에 형성된다.
제2 기판(120)은 복수의 절연층을 포함하는 다층기판일 수 있다. 제2 기판(120)은 5개의 절연층을 포함할 수 있으나, 제한되는 것은 아니다.
제2 기판(120)에서, 복수의 절연층들 사이에는 회로층이 개재될 수 있다. 서로 다른 절연층에 형성된 회로(320)는 절연층을 관통하는 비아(420)를 통해 전기적으로 연결될 수 있다.
제2 기판(120)의 최외층 절연층에는 솔더레지스트층(SR)이 형성될 수 있다. 솔더레지스트층(SR)은 최외층 절연층 외측 표면에 형성된 최외층 회로를 보호하면서, 최외층 회로의 일부를 노출시킨다.
제2 기판(120)의 일면에는 제2 안테나부(220)가 형성된다. 즉, 제2 기판(120)의 제1 기판(110)과 마주보는 면에 제2 안테나부(220)가 형성된다.
제1 안테나부(210) 및 제2 안테나부(220)는 각각 패치 안테나(A1, A2)를 포함할 수 있고, 복수의 패치 안테나(A1, A2)를 포함하는 패치 안테나 어레이를 포함할 수 있다. 제1 안테나부(210)와 제2 안테나부(220)는 서로 대응하는 위치에 형성되며, 그 개수 또한 서로 동일하다.
제1 기판(110) 내에는 캐비티(C1)가 형성되며, 캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 사이에 위치한다. 캐비티(C1)는 제1 기판(110)의 타면으로 개방된다. 즉, 캐비티(C1)는 제2 기판(120) 측으로 개방된다. 필요에 따라서, 캐비티(C1)는 제1 기판(110)의 측면으로도 개방될 수 있다.
캐비티(C1)는 제1 기판(110)을 상하로 완전히 관통하지 않으며, 제1 기판(110)의 복수의 절연층 중 적어도 하나를 관통한다. 캐비티(C1)는 제1 기판(110)의 복수의 절연층 중, 제1 안테나부(210)가 형성된 최외층 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통할 수 있다. 캐비티(C1)는 제1 기판(110)의 복수의 절연층 중 제1 안테나부(210)가 형성된 최외층 절연층을 제외한 나머지 절연층 전체를 관통할 수 있다.
캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 사이에 위치하며, 제1 안테나부(210)와 제2 안테나부(220) 각각과 서로 대응되는 위치에 형성된다. 제1 안테나부(210)가 복수의 패치 안테나(A1)를 포함하고, 제2 안테나부(220)가 제1 안테나부(210)에 상응하도록 복수의 패치 안테나(A2)를 포함하는 경우, 캐비티(C1) 역시 제1 안테나부(210)와 제2 안테나부(220)에 상응하도록 복수로 구현될 수 있다. 복수의 캐비티(C1)는 제1 기판(110)의 절연층들에 의해 서로 이격될 수 있다.
캐비티(C1)는 제1 안테나부(210)와 제2 안테나부(220) 각각의 안테나 패치(A1, A2) 횡단면적보다 큰 횡단면적을 가질 수 있다.
제1 기판(110)과 제2 기판(120)의 사이는 서로 이격될 수 있다. 따라서, 제1 기판(110)과 제2 기판(120) 사이에 형성된 공간을 통해 공기가 이동할 수 있다. 온도 변화에 따라 캐비티(C1) 내부 공기의 부피는 증가 또는 축소할 수 있으며, 제1 기판(110)과 제2 기판(120)의 사이의 공간을 통해 공기가 이동할 수 있기 때문에 제1 기판(110)의 온도 변화에 따른 손상이 적어질 수 있다.
제1 기판(110)과 제2 기판(120)의 사이에는 저융점금속부재가 개재될 수 있다. 즉, 제1 기판(110)과 제2 기판(120)은 저융점금속부재로 접합될 수 있다. 여기서, 저융점금속부재는 회로를 이루는 금속의 용융점보다 낮은 용융점을 가지는 금속으로 이루어진 것이다. 예를 들어, 제1 기판(110)과 제2 기판(120)의 사이에는 솔더부재(S)가 개재될 수 있다. 솔더부재(S)는 솔더볼(solder ball)일 수 있다.
저융점금속부재 또는 솔더부재(S)는 솔더레지스트층(SR)을 통해 노출되는 최외층 회로에 부착될 수 있다.
칩(500)은 제2 기판(120)의 타면에 실장되며, RFIC일 수 있다. 칩(500)은 비아를 통해 제2 안테나부(220)와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 칩 패키지는 제3 기판(130)을 더 포함할 수 있다.
제3 기판(130)은 제2 기판(120)의 타면에 결합되는 기판으로, 제3 기판(130)에는 상하면을 관통하는 개구가 형성되고, 상기 개구 내에 칩(500)이 위치할 수 있다. 이러한 제3 기판(130)은 패키지 기판을 메인보드(MB)와 연결시키는 역할을 할 수 있다.
제3 기판(130)은 다층기판으로 이루어질 수 있고, 회로층과 비아를 구비할 수 있다. 제3 기판(130)의 회로층은 솔더부재(S)를 통해 메인보드(MB)의 패드와 접합될 수 있다.
도 11에는 제1 기판(110), 제2 기판(120), 제3 기판(130)의 결합관계가 도시되어 있다.
도 10 및 도 11과 달리, 캐비티(C2)는 제2 기판(120)에 형성될 수 있다. 캐비티(C2)는 제2 기판(120)에만 형성될 수 있다. 이 경우, 제1 기판(110)은 절연층이 1개, 회로층이 2개일 수 있다. 또한, 캐비티(C2)는 제2 기판(120)의 일면으로 개방되고, 제2 안테나부(220)는 캐비티(C2)의 바닥면에 형성될 수 있다. 제2 기판(120)은 절연층이 7개, 회로층이 8개, 또는 절연층이 9개, 회로층이 10개일 수 있으나, 제한되는 것은 아니다. 캐비티(C2)는 제2 기판(120)의 상하면을 모두 관통하지 않고, 제2 기판(120)의 복수의 절연층 중 제1 기판(110)과 반대측에 위치하는 최외층 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통할 수 있다.
또한, 캐비티(C1, C2)는 제1 기판(110) 및 제2 기판(120) 모두에 형성될 수 있다. 이 경우, 제1 기판(110)의 캐비티(C1)는 제2 기판(120) 측으로 개방되고, 제2 기판(120)의 캐비티(C2)는 제1 기판(110) 측으로 개방되며, 두 캐비티(C1, C2)의 위치는 서로 대응된다.
도 12는 본 발명의 다른 실시예에 따른 칩 패키지를 나타낸 도면이다.
도 12에 도시된 본 발명의 다른 실시예는 도 10 및 도 11에 도시된 본 발명의 일 실시예와 비교하여, 제1 기판(110)과 제2 기판(120)을 접합하는 매개체가 다르다.
도 12를 참조하면, 제1 기판(110)과 제2 기판(120)이 서로 이격되고, 제1 기판(110)과 제2 기판(120)의 사이에 금속 포스트(P)가 개재될 수 있다. 즉, 제1 기판(110)과 제2 기판(120)은 금속 포스트(P)를 통해 접합될 수 있다. 금속 포스트(P)는 복수로 구현될 수 있고, 이 경우, 저융점금속부재 또는 솔더부재(S)에 비해 서로 간의 높이 차가 적을 수 있다. 금속 포스트(P)는 회로와 동일한 금속으로 이루어질 수 있고, 예를 들어, 구리로 이루어질 수 있다.
제1 기판(110)과 제2 기판(120)을 접합하는 매개체가 저융점금속부재(솔더부재(S))와 금속 포스트(P) 모두를 포함할 수 있고, 제1 기판(110)과 제2 기판(120)을 접합하는 매개체가 금속 포스트(P)만 포함할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 기판
120: 제2 기판
130: 제3 기판
210: 제1 안테나부
A1: 패치 안테나
220: 제2 안테나부
A2: 패치 안테나
310, 320: 회로
311, 321: 패드
410, 410', 420: 비아
500: 칩
C: 캐비티
SR: 솔더레지스트층
S: 솔더부재
P: 금속 포스트
MB: 메인보드

Claims (20)

  1. 서로 접하도록 적층된 복수의 절연층을 포함하며, 일면에 제1 안테나부가 형성된 제1 기판;
    서로 접하도록 적층된 복수의 절연층을 포함하며, 상기 제1 기판과 마주보는 일면에 제2 안테나부가 형성되고, 상기 제1 기판의 타면에 결합된 제2 기판; 및
    상기 제1 안테나부와 상기 제2 안테나부 사이에 위치하도록, 상기 제1 기판 및 제2 기판 중 적어도 어느 하나에 형성된 캐비티를 포함하고,
    상기 캐비티는 상기 제1 기판 또는 상기 제2 기판의 복수의 절연층 중에서 최외층에 배치된 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통하는, 패키지 기판.
  2. 제1항에 있어서,
    상기 캐비티는 제1 기판 내에, 상기 제1 기판의 타면 측으로 개방되도록 형성되는 패키지 기판.
  3. 제2항에 있어서,
    상기 제1 안테나부는 상기 제1 기판의 최외층 절연층의 외측 표면에 형성되는 패키지 기판.
  4. 제3항에 있어서,
    상기 캐비티는 상기 제1 기판의 복수의 절연층의 상기 최외층 절연층을 제외한 나머지 절연층 전체를 관통하는 패키지 기판.
  5. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이는 이격된 패키지 기판.
  6. 제5항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 솔더부재가 개재되는 패키지 기판.
  7. 제5항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 금속 포스트가 개재되는 패키지 기판.
  8. 제1항에 있어서,
    상기 제1 안테나부 및 상기 제2 안테나부 각각은 복수의 패치 안테나를 포함하고,
    상기 캐비티는 각각의 패치 안테나에 대응하는 위치에 형성되는 패키지 기판.
  9. 제1항에 있어서,
    상기 캐비티는 상기 제2 기판에 상기 제1 기판 측으로 개방되게 형성되고,
    상기 제2 안테나부는 상기 캐비티의 바닥면에 위치하는 패키지 기판.
  10. 서로 접하도록 적층된 복수의 절연층을 포함하며, 일면에 제1 안테나부가 형성된 제1 기판;
    서로 접하도록 적층된 복수의 절연층을 포함하며, 상기 제1 기판과 마주보는 일면에 제2 안테나부가 형성되고, 상기 제1 기판의 타면에 결합된 제2 기판;
    상기 제1 안테나부와 상기 제2 안테나부 사이에 위치하도록, 상기 제1 기판 및 제2 기판 중 적어도 어느 하나에 형성된 캐비티; 및
    상기 제 2 기판의 타면에 실장되는 칩을 포함하고,
    상기 캐비티는 상기 제1 기판 EH는 상기 제2 기판의 복수의 절연층 중에서 최외층에 배치된 절연층을 제외한 나머지 절연층 중 적어도 하나를 관통하는 칩 패키지.
  11. 제10항에 있어서,
    상기 캐비티는 제1 기판 내에, 상기 제1 기판의 타면 측으로 개방되도록 형성되는 칩 패키지.
  12. 제11항에 있어서,
    상기 제1 안테나부는 상기 제1 기판의 최외층 절연층의 외측 표면에 형성되는 칩 패키지.
  13. 제12항에 있어서,
    상기 캐비티는 상기 제1 기판의 복수의 절연층의 상기 최외층 절연층을 제외한 나머지 절연층 전체를 관통하는 칩 패키지.
  14. 제10항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이는 이격된 칩 패키지.
  15. 제14항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 솔더부재가 개재되는 칩 패키지.
  16. 제14항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 금속 포스트가 개재되는 칩 패키지.
  17. 제10항에 있어서,
    상기 제1 안테나부 및 상기 제2 안테나부 각각은 복수의 패치 안테나를 포함하고,
    상기 캐비티는 각각의 패치 안테나에 대응하는 위치에 형성되는 칩 패키지.
  18. 제10항에 있어서,
    상기 캐비티는 상기 제2 기판에 상기 제1 기판 측으로 개방되게 형성되고,
    상기 제2 안테나부는 상기 캐비티의 바닥면에 위치하는 칩 패키지.
  19. 제10항에 있어서,
    상기 제2 기판의 타면에 결합되는 제3 기판을 더 포함하고,
    상기 제3 기판에는 상하면을 관통하는 개구가 형성되고,
    상기 칩은 상기 개구 내에 위치하는 칩 패키지.
  20. 제19항에 있어서,
    상기 제2 기판과 상기 제3 기판은 솔더부재로 결합되는 칩 패키지.
KR1020180083445A 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지 KR102565703B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180083445A KR102565703B1 (ko) 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지
JP2019044455A JP7318169B2 (ja) 2018-07-18 2019-03-12 パッケージ基板及びこれを含むチップパッケージ
TW108108545A TW202017120A (zh) 2018-07-18 2019-03-14 封裝基底與具有其之晶片封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180083445A KR102565703B1 (ko) 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지

Publications (2)

Publication Number Publication Date
KR20200009279A KR20200009279A (ko) 2020-01-30
KR102565703B1 true KR102565703B1 (ko) 2023-08-10

Family

ID=69170092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180083445A KR102565703B1 (ko) 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지

Country Status (3)

Country Link
JP (1) JP7318169B2 (ko)
KR (1) KR102565703B1 (ko)
TW (1) TW202017120A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911872A (zh) * 2019-12-10 2020-03-24 山东光韵智能科技有限公司 一种自韧化电磁导电触头及其制造方法
JP6985477B1 (ja) * 2020-09-25 2021-12-22 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN115411510A (zh) * 2021-05-28 2022-11-29 鹏鼎控股(深圳)股份有限公司 天线封装体的制作方法以及天线封装体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266491B2 (ja) 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
JP2017028245A (ja) * 2015-07-27 2017-02-02 京セラ株式会社 アンテナモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709939B2 (en) 2003-04-15 2010-05-04 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base circuit board and its manufacturing method
JP4541922B2 (ja) 2005-02-21 2010-09-08 三菱電機株式会社 アンテナ装置
US7696930B2 (en) 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US7728774B2 (en) 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US8256685B2 (en) 2009-06-30 2012-09-04 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
KR101113443B1 (ko) 2009-09-11 2012-02-29 삼성전기주식회사 패치 안테나 및 무선통신 모듈
US9153863B2 (en) 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2016048728A (ja) 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
KR102281452B1 (ko) * 2014-11-20 2021-07-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
CN106374208B (zh) 2016-10-09 2019-06-18 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
TWI653780B (zh) 2016-12-22 2019-03-11 日商京瓷股份有限公司 天線基板及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266491B2 (ja) 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
JP2017028245A (ja) * 2015-07-27 2017-02-02 京セラ株式会社 アンテナモジュール

Also Published As

Publication number Publication date
JP2020014189A (ja) 2020-01-23
JP7318169B2 (ja) 2023-08-01
TW202017120A (zh) 2020-05-01
KR20200009279A (ko) 2020-01-30

Similar Documents

Publication Publication Date Title
TW202331987A (zh) 射頻裝置封裝
KR102565703B1 (ko) 패키지 기판 및 이를 포함하는 칩 패키지
CN206976318U (zh) 模块
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7489524B2 (en) Assembly including vertical and horizontal joined circuit panels
CN109449141A (zh) 半导体封装
US9532494B2 (en) Manufacturing method of package structure
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
CN108231750A (zh) 射频器件封装体及其形成方法
JP5592053B2 (ja) 半導体装置及びその製造方法
CN106098658B (zh) 半导体装置封装及其制造方法
KR102334710B1 (ko) 전자부품 내장 기판
JP7184232B2 (ja) アンテナモジュール
US20080230892A1 (en) Chip package module
KR102149392B1 (ko) 인쇄회로기판 및 그 제조방법
KR102669379B1 (ko) 칩 안테나
JP2006237276A (ja) 立体的電子回路装置およびその中継基板
KR20200055415A (ko) 인쇄회로기판 및 이를 포함하는 패키지 구조물
US11528801B2 (en) Printed circuit board
JP7256277B2 (ja) 回路基板
JP2006339277A (ja) 接続用基板及びその製造方法
KR20210006674A (ko) 회로기판
WO2020200444A1 (en) Partitioning of antenna device
US20240107668A1 (en) Semiconductor package
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant