KR102513505B1 - 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법 - Google Patents

비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR102513505B1
KR102513505B1 KR1020160011348A KR20160011348A KR102513505B1 KR 102513505 B1 KR102513505 B1 KR 102513505B1 KR 1020160011348 A KR1020160011348 A KR 1020160011348A KR 20160011348 A KR20160011348 A KR 20160011348A KR 102513505 B1 KR102513505 B1 KR 102513505B1
Authority
KR
South Korea
Prior art keywords
monitoring
memory cells
word line
read
bias
Prior art date
Application number
KR1020160011348A
Other languages
English (en)
Other versions
KR20170090683A (ko
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160011348A priority Critical patent/KR102513505B1/ko
Priority to US15/189,725 priority patent/US9899094B2/en
Priority to CN201610587488.1A priority patent/CN107025942B/zh
Publication of KR20170090683A publication Critical patent/KR20170090683A/ko
Application granted granted Critical
Publication of KR102513505B1 publication Critical patent/KR102513505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)

Abstract

비휘발성 메모리 장치는 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 블록 및 타겟 워드라인에 연결된 타겟 메모리 셀들에 대한 리드 커맨드에 응답하여 리드 동작을 수행하도록 구성된 제어부를 포함하고, 상기 제어부는, 상기 타겟 워드라인으로 리드 바이어스를 인가하고, 모니터링 워드라인으로 제1 패스 바이어스를 인가하고, 상기 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스를 인가하고, 나머지 워드라인들로 제3 패스 바이어스를 인가함으로써, 상기 리드 동작을 수행한다.

Description

비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법{NONVOLATILE MEMORY DEVICE, OPERATING METHOD OF DATA STORAGE DEVICE HAVING THE SAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 모니터링 메모리 셀들에 대해 데이터 손상을 의도적으로 가속화시키는 비휘발성 메모리 장치를 제공하는 데 있다.
본 발명의 실시 예는 모니터링 메모리 셀들을 기준으로 데이터 손상 정도를 신속하게 점검함으로써, 동작 속도가 향상된 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 블록 및 타겟 워드라인에 연결된 타겟 메모리 셀들에 대한 리드 커맨드에 응답하여 리드 동작을 수행하도록 구성된 제어부를 포함하고, 상기 제어부는, 상기 타겟 워드라인으로 리드 바이어스를 인가하고, 모니터링 워드라인으로 제1 패스 바이어스를 인가하고, 상기 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스를 인가하고, 나머지 워드라인들로 제3 패스 바이어스를 인가함으로써, 상기 리드 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 블록을 포함하는 데이터 저장 장치의 동작 방법은 타겟 워드라인에 연결된 타겟 메모리 셀들에 대한 리드 커맨드를 수신하는 단계 및 상기 리드 커맨드에 응답하여 상기 타겟 메모리 셀들에 대한 리드 동작을 수행하는 단계를 포함하되, 상기 리드 동작은, 상기 타겟 워드라인으로 리드 바이어스를 인가하고, 모니터링 워드라인으로 제1 패스 바이어스를 인가하고, 상기 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스를 인가하고, 나머지 워드라인들로 제3 패스 바이어스를 인가함으로써 수행될 수 있다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 블록을 포함하는 데이터 저장 장치의 동작 방법은 상기 메모리 블록에 포함된 타겟 메모리 셀들에 대한 리드 동작을 수행하되, 상기 리드 동작을 수행하는 단계는 상기 메모리 블록에 포함된 모니터링 메모리 셀들에 대해 데이터 손상을 가속화시키는 단계를 포함하는, 수행하는 단계, 상기 모니터링 메모리 셀들에 대해 패스트 점검 동작을 수행하는 단계 및 상기 패스트 점검 동작의 수행 결과에 따라, 상기 메모리 블록에 대해 데이터 복구 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 모니터링 메모리 셀들에 대해 데이터 손상을 의도적으로 가속화시킬 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 모니터링 메모리 셀들을 기준으로 데이터 손상 정도를 신속하게 점검함으로써, 향상된 동작 속도를 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3은 도1의 메모리 블록을 세부적으로 도시한 도면,
도4는 리드 동작이 수행될 때, 워드라인들로 인가되는 리드 바이어스 및 제1 내지 제3 패스 바이어스들을 문턱 전압 분포 상에서 예시적으로 도시한 도면,
도5는 실시 예에 따라, 리드 동작이 수행될 때, 워드라인들로 인가되는 리드 바이어스 및 제1 내지 제3 패스 바이어스들을 도시하는 도면,
도6은 실시 예에 따라, 모니터링 메모리 셀들에 대한 리드 동작이 수행될 때, 워드라인들로 인가되는 리드 바이어스 및 제1 내지 제3 패스 바이어스들을 도시하는 도면,
도7은 도1의 비휘발성 메모리 장치의 동작 방법을 예시적으로 도시한 순서도,
도8은 실시 예에 따라, 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 순서도,
도9는 실시 예에 따라, 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시하는 순서도,
도10은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도11은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 패스트 점검부(110) 및 데이터 복구부(120)를 포함할 수 있다.
패스트 점검부(110)는 메모리 블록(BLK)에 포함된 모니터링 메모리 셀들(MTMC)에 대해 패스트 점검 동작을 수행할 수 있다. 패스트 점검부(110)는 메모리 블록(BLK)에 저장된 데이터의 손상 정도를 추정하기 위해서, 모니터링 메모리 셀들(MTMC)에 저장된 데이터를 우선적으로 점검할 수 있다. 패스트 점검부(110)는 모니터링 메모리 셀들(MTMC)로부터 데이터를 리드하고, 리드된 데이터의 에러율을 체크함으로써 패스트 점검 동작을 수행할 수 있다. 패스트 점검부(110)는 모니터링 메모리 셀들(MTMC)에 대한 에러율이 임계 에러율보다 작을 때 메모리 블록(BLK)에 대해 안전 상태로 판단하고, 임계 에러율보다 클 때 메모리 블록(BLK)에 대해 위험 상태로 판단할 수 있다.
후술될 바와 같이, 모니터링 메모리 셀들(MTMC)은 적어도 하나의 모니터링 워드라인에 연결된 메모리 셀들일 수 있다. 모니터링 메모리 셀들(MTMC)은 메모리 블록(BLK)의 다른 메모리 셀들보다 데이터 손상이 의도적으로 가속화된 메모리 셀들일 수 있다. 따라서, 모니터링 메모리 셀들(MTMC)은 메모리 블록(BLK)에서 데이터의 손상이 가장 심한 메모리 셀들일 수 있다. 결과적으로, 패스트 점검 동작을 통해 모니터링 메모리 셀들(MTMC)에 저장된 데이터가 아직 안전한 것으로 판단될 때, 메모리 블록(BLK)에 저장된 전체 데이터가 안전한 것으로 추정될 수 있다. 패스트 점검 동작을 통해 모니터링 메모리 셀들(MTMC)에 저장된 데이터가 위험한 것으로 판단될 때, 메모리 블록(BLK) 전체에 대해 데이터 복구 동작이 수행될 수 있다.
패스트 점검부(110)는 일정한 조건에 근거하여 패스트 점검 동작을 수행할 수 있다. 예를 들어, 패스트 점검부(110)는 일정 시간마다, 또는 소정 시간에, 또는 소정의 프로세스가 수행된 뒤에 패스트 점검 동작을 수행할 수 있다.
실시 예에 따라, 패스트 점검부(110)는 메모리 블록(BLK)에 대한 리드 동작이 수행될 때 카운트되는 리드 카운트에 근거하여, 패스트 점검 동작을 수행할 수 있다. 패스트 점검부(110)는 메모리 블록(BLK)에 대한 리드 카운트가 임계 카운트에 도달할 때 모니터링 메모리 셀들(MTMC)에 대해 패스트 점검 동작을 수행할 수 있다. 후술될 바와 같이, 리드 카운트를 기준으로 패스트 점검 동작이 수행될 때, 리드 디스터브 영향에 의한 데이터 손상이 특히 효과적으로 예방될 수 있다. 패스트 점검부(110)는 리드 카운트에 근거하여 패스트 점검 동작을 수행한 뒤, 당분간 패스트 점검 동작이 수행되지 않도록 리드 카운트를 감소시킬 수 있다.
컨트롤러(100)는 모니터링 메모리 셀들(MTMC)에 대해 데이터 손상이 의도적으로 고정적으로 가해지도록, 모니터링 메모리 셀들(MTMC)을 노멀 데이터를 저장하기 위해서 사용하지 않고 오직 패스트 점검 동작을 위해서만 사용할 수 있다. 이러한 경우, 컨트롤러(100)는 모니터링 메모리 셀들(MTMC)로 임의의 모니터링 데이터를 저장할 수 있다. 모니터링 데이터는 오직 패스트 점검 동작이 수행될 때만 에러율을 체크하기 위해서 리드될 수 있다.
실시 예에 따라, 컨트롤러는 모니터링 메모리 셀들(MTMC)을 노멀 데이터를 저장하기 위해서 사용할 수도 있다.
데이터 복구부(120)는 패스트 점검 동작의 결과에 따라, 메모리 블록(BLK)에 대한 데이터 복구 동작을 수행할 수 있다. 데이터 복구부(120)는 패스트 점검 동작을 통해 모니터링 메모리 셀들(MTMC)에 저장된 데이터가 위험 상태인 것으로 판단될 때, 메모리 블록(BLK)에 저장된 모든 데이터에 대해 에러 정정 동작을 수행하고, 에러 정정 동작이 수행된 데이터를 새로운 메모리 블록(미도시)에 저장함으로써 데이터 복구 동작을 수행할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(200)는 메모리 블록(BLK)을 포함할 수 있다. 메모리 블록(BLK)은 모니터링 메모리 셀들(MTMC)을 포함할 수 있다. 모니터링 메모리 셀들(MTMC)은 적어도 하나의 모니터링 워드라인에 연결된 메모리 셀들일 수 있다. 비휘발성 메모리 장치(200)는 메모리 블록(BLK)에 대한 리드 동작을 수행할 때, 모니터링 메모리 셀들(MTMC)에 저장된 데이터의 손상을 의도적으로 가속화시킬 수 있다. 비휘발성 메모리 장치(200)는 메모리 블록(BLK)에 대한 리드 동작을 수행할 때, 모니터링 메모리 셀들(MTMC)로 리드 디스터브 영향을 유발시킬 수 있다.
도1은 비휘발성 메모리 장치(200)가 하나의 메모리 블록(BLK)을 포함하는 것으로 도시하나, 비휘발성 메모리 장치(200)는 복수의 메모리 블록들을 포함할 수 있다.
정리하면, 패스트 점검부(110)는 메모리 블록(BLK)에서 데이터 손상이 가장 심한 모니터링 메모리 셀들(MTMC)에 대해 패스트 점검 동작을 수행함으로써, 메모리 블록(BLK) 전체의 데이터 손상을 추정할 수 있다. 패스트 점검부(110)는 메모리 블록(BLK)에 저장된 데이터 전체를 점검할 필요 없이, 모니터링 메모리 셀들(MTMC)에 저장된 데이터만을 점검함으로써, 메모리 블록(BLK)에 대해 데이터 복구 동작을 개시할 수 있다. 따라서, 데이터 저장 장치(10)의 동작 성능이 전반적으로 향상될 수 있다.
도2는 도1의 비휘발성 메모리 장치(200)의 세부적인 구성을 예시적으로 도시한 블록도이다.
비휘발성 메모리 장치(200)는 제어부(210) 및 메모리 영역(220)을 포함할 수 있다.
제어부(210)는 제어 로직(211), 전압 공급부(212), 인터페이스부(213), 어드레스 디코더(214) 및 데이터 입출력부(215)를 포함할 수 있다.
제어 로직(211)은 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200)의 제반 동작들을 제어할 수 있다. 제어 로직(211)은 컨트롤러(100)로부터 전송된 커맨드를 인터페이스부(213)로부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
전압 공급부(212)는 제어 로직(211)의 제어에 따라, 비휘발성 메모리 장치(200)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(212)는 리드 동작에서 사용될 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 어드레스 디코더(214)로 공급할 수 있다.
인터페이스부(213)는 컨트롤러(100)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(213)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(214)는 메모리 영역(220)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(214)는 리드 동작이 수행될 때, 디코딩 결과에 따라 워드라인들(WL)로 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 인가할 수 있다. 구체적으로, 어드레스 디코더(214)는 리드 동작이 수행될 타겟 메모리 셀들이 연결된 타겟 워드라인으로 리드 바이어스(Vrd)를 인가할 수 있다. 동시에, 어드레스 디코더(214)는 타겟 메모리 셀들이 포함된 메모리 블록에서, 모니터링 워드라인으로 제1 패스 바이어스(Vps1)를 인가하고, 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스(Vps2)를 인가하고, 나머지 워드라인들로 제3 패스 바이어스(Vps3)를 인가할 수 있다.
어드레스 디코더(214)는 디코딩 결과에 따라 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(215)를 제어할 수 있다.
데이터 입출력부(215)는 인터페이스부(213)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 영역(220)으로 전송할 수 있다. 데이터 입출력부(215)는 메모리 영역(220)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(213)로 전송할 수 있다. 데이터 입출력부(215)는 메모리 영역(220)에 포함된 메모리 셀이 리드 전압에 응답하여 턴온/턴오프됨에 따라 비트라인들(BL)에 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀로부터 리드된 데이터를 획득할 수 있다.
메모리 영역(220)은 워드라인들(WL)을 통해 어드레스 디코더(214)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(215)와 연결될 수 있다. 메모리 영역(220)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 영역(220)은 2차원 또는 3차원 구조의 메모리 셀 어레이를 포함할 수 있다.
메모리 영역(220)은 복수의 메모리 블록들(BLK0~BLKn)을 포함할 수 있다.
도3은 도1의 메모리 블록(BLK)을 세부적으로 도시한 도면이다. 도2의 메모리 블록들(BLK0~BLKn) 각각은 메모리 블록(BLK)과 실질적으로 동일하게 구성될 수 있다.
메모리 블록(BLK)은 스트링들(STR0~STRj)을 포함할 수 있다. 스트링들(STR0~STRj) 각각은 소스라인(SL)과 대응하는 비트라인 사이에 연결될 수 있다. 예를 들어, 스트링(STR0)은 소스라인(SL)과 비트라인(BL0) 사이에 연결될 수 있다.
스트링들(STR0~STRj)은 스트링(STR0)과 실질적으로 동일하게 구성될 수 있고, 따라서 스트링(STR0)이 예시적으로 설명될 것이다. 스트링(STR0)은 드레인 선택 트랜지스터(DST0), 메모리 셀들(MC00~MCk0) 및 소스 선택 트랜지스터(SST0)를 포함할 수 있다. 드레인 선택 트랜지스터(DST0)의 드레인은 비트라인(BL0)에 연결되고 게이트는 드레인 선택 라인(DSL)에 연결될 수 있다. 소스 선택 트랜지스터(SST0)의 소스는 소스라인(SL)에 연결되고 게이트는 소스 선택 라인(SSL)에 연결될 수 있다. 메모리 셀들(MC00~MCx0)은 드레인 선택 트랜지스터(DST0)와 소스 선택 트랜지스터(SST0) 사이에 직렬로 연결될 수 있다. 메모리 셀들(MC00~MCx0)의 게이트들은 워드라인들(WL0~WLx)에 각각 연결될 수 있다.
워드라인들(WL0~WLx) 각각은 스트링들(STR0~STRj)에서 대응하는 메모리 셀들에 연결될 수 있다. 예를 들어, 워드라인(WL0)은 스트링들(STR0~STRj)에 각각 포함된 메모리 셀들(MC00~MC0j)에 연결될 수 있다. 메모리 셀은 대응하는 워드라인이 선택되고, 대응하는 워드라인으로 소정의 바이어스가 인가됨으로써 라이트 또는 리드될 수 있다. 예를 들어, 메모리 셀들(MC00~MC0j)은 워드라인(WL0)이 선택되고, 소정의 리드 바이어스가 인가됨으로써 동시에 리드될 수 있다.
모니터링 워드라인이, 예를 들어, 워드라인(WL0)일 때, 모니터링 메모리 셀들(MTMC)은 메모리 셀들(MC00~MC0j)일 수 있다.
도4는 리드 동작이 수행될 때, 워드라인들(WL0~WLx)로 인가되는 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 문턱 전압 분포 상에서 예시적으로 도시한 도면이다. 도4를 참조하면, 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(#)은 문턱 전압에 대한 메모리 셀들의 개수를 의미할 수 있다.
도4를 참조하면, 메모리 셀들은 저장된 데이터에 따라 문턱 전압 분포들(PV0, PV1)을 형성할 수 있다. 메모리 셀에, 예를 들어, 1비트의 데이터 "1" 또는 "0"이 저장될 때, 메모리 셀은 저장된 데이터에 따라 2개의 문턱 전압 분포들(PV0, PV1) 중 어느 하나에 대응하는 문턱 전압을 가지도록 제어될 수 있다.
리드 동작이 타겟 워드라인에 연결된 타겟 메모리 셀들에 대해 수행될 때, 타겟 워드라인으로 리드 바이어스(Vrd)가 인가되고, 타겟 메모리 셀들 각각은 리드 바이어스(Vrd)에 응답하여 문턱 전압에 따라 턴온/턴오프될 수 있다. 구체적으로, 타겟 메모리 셀은 자신의 문턱 전압보다 높은 리드 바이어스(Vrd)가 인가되면, 턴온될 수 있고, 자신의 문턱 전압보다 낮은 리드 바이어스(Vrd)가 인가되면 턴오프될 수 있다. 타겟 메모리 셀이 턴온될 때, 예를 들어, 데이터 "1"이 리드될 수 있고, 턴오프될 때, 예를 들어, 데이터 "0"이 리드될 수 있다. 타겟 메모리 셀이 턴온/턴오프됨에 따라 대응하는 비트라인(BL)에 커런트가 형성될 수 있고, 데이터는 커런트를 센싱함으로써 리드될 수 있다. 리드 바이어스(Vrd)는 타겟 메모리 셀들의 문턱 전압 분포들(PV0, PV1)을 구별할 수 있도록 문턱 전압 분포들(PV0, PV1) 사이에 위치할 수 있다.
리드 동작이 수행될 때, 타겟 워드라인으로 리드 바이어스(Vrd)가 인가됨과 동시에, 타겟 워드라인을 제외한 나머지 워드라인들 각각에는 리드 바이어스(Vrd)보다 높은 제1 내지 제3 패스 바이어스들(Vps1~Vps3) 중 대응하는 하나가 인가될 수 있다. 상술한 바와 같이, 타겟 메모리 셀들의 턴온/턴오프에 따라 비트라인들(BL)에 커런트가 생성되어야 데이터를 리드할 수 있기 때문에, 메모리 블록(BLK)에서 타겟 메모리 셀들을 제외한 모든 메모리 셀들은 턴온되어야 할 것이다. 따라서, 제1 내지 제3 패스 바이어스들(Vps1~Vps3)은 타겟 메모리 셀들을 제외한 모든 메모리 셀들을 턴온시킬 수 있는 전압이어야 할 것이다. 즉, 제1 내지 제3 패스 바이어스들(Vps1~Vps3)은 메모리 셀이 가질 수 있는 최대 문턱 전압보다 높을 수 있다. 제1 내지 제3 패스 바이어스들(Vps1~Vps3)은 도5를 참조하여 더 상세하게 설명될 것이다.
도4는 메모리 셀 당 1비트가 저장되는 경우를 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다. 메모리 셀 당 복수의 비트들이 저장되고, 복수의 문턱 전압 분포들이 형성될 때, 문턱 전압 분포들을 구별하도록 복수의 리드 바이어스들이 문턱 전압 분포들 사이에 각각 위치할 수 있다. 또한, 제1 내지 제3 패스 바이어스들은 메모리 셀이 가질 수 있는 최대 문턱 전압보다 높을 수 있다.
도5는, 실시 예에 따라, 리드 동작이 수행될 때, 워드라인들(WL0~WLx)로 인가되는 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 도시하는 도면이다. 도5에서, 예시적으로, 워드라인(WLt)은 타겟 메모리 셀들이 연결된 타겟 워드라인일 수 있고, 워드라인(WL0)은 모니터링 메모리 셀들(MTMC)이 연결된 모니터링 워드라인일 수 있다.
도5를 참조하면, 리드 동작이 수행될 때, 리드 바이어스(Vrd)가 타겟 워드라인(WLt)으로 인가될 수 있다. 동시에, 제1 패스 바이어스(Vps1)는 모니터링 워드라인(WL0)으로 인가될 수 있다. 동시에, 제2 패스 바이어스(Vps2)는 타겟 워드라인(WLt)에 인접한 인접 워드라인들(WL(t-1), WL(t+1))로 인가될 수 있다. 동시에, 제3 패스 바이어스(Vps3)는 타겟 워드라인(WLt), 모니터링 워드라인(WL0) 및 인접 워드라인들(WL(t-1), WL(t+1))을 제외한 나머지 워드라인들(WL1~WL(t-2), WL(t+2)~WLx)로 인가될 수 있다.
제3 패스 바이어스(Vps3)는 나머지 워드라인들(WL1~WL(t-2), WL(t+2)~WLx)에 연결된 메모리 셀들을 턴온시키기 위한 전압일 수 있다. 제3 패스 바이어스(Vps3)는 데이터가 저장된 메모리 셀이 가질 수 있는 최대 문턱 전압보다 높고 제1 및 제2 패스 바이어스들(Vps1, Vps2)보다 낮을 수 있다.
제2 패스 바이어스(Vps2)는 인접 워드라인들(WL(t-1), WL(t+1))에 연결된 인접 메모리 셀들을 턴온시키기 위한 전압일 수 있다. 그리고, 제2 패스 바이어스(Vps2)는 제3 패스 바이어스(Vps3)보다 높을 수 있다. 이것은, 인접 워드라인들(WL(t-1), WL(t+1))로 인가되는 바이어스에 의해 형성되는 전기장은 그보다 낮은 레벨의 리드 바이어스(Vrd)가 인가되는 타겟 워드라인(WLt) 방향으로 분산될 수 있기 때문에, 이러한 현상을 보완하기 위한 것일 수 있다.
한편, 제2 패스 바이어스(Vps2)가 인가되는 인접 메모리 셀들은 제3 패스 바이어스(Vps3)가 인가되는 메모리 셀들보다 리드 디스터브 영향을 강하게 받을 수 있다. 메모리 셀은 리드 디스터브 영향을 받을 때마다 조금씩 변경된 문턱 전압을 가지게 됨으로써, 시간이 지남에 따라 결국 에러 비트를 유발할 수 있다. 그렇더라도, 최선의 경우로서 리드 동작이 메모리 블록(BLK)에서 고르게 수행된다면, 모든 메모리 셀들이 리드 디스터브 영향을 고르게 받고 데이터 손상은 지연될 것이다. 그러나, 최악의 경우로서 메모리 블록(BLK)에서 특정 타겟 메모리 셀들에 대해서만 리드 동작이 반복적으로 수행된다면, 특정 인접 메모리 셀들이 리드 디스터브 영향을 집중적으로 받음으로써 에러 비트를 쉽게 발생시킬 수 있다.
본 발명에서, 모니터링 워드라인(WL0)에 연결된 모니터링 메모리 셀들(MTMC)은 리드 동작이 수행될 때마다 리드 디스터브 영향을 의도적으로 고정적으로 받을 수 있다. 비휘발성 메모리 장치(200)는 리드 동작을 수행할 때마다 모니터링 메모리 셀들(MTMC)로 리드 디스터브 영향을 의도적으로 가할 수 있다. 결국, 모니터링 메모리 셀들(MTMC)은 상술한 최악의 경우를 반영하면서, 메모리 블록(BLK)에서 데이터 손상이 가장 심한 메모리 셀들일 수 있다. 이를 위해, 모니터링 워드라인(WL0)으로 인가되는 제1 패스 바이어스(Vps1)는 제2 패스 바이어스(Vps2)와 같거나 보다 높을 수 있다. 제1 패스 바이어스(Vps1)는 모니터링 메모리 셀들(MTMC)을 턴온시키기 위한 전압일 수 있다.
결과적으로, 소정 시점에서, 패스트 점검 동작은 메모리 블록(BLK)에서 데이터의 손상이 가장 심한 모니터링 메모리 셀들(MTMC)에 대해 수행될 수 있다. 패스트 점검 동작을 통해 모니터링 메모리 셀들(MTMC)에 저장된 데이터가 아직 안전한 것으로 판단될 때, 메모리 블록(BLK)에 저장된 전체 데이터가 안전한 것으로 추정될 것이다.
한편, 모니터링 워드라인(WL0)은 메모리 블록(BLK)에 대응하는 워드라인들(WL0~WLx) 중 도3의 소스라인(SL)에 인접한 최외각 워드라인일 수 있다. 그러나, 본 발명의 실시 예는 이에 제한되지 않는다. 실시 예에 따라, 모니터링 워드라인(WL0)은 메모리 블록(BLK)에서 라이트 동작을 수행하기 위해, 소정의 라이트 순서에 따라 가장 먼저 선택되는 워드라인일 수 있다. 실시 예에 따라, 모니터링 워드라인(WL0)은 최소한, 메모리 블록(BLK)이 소거된 때로부터 다시 소거될 때까지 사용되는 동안, 즉, 라이트-소거 사이클링 동안 고정적일 수 있다.
모니터링 메모리 셀들(MTMC)은 리드 동작이 수행될 때마다 리드 디스터브 영향을 고정적으로 받기 위해서, 노멀 데이터를 저장하기 위해서는 사용되지 않고 오직 패스트 점검 동작을 위해서만 사용될 수 있다. 이러한 경우, 모니터링 메모리 셀들(MTMC)은 임의의 모니터링 데이터를 저장할 수 있다. 모니터링 데이터는 오직 패스트 점검 동작이 수행될 때 에러율을 체크하기 위해서만 리드될 수 있다.
실시 예에 따라, 모니터링 메모리 셀들(MTMC)은 도6을 참조하여 설명될 바와 같이 노멀 데이터를 저장하기 위해서 사용될 수도 있다.
도6은, 실시 예에 따라, 모니터링 메모리 셀들(MTMC)에 대한 리드 동작이 수행될 때, 워드라인들(WL0~WLx)로 인가되는 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 도시하는 도면이다. 도6에서, 예시적으로, 워드라인(WL0)은 모니터링 메모리 셀들(MTMC)이 연결된 모니터링 워드라인일 수 있다.
모니터링 메모리 셀들(MTMC)이 노멀 데이터를 저장하기 위해서 사용될 때, 리드 동작은 모니터링 메모리 셀들(MTMC)에 대해 수행될 수 있다. 즉, 모니터링 워드라인(WL0)은 타겟 워드라인일 수 있다. 이러한 경우, 리드 바이어스(Vrd)가 타겟 워드라인(WL0)으로 인가될 수 있다. 동시에, 제2 패스 바이어스(Vps2)는 타겟 워드라인(WL0)에 인접한 인접 워드라인(WL1)으로 인가될 수 있다. 동시에, 제3 패스 바이어스(Vps3)는 타겟 워드라인(WL0), 인접 워드라인(WL1)을 제외한 나머지 워드라인들(WL2~WLx)로 인가될 수 있다.
결국, 도6에 도시된 바에 따라 리드 동작이 수행될 때, 모니터링 메모리 셀들(MTMC)은 의도적인 리드 디스터브 영향을 받을 수 없고, 대신 모니터링 메모리 셀들(MTMC)에 인접한 메모리 셀들, 즉, 워드라인(WL1)에 연결된 메모리 셀들이 리드 디스터브 영향을 강하게 받을 것이다. 최악의 경우로서 메모리 블록(BLK)에서 모니터링 메모리 셀들(MTMC)에 대해서만 리드 동작이 반복적으로 수행된다면, 메모리 블록(BLK)에서 데이터의 손상이 가장 심한 메모리 셀들은 모니터링 메모리 셀들(MTMC) 대신에 워드라인(WL1)에 연결된 메모리 셀들일 것이다.
이러한 관점에서, 소정 시점에서, 패스트 점검 동작은 모니터링 메모리 셀들(MTMC)에 대해 우선적으로 수행된 뒤, 상술한 최악의 경우를 대비하여 워드라인(WL1)에 연결된 메모리 셀들, 즉, 서브 모니터링 메모리 셀들에 대해 추가적으로 수행될 수 있다. 추가적인 패스트 점검 동작은 최초 패스트 점검 동작을 통해 모니터링 메모리 셀들(MTMC)에 저장된 데이터가 안전한 것으로 판단될 때, 서브 모니터링 셀들에 대해 수행될 수 있다.
한편, 모니터링 메모리 셀들(MTMC)이 노멀 데이터를 저장하지 않더라도, 모니터링 메모리 셀들(MTMC)에 대해 모니터링 데이터를 리드하기 위해 패스트 점검 동작이 수행되는 경우라면, 워드라인들(WL0~WLx)은 도6에 도시된 바와 같이 리드 바이어스(Vrd) 및 제2 및 제3 패스 바이어스들(Vps2, Vps3)을 인가받을 수 있다.
한편, 모니터링 메모리 셀들(MTMC)이 노멀 데이터를 저장하더라도, 리드 동작이 모니터링 메모리 셀들(MTMC)이 아닌 다른 메모리 셀들에 대해 수행되는 경우라면, 워드라인들(WL0~WLx)은 도5에 도시된 바와 같이 리드 바이어스(Vrd) 및 제1 내지 제3 패스 바이어스들(Vps1~Vps3)을 인가받을 것이다.
도7은 도1의 비휘발성 메모리 장치(200)의 동작 방법을 예시적으로 도시한 순서도이다. 이하에서, 도1 내지 도4 및 도7을 참조하여 비휘발성 메모리 장치(200)의 동작 방법이 설명될 것이다.
단계(S110)에서, 제어부(210)는 컨트롤러(100)로부터 타겟 워드라인에 연결된 타겟 메모리 셀들에 대한 리드 커맨드를 수신할 수 있다.
단계(S120)에서, 제어부(210)는 모니터링 워드라인이 타겟 워드라인과 일치하는지, 즉, 모니터링 메모리 셀들(MTMC)이 타겟 메모리 셀들인지 여부를 판단할 수 있다. 모니터링 메모리 셀들(MTMC)은 저장된 모니터링 데이터 또는 노멀 데이터가 리드될 때 타겟 메모리 셀들이 될 수 있다. 모니터링 워드라인이 타겟 워드라인과 일치하지 않을 때, 절차는 단계(S130)로 이동할 수 있다. 모니터링 워드라인이 타겟 워드라인과 일치할 때, 절차는 단계(S140)로 이동할 수 있다.
단계(S130)에서, 제어부(210)는 타겟 워드라인으로 리드 바이어스(Vrd)를 인가하고, 모니터링 워드라인으로 제1 패스 바이어스(Vps1)를 인가하고, 타겟 워드라인에 인접한 인접 워드라인들로 제2 패스 바이어스(Vps2)를 인가하고, 나머지 워드라인들로 제3 패스 바이어스(Vps3)를 인가함으로써 리드 동작을 수행할 수 있다. 결론적으로, 모니터링 워드라인에 연결된 모니터링 메모리 셀들(MTMC)에 대해 리드 디스터브 영향이 의도적으로 가해짐으로써, 데이터 손상이 유발될 수 있다. 제1 패스 바이어스(Vps1)는 제2 패스 바이어스(Vps2)보다 높거나 같고, 제2 패스 바이어스(Vps2)는 제3 패스 바이어스(Vps3)보다 높을 수 있다. 제1 내지 제3 패스 바이어스들(Vps1~Vps3)은 메모리 셀이 가질 수 있는 최대 문턱 전압보다 높을 수 있다.
단계(S140)에서, 제어부(210)는 타겟 워드라인으로 리드 바이어스(Vrd)를 인가하고, 타겟 워드라인에 인접한 인접 워드라인들로 제2 패스 바이어스(Vps2)를 인가하고, 나머지 워드라인들로 제3 패스 바이어스(Vps3)를 인가함으로써 리드 동작을 수행할 수 있다.
도8은 실시 예에 따라, 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다. 도 8에서, 모니터링 메모리 셀들(MTMC)은 노멀 데이터를 저장하기 위해서 사용되지 않고 오직 패스트 점검 동작을 위해서만 사용될 수 있다. 이하에서, 도1 및 도8을 참조하여 데이터 저장 장치(10)의 동작 방법이 설명될 것이다.
단계(S210)에서, 컨트롤러(100)는 메모리 블록(BLK)에 대응하는 리드 카운트가 임계 카운트에 도달했는지 여부를 판단할 수 있다. 리드 카운트가 임계 카운트에 도달한 경우, 절차는 단계(S220)로 이동할 수 있다. 리드 카운트가 임계 카운트에 도달하지 않은 경우, 절차는 종료될 수 있다.
단계(S220)에서, 컨트롤러(100)는 메모리 블록(BLK)에 포함된 모니터링 메모리 셀들(MTMC)에 대해 패스트 점검 동작을 수행할 수 있다. 모니터링 메모리 셀들(MTMC)은 메모리 블록(BLK)에서 데이터의 손상이 가장 심한 메모리 셀들일 수 있다. 컨트롤러(100)는 모니터링 메모리 셀들(MTMC)로부터 데이터를 리드하고, 리드된 데이터의 에러율을 체크함으로써 패스트 점검 동작을 수행할 수 있다.
단계(S230)에서, 컨트롤러(100)는 패스트 점검 동작의 결과에 따라, 메모리 블록(BLK)에 대해 데이터 복구 동작을 수행할지 여부를 판단할 수 있다. 컨트롤러(100)는 모니터링 메모리 셀들(MTMC)에 대한 에러율이 임계 에러율보다 클 때 데이터 복구 동작을 수행할 것으로 결정할 수 있다. 컨트롤러(100)는 모니터링 메모리 셀들(MTMC)에 대한 에러율이 임계 에러율보다 작을 때 데이터 복구 동작을 수행하지 않을 것으로 결정할 수 있다. 데이터 복구 동작을 수행할 것으로 판단되는 경우 절차는 단계(S240)로 이동할 수 있다. 데이터 복구 동작을 수행하지 않을 것으로 판단되는 경우 절차는 단계(S250)로 이동할 수 있다.
단계(S240)에서, 컨트롤러(100)는 메모리 블록(BLK)에 대해 데이터 복구 동작을 수행할 수 있다. 컨트롤러(100)는 메모리 블록(BLK)에 저장된 모든 데이터에 대해 에러 정정 동작을 수행하고, 에러 정정 동작이 수행된 데이터를 새로운 메모리 블록(BLK)에 저장함으로써 데이터 복구 동작을 수행할 수 있다.
단계(S250)에서, 컨트롤러(100)는 메모리 블록(BLK)에 대한 리드 카운트를 감소시킬 수 있다.
도9는 실시 예에 따라, 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다. 도 9에서, 모니터링 메모리 셀들(MTMC)은 노멀 데이터를 저장하기 위해서 사용될 수 있다. 이하에서, 도1 및 도9를 참조하여 데이터 저장 장치(10)의 동작 방법이 설명될 것이다.
단계들(S310~S340, S370)은 도8에 도시된 단계들(S210~S250)과 실질적으로 동일할 수 있다. 따라서, 자세한 설명은 생략될 것이다.
단계(S350)에서, 컨트롤러(100)는 서브 모니터링 메모리 셀들에 대해 패스트 점검 동작을 추가적으로 수행할 수 있다. 서브 모니터링 메모리 셀들은 모니터링 워드라인에 인접한 워드라인에 연결될 수 있다. 서브 모니터링 메모리 셀들은 모니터링 메모리 셀들(MTMC)에 대해 리드 동작이 집중적으로 수행될 경우, 리드 디스터브 영향에 의해 데이터의 손상이 가속화될 수 있다.
단계(S360)에서, 컨트롤러(100)는 추가적인 패스트 점검 동작의 결과에 따라, 메모리 블록(BLK)에 대해 데이터 복구 동작을 수행할지 여부를 판단할 수 있다. 데이터 복구 동작을 수행할 것으로 판단되는 경우 절차는 단계(S340)로 이동할 수 있다. 데이터 복구 동작을 수행하지 않을 것으로 판단되는 경우 절차는 단계(S370)로 이동할 수 있다.
도10은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 비휘발성 메모리 장치에 포함된 메모리 블록에서 데이터 손상이 가장 심한 모니터링 메모리 셀들에 대해 패스트 점검 동작을 수행할 수 있다. 컨트롤러(1100)는 패스트 점검 동작의 결과에 따라 메모리 블록 전체에 대해 데이터 복구 동작을 수행할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 도1에 도시된 비휘발성 메모리 장치(200)와 같이, 리드 동작을 수행할 때, 소정의 모니터링 메모리 셀들에 저장된 데이터의 손상을 의도적으로 가속화시킬 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 리드 동작을 수행할 때, 모니터링 메모리 셀들로 리드 디스터브 영향을 유발시킬 수 있다.
도11은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 패스트 점검부
120: 데이터 복구부
200: 비휘발성 메모리 장치
BLK: 메모리 블록
MTMC: 모니터링 메모리 셀들

Claims (23)

  1. 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 블록; 및
    타겟 워드라인에 연결된 타겟 메모리 셀들에 대해 리드 동작을 수행하고, 상기 메모리 블록에 대응하는 리드 카운트에 따라 패스트 점검 동작을 수행할 것인지 여부를 판단하고, 모니터링 워드라인에 연결된 모니터링 메모리 셀들에 대해 상기 패스트 점검 동작을 수행하고, 상기 패스트 점검 동작의 수행 결과에 따라 상기 메모리 블록에 대해 데이터 복구 동작을 수행하도록 구성된 제어부를 포함하되,
    상기 제어부는, 상기 타겟 워드라인으로 리드 바이어스를 인가하고, 상기 모니터링 워드라인으로 제1 패스 바이어스를 인가하고, 상기 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스를 인가하고, 나머지 워드라인들로 제3 패스 바이어스를 인가함으로써, 상기 리드 동작을 수행하는 비휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 및 제2 패스 바이어스들은 상기 제3 패스 바이어스보다 높고, 상기 제3 패스 바이어스는 상기 리드 바이어스보다 높은 비휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 패스 바이어스는 상기 제2 패스 바이어스보다 높거나 같은 비휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 모니터링 워드라인은 상기 복수의 워드라인들 중 최외각 워드라인을 포함하는 비휘발성 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 모니터링 워드라인은 라이트 동작을 위해서 상기 복수의 워드라인들 중 라이트 순서에 따라 가장 먼저 선택되는 워드라인을 포함하는 비휘발성 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는 상기 모니터링 워드라인이 상기 타겟 워드라인과 일치할 때, 상기 타겟 워드라인으로 상기 리드 바이어스를 인가하고 상기 하나 이상의 인접 워드라인들로 상기 제2 패스 바이어스를 인가하고 상기 나머지 워드라인들로 상기 제3 패스 바이어스를 인가함으로써, 상기 리드 동작을 수행하는 비휘발성 메모리 장치.
  7. 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 블록을 포함하는 데이터 저장 장치의 동작 방법에 있어서,
    타겟 워드라인에 연결된 타겟 메모리 셀들에 대한 리드 커맨드를 수신하는 단계;
    상기 리드 커맨드에 응답하여 상기 타겟 메모리 셀들에 대한 리드 동작을 수행하는 단계;
    상기 메모리 블록에 대응하는 리드 카운트에 따라 패스트 점검 동작을 수행할 것인지 여부를 판단하는 단계;
    모니터링 워드라인에 연결된 모니터링 메모리 셀들에 대해 상기 패스트 점검 동작을 수행하는 단계; 및
    상기 패스트 점검 동작의 수행 결과에 따라 상기 메모리 블록에 대해 데이터 복구 동작을 수행하는 단계를 포함하되,
    상기 리드 동작은, 상기 타겟 워드라인으로 리드 바이어스를 인가하고, 상기 모니터링 워드라인으로 제1 패스 바이어스를 인가하고, 상기 타겟 워드라인에 인접한 하나 이상의 인접 워드라인들로 제2 패스 바이어스를 인가하고, 나머지 워드라인들로 제3 패스 바이어스를 인가함으로써 수행되는 데이터 저장 장치의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제1 및 제2 패스 바이어스들은 상기 제3 패스 바이어스보다 높고, 상기 제3 패스 바이어스는 상기 리드 바이어스보다 높은 데이터 저장 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제1 패스 바이어스는 상기 제2 패스 바이어스보다 높거나 같은 데이터 저장 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 모니터링 워드라인이 상기 타겟 워드라인과 일치할 때, 상기 리드 동작은 상기 타겟 워드라인으로 상기 리드 바이어스를 인가하고 상기 하나 이상의 인접 워드라인들로 상기 제2 패스 바이어스를 인가하고 상기 나머지 워드라인들로 상기 제3 패스 바이어스를 인가함으로써 수행되는, 데이터 저장 장치의 동작 방법.
  11. 삭제
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 모니터링 메모리 셀들은, 상기 패스트 점검 동작을 위해서만 리드되는 모니터링 데이터를 저장하기 위해 사용되는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 패스트 점검 동작의 수행 결과에 따라, 상기 모니터링 워드라인에 인접한 하나 이상의 서브 모니터링 워드라인들에 연결된 서브 모니터링 메모리 셀들에 대해 상기 패스트 점검 동작을 추가적으로 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 모니터링 메모리 셀들은 노멀 데이터를 저장하기 위해 사용되는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 모니터링 메모리 셀들은 상기 메모리 블록의 라이트-소거 사이클 동안 고정적인 데이터 저장 장치의 동작 방법.
  17. 복수의 메모리 셀들을 포함하는 메모리 블록을 포함하는 데이터 저장 장치의 동작 방법에 있어서,
    상기 메모리 블록에 포함된 타겟 메모리 셀들에 대한 리드 동작을 수행하되, 상기 리드 동작을 수행하는 단계는 상기 메모리 블록에 포함된 모니터링 메모리 셀들에 대해 데이터 손상을 가속화시키는 단계를 포함하는, 수행하는 단계;
    상기 메모리 블록에 대응하는 리드 카운트에 근거하여 패스트 점검 동작을 수행할지 여부를 판단하는 단계;
    상기 모니터링 메모리 셀들에 대해 상기 패스트 점검 동작을 수행하는 단계; 및
    상기 패스트 점검 동작의 수행 결과에 따라, 상기 메모리 블록에 대해 데이터 복구 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 모니터링 메모리 셀들은, 상기 패스트 점검 동작을 위해서만 리드되는 모니터링 데이터를 저장하기 위해 사용되는 데이터 저장 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 패스트 점검 동작의 수행 결과에 따라, 상기 모니터링 메모리 셀들에 인접한 서브 모니터링 메모리 셀들에 대해 상기 패스트 점검 동작을 추가적으로 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제20항에 있어서,
    상기 모니터링 메모리 셀들은 노멀 데이터를 저장하기 위해 사용되는 데이터 저장 장치의 동작 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 데이터의 손상을 가속화시키는 단계는,
    상기 모니터링 메모리 셀들이 연결된 모니터링 워드라인으로 나머지 워드라인들보다 높은 바이어스를 인가하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 모니터링 메모리 셀들은 상기 메모리 블록의 라이트-소거 사이클 동안 고정적인 데이터 저장 장치의 동작 방법.
KR1020160011348A 2016-01-29 2016-01-29 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법 KR102513505B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160011348A KR102513505B1 (ko) 2016-01-29 2016-01-29 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
US15/189,725 US9899094B2 (en) 2016-01-29 2016-06-22 Nonvolatile memory device for supporting fast checking function and operating method of data storage device including the same
CN201610587488.1A CN107025942B (zh) 2016-01-29 2016-07-22 非易失性存储器装置及包括其的数据存储装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160011348A KR102513505B1 (ko) 2016-01-29 2016-01-29 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170090683A KR20170090683A (ko) 2017-08-08
KR102513505B1 true KR102513505B1 (ko) 2023-03-24

Family

ID=59387082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160011348A KR102513505B1 (ko) 2016-01-29 2016-01-29 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법

Country Status (3)

Country Link
US (1) US9899094B2 (ko)
KR (1) KR102513505B1 (ko)
CN (1) CN107025942B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130828A (ko) * 2018-05-15 2019-11-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102599046B1 (ko) * 2018-11-16 2023-11-06 삼성전자주식회사 리커버리 동작을 수행하는 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 메모리 시스템
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
TWI776231B (zh) * 2020-09-09 2022-09-01 旺宏電子股份有限公司 記憶體裝置的操作方法
JP2022146645A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置、メモリシステム及び半導体記憶装置
US11990202B2 (en) * 2022-10-19 2024-05-21 Macronix International Co., Ltd. Data recovery method for memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140254271A1 (en) 2008-11-14 2014-09-11 Changhyun LEE Nonvolatile Memory Device and Read Method Thereof
US20160342494A1 (en) 2015-05-20 2016-11-24 Sandisk Technologies Inc. Block behavior tracking in a memory system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4335659B2 (ja) * 2003-12-19 2009-09-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR101358752B1 (ko) * 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
JP2009193631A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
KR20100037278A (ko) * 2008-10-01 2010-04-09 주식회사 하이닉스반도체 불휘발성 메모리 소자의 모니터링 방법
US8400854B2 (en) * 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
JP2011086364A (ja) * 2009-09-17 2011-04-28 Toshiba Corp 不揮発性半導体記憶装置
KR20110102735A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 워드 라인들 사이의 간섭을 줄이기 위한 불휘발성 메모리 장치 및 그것의 동작 방법
JP5595901B2 (ja) * 2010-12-28 2014-09-24 株式会社東芝 不揮発性半導体記憶装置
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US8937835B2 (en) * 2012-03-13 2015-01-20 Sandisk Technologies Inc. Non-volatile storage with read process that reduces disturb
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
KR102089532B1 (ko) 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102068163B1 (ko) * 2013-02-27 2020-01-20 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
US8942043B2 (en) * 2013-03-04 2015-01-27 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US9349479B1 (en) * 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140254271A1 (en) 2008-11-14 2014-09-11 Changhyun LEE Nonvolatile Memory Device and Read Method Thereof
US20160342494A1 (en) 2015-05-20 2016-11-24 Sandisk Technologies Inc. Block behavior tracking in a memory system

Also Published As

Publication number Publication date
CN107025942A (zh) 2017-08-08
US20170221570A1 (en) 2017-08-03
KR20170090683A (ko) 2017-08-08
CN107025942B (zh) 2020-10-09
US9899094B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US9575839B2 (en) Data storage device and operating method thereof
US9514830B2 (en) Non-volatile memory device, memory system including the same, and method of operating the same
US9646696B2 (en) Semiconductor memory device, erasing methods thereof, and data storage device including the same
US9570189B1 (en) Data storage device and operating method thereof
US20170293524A1 (en) Data storage device and operating method thereof
US20230059923A1 (en) Executing a refresh operation in a memory sub-system
US11810627B2 (en) Selective read disturb sampling
CN107045484B (zh) 数据存储装置
US10026501B2 (en) Data storage device and operating method thereof
US10152372B2 (en) Data storage device and operating method thereof
KR102500222B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11061615B2 (en) Memory system, memory controller and operating method thereof
KR102632690B1 (ko) 비휘발성 메모리 장치 및 그 프로그램 방법
US20160322087A1 (en) Data storage device and operating method thereof
KR102246843B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20230067457A1 (en) Defect detection during erase operations
US10186324B2 (en) Nonvolatile memory device, memory system including thereof and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant