KR101358752B1 - 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 - Google Patents

비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 Download PDF

Info

Publication number
KR101358752B1
KR101358752B1 KR1020070078561A KR20070078561A KR101358752B1 KR 101358752 B1 KR101358752 B1 KR 101358752B1 KR 1020070078561 A KR1020070078561 A KR 1020070078561A KR 20070078561 A KR20070078561 A KR 20070078561A KR 101358752 B1 KR101358752 B1 KR 101358752B1
Authority
KR
South Korea
Prior art keywords
voltage
program
pass voltage
word lines
word line
Prior art date
Application number
KR1020070078561A
Other languages
English (en)
Other versions
KR20090014531A (ko
Inventor
신유철
최정달
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070078561A priority Critical patent/KR101358752B1/ko
Priority to TW097129832A priority patent/TW200912932A/zh
Priority to US12/186,644 priority patent/US7778082B2/en
Publication of KR20090014531A publication Critical patent/KR20090014531A/ko
Application granted granted Critical
Publication of KR101358752B1 publication Critical patent/KR101358752B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법: 모든 워드라인들로 패스 전압을 인가하는 단계; 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 및 상기 선택된 워드라인에 인접한 워드라인들로 플러스 패스 전압을 인가하는 단계를 포함한다.
Figure R1020070078561
플러스 패스 전압, 절연파괴 전압

Description

비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 프로그램 방법{NONVOLATILE MEMORY DEVICE, MEMORY SYSTEM HAVING ITS, AND PROGRAMMING METHOD THEREOF}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 좀 더 구체적으로 비휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
비휘발성 메모리 장치의 경우, 전원이 공급되지 않아도 셀에 기록된 데이터가 소멸되지 않고 남아있다. 비휘발성 메모리들 중 플래시 메모리는 전기적으로 셀들의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에, 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어 플래시 메모리와 낸드 플래시 메모리로 구분된다. 일반적으로, 노어 플래시 메모리는 전류 소모가 크기 때문에 고집적화에 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 갖는다. 그리고, 낸드 플래시 메모리는 노어 플래시 메모리에 비해 적은 셀 전류를 소모하기 때문에 고집적화에 유리한 장점을 갖는다.
잘 알려진 바와 같이, 낸드 플래시 메모리의 메모리 셀은 F-N 터널링 전 류(Fowler-Nordheim tunneling current)를 이용하여 소거 및 프로그램된다. 낸드 플래시 메모리의 소거 및 프로그램 방법들은 미국특허공보 5,473,563호에 "NONVOLATILE SEMICONDUCTOR MEMORY"라는 제목으로, 미국특허공보 5,696,717호에 "NONVOLATILE INTEGRATED CIRCUIT MEMORY DEVICES HAVING ADJUSTABLE ERASE/PROGRAM THRESHOLD VOLTAGE VERIFICATION CAPABILITY"라는 제목으로 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
일반적으로 낸드 플래시 메모리는 메모리 셀의 문턱 전압의 산포를 정확하게 제어하기 위해 증가형 스텝 펄스 프로그래밍(Incremental Step Pulse Programming: ISPP) 방법으로 선택된 메모리 셀을 프로그램한다. ISPP 방식에 따라 프로그램 전압을 생성하는 회로는, 미국특허공보 5,642,309호에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
임의의 워드 라인 상에 연결된 선택되지 않은 메모리 셀들을 프로그램하지 않고 동일한 워드 라인 상에 연결된 선택된 메모리 셀을 프로그램하고자 할 때 한 가지 문제점이 생긴다. 상기 워드 라인에 프로그램 전압이 인가될 때, 상기 프로그램 전압은 상기 선택된 메모리 셀 뿐만 아니라 동일한 워드 라인을 따라 배열된 선택되지 않은 메모리 셀들에도 인가된다. 상기 워드 라인 상에 연결된 선택되지 않은 메모리 셀, 특히, 상기 선택된 메모리 셀에 인접한 메모리 셀이 프로그램된다. 선택된 워드 라인에 연결된 비선택 메모리 셀의 의도하지 않은 프로그램은 "프로그램 디스터브"라 불린다.
상기 프로그램 디스터브를 방지하기 위한 기술들 중 하나는 셀프-부스팅 스킴 (self-boosting scheme)을 이용한 프로그램 금지 방법이다. 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은 U.S. Patent No. 5,677,873에 " METHOD OF PROGRAMMING FLASH EEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENT INADVE
RTENT PROGRAMMING OF NONDESIGNATED NAND MEMORY CELLS THEREIN "라는 제목으로, 그리고 U.S. Patent No. 5,991,202에 " METHOD FOR REDUCING PROGRAM DISTURB DURING SELF-BOOSTING IN A NAND FLASH MMEORY "라는 제목으로 개시되어 있고, 레퍼런스로 포함된다.
상기 셀프-부스팅 스킴을 이용한 프로그램 금지 방법에 있어서, 그라운드 선택 트랜지스터의 게이트에 0V의 전압을 인가함으로써 그라운드 경로가 차단된다. 선택 비트 라인에는 0V의 전압이 인가되고, 비선택 비트 라인에는 프로그램 금지 전압 (program inhibition voltage)으로서 3.3V 또는 5V의 전원 전압 (Vcc)이 인가된다. 동시에, 스트링 선택 트랜지스터의 게이트에 전원 전압을 인가함으로써 스트링 선택 트랜지스터의 소오스가 (Vcc-Vth) (Vth는 스트링 선택 트랜지스터의 문턱 전압)까지 충전된 후, 상기 스트링 선택 트랜지스터는 사실상 차단된다 (또는, 셧 오프된다). 그 다음에, 선택 워드 라인에 프로그램 전압 (Vpgm)을 인가하고 비선택 워드 라인들에 패스 전압 (Vpass)을 인가함으로써 프로그램 금지된 셀 트랜지스터의 채널 전압이 부스팅된다. 이는 플로팅 게이트와 채널 사이에 F-N 터널링이 생기지 않게 하며, 그 결과 프로그램 금지된 셀 트랜지스터가 초기의 소거 상태로 유지된다.
또 다른 기술은 로컬 셀프-부스팅 스킴 (local self-boosting scheme)을 이용한 프로그램 금지 방법이다. 로컬 셀프 부스팅 스킴을 이용한 프로그램 금지 방법은 U.S. Patent No. 5,715,194에 " BIAS SCHEME OF PROGRAM INHIBIT FOR RANDOM PROGRAMMING IN A NAND FLASH MEMORY "라는 제목으로 그리고 U.S. Patent No. 6,061,270에 " METHOD FOR PROGRAMMING A NON-VOLATILE MEMORY DEVICE WITH PROGRAM DISTURB CONTROL "라는 제목으로 개시되어 있고, 레퍼런스로 포함된다.
로컬 셀프-부스팅 스킴을 이용한 프로그램 금지 방법에 있어서, 선택된 워드 라인에 인접한 2개의 비선택된 워드 라인들에는 0V의 전압이 인가된다. 다른 비선택된 워드 라인들에 패스 전압 (Vpass) (예를 들면, 10V)이 인가된 후, 선택된 워드 라인에 프로그램 전압 (Vpgm)이 인가된다. 이러한 바이어스 스킴에 의해서, 셀프-부스팅된 셀 트랜지스터의 채널은 선택된 워드 라인에 제한되고 프로그램 금지된 셀 트랜지스터의 채널 부스팅 전압은 상기 셀프-부스팅 스킴을 이용한 프로그램 금지 방법에 비해서 증가된다. 그러므로, 프로그램 금지된 셀 트랜지스터의 플로팅 게이트와 채널 사이에 F-N 터널링이 생기지 않으며, 그 결과 프로그램 금지된 셀 트랜지스터가 초기의 소거 상태로 유지된다.
셀프-부스팅 스킴 및 로컬 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은 플래시 메모리 장치의 집적도가 증가됨에 따라 프로그램 디스터브가 유발되는 문제점을 갖는다. 집적도의 증가로 인해 인접한 신호 라인들 사이의 간격이 감소되고, 그 결과 인접한 신호 라인들 사이에 커플링이 쉽게 생긴다. 예를 들면, 스트링 선택 트랜지스터에 인접한 (또는, 바로 아래에 위치한) 메모리 셀을 프로그램하는 경 우, 선택 워드 라인에 프로그램 전압이 인가될 때 스트링 선택라인의 전압 (예를 들면, 전원 전압)이 워드 라인과의 커플링으로 인해 부스팅된다. 상기 스트링 선택 라인의 전압 상승은 프로그램 금지된 셀 트랜지스터의 채널에 충전된 전하들이 스트링 선택 트랜지스터 (전압 상승에 따라 셧-오프상태에서 턴 온 상태로 변화됨)를 통해 비선택 비트 라인으로 빠져나가게 하며, 그 결과 프로그램 금지된 셀 트랜지스터의 채널 전압이 낮아진다. 그러므로, 프로그램 금지된 셀 트랜지스터가 프로그램되는 프로그램 디스터브가 유발된다.
낸드 플래시 메모리의 고집화에 있어서 셀 트랜지스터들 간의 공간은 점점 더 줄어들고 있지만, 메모리 장치의 고유 특성인 데이터 리텐션(retention)는 그대로 유지되어야 한다. 따라서, 셀 트랜지스터의 터널 유전막(tunnel dielectric layer) 및 금지 유전막(blocking dielectric layer)의 두께 감소는 기대할 수 없다. 그런데 셀 트랜지스터의 터널 유전막 및 금지 유전막의 두께 변화가 없을 경우, 메모리 장치의 동작 전압은 동일하여 낸드 플래시 메모리와 같이 고전압 동작이 필요한 상황에서 셀 트랜지스터들 간의 공간 감소는 셀 트랜지스터 사이의 유전체의 절연파괴 및 누설전류를 유발한다.
본 발명의 목적은 고전압이 인가되더라도 셀 트랜지스터들간의 전압차를 최소화함으로 셀 크기의 감소에 대한 한계를 극복하는데 있다.
본 발명의 목적은 프로그램 동작시 셀 트랜지스터 사이의 절연파괴를 막고, 누설 전류를 줄일 수 있는 비휘발성 메모리 장치의 프로그램 방법을 제공하는데 있다.
상술한 문제점을 해결하기 위하여, 본 발명의 비휘발성 메모리 장치는 프로그램 동작시 선택된 워드라인에 인접한 워드라인들에 나머지 워드라인들에 제공되는 패스 전압보다 소정의 레벨만큼 높은 패스 전압을 제공한다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치는 프로그램 동작시 선택된 워드라인과 인접한 워드라인들 사이의 전압 차이를 작게 함으로써 셀 트랜지스터 사이의 유전막의 절연 파괴를 막고 누설 전류를 줄일 수 있게 된다.
본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법: 모든 워드라인들로 패스 전압을 인가하는 단계; 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 및 상기 선택된 워드라인에 인접한 워드라인들로 플러스 패스 전압을 인가하는 단계를 포함한다.
실시예에 있어서, 상기 플러스 패스 전압은 상기 패스 전압 보다 높고 상기 프로그램 전압보다 낮다.
실시예에 있어서, 상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작다.
실시예에 있어서, 상기 인접한 워드라인들은 상기 선택된 워드라인에 바로 인접한 워드라인이다.
실시예에 있어서, 상기 비휘발성 메모리 장치는 ISSP 스킴을 이용하여 프로그램된다.
실시예에 있어서, 프로그램 루프가 일정회수 이상일 때부터, 상기 인접한 워드라인들로 상기 플러스 패스 전압이 인가된다.
실시예에 있어서, 프로그램 루프가 증가됨에 따라 상기 플러스 패스 전압도 소정 레벨만큼 증가된다.
본 발명에 따른 비휘발성 메모리 장치의 또 다른 프로그램 방법은: 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 상기 선택된 워드라인에 인접한 워드라인들로 플러스 패스 전압을 인가하는 단계; 및 상기 선택된 워드라인 및 상기 인접한 워드라인들을 제외한 나머지 워드라인들로 패스 전압을 인가하는 단계를 포함한다.
실시예에 있어서, 상기 플러스 패스 전압은 상기 패스 전압 보다 높고 상기 프로그램 전압보다 낮다.
본 발명에 따른 비휘발성 메모리 장치는: 워드라인들과 비트라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이; 프로그램 동작시 프로그램 전압, 플러스 패스 전압 및 패스 전압을 발생하는 워드라인 전압 발생기; 및 상기 프로그램 전압, 상기 플러스 패스 전압 및 상기 패스 전압을 제공받고, 로우 어드레스에 응답하여 상기 워드라인들 중 어느 하나를 선택하는 로우 디코더를 포함하되, 상기 프로그램 전압은 상기 로우 디코더에 의해 선택된 워드라인에 인가되고, 상기 플러스 패스 전압은 상기 선택된 워드라인에 인접한 워드라인들에 인가되고, 상기 패스 전압은 상기 선택된 워드라인 및 상기 인접한 워드라인들을 제외한 나머지 워드라인들에 인가되며, 상기 플러스 패스 전압은 상기 프로그램 전압보다 낮고 상기 패스 전압보다 높다.
실시예에 있어서, 상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작다.
실시예에 있어서, 프로그램 동작시 상기 프로그램 전압, 상기 플러스 패스 전압 및 상기 패스 전압이 발생되도록 상기 워드라인 전압 발생기를 제어하는 제어 로직을 더 포함한다.
실시예에 있어서, ISSP 스킴을 이용한 프로그램 동작시 상기 제어 로직은 프로그램 루프가 일정회수 이상인지 판별하고, 판별 결과에 따라 상기 프로그램 루프가 일정회수 이상일 때부터 상기 인접한 워드라인들로 상기 플러스 패스 전압이 제공되도록 상기 로우 디코더 및 상기 워드라인 전압 발생기를 제어한다.
실시예에 있어서, 프로그램 루프가 증가됨에 따라 상기 플러스 패스 전압은 소정의 레벨만큼 증가된다.
실시예에 있어서, 상기 비휘발성 메모리 장치는 낸드 플래시 메모리 장치이다.
본 발명에 따른 메모리 시스템은: 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하되,상기 비휘발성 메모리 장치는, 워드라인들과 비트라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이; 프로그램 동작시 프로그램 전압, 플러스 패스 전압 및 패스 전압을 발생하는 워드라인 전압 발생기; 및 상기 프로그램 전압, 상기 플러스 패스 전압 및 상기 패스 전압을 제공받고, 로우 어드레스에 응답하여 상기 워드라인들 중 어느 하나를 선택하는 로우 디코더를 포함하되, 상기 프로그램 전압은 상기 로우 디코더에 의해 선택된 워드라인에 인가되고, 상기 플러스 패스 전압은 상기 선택된 워드라인에 인접한 워드라인들에 인가되고, 상기 패스 전압은 상기 선택된 워드라인 및 상기 인접한 워드라인들을 제외한 나머지 워드라인들에 인가되며, 상기 플러스 패스 전압은 상기 프로그램 전압보다 낮고 상기 패스 전압보다 높다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명의 비휘발성 메모리 장치는 프로그램 동작시 선택된 워드라인에 인접한 워드라인들로 나머지 워드라인들에 인가되는 패스 전압보다 소정 레벨만큼 높은 패스 전압을 인가한다. 따라서, 비휘발성 메모리 장치는 프로그램 동작시 선택된 워드라인과 인전합 워드라인 사이의 전압 차이가 크지 않게 된다. 이는 유전체의 절연파괴를 막고, 누설 전류를 줄이게 된다.
도 1은 본 발명에 따른 비휘발성 메모리 장치(100)의 프로그램 조건을 보여주는 도면이다. 도 1에 도시된 비휘발성 메모리 장치(100)는 낸드 플래시 메모리 장치의 스트링이다. 하지만 본 발명의 비휘발성 메모리 장치(100)이 낸드 플래시 메모리 장치에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자에게 자명하다. 본 발명의 비휘발성 메모리 장치(100)는 MRAM, PRAM, FRAM, 노아 플래시 메모리 장치 등이 될 수 있다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 선택된 워드라인(WLi)로 프로그램 전압(Vpgm)이 인가되고, 인접한 워드라인들(WLi-1,WLi+1)로 플러스 패스 전압(Vpass+)이 인가되고, 나머지 워드라인들(WL0~WLi-2, WLi+1~WLn-1)로 패스 전압(Vpass)가 인가된다. 여기서, 인접한 워드라인들(WLi-1,WLi+1)은 선택된 워드라인(WLi)의 좌우의 워드라인들이다. 그러나 인접한 워드라인들이 반드시 선택된 워드라인(WLi)의 좌우에 인접한 하나의 워드라인들일 필요는 없다. 인접한 워드라인들은 선택된 워드라인(WLi)의 좌우에 인접한 복수의 워드라인들이 될 수 있다.
비휘발성 메모리 장치가 고집적화가 되면 될 수록 워드라인들 사이의 간격은 점차적으로 좁아진다. 하지만 비휘발성 메모리 장치의 데이터 리텐션(Data Retention)을 유지하기 위하여, L0-L1-L2 유전체막의 두께는 변화지 않는다. 여기서 LO는 터널 산화막(Tunnel Oxide Layer), L1은 전하 저장막(Charge Stroge Layer) 및 L2는 금지막(Blocking Layer)이다. 예를 들어, LO는 산화막, L1는 질화막 및 L2는 산화막일 수 있다(O-N-O 유전체막). 이때, 워드라인들 사이의 간격이 점차적으로 좁아짐에 따라, 선택된 워드라인(WLi)와 비선택된 워드라인들(WLi-1,WLi+1) 사이의 높은 전압차이로 워드라인 사이의 절연막(Dielectric layer)이 파괴될 수 있다. 또한 LO-L1-L2 유전박막의 두께는 변화지 않고 워드라인들 사이의 간격(d)만 줄어들기 때문에, 수직 방향의 누설 전류(IVR)보다 수평 방향의 누설 전류(ILR)가 비휘발성 메모리 장치의 오류 동작에 지배적 요인이 될 수 있다. 게다가 워드라인들 사이에 증착된 산화막이 L0-L1-L2 유전박막보다 누설 전류가 더 많이 흐른다. 일반적으로일반적으로 동일한 전계에서 산화막이 O-N-O 유전체막보다 누설 전류가 더 많이 흐른다는 내용은 IEEE IRPS(1985)에 "A 100 Å THICK STACKED SiO2/Si3N4/SiO2 DIELECTRIC LAYER FOR MEMORY CAPACITOR"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
따라서, 본 발명의 비휘발성 메모리 장치(100)는 프로그램 동작시 워드라인 사이의 절연막이 파괴되지 않도록 하면서 누설 전류를 줄일 수 있도록 선택된 워드라인(WLi)에 인접한 워드라인들(WLi-1,WLi+1)로 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)에 인가되는 패스 전압(Vpass)보다 소정 레벨만큼 높은 플러스 패스 전압(Vpass+)을 인가한다. 이때 플러스 패스 전압(Vpass+)은 워드라인들 사이의 절연막이 파괴되지 않도록하는 전압레벨을 가져야 할 것이다. 플러스 패스 전압(Vpass+)은 다음의 두 가지 수식을 만족하는 범위에 있어야 할 것이다.
Figure 112007056987310-pat00001
Figure 112007056987310-pat00002
여기서, VBD는 워드라인들 사이의 절연막의 절연파괴 전압(Breakdown Voltage)이다. 한편 절연파괴 전압(VBD)은 절연막의 종류에 따라 변화될 것이다.
본 발명의 비휘발성 메모리 장치(100)는 프로그램 동작시 워드라인들 사이의 전압이 절연파괴 전압(VBD)을 넘지 않도록 구현된다. 예를 들어, 선택된 워드라인(WLi)에 인접한 워드라인들(WLi-1,WLi+1)에는 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)에 인가된 패스 전압(Vpass)보다 소정 레벨 높은 플러스 패스 전압(Vpass+)이 인가된다. 따라서, 본 발명의 비휘발성 메모리 장치(100)는 고집적화됨에 따라 워드라인들 사이의 간격(d)이 좁아지더라도 절연막의 파괴를 막고 누설 전류를 줄일 수 있게 된다. 이러한 특성은 곧 메모리 셀의 신뢰성 향상으로 이어질 것이다.
도 2는 본 발명에 따른 비휘발성 메모리 장치(100)를 보여주고 블록도이다. 도 2에 도시된 비휘발성 메모리 장치(100)는 낸드 플래시 메모리 장치이다. 도 2을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코 더(120), 워드라인 전압 발생기(130), 페이지 버퍼(140) 및 제어 로직(150)을 포함하고 있다. 본 발명의 비휘발성 메모리 장치(100)는 프로그램 동작시 선택된 워드라인(WLi)에 인접한 워드라인들(WLi-1,WLi+1)로 나머지 워드라인에 인가된 패스 전압(Vpass)보다 소정 레벨 높은 플러스 패스 전압(Vpass+)을 인가한다.
메모리 셀 어레이(110)는 정보를 저장하기 위한 저장 영역이다. 메모리 셀 어레이(110)는, 복수 개의 비트라인들 및 워드라인들과, 비트라인들 및 워드라인들이 교차하는 영역에 배치된 복수 개의 메모리 셀들을 포함한다. 메모리 셀 어레이(110)는 복수의 메모리 블록로 구성될 것이다. 도 2에는 단지 하나의 메모리 블록만이 도시되어 있다. 도 2을 참조하면, 메모리 셀 어레이(110)의 각각의 메모리 블록들은 복수의 셀 스트링들을 포함하고 있다. 설명의 편의를 위하여 각 스트링에는 n개의 메모리 셀을 갖고 있다고 가정하겠다. 하지만, 각 스트링에 속하는 메모리 셀들의 수가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자에게 자명하다.
스트링들 각각은 복수의 전하 저장층(M0~Mn-1)을 포함한다. 복수의 전하 저장층들(M0~Mn-1)은 각 스트링내에 배열되어 있는 스트링 선택 트랜지스터(SST)와 그라운드 선택 트랜지스터(GST) 사이에 직렬 연결된다. 스트링에 교차되도록 복수의 워드라인들(WL0~WLn-1)이 배열된다. 워드라인들(WL0~WLn-1)은 각 스트링의 대응하는 전하 저장층들(M0~Mn-1)의 제어 게이트들에 각각 연결된다. 프로그램/독출 전압을 선택된 워드라인에 인가함으로써 선택된 전하 저장층들로/로부터 데이터를 프로그램/독출하는 것이 가능하다. 메모리 셀 어레이(110)에 데이터를 저장하거나, 그것으로부터 데이터를 읽기 위해서 플래시 메모리에는 페이지 버퍼(140)가 더 제공된다. 그러나, 본 발명에서는 회로를 구성하는 방식에 따라 그리고 프로그램에 사용될 전압들을 인가하는 방식에 따라, 하나의 스트링 내에 2개의 그라운드 선택 트랜지스터들이 구비될 수도 있고, 하나의 스트링 내에 2개의 스트링 선택 트랜지스터들이 구비될 수도 있다.
로우 디코더(120)는 로우 어드레스 버퍼(도시되지 않음)로부터 제공되는 로우 어드레스를 디코딩하여 프로그램할 워드라인을 선택한다. 프로그램 동작시 선택된 워드라인(WLi)으로 프로그램 전압(Vpgm)이, 인접한 워드라인들(WLi-1,WLi+1)로 플러스 패스 전압(Vpass+) 그리고 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)로 패스 전압이 제공된다. 여기서 프로그램 전압(Vpgm), 플러스 패스 전압(Vpass+) 및 패스 전압(Vpass)은 워드라인 전압 발생기(130)로부터 제공된다. 워드라인 전압 발생기(130)는 제어 로직(150)의 제어에 따라 프로그램 전압(Vpgm), 플러스 패스 전압(Vpass+) 및 패스 전압(Vpass)을 발생시킨다.
페이지 버퍼(140)는, 메모리 셀 어레이(110)에 데이터를 저장하거나, 그것으로부터 데이터를 읽어들이는 기능을 수행한다. 페이지 버퍼회로(140)는 복수 개의 비트라인들을 통해 메모리 셀 어레이(110)와 연결된다. 페이지 버퍼(140) 내에는 각각의 비트라인과 대응되는 복수 개의 페이지 버퍼들(도시되지 않음)이 구비된다. 각각의 페이지 버퍼에는 프로그램될 데이터 혹은 읽혀진 데이터가 저장된다. 페이지 버퍼(140)는, 프로그램시 각각의 페이지 버퍼에 저장되어 있는 데이터 값에 따라서, 비트라인에게 접지 전압(0V) 또는 전원 전압(Vcc)을 인가한다. 예를 들어, 0 의 데이터가 저장되어 있는 페이지 버퍼와 연결된 비트라인(즉, 프로그램될 메모리 셀과 연결된 비트라인)에게는 접지 전압(0V)을 인가한다. 그리고, 1의 데이터가 저장되어 있는 페이지 버퍼와 연결된 비트라인(즉, 프로그램 금지된 메모리 셀과 연결된 비트라인)에게는 전원 전압(Vcc)을 인가한다.
제어 로직(150)은 프로그램 전압(Vpgm) 보다 낮고 패스 전압(Vpass)보다 높은 플러스 패스 전압(Vpass+)을 발생하도록 워드라인 전압 발생기(130)를 제어하며, 이는 도 3 및 도 4을 참조하여 이후 상세히 설명될 것이다.
본 발명의 비휘발성 메모리 장치는 프로그램 동작시 워드라인들 사이의 전압 차이가 절연파괴 전압을 넘지 않도록 워드라인 전압을 발생시킨다. 즉, 프로그램 동작시 선택된 워드라인(WLi)으로 프로그램 전압(Vpgm)이 제공되고, 인접한 워드라인들(WLi-1,WLi+1)로 플러스 패스 전압(Vpass+)이 제공되고 및 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)로 패스 전압(Vpass)이 제공될 것이다. 따라서 본 발명의 비휘발성 메모리 장치에서는 프로그램 동작시 절연막이 파괴되지 않고 누설 전류도 줄이게 된다.
도 3은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 동작을 설명하기위한 타이밍도이다. 도 1 내지 도 3을 참조하면, 본 발명에 따른 프로그램 동작은 다음과 같다.
먼저, 프로그램될 데이터는 제어 로직(150)의 제어에 따라 입출력 버퍼(도시되지 않음) 및 열 선택 회로(도시되지 않음)를 통해 페이지 버퍼(140)에 로딩된다.이와 동시에, 워드 라인 전압 발생기(130)는 제어 로직(150)의 제어에 따라 프로그 램 전압(Vpgm), 플러스 패스 전압(Vpass+) 및 패스 전압(Vpass) 발생한다. 앞서 설명된 바와 같이, 플러스 패스 전압(Vpass+)은 프로그램 전압(Vpgm)보다 낮고 패스 전압(Vpass)보다 높다. 비트 라인들(BL0∼BLm)은 페이지 버퍼(140)에 로딩된 프로그램될 데이터에 따라 전원 전압 또는 접지 전압으로 각각 설정된다. 예를 들면, 도 3에 도시된 바와같이, 프로그램 데이터(예를 들면, 데이터 '0')가 페이지 버퍼에 로딩되면, 비트 라인은 접지 전압으로 설정된다. 프로그램 금지 데이터(예를 들면, 데이터 '1')가 페이지 버퍼에 로딩되면, 비트 라인은 전원 전압으로 설정된다.비트 라인들(BL0∼BLm)이 로딩된 데이터에 따라 접지 전압 또는 전원 전압으로 설정된 후, 로우 디코더(120)는 입력된 행 어드레스에 응답하여 워드 라인 전압 발생기(130)로부터의 전압들을 대응하는 워드 라인들(WL0∼WLn-1)로 각각 공급한다.
설명의 편의상, 임의의 메모리 블록 내의 워드 라인(WLi)이 선택된다고 가정하자. 이러한 가정에 따르면, 선택된 워드 라인(WLi)은 프로그램 전압(Vpgm)으로 구동되고, 선택된 워드 라인(WLi)의 양측에 바로 인접한 비선택된 워드라인들(WLi-1,WLi+1)은 플러스 패스 전압(Vpass+)으로 구동되며, 나머지 비선택된 워드 라인들(WL0∼WLi-2,WLi+2∼WLn-1)은 패스 전압(Vpass)으로 구동된다. 도 3에 도시된 바와 같이, 선택된 워드 라인(WLi)은 소정 시간 동안 패스 전압(Vpass)으로 구동되고, 그 다음에 프로그램 전압(Vpgm)으로 구동된다. 혹은, 선택된 워드 라인(WLi)은 소정 시간 동안 플러스 패스 전압(Vpass+)으로 구동되고, 그 다음에 프로그램 전압(Vpgm)으로 구동될 수 있다. 선택된 워드 라인(WLi)의 메모리 셀들은 상술한 바이어스 조건 하에서 프로그램 또는 프로그램 금지될 것이다. 이후, 선택된 워드 라 인(WLi)의 메모리 셀들이 모두 프로그램되면, 도 3에 도시된 바와 같이, 각 라인에 공급된 전압은 기준 전압(예를 들면, 접지전압)으로 방전된다.
도 4는 ISSP 스킴을 이용할 때 본 발명의 비휘발성 메모리 장치의 워드라인들에 제공되는 프로그램 전압에 대한 실시예를 보여주는 도면이다. 여기서 ISSP(Incremental Step Pluse Programming) 스킴에 의하면, 프로그램 전압(Vpgm)은 반복되는 프로그램 사이클 동안 최소 전압에서부터 최대 전압까지 단계적으로 증가되는 일정폭의 펄스 형태를 갖는다. 이러한 ISSP 스킴은 "A 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme" 이라는 제목으로, IEEE Journal of Solid-State Circuits, vol. 30, No.11, Nov. 1995, pp. 1149-1156(Suh, Kand-Deon, et al.)에 게재되어 있으며, 이 출원의 레퍼런스로로 포함될 것이다. 도 4을 참조하면, 본 발명의 비휘발성 메모리 장치는 미리 정해놓은 프로그램 루프 회수(k) 이상부터 인접한 워드라인들(WLi-1,WLi+1)에 플러스 패스 전압(Vpass+)을 제공한다. 여기서 k는 1이상의 정수이다. 한편, 프로그램 루프의 회수가 k 이상에서 프로그램 루프가 증가됨에 따라, 플러스 패스 전압(Vpass+)은 일정 레벨만큼 증가되도록 구현될 수도 있을 것이다.
도 5은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 1 실시예를 보여주는 순서도이다. 도 2 및 도 5을 참조하면, 본 발명의 프로그램 방법은 다음과 같다. 도 5에 도시된 프로그램 방법은 ISSP 스킴을 이용하였다고 가정한다. 초기 프로그램 루프에서 프로그램 동작을 위하여 비트라인들(BL0~BLm-1)은 셋업될 것이다(S110). 비트라인 셋업 동작은 도 3에서 설명한 바와 같다. 비트라인 셋업 동작이 완료된 후, 워드라인 전압들이 인가된다. 먼저, 소정의 시간동안 모든 워드라인들(WL0~WLn-1)에 패스 전압(Vpass)이 인가된다(S120). 그 뒤 소정의 시간동안 프로그램될 선택된 워드라인(WLi)에 프로그램 전압(Vpgm)이 인가되고, 선택된 워드라인(WLi)과 인접한 워드라인들(WLi-1,WLi+1)에 플러스 패스 전압(Vpass+)이 인가되며, 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)에 패스 전압(Vpass)이 인가된다(S130). 제어 로직(150)은 선택된 워드라인(WLi)에 연결된 메모리 셀들로부터 데이터를 읽어오도록 페이지 버퍼(140)을 제어하고, 읽어온 데이터와 패스 데이터와 비교함으로 프로그램이 제대로 수행되었는지를 패스/페일을 판별한다(S140). 만약, 판별결과로서 프로그램 페일이 발생되면, 제어 로직(150)는 소정의 레벨(△V)만큼 프로그램 전압(Vpgm)을 증가시키도록 워드라인 전압 발생기(130)을 제어한다(S150). 그 후 프로그램 루프 회수는 증가된다(S160). 제어 로직(150)는 프로그램 루프 회수가 최대값을 넘는지 판별하고(S170), 판별결과로써 프로그램 루프 회수가 최대값을 넘지 않으면 비트라인 셋업 동작을 수행한 뒤 S120 단계를 다시 수행하게 된다. 만약, 판별결과로써 프로그램 루프가 최대값이면, 프로그램 페일이 처리된다(S180).
도 6은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 2 실시예를 보여주는 순서도이다. 도 6에 도시된 프로그램 방법은 프로그램 루프의 회수가 일정 회수이상부터 인접한 워드라인들(WLi-1,WLi+1)로 플러스 패스 전압을 인가한다(S240). 제어 로직(150)은 프로그램 루프 회수가 일정 회수(k) 이상인가를 판별하여 인전합 워드라인들(WLi-1,WLi-1)로 플러스 패스 전압(Vpass+)을 인가할 지 혹은 패스 전압(Vpass)을 인가할지 결정할 것이다. 보다 상세하게 보면, 프로그램 루프 회수가 일정 회수(k) 이상일 때, 제어 로직(150)은 선택된 워드라인(WLi)에 프로그램 전압(Vpgm)이 인가되고, 인접한 워드라인들(WLi-1,WLi+1)에 플러스 패스 전압(Vpass+)이 인가되며, 나머지 워드라인들(WL0~WLi-2,WLi+2~WLn-1)에 패스 전압(Vpass)이 인가되도록 워드라인 전압 발생기(130)을 제어한다. 반면에, 프로그램 루프 회수가 일정 회수(k)를 넘지 않을 때, 제어 로직(150)는 선택된 워드라인(WLi)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드라인들(WL0~WLi-1,WLi+1~WLn-1)에 패스 전압(Vpass)이 인가되도록 워드라인 전압 발생기(130)을 제어한다.
도 7은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 3 실시예를 보여주는 순서도이다. 도 7에 도시된 프로그램 방법은 프로그램 루프의 회수가 일정 회수이상부터 인접한 워드라인들(WLi-1,WLi+1)로 플러스 패스 전압(Vpass+)을 일정레벨만큼 증가시키면서 인가한다(S370).
본 발명에 따른 프로그램 방법은 워드라인들 사이의 전압 차이가 절연막 파괴 전압을 넘지 않도록 구현된다. 이에 따라, 본 발명의 프로그램 방법은 메모리 집적도가 증가되더라도 워드라인들 사이의 절연막이 파괴되지 않으며, 누설 전류가 적게 흐르게 된다.
도 8은 본 발명에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템(10)을 보여주고 블록도이다. 도 8을 참조하면, 메모리 시스템(10)은 비휘발성 메모리 장치(100) 및 비휘발성 메모리 장치(100)을 제어하는 메모리 제어기(200)을 포함하 고 있다. 여기서 비휘발성 메모리 장치(100)는 도 2에 도시된 비휘발성 메모리 장치이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
본 발명에 따른 플래시 메모리 장치 및 메모리 제어기를 포함한 컴퓨팅 시스템이 도 9에 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템(20)은 버스(301)에 전기적으로 연결된 마이크로프로세서(310), 사용자 인터페이스(320), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(330), 메모리 제어기(340) 및 플래시 메모리 장치(350)를 포함한다. 플래시 메모리 장치(350)는 도 2에 도시된 것과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(350)에는 마이크로프로세서(310)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(340)를 통해 저장될 것이다.
본 발명에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(360)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.메모리 컨트롤러와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 불 휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 조건을 보여주는 도면이다.
도 2는 본 발명에 따른 비휘발성 메모리 장치를 보여주고 블록도이다.
도 3은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 동작을 설명하기위한 타이밍도이다.
도 4는 ISSP 스킴을 이용할 때 본 발명의 비휘발성 메모리 장치의 워드라인들에 제공되는 프로그램 전압에 대한 실시예를 보여주는 도면이다.
도 5은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 1 실시예를 보여주는 순서도이다.
도 6은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 2 실시예를 보여주는 순서도이다.
도 7은 본 발명의 비휘발성 메모리 장치의 프로그램 방법에 대한 제 3 실시예를 보여주는 순서도이다.
도 8은 본 발명에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 보여주고 블록도이다.
도 9는 본 발명에 따른 플래시 메모리 장치 및 메모리 제어기를 포함한 컴퓨팅 시스템을 보여주는 블록도이다.
*도면의 주요부분에 대한 부호의 설명*
10,20: 메모리 시스템
100: 비휘발성 메모리 장치 200: 메모리 제어기
110: 메모리 셀 어레이 120: 로우 디코더
130: 워드라인 전압 발생기 140: 페이지 버퍼
150: 제어 로직

Claims (16)

  1. 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    모든 워드라인들로 패스 전압을 인가하는 단계;
    선택된 워드라인으로 프로그램 전압을 인가하는 단계; 및
    상기 선택된 워드라인에 인접한 워드라인들로 플러스 패스 전압을 인가하는 단계를 포함하고,
    상기 플러스 패스 전압은 상기 패스 전압 보다 높고 상기 프로그램 전압보다 낮고,
    상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작은 프로그램 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 인접한 워드라인들은 상기 선택된 워드라인의 최인접 워드라인들인 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 비휘발성 메모리 장치는 ISPP 스킴을 이용하여 프로그램되는 프로그램 방법.
  5. 제 4 항에 있어서,
    프로그램 루프가 일정회수 이상일 때부터, 상기 인접한 워드라인들로 상기 플러스 패스 전압이 인가되는 프로그램 방법.
  6. 제 4 항에 있어서,
    프로그램 루프가 증가됨에 따라 상기 플러스 패스 전압이 소정 레벨만큼 증가되는 프로그램 방법.
  7. 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    선택된 워드라인으로 프로그램 전압을 인가하는 단계;
    상기 선택된 워드라인에 인접한 워드라인들로 플러스 패스 전압을 인가하는 단계; 및
    상기 선택된 워드라인 및 상기 인접한 워드라인들을 제외한 나머지 워드라인들로 패스 전압을 인가하는 단계를 포함하고,
    상기 플러스 패스 전압은 상기 패스 전압보다 높고 상기 프로그램 전압보다 낮고,
    상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작은 프로그램 방법.
  8. 워드라인들과 비트라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이;
    프로그램 동작시 프로그램 전압, 플러스 패스 전압 및 패스 전압을 발생하는 워드라인 전압 발생기; 및
    상기 프로그램 전압, 상기 플러스 패스 전압 및 상기 패스 전압을 제공받고, 로우 어드레스에 응답하여 상기 워드라인들 중 어느 하나를 선택하는 로우 디코더를 포함하되,
    상기 프로그램 전압은 상기 로우 디코더에 의해 선택된 워드라인에 인가되고, 상기 플러스 패스 전압은 상기 선택된 워드라인에 인접한 워드라인들에 인가되고, 상기 패스 전압은 상기 선택된 워드라인 및 상기 인접한 워드라인들을 제외한 나머지 워드라인들에 인가되며, 상기 플러스 패스 전압은 상기 프로그램 전압보다 낮고 상기 패스 전압보다 높고,
    상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작은 비휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 프로그램 전압과 상기 플러스 패스 전압의 차이 및 상기 플러스 패스 전압과 상기 패스 전압의 차이는 워드라인들 사이에 존재하는 절연막의 절연파괴 전압보다 작은 비휘발성 메모리 장치.
  10. 제 8 항에 있어서,
    상기 프로그램 동작시 프로그램 루프가 일정회수 이상인지 판별하고, 상기 프로그램 루프가 일정회수 이상일 때부터 상기 인접한 워드라인들로 상기 플러스 패스 전압이 제공되도록 상기 로우 디코더 및 상기 워드라인 전압 발생기를 제어하는 제어 로직을 포함하는 비휘발성 메모리 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020070078561A 2007-08-06 2007-08-06 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 KR101358752B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070078561A KR101358752B1 (ko) 2007-08-06 2007-08-06 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
TW097129832A TW200912932A (en) 2007-08-06 2008-08-06 Non-volatile memory device and programming method
US12/186,644 US7778082B2 (en) 2007-08-06 2008-08-06 Non-volatile memory device and programming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078561A KR101358752B1 (ko) 2007-08-06 2007-08-06 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090014531A KR20090014531A (ko) 2009-02-11
KR101358752B1 true KR101358752B1 (ko) 2014-02-06

Family

ID=40346363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078561A KR101358752B1 (ko) 2007-08-06 2007-08-06 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법

Country Status (3)

Country Link
US (1) US7778082B2 (ko)
KR (1) KR101358752B1 (ko)
TW (1) TW200912932A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180035492A (ko) * 2016-09-29 2018-04-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
KR101642932B1 (ko) 2009-11-02 2016-07-27 삼성전자주식회사 플래시 메모리 장치의 로컬 셀프 부스팅 방법 및 그것을 이용한 프로그램 방법
US8139419B2 (en) 2009-12-08 2012-03-20 Micron Technology, Inc. Programming methods and memories
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9443574B2 (en) 2012-10-31 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9672875B2 (en) * 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9543021B2 (en) 2014-03-12 2017-01-10 SK Hynix Inc. Semiconductor device and programming method thereof
TWI547948B (zh) * 2014-07-11 2016-09-01 旺宏電子股份有限公司 記憶體裝置與其程式化方法
KR102396116B1 (ko) 2015-09-25 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102513505B1 (ko) * 2016-01-29 2023-03-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
KR102461726B1 (ko) * 2016-07-19 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US20200051637A1 (en) * 2018-08-08 2020-02-13 Macronix International Co., Ltd. Method for operating memory array
KR102119341B1 (ko) * 2019-04-24 2020-06-26 김동범 데이터 정보 유출 방지 솔리드 스테이트 드라이브
TWI695385B (zh) * 2019-05-31 2020-06-01 旺宏電子股份有限公司 非揮發性記憶體與其操作方法
CN110993007B (zh) * 2019-12-09 2022-04-12 中国科学院微电子研究所 一种存储器的编程方法和编程***
CN111758130B (zh) 2020-05-19 2021-04-16 长江存储科技有限责任公司 3d nand闪存及其操作方法
KR20230120928A (ko) * 2022-02-10 2023-08-17 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385230B1 (ko) 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR20040036015A (ko) * 2002-10-23 2004-04-30 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
KR0145475B1 (ko) 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory
KR100252476B1 (ko) * 1997-05-19 2000-04-15 윤종용 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
KR100496797B1 (ko) 1997-12-29 2005-09-05 삼성전자주식회사 반도체메모리장치의프로그램방법
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
KR100535651B1 (ko) 2003-06-30 2005-12-08 주식회사 하이닉스반도체 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP4672673B2 (ja) * 2004-11-30 2011-04-20 スパンション エルエルシー 半導体装置および半導体装置の制御方法
KR20060070724A (ko) 2004-12-21 2006-06-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 프로그램 방법
US7206235B1 (en) * 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385230B1 (ko) 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR20040036015A (ko) * 2002-10-23 2004-04-30 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180035492A (ko) * 2016-09-29 2018-04-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102475448B1 (ko) * 2016-09-29 2022-12-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
US7778082B2 (en) 2010-08-17
KR20090014531A (ko) 2009-02-11
US20090040833A1 (en) 2009-02-12
TW200912932A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
KR101358752B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR101407361B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP3863485B2 (ja) 不揮発性半導体記憶装置
KR101392431B1 (ko) 더미 셀을 갖는 플래시 메모리 장치 및 그것의 소거 방법
US7978522B2 (en) Flash memory device including a dummy cell
US7894266B2 (en) Method of programming a flash memory device
KR100502412B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7778084B2 (en) Non-volatile memory devices and operating methods thereof
KR101515936B1 (ko) 플래시 메모리 장치와 상기 플래시 메모리 장치의 프로그래밍/소거 방법
KR101569894B1 (ko) 불 휘발성 메모리 장치의 프로그램 방법
KR100784862B1 (ko) 더미 셀을 포함하는 플래시 메모리 장치
JP5289845B2 (ja) フラッシュメモリ装置及びそれのプログラム復旧方法
KR101371522B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
KR20110008556A (ko) 3차원 메모리 장치 및 그것의 프로그램 방법
JP2003346487A (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
KR20150123057A (ko) 메모리 시스템 및 상기 메모리 시스템의 동작 방법
JP2007305204A (ja) 不揮発性半導体記憶装置
KR101102505B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
JP2011159351A (ja) 不揮発性半導体記憶装置および不揮発性メモリシステム
KR102320045B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
KR101402230B1 (ko) 더미 셀을 포함하는 불휘발성 메모리 장치 및 그것의프로그램 방법
KR101785003B1 (ko) 플래시 메모리 장치 및 그것의 워드라인 전압 발생 방법
KR20090124291A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7