KR102504177B1

KR102504177B1 - 반도체장치

Info

Publication number: KR102504177B1
Application number: KR1020160098424A
Authority: KR
Inventors: 이명환
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-08-02
Filing date: 2016-08-02
Publication date: 2023-03-02
Also published as: US20180039295A1; US10054967B2; KR20180015318A

Abstract

반도체장치는 제1 온도에서 제1 코드신호 및 제2 코드신호에 응답하여 조절되는 내부저항값에 따라 기준전압의 레벨을 조절하고, 제2 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 상기 내부저항값에 따라 상기 기준전압의 레벨을 조절하는 기준전압생성회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}

본 발명은 온도에 따라 기준전압의 레벨을 조절하는 반도체장치에 관한 것이다.

반도체장치는 데이터를 입력받거나 내부신호의 논리레벨을 판별하기 위해 다양한 기준전압들을 사용한다. 이와 같은 기준전압들은 데이터 및 내부신호의 논리레벨을 판별하는 절대 전압으로서 역할을 수행하므로, 오류 없이 데이터 및 내부신호를 수신할 수 있도록 하는 레벨 범위를 확인하는 것이 중요하다.

일반적으로 기준전압(VREF)을 생성하는 반도체장치는 다수의 저항소자에 의한 전압분배에 의해 생성된 다수의 레벨들 중 하나를 기준전압(VREF)의 레벨로 선택하는 방식으로 동작한다. 또한, 이와 같이 생성되는 기준전압(VREF)의 레벨을 설정할 수 있는 기준전압 트레이닝(reference voltage training) 등이 사용되고 있다.

본 발명은 내부온도가 고온인 경우와 저온인 경우에 대한 기준전압의 레벨을 각각 조절하고, 기준전압의 레벨 조절결과에 따라 고온 및 저온에 대한 기준전압의 레벨을 조절하는 코드신호를 저장하여 사용함으로써 온도변화에도 안정적인 기준전압을 생성하는 반도체장치를 제공한다.

이를 위해 본 발명은 제1 온도에서 제1 코드신호 및 제2 코드신호에 응답하여 조절되는 내부저항값에 따라 기준전압의 레벨을 조절하고, 제2 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 상기 내부저항값에 따라 상기 기준전압의 레벨을 조절하는 기준전압생성회로를 포함하는 반도체장치를 제공한다

또한, 본 발명은 제1 온도에서 인에이블되고 제2 온도에서 디스에이블되는 온도정보신호를 생성하고, 상기 제1 온도 및 상기 제2 온도에 따라 레벨이 가변하는 온도전압을 생성하는 온도센서, 테스트모드에서 순차적으로 카운팅되는 제1 코드신호 및 제2 코드신호를 출력하고, 상기 온도정보신호에 응답하여 상기 제1 코드신호 및 상기 제2 코드신호를 저장하며, 상기 테스트모드 이후 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 퓨즈회로 및 상기 제1 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 내부저항값에 따라 기준전압의 레벨을 조절하고, 상기 제2 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 상기 내부저항값에 따라 상기 기준전압의 레벨을 조절하는 기준전압생성회로를 포함하는 반도체장치를 제공한다.

또한, 본 발명은 제1 온도에서 제1 코드신호에 따라 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 내부기준전압을 생성하며, 제2 온도에서 상기 제1 코드신호에 따라 상기 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 상기 내부기준전압을 생성하는 내부기준전압생성회로, 상기 제1 코드신호 및 제2 코드신호에 따라 상기 내부기준전압의 레벨을 조절하여 기준전압을 생성하는 전압조절회로 및 상기 제1 온도 및 상기 제2 온도에서 레벨이 가변하는 온도전압과 상기 기준전압의 레벨을 비교하여 감지신호를 생성하는 감지회로를 포함하는 반도체장치를 제공한다.

본 발명에 의하면 내부온도가 고온인 경우와 저온인 경우에 대한 기준전압의 레벨을 각각 조절하고, 기준전압의 레벨 조절결과에 따라 고온 및 저온에 대한 기준전압의 레벨을 조절하는 코드신호를 저장하여 사용함으로써 온도변화에도 안정적인 기준전압을 생성할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체장치에 포함된 퓨즈회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 3 은 도 1에 도시된 반도체장치에 포함된 내부기준전압생성회로의 일 실시예에 따른 내부 구성을 도시한 회로도이다.
도 4 는 도 1에 도시된 반도체장치에 포함된 전압조절회로의 일 실시예에 따른 내부 구성을 도시한 도면이다.
도 5 내지 7 은 도 1에 도시된 반도체장치의 동작을 설명하기 위한 그래프이다.
도 8 은 도 1 내지 도 7에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체장치는 온도센서(10), 퓨즈회로(20), 기준전압생성회로(30) 및 감지회로(40)를 포함할 수 있다.

온도센서(10)는 반도체장치의 내부온도정보를 갖는 온도정보신호(TI) 및 내부온도에 따라 레벨이 변하는 온도전압(VTEMP)을 생성할 수 있다. 온도센서(10)는 반도체장치의 내부온도가 제1 온도(고온)인 경우 인에이블되고 내부온도가 제2 온도(저온)인 경우 디스에이블되는 온도정보신호(TI)를 생성할 수 있다. 온도센서(10)는 테스트모드에서 설정구간 동안 인에이블된 이후 디스에이블되는 온도정보신호(TI)를 생성할 수 있다. 설정구간은 후술하는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)가 모두 카운팅되기 위한 구간으로 설정되는 것이 바람직하다. 온도센서(10)는 반도체장치의 내부온도가 증가할수록 레벨이 증가하거나 레벨이 감소하는 온도전압(VTEMP)을 생성할 수 있다. 온도센서(10)는 실시예에 따라 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등과 같은 온도센서로 구현될 수 있다. 테스트모드는 기준전압(VREF)의 레벨을 조절하는 기준전압 트레이닝(reference voltage training) 동작을 수행하는 테스트모드로 설정될 수 있다.

퓨즈회로(20)는 테스트모드에서 순차적으로 카운팅되는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 생성할 수 있다. 퓨즈회로(20)는 인에이블신호(TEN) 및 온도정보신호(TI)에 응답하여 순차적으로 카운팅되는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 생성할 수 있다. 퓨즈회로(20)는 온도정보신호(TI) 및 감지신호(DET)에 응답하여 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 퓨즈회로(20)는 테스트모드 이후 저장된 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 출력할 수 있다.

기준전압생성회로(30)는 내부기준전압생성회로(31) 및 전압조절회로(32)를 포함할 수 있다.

내부기준전압생성회로(31)는 파워업신호(PWR)에 응답하여 제1 코드신호(TS<1:4>)에 따라 내부저항값이 조절되고, 내부저항값에 따라 레벨이 조절되는 내부기준전압(IVREF)을 생성할 수 있다. 내부기준전압생성회로(31)는 제1 코드신호(TS<1:4>)가 카운팅되는 경우 레벨이 증가하는 내부기준전압(IVREF)을 생성할 수 있다. 내부기준전압생성회로(31)는 실시예에 따라 제1 코드신호(TS<1:4>)가 카운팅되는 경우 레벨이 감소하는 내부기준전압(IVREF)을 생성하도록 구현될 수 있다.

전압조절회로(32)는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)에 따라 내부기준전압(IVREF)의 레벨을 조절하여 기준전압(VREF)을 생성할 수 있다. 전압조절회로(32)는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)에 따라 다수의 분배전압(도 4의 VD1 ~ VD8) 중 어느 하나를 기준전압(VREF)으로 출력할 수 있다.

이와 같이 구현되는 본 발명의 일 실시예에 따른 기준전압생성회로(30)는 제1 온도(고온)에서 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)에 응답하여 조절되는 내부저항값에 따라 기준전압(VREF)의 레벨을 조절하고, 제2 온도(저온)에서 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)에 응답하여 조절되는 내부저항값에 따라 기준전압(VREF)의 레벨을 조절할 수 있다.

감지회로(40)는 온도전압(VTEMP)과 기준전압(VREF)의 레벨을 비교하여 감지신호(DET)를 생성할 수 있다. 감지회로(40)는 온도전압(VTEMP)과 기준전압(VREF)의 레벨을 비교하여 기준전압(VREF)의 레벨조절동작이 완료되는 경우 인에이블되는 감지신호(DET)를 생성할 수 있다. 기준전압(VREF)의 레벨조절동작이 완료되는 경우는 기준전압(VREF)의 레벨이 온도전압(VTEMP)와 동일한 레벨로 조절되는 경우로 설정될 수 있다. 또한, 기준전압(VREF)의 레벨조절동작이 완료되는 경우는 기준전압(VREF)의 레벨이 온도전압(VTEMP)에 의해 설정되는 목표 전압값에 도달하는 경우로 설정될 수 있다.

도 2를 참고하면 본 발명의 일 실시예에 따른 퓨즈회로(20)는 코드신호생성회로(210), 제1 퓨즈회로(220) 및 제2 퓨즈회로(230)를 포함할 수 있다.

코드신호생성회로(210)는 테스트모드에서 순차적으로 카운팅되는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 생성할 수 있다. 코드신호생성회로(210)는 인에이블신호(TEN)에 응답하여 카운팅되는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 생성할 수 있다. 코드신호생성회로(210)는 실시예에 따라 인에이블신호(TEN)에 응답하여 업카운팅되거나 다운카운팅되는 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 생성할 수 있다. 코드신호생성회로(210)는 제1 코드신호(TS<1:4>) 중 어느 하나가 카운팅되는 구간 동안 제2 코드신호(TR<1:8>)의 모든 비트를 순차적으로 카운팅하여 생성할 수 있다. 인에이블신호(TEN)는 기준전압(VREF)의 레벨을 조절하는 기준전압 트레이닝(reference voltage training) 동작을 수행하는 테스트모드에서 인에이블되는 신호로 설정될 수 있다.

제1 퓨즈회로(220)는 제1 온도(고온)에서 기준전압(VREF)의 레벨조절동작이 완료되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제1 퓨즈회로(220)는 온도정보신호(TI)에 응답하여 감지신호(DET)가 인에이블되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제1 퓨즈회로(220)는 온도정보신호(TI)의 인에이블 구간 동안 감지신호(DET)가 인에이블되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제1 퓨즈회로(220)는 테스트모드 이후 제1 온도(고온)에서 저장된 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 출력할 수 있다. 제1 퓨즈회로(220)는 테스트모드 이후 온도정보신호(TI)의 인에이블 구간 동안 저장된 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 출력할 수 있다. 제1 퓨즈회로(220)는 다수의 퓨즈셀을 포함하는 퓨즈어레이로 구현될 수 있다.

제2 퓨즈회로(230)는 제2 온도(저온)에서 기준전압(VREF)의 레벨조절동작이 완료되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제2 퓨즈회로(230)는 온도정보신호(TI)에 응답하여 감지신호(DET)가 인에이블되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제2 퓨즈회로(230)는 온도정보신호(TI)의 디스에이블 구간 동안 감지신호(DET)가 인에이블되는 경우 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장할 수 있다. 제2 퓨즈회로(230)는 테스트모드 이후 제2 온도(저온)에서 저장된 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 출력할 수 있다. 제2 퓨즈회로(230)는 테스트모드 이후 온도정보신호(TI)의 디스에이블 구간 동안 저장된 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 출력할 수 있다. 제2 퓨즈회로(230)는 다수의 퓨즈셀을 포함하는 퓨즈어레이로 구현될 수 있다.

도 3을 참고하면 본 발명의 일 실시예에 따른 내부기준전압생성회로(31)는 구동신호생성회로(311), 제1 기준전류생성회로(312) 및 제2 기준전류생성회로(313)를 포함할 수 있다.

구동신호생성회로(311)는 NMOS 트랜지스터(N11)로 구현되어 파워업구간 이후 접지전압(VSS) 레벨을 갖는 구동전압(DRV)을 생성할 수 있다. 구동신호생성회로(311)는 파워업신호(PWR)에 응답하여 접지전압(VSS) 레벨을 갖는 구동전압(DRV)을 생성할 수 있다. 구동신호생성회로(311)는 파워업신호(PWR)가 로직하이레벨로 인에이블되는 경우 NMOS 트랜지스터(N11)가 턴온되어 접지전압(VSS) 레벨의 구동전압(DRV)을 생성할 수 있다. 파워업신호(PWR)는 반도체장치의 전원이 외부전압의 레벨을 따라 0V 부터 레벨이 상승하여 목표레벨에 도달하는 파워업구간 이후 로직하이 레벨로 인에이블되는 신호로 설정될 수 있다.

제1 기준전류생성회로(312)는 PMOS 트랜지스터들(P11,P12,P13,P14)과 NMOS 트랜지스터들(N12,N13) 및 저항(R11)으로 구현되는 일반적인 전류미러형 전류생성회로로 구현될 수 있다. 제1 기준전류생성회로(312)는 구동전압(DRV)에 응답하여 레벨이 조절되는 제1 제어전압(VC<1>) 및 일정한 전류값을 갖는 제1 기준전류(IREF1)를 생성할 수 있다. 제1 기준전류생성회로(312)는 로직로우레벨의 구동전압(DRV)에 응답하여 레벨이 조절되는 제1 제어전압(VC<1>)을 생성할 수 있다. 제1 제어전압(VC<1>)은 전원전압(VDD)으로부터 전하를 공급하는 PMOS 트랜지스터(P12)와 PMOS 트랜지스터(P12)로부터 공급된 전하를 방출하는 PMOS 트랜지스터(P14)에 의해 레벨이 조절될 수 있다. 제1 기준전류(IREF1)는 제1 제어전압(VC<1>)의 레벨에 따라 전원전압(VDD)으로부터 PMOS 트랜지스터들(P12,P14)과 NMOS 트랜지스터(N13) 및 저항(R11)을 통해 접지전압(VSS)로 흐르는 전류로 설정되는 것이 바람직하다.

제2 기준전류생성회로(313)는 전원전압(VDD)과 노드(nd11) 사이에 직렬로 연결되는 PMOS 트랜지스터들(P15,P16)과 노드(nd11)와 노드(nd12) 사이에 연결되는 NMOS 트랜지스터(N14) 및 노드(nd12)와 접지전압(VSS) 사이에 위치하는 가변저항(VR11)로 구현될 수 있다. 제2 기준전류생성회로(313)는 구동전압(DRV) 및 제1 제어전압(VC<1>)에 응답하여 PMOS 트랜지스터들(P15,P16)이 턴온되어 제1 기준전류(IREF1)와 동일할 전류값을 갖는 제2 기준전류(IREF2)를 생성할 수 있다. 제2 기준전류생성회로(313)는 제1 코드신호(TS<1:4>)에 따라 조절되는 내부저항값과 제2 기준전류(IREF2)에 따라 레벨이 조절되는 내부기준전압(IVREF)을 생성할 수 있다. 제2 기준전류생성회로(313)의 가변저항(VR11)은 제1 코드신호(TS<1:4>)에 따라 내부저항값이 조절될 수 있다. 제2 기준전류생성회로(313)의 가변저항(VR11)은 제1 코드신호(TS<1:4>) 중 코드신호(TS<1>)가 생성되는 경우 가장 큰 내부저항값을 갖도록 설정될 수 있다. 제2 기준전류생성회로(313)의 가변저항(VR11)은 제1 코드신호(TS<1:4>) 중 코드신호(TS<4>)가 생성되는 경우 가장 작은 내부저항값을 갖도록 설정될 수 있다. 제2 기준전류생성회로(313)는 제1 코드신호(TS<1:4>)가 순차적으로 카운팅되는 경우 레벨이 증가하는 내부기준전압(IVREF)을 생성할 수 있다. 제2 기준전류생성회로(313)에서 생성되는 내부기준전압(IVREF)의 레벨은 후술하는 도 5를 통해 구체적으로 설명하도록 한다.

도 4를 참고하면 본 발명의 일 실시예에 따른 전압조절회로(32)는 비교회로(321), 전압분배회로(322), 제1 선택전달회로(323) 및 제2 선택전달회로(324)를 포함할 수 있다.

비교회로(321)는 PMOS 트랜지스터들(P21,P22)과 NMOS 트랜지스터들(N21,N22)로 구현되는 일반적인 차동증폭회로로 구현될 수 있다. 비교회로(321)는 내부기준전압(VREF)과 피드백전압(VF)을 비교하여 제2 제어전압(VC<2>)을 생성할 수 있다.

전압분배회로(322)는 PMOS 트랜지스터(P23)와 다수의 저항들(R21,R22,R23,R24,R25,R26,R27,R28)로 구현되는 일반적인 전압분배회로로 구현될 수 있다. 전압분배회로(322)는 제2 제어전압(VC<2>)에 응답하여 PMOS 트랜지스터(P23)가 턴온되는 경우 전원전압(VDD)이 전압분배 된 제1 내지 제8 분배전압(VD1~VD8)을 생성할 수 있다. 제1 내지 제8 분배전압(VD1~VD8)의 레벨은 제1 분배전압(VD1)으로부터 순차적으로 레벨이 감소될 수 있다.

제1 선택전달회로(323)는 제1 코드신호(TS<1:4>)에 응답하여 제1 분배전압(VD1), 제3 분배전압(VD3), 제5 분배전압(VD5) 및 제7 분배전압(VD7) 중 어느 하나를 피드백전압(VF)로 출력할 수 있다. 제1 선택전달회로(323)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<1>)가 생성되는 경우 제1 분배전압(VD1)을 피드백전압(VF)으로 출력할 수 있다. 제1 선택전달회로(323)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<2>)가 생성되는 경우 제3 분배전압(VD3)을 피드백전압(VF)으로 출력할 수 있다. 제1 선택전달회로(323)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<3>)가 생성되는 경우 제5 분배전압(VD5)을 피드백전압(VF)으로 출력할 수 있다. 제1 선택전달회로(323)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<4>)가 생성되는 경우 제7 분배전압(VD7)을 피드백전압(VF)으로 출력할 수 있다.

제2 선택전달회로(324)는 제2 코드신호(TR<1:8>)에 응답하여 제1 내지 제8 분배전압(VD1~VD8) 중 어느 하나를 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<1>)가 생성되는 경우 제1 분배전압(VD1)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<2>)가 생성되는 경우 제2 분배전압(VD2)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<3>)가 생성되는 경우 제3 분배전압(VD3)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<4>)가 생성되는 경우 제4 분배전압(VD4)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<5>)가 생성되는 경우 제5 분배전압(VD5)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<6>)가 생성되는 경우 제6 분배전압(VD6)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<7>)가 생성되는 경우 제7 분배전압(VD7)을 기준전압(VREF)으로 출력할 수 있다. 제2 선택전달회로(324)는 제2 코드신호(TR<1:8>) 중 코드신호(TR<8>)가 생성되는 경우 제8 분배전압(VD8)을 기준전압(VREF)으로 출력할 수 있다.

도 5를 참고하여 본 발명의 일 실시예에 따른 제1 코드신호(TS<1:4>)에 따라 생성되는 내부기준전압(IVREF)의 레벨을 설명하면 다음과 같다.

제1 코드신호(TS<1:4>) 중 코드신호(TS<1>)가 생성되는 경우 내부기준전압(IVREF)은 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제1 코드신호(TS<1:4>) 중 코드신호(TS<2>)가 생성되는 경우 내부기준전압(IVREF)은 코드신호(TS<1>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제1 코드신호(TS<1:4>) 중 코드신호(TS<3>)가 생성되는 경우 내부기준전압(IVREF)은 코드신호(TS<2>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제1 코드신호(TS<1:4>) 중 코드신호(TS<4>)가 생성되는 경우 내부기준전압(IVREF)은 코드신호(TS<3>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

이와 같이 제1 코드신호(TS<1:4>)가 카운팅 될수록 내부기준전압(IVREF)의 레벨은 감소하고, 내부기준전압(IVREF)의 변화량(기울기)는 크게 생성된다. 또한, 내부기준전압(IVREF)은 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

도 6을 참고하여 본 발명의 일 실시예에 따른 제2 코드신호(TR<1:8>)에 따라 생성되는 기준전압(VREF)의 레벨을 설명하면 다음과 같다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<1>)가 생성되는 경우 기준전압(VREF)은 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<2>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<1>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<3>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<2>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<4>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<3>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<5>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<4>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<6>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<5>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<7>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<6>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

제2 코드신호(TS<1:8>) 중 코드신호(TR<8>)가 생성되는 경우 기준전압(VREF)은 코드신호(TR<7>)가 생성되는 경우보다 낮은 레벨로 생성되어 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

이와 같이 제2 코드신호(TS<1:8>)가 카운팅 될수록 기준전압(VREF)의 레벨은 감소하도록 생성된다. 또한, 기준전압(VREF)은 제2 온도(저온)에서 제1 온도(고온)으로 갈수록 레벨이 감소하도록 생성된다.

도 7을 참고하여 본 발명의 일 실시예에 따른 반도체장치에서 기준전압(VREF)의 레벨을 조절하는 동작을 설명하되 제1 온도(고온)에서 제1 코드신호(TS<1:4>) 중 코드신호(TS<1:2>)에 따라 기준전압(VREF)의 레벨을 조절하는 동작을 예를 들어 설명하면 다음과 같다.

우선, 제1 온도(고온)에서 제1 코드신호(TS<1:4>) 중 코드신호(TS<1>)에 따라 기준전압(VREF)의 레벨을 조절하는 동작을 예를 들어 설명하면 다음과 같다.

온도센서(10)는 제1 온도(고온)에서 인에이블되는 온도정보신호(TI) 및 제1 온도(고온)에 대응하는 레벨을 갖는 온도전압(VTEMP)을 생성한다.

퓨즈회로(20)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<1>)를 카운팅하고, 제2 코드신호(TR<1:8>)를 순차적으로 카운팅한다.

내부기준전압생성회로(31)는 코드신호(TS<1>)에 따라 내부저항값이 조절되고, 내부저항값에 따라 레벨이 조절되는 내부기준전압(IVREF)을 생성한다.

전압조절회로(32)는 코드신호(TS<1>) 및 카운팅되는 제2 코드신호(TR<1:8>)에 따라 내부기준전압(IVREF)의 레벨을 조절하여 기준전압(VREF)을 생성한다. 이때, 기준전압(VREF)의 레벨은 온도전압(VTEMP)과 동일한 레벨로 조절된다.

감지회로(40)는 온도전압(VTEMP)과 기준전압(VREF)의 레벨을 비교하여 감지신호(DET)를 생성한다.

퓨즈회로(20)는 감지신호(DET)에 응답하여 제1 코드신호(TS<1:4>) 및 제2 코드신호(TR<1:8>)를 저장한다.

다음으로, 제1 온도(고온)에서 제1 코드신호(TS<1:4>) 중 코드신호(TS<2>)에 따라 기준전압(VREF)의 레벨을 조절하는 동작을 예를 들어 설명하면 다음과 같다.

퓨즈회로(20)는 제1 코드신호(TS<1:4>) 중 코드신호(TS<2>)를 카운팅하고, 제2 코드신호(TR<1:8>)를 순차적으로 카운팅한다.

내부기준전압생성회로(31)는 코드신호(TS<2>)에 따라 내부저항값이 조절되고, 내부저항값에 따라 레벨이 조절되는 내부기준전압(IVREF)을 생성한다.

전압조절회로(32)는 코드신호(TS<2>) 및 카운팅되는 제2 코드신호(TR<1:8>)에 따라 내부기준전압(IVREF)의 레벨을 조절하여 기준전압(VREF)을 생성한다. 이때, 기준전압(VREF)의 레벨은 온도전압(VTEMP)과 동일한 레벨로 조절된다.

한편, 제1 온도(고온)에서 코드신호(TS<3:4>)에 따라 기준전압(VREF)의 레벨을 조절하는 동작은 코드신호(TS<1:2>)에 따라 기준전압(VREF)의 레벨을 조절하는 동작과 동일하므로 구체적인 설명은 생략한다. 또한, 제2 온도(저온)에서 기준전압(VREF)의 레벨을 조절하는 동작은 제1 온도(고온)에서 기준전압(VREF)의 레벨을 조절하는 동작과 동일하므로 구체적인 설명은 생략한다.

이와 같은 본 발명의 일 실실예에 따른 반도체장치는 내부온도가 고온인 경우와 저온인 경우에 대한 기준전압의 레벨을 각각 조절하고, 기준전압의 레벨 조절결과에 따라 고온 및 저온에 대한 기준전압의 레벨을 조절하는 코드신호를 저장하여 사용함으로써 온도변화에도 안정적인 기준전압을 생성할 수 있다.

앞서, 도 1 내지 도 7에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 8을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.

데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어전압에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.

메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 8에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.

버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어전압에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.

입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어전압를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.

전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.

10. 온도센서 20. 퓨즈회로
30. 기준전압생성회로 31. 내부기준전압생성회로
32. 전압조절회로 40. 감지회로
210. 코드신호생성회로 220. 제1 퓨즈회로
230. 제2 퓨즈회로 311. 구동신호생성회로
312. 제1 기준전류생성회로 313. 제2 기준전류생성회로
321. 비교회로 322. 전압분배회로
323. 제1 선택전달회로 324. 제2 선택전달회로

Claims

제1 온도에서 제1 코드신호 및 제2 코드신호에 응답하여 조절되는 내부저항값에 따라 기준전압의 레벨을 조절하고, 제2 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 상기 내부저항값에 따라 상기 기준전압의 레벨을 조절하는 기준전압생성회로; 및
테스트모드에서 순차적으로 카운팅되는 상기 제1 코드신호 및 상기 제2 코드신호를 출력하고, 온도정보신호에 응답하여 상기 제1 코드신호 및 상기 제2 코드신호를 저장하는 퓨즈회로를 포함하는 반도체장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 기준전압생성회로는
파워업신호에 응답하여 상기 제1 코드신호에 따라 상기 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 내부기준전압을 생성하는 내부기준전압생성회로; 및
상기 제1 코드신호 및 상기 제2 코드신호에 따라 상기 내부기준전압의 레벨을 조절하여 상기 기준전압을 생성하는 전압조절회로를 포함하는 반도체장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서, 상기 내부기준전압생성회로는
상기 파워업신호에 응답하여 인에이블되는 구동전압를 생성하는 구동전압생성회로;
상기 구동전압에 응답하여 레벨이 조절되는 제1 제어전압 및 일정한 전류 값을 갖는 제1 기준전류를 생성하는 제1 기준전류생성회로; 및
상기 구동전압 및 상기 제1 제어전압에 응답하여 상기 제1 기준전류와 동일한 전류 값을 갖는 제2 기준전류를 생성하고, 상기 제1 코드신호에 따라 조절되는 상기 내부저항값과 상기 제2 기준전류에 따라 레벨이 조절되는 상기 내부기준전압을 생성하는 제2 기준전류생성회로를 포함하는 반도체장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 3 항에 있어서, 상기 제2 기준전류생성회로는
상기 제1 코드신호에 따라 상기 내부저항값이 조절되는 가변저항을 포함하는 반도체장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서, 상기 전압조절회로는
상기 내부기준전압과 피드백전압을 비교하여 제2 제어전압를 생성하는 비교회로;
상기 제2 제어전압에 응답하여 전원전압이 전압 분배된 제1 내지 제4 분배전압을 생성하는 전압분배회로;
상기 제1 코드신호에 응답하여 상기 제1 분배전압 및 상기 제3 분배전압 중 어느 하나를 상기 피드백전압으로 출력하는 제1 선택전달회로; 및
상기 제2 코드신호에 응답하여 상기 제1 내지 제4 분배전압 중 어느 하나를 상기 기준전압으로 출력하는 제2 선택전달회로를 포함하는 반도체장치.
삭제
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 퓨즈회로는
인에이블신호에 응답하여 카운팅되는 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 코드신호생성회로;
상기 온도정보신호에 응답하여 상기 제1 온도에서 생성되는 상기 기준전압의 레벨 조절동작이 완료되는 경우 상기 제1 코드신호 및 상기 제2 코드신호를 저장하는 제1 퓨즈회로; 및
상기 온도정보신호에 응답하여 상기 제2 온도에서 생성되는 상기 기준전압의 레벨 조절동작이 완료되는 경우 상기 제1 코드신호 및 상기 제2 코드신호를 저장하는 제2 퓨즈회로를 포함하는 반도체장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 7 항에 있어서,
상기 제1 퓨즈회로는 상기 테스트모드에서 벗어나는 경우 상기 제1 온도에서 저장된 상기 제1 코드신호 및 상기 제2 코드신호를 출력하고,
상기 제2 퓨즈회로는 상기 테스트모드에서 벗어난는 경우 상기 제2 온도에서 저장된 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 반도체장치.
제1 온도에서 인에이블되고 제2 온도에서 디스에이블되는 온도정보신호를 생성하고, 상기 제1 온도 및 상기 제2 온도에 따라 레벨이 가변하는 온도전압을 생성하는 온도센서;
테스트모드에서 순차적으로 카운팅되는 제1 코드신호 및 제2 코드신호를 출력하고, 상기 온도정보신호에 응답하여 상기 제1 코드신호 및 상기 제2 코드신호를 저장하며, 상기 테스트모드 이후 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 퓨즈회로; 및
상기 제1 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 내부저항값에 따라 기준전압의 레벨을 조절하고, 상기 제2 온도에서 상기 제1 코드신호 및 상기 제2 코드신호에 응답하여 조절되는 상기 내부저항값에 따라 상기 기준전압의 레벨을 조절하는 기준전압생성회로를 포함하는 반도체장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 퓨즈회로는
인에이블신호에 응답하여 카운팅되는 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 코드신호생성회로;
상기 온도정보신호 및 감지신호에 응답하여 상기 제1 코드신호 및 상기 제2 코드신호를 저장하는 제1 퓨즈회로; 및
상기 온도정보신호 및 상기 감지신호에 응답하여 상기 제1 코드신호 및 상기 제2 코드신호를 저장하는 제2 퓨즈회로를 포함하는 반도체장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 10 항에 있어서, 상기 감지신호는 상기 제1 온도 및 상기 제2 온도에서 생성되는 상기 기준전압의 레벨 조절동작이 완료되는 경우 인에이블되는 신호인 반도체장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 10 항에 있어서,
상기 제1 퓨즈회로는 상기 테스트모드에서 벗어나는 경우 상기 제1 온도에서 저장된 상기 제1 코드신호 및 상기 제2 코드신호를 출력하고,
상기 제2 퓨즈회로는 상기 테스트모드에서 벗어난는 경우 상기 제2 온도에서 저장된 상기 제1 코드신호 및 상기 제2 코드신호를 출력하는 반도체장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 기준전압생성회로는
파워업신호에 응답하여 상기 제1 코드신호에 따라 상기 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 내부기준전압을 생성하는 내부기준전압생성회로; 및
상기 제1 코드신호 및 상기 제2 코드신호에 따라 상기 내부기준전압의 레벨을 조절하여 상기 기준전압을 생성하는 전압조절회로를 포함하는 반도체장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서, 상기 내부기준전압생성회로는
상기 파워업신호에 응답하여 인에이블되는 구동전압를 생성하는 구동전압생성회로;
상기 구동전압에 응답하여 레벨이 조절되는 제1 제어전압 및 일정한 전류 값을 갖는 제1 기준전류를 생성하는 제1 기준전류생성회로; 및
상기 구동전압 및 상기 제1 제어전압에 응답하여 상기 제1 기준전류와 동일한 전류 값을 갖는 제2 기준전류를 생성하고, 상기 제1 코드신호에 따라 조절되는 상기 내부저항값과 상기 제2 기준전류에 따라 레벨이 조절되는 상기 내부기준전압을 생성하는 제2 기준전류생성회로를 포함하는 반도체장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 14 항에 있어서,상기 제2 기준전류생성회로는
상기 제1 코드신호에 따라 상기 내부저항값이 조절되는 가변저항을 포함하는 반도체장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서, 상기 전압조절회로는
상기 내부기준전압과 피드백전압을 비교하여 제2 제어전압를 생성하는 비교회로;
상기 제2 제어전압에 응답하여 전원전압이 전압 분배된 제1 내지 제4 분배전압을 생성하는 전압분배회로;
상기 제1 코드신호에 응답하여 상기 제1 분배전압 및 상기 제3 분배전압 중 어느 하나를 상기 피드백전압으로 출력하는 제1 선택전달회로; 및
상기 제2 코드신호에 응답하여 상기 제1 내지 제4 분배전압 중 어느 하나를 상기 기준전압으로 출력하는 제2 선택전달회로를 포함하는 반도체장치.
제1 온도에서 제1 코드신호에 따라 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 내부기준전압을 생성하며, 제2 온도에서 상기 제1 코드신호에 따라 상기 내부저항값을 조절하고, 상기 내부저항값에 의해 레벨이 조절되는 상기 내부기준전압을 생성하는 내부기준전압생성회로;
상기 제1 코드신호 및 제2 코드신호에 따라 상기 내부기준전압의 레벨을 조절하여 기준전압을 생성하는 전압조절회로; 및
상기 제1 온도 및 상기 제2 온도에서 레벨이 가변하는 온도전압과 상기 기준전압의 레벨을 비교하여 감지신호를 생성하는 감지회로를 포함하는 반도체장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서, 상기 내부기준전압생성회로는
파워업신호에 응답하여 인에이블되는 구동전압를 생성하는 구동전압생성회로;
상기 구동전압에 응답하여 레벨이 조절되는 제1 제어전압 및 일정한 전류 값을 갖는 제1 기준전류를 생성하는 제1 기준전류생성회로; 및
상기 구동전압 및 상기 제1 제어전압에 응답하여 상기 제1 기준전류와 동일한 전류 값을 갖는 제2 기준전류를 생성하고, 상기 제1 코드신호에 따라 조절되는 상기 내부저항값과 상기 제2 기준전류에 따라 레벨이 조절되는 상기 내부기준전압을 생성하는 제2 기준전류생성회로를 포함하는 반도체장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 18 항에 있어서,상기 제2 기준전류생성회로는
상기 제1 코드신호에 따라 상기 내부저항값이 조절되는 가변저항을 포함하는 반도체장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 18 항에 있어서, 상기 전압조절회로는
상기 내부기준전압과 피드백전압을 비교하여 제2 제어전압를 생성하는 비교회로;
상기 제2 제어전압에 응답하여 전원전압이 전압 분배된 제1 내지 제4 분배전압을 생성하는 전압분배회로;
상기 제1 코드신호에 응답하여 상기 제1 분배전압 및 상기 제3 분배전압 중 어느 하나를 상기 피드백전압으로 출력하는 제1 선택전달회로; 및
상기 제2 코드신호에 응답하여 상기 제1 내지 제4 분배전압 중 어느 하나를 상기 기준전압으로 출력하는 제2 선택전달회로를 포함하는 반도체장치.