CN114077276B

CN114077276B - 电压调整器

Info

Publication number: CN114077276B
Application number: CN202010807217.9A
Authority: CN
Inventors: 林志丰
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2020-08-12
Filing date: 2020-08-12
Publication date: 2023-03-07
Anticipated expiration: 2040-08-12
Also published as: CN114077276A

Abstract

本发明提供一种电压调整器。电压调整器包括主驱动级电路、第一预驱动电路、多个辅助驱动电路、第二预驱动电路以及比较及译码电路。主驱动级电路依据第一控制信号以提供输出电压的主驱动电流。各辅助驱动电路依据第二控制信号以决定是否提供输出电压的辅助驱动电流。第二预驱动电路依据启动信号以产生第二控制信号。比较及译码电路产生仿真驱动电流，依据参考电流以及计数码产生负载电流，比较仿真驱动电流以及负载电流以产生比较结果，并依据译码比较结果以产生启动信号。其中计数码依据比较结果来产生。

Description

电压调整器

技术领域

本发明涉及一种电压调整器，尤其涉及关于一种具有自调整驱动能力的电压调整器。

背景技术

在低压降(low drop-out，LDO)电压调整器的技术领域中，电压调整器的驱动级电路可接收一定范围的电源电压，并需要提供一默认电压的输出电压。然而，随着制程参数的漂移、工作温度的变化、电源电压的偏移等上述各项因素，电压调整器的输出电压的驱动电流可能会产生不足的现象。对应于此，现有技术领域中，设计者会使电压调整器的驱动级电路具有一个比期望值更大的驱动能力，而使电压调整器产生了过度设计(_over design)的现象。

在过度设计的条件下，现有的电压调整器除需要耗去大电路面积外，还可能因为过大的驱动能力，造成不需要的电力消耗，影响电路的整体表现。

发明内容

本发明是针对一种电压调整器，具有驱动能力的自调整功能。

根据本发明的实施例，电压调整器包括主驱动级电路、第一预驱动电路、多个辅助驱动电路、第二预驱动电路以及比较及译码电路。主驱动级电路耦接至电压调整器的输出端，依据第一控制信号以提供输出电压的主驱动电流。第一预驱动电路耦接主驱动级，用以产生第一控制信号。辅助驱动电路耦接至输出端，分别受控于多个第二控制信号。各辅助驱动电路依据对应的各第二控制信号以决定是否提供输出电压的辅助驱动电流。第二预驱动电路耦接辅助驱动电路，用以依据启动信号以产生第二控制信号。比较及译码电路产生仿真驱动电流，依据参考电流以及计数码产生负载电流，比较仿真驱动电流以及负载电流以产生比较结果，并依据译码比较结果以产生启动信号。其中计数码依据比较结果来产生。

基于上述，本发明通过使电压调整器的仿真驱动电流与负载电流比较，再依据比较结果来决定启动辅助驱动电路的数量。通过调整辅助驱动电流的提供数量，可动态调整电压调整器的输出电压的驱动能力。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1示出本发明一实施例的电压调整器的示意图；

图2示出本发明另一实施例的电压调整器的示意图；

图3示出的本发明图2实施例的驱动检测器的实施方式的示意图；

图4示出本发明实施例的负载电流与计数码的关系波形图；

图5示出本发明图3实施例的逻辑电路的实施方式的示意图。

附图标号说明

100、200：电压调整器；

110、130、210、230：预驱动电路；

120、220：主驱动级电路；

141～14N、241～24N：辅助驱动电路；

150、250：比较及译码电路；

211：电压检测器；

212：电压偏移器；

213：预驱动器；

251：驱动检测器；

252：逻辑电路；

510：移位寄存器；

520：闩锁器；

530：译码器；

AN1～ANN：逻辑门；

CLK_T、CLK_C：频率信号；

CNT＜1：N-1＞：计数码；

COMP：比较结果；

DET：检测信号；

DETP：偏移后检测信号；

EN＜1：N＞：启动信号；

GND：参考接地端；

I1、I2、I3：电流；

IDRV：仿真驱动电流；

ILOAD：负载电流；

IREF：参考电流；

IV1、IV2、IV3：电流值；

ND1：节点；

OE：输出端；

PRE_CNT＜1：2＞：暂存计数码；

T1、T2、T3、T41～T47晶体管；

VCOMP：电压；

VGAT<0＞、VGAT＜1：N＞：控制信号；

VINT：输出电压；

VPP、VDD2：电源电压；

VREF_VINT：参考电压。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

请参照图1，图1示出本发明一实施例的电压调整器的示意图。电压调整器100包括主驱动级电路120、预驱动电路110、130、辅助驱动电路141～14N以及比较及译码电路150。主驱动级电路120耦接至电压调整器100的输出端OE。主驱动级电路120依据控制信号VGAT<0＞以提供输出电压VINT的主驱动电流。预驱动电路110耦接主驱动级120。预驱动电路110接收输出电压VINT以及参考电压VREF_VINT，并依据输出电压VINT以及参考电压VREF_VINT以产生控制信号VGAT<0＞。在本实施例中，预驱动电路110依据比对输出电压VINT以及参考电压VREF_VINT，来对输出电压VINT进行检测动作，并依据输出电压VINT以及参考电压VREF_VINT的差值来产生控制信号VGAT<0＞。在此，参考电压VREF_VINT是一个预先设定的电压。在本实施例中，主驱动级电路120可接收电源电压VDD2以作为操作电源，预驱动电路110则可接收电源电压VPP以作为操作电源。其中电源电压VDD2不同于电源电压VPP，例如电源电压VDD2＞电源电压VPP。

此外，辅助驱动电路141～14N耦接至输出端OE，并分别受控于控制信号VGAT<1＞～VGAT<N>(图标标记为VGAT＜1：N＞)。各辅助驱动电路141～14N依据所接收的各控制信号VGAT＜1＞～VGAT<N＞以决定是否被开启，并提供辅助驱动电流至输出电压VINT。辅助驱动电路141～14N被开启的数量则可以与输出电压VINT提供的驱动能力成正比。

预驱动电路130耦接辅助驱动电路141～14N，并依据启动信号EN＜1：N＞以产生控制信号VGAT＜1：N＞。在本实施例中，辅助驱动电路141～14N可接收电源电压VDD2以作为操作电源，预驱动电路130则可接收电源电压VPP以作为操作电源

启动信号EN＜1：N＞由比较及译码电路150所提供。比较及译码电路150接收参考电压VREF_VINT以及参考电流IREF，并依据参考电压VREF_VINT以及参考电流IREF来产生启动信号EN＜1：N＞。进一步来说明，比较及译码电路150可基于电源电压VDD2，依据电源电压VPP来产生仿真驱动电流。比较及译码电路150并可依据参考电流IREF以及一计数码来产生负载电流。比较及译码电路150通过比较仿真驱动电流与负载电流来产生比较结果，再针对比较结果进行译码可产生启动信号EN＜1：N＞。

值得一提的，上述的计数码可依据比较结果来产生。其中，比较及译码电路150依时序记录连续的多个时间点的比较结果，以分别获得计数码的多个位。比较及译码电路150可在一第一时间点存储计数码以获得一暂存计数码，并在第一时间点后的一第二时间点使上述的暂存计数码与目前的计数码进行比较，以产生启动信号EN＜1：N＞。

而在本发明一实施例中，负载电流可以为参考电流IREF乘以一个镜射比，这个镜射比可依据上述的计数码来决定。因此，通过本发明实施例的调整机制，可以使输出电压VINT的所提供的驱动电流，实质上与仿真驱动电流相等。

请参照图2，图2示出本发明另一实施例的电压调整器的示意图。电压调整器200包括主驱动级电路220、预驱动电路210、230、辅助驱动电路241～24N以及比较及译码电路250。主驱动级电路220由晶体管T1所构成。晶体管T1的第一端接收电源电压VDD2以作为操作电压，晶体管T1的第二端耦接至输出端OE，晶体管T1的控制端接收控制信号VGAT<0＞。预驱动电路210则包括电压检测器211、电压偏移器212以及预驱动器213。电压检测器211依据比较输出电压VINT以及参考电压VREF_VINT以产生一检测信号DET。电压偏移器212耦接至电压检测器211，用以接收检测信号DET并偏移检测信号DET的电压电平来产生偏移后检测信号DETP。预驱动器213耦接至电压偏移器212，并依据偏移后检测信号DETP来产生控制信号VGAT<0＞。在本实施例中，电压偏移器212以及预驱动器213接收电源电压VPP以做为操作电压。

在另一方面，关于辅助驱动电路241～24N的电路架构，以辅助驱动电路241为范例进行说明。辅助驱动电路241由晶体管T2来建构。晶体管T2的第一端接收电源电压VDD2以作为操作电压，晶体管T2的第二端耦接至输出端OE，晶体管T2的控制端接收控制信号VGAT<1＞。

此外，预驱动电路230包括多个逻辑门AN1～ANN。逻辑门AN1～ANN共同接收偏移后检测信号DETP，并分别接收启动信号EN＜1：N＞的多个位。在本实施例中，逻辑门AN1～ANN均为与门(AND gate)。逻辑门AN1～ANN接收电源电压VPP以做为操作电压。逻辑门AN1～ANN分别对应辅助驱动电路241～24N，并产生对应的多个控制信号VGAT<1＞～VGAT<N＞(图标中绘记为VGAT＜1：N＞。

比较及译码电路250包括驱动检测器251以及逻辑电路252。驱动检测器251接收参考电压VREF_VINT、参考电流IREF以及计数码CNT＜1：N-1＞。逻辑电路252耦接至驱动检测器251，接收驱动检测器251产生的比较结果COMP，并依据比较结果COMP产生计数码CNT＜1：N-1＞，再针对计数码CNT＜1：N-1＞进行译码以产生启动信号EN＜1：N＞。在本实施例中，启动信号EN＜1：N＞的位数比计数码CNT＜1：N-1＞的位数多一个。

在本实施例中，驱动检测器251以及逻辑电路252可分别接收不同的频率信号CLK_T以及CLK_C，并分别基于频率信号CLK_T以及CLK_C以执行动作。

关于上述驱动检测器251的实施细节，请参照图3示出的本发明图2实施例的驱动检测器的实施方式的示意图。在图3中，驱动检测器251包括晶体管T3、电流镜电路310以及比较器320。晶体管T3接收电源电压VDD2以做为操作电压，并依据电源电压VPP以产生仿真驱动电流IDRV。其中晶体管T3驱使仿真驱动电流IDRV流至节点ND1。在此请注意，晶体管T3可用以复制主驱动级电路(如图2中的晶体管T1)的行为。晶体管T3以及晶体管T1可以设置为具相同电气特性的晶体管。

电流镜电路310包括晶体管T41～T47。其中，晶体管T41的一端接收参考电流IREF，晶体管T43、T45、T47用以镜射参考电流IREF以产生负载电流ILOAD。另外，晶体管T42、T44以及T46分别耦接至晶体管T43、T45、T47，并共同耦接至节点ND1。晶体管T42的控制端接收频率信号CLK_T；晶体管T44的控制端耦接至与门AN31；晶体管T46的控制端则耦接至与门AN32。此外，与门AN31接收计数码CNT＜1：2＞的第一位CNT<1＞以及频率信号CLK_T，与门AN32则接收计数码CNT＜1：2＞的第二位CNT<2＞以及频率信号CLK_T。在当频率信号CLK_T为逻辑电平1时，且计数码CNT＜1：2＞为00时，仅晶体管T42导通，并使晶体管T43镜射参考电流IREF来产生等于电流I1的负载电流ILOAD。在当频率信号CLK_T为逻辑电平1，且计数码CNT<1：2＞为10时，晶体管T42、T44导通而晶体管T46被断开，并使晶体管T43、T45镜射参考电流IREF来产生等于电流I1+I2的负载电流ILOAD。在当频率信号CLK_T为逻辑电平1，且计数码CNT＜1：2＞为11时，晶体管T42、T44、T46均导通，并使晶体管T43、T45、T47镜射参考电流IREF来产生等于电流I1+I2+I3的负载电流ILOAD。

在本实施例中，通过调整晶体管T43、T45、T47的通道宽长比，可以调整电流I1、I2、I3间的大小关系。例如，若使晶体管T43、T45的通道宽长比相同，电流I1可以等于电流I2，而若使晶体管T47的通道宽长比为晶体管T45的通道宽长比的两倍时，电流I3可以为电流I2的两倍。假设电流I1为1微安培，在当计数码CNT＜1：2＞为00时，负载电流ILOAD可以为1微安培；在当计数码CNT＜1：2＞为10时，负载电流ILOAD可以为2微安培；在当计数码CNT＜1：2＞为11时，负载电流ILOAD可以为4微安培。

在此，电流镜电路310可由节点ND1汲取电流ILOAD至参考接地端GND。如此一来，节点ND1上的电压VCOMP，可依据仿真驱动电流IDRV是否大于负载电流ILOAD来决定。在细节上，当仿真驱动电流IDRV大于负载电流ILOAD时，节点ND1上的电压VCOMP被拉高，另外，当仿真驱动电流IDRV小于负载电流ILOAD时，节点ND1上的电压VCOMP被拉低。若仿真驱动电流IDRV等于负载电流ILOAD时，节点ND1上的电压VCOMP则不改变。

比较器320可应用运算放大器来实施。比较器320的负输入端接收电压VCOMP，比较器320的正输入端则接收参考电压VREF_VINT。比较器320使电压VCOMP与参考电压VREF_VINT相比较，以产生比较结果COMP。在本实施例中，当电压VCOMP小于参考电压VREF_VINT，比较结果COMP可以为逻辑电平1；相对的，当电压VCOMP大于参考电压VREF_VINT，比较结果COMP可以为逻辑电平0。

以下请参照图4，图4示出本发明实施例的负载电流与计数码的关系波形图。当计数码CNT＜1：2＞为00时，负载电流ILOAD可以等于电流值IV1。在当计数码CNT＜1：2＞变更为10后，负载电流ILOAD可以由电流值IV1上升至电流值IV2。在当计数码CNT＜1：2＞变更为11后，负载电流ILOAD可以由电流值IV2上升至电流值IV3。若值得一提的，若要产生的负载电流ILOAD介于电流值IV2、IV3间时，计数码CNT＜1：2＞可在11以及10间周期性的变更，以使负载电流ILOAD的平均电流值可以介于电流值IV2、IV3间。而通过调整计数码CNT＜1：2＞等于11的第一时间长度，以及计数码CNT＜1：2＞等于10的第二时间长度间的比值，可以调高或调低负载电流ILOAD的平均电流值。

附带一提的，基于仿真驱动电流IDRV用来产生复制主驱动级电路所提供的驱动电流，而本发明实施例则通过调整计数码CNT＜1：2＞使负载电流ILOAD等于(趋近于)仿真驱动电流IDRV。因此，当CNT＜1：2＞指示的负载电流ILOAD越大时，表示此时的主驱动级电路所能提供的驱动电流越大，也表示需要被开启的辅助驱动电路越少。相对的，当CNT＜1：2＞指示的负载电流ILOAD越小时，表示此时的主驱动级电路所能提供的驱动电流越小，也表示需要被开启的辅助驱动电路越多。

以下请参照图5，图5示出本发明图3实施例的逻辑电路的实施方式的示意图。逻辑电路252包括移位寄存器510、闩锁器520以及译码器530。移位寄存器510接收比较结果COMP，并依据频率信号CLK_C对比较结果COMP以依据一时序执行移位动作。通过获取移位寄存器510中的两个最新的位，可以获得计数码CNT＜1：2＞。闩锁器520耦接至移位寄存器510并用以接收计数码CNT＜1：2＞。闩锁器520依据频率信号CLK_C来运作，并用以在第一时间点存储计数码CNT＜1：2＞以获得暂存计数码PRE_CNT＜1：2＞。译码器530耦接至闩锁器520，并在第一时间点后的第二时间点接收暂存计数码PRE_CNT＜1：2＞以及移位寄存器510在第二时间点提供的目前的计数码CNT＜1：2＞。译码器530依据暂存计数码PRE_CNT＜1：2＞、目前的计数码CNT＜1：2＞来判断出计数码CNT＜1：2＞的变化状态，并依据这个变化状态来产生启动信号EN＜1：3＞的多个位。

举例来说明，计数码CNT＜1：2＞的变化状态与启动信号EN＜1：3＞的关系可参照表1：

表1：

PRE_CNT＜1：2＞、CNT＜1：2＞	EN＜1：3＞	启动率
			11、11	000	100％
10/11、11/01	100	200％
			00/10、10/11	110	300％
00、00	111	400％

在表1中，当暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞皆为11时，译码器530对应产生等于000的启动信号EN＜1：3＞；当暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞分别为10、11或暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞分别为11、01时，译码器530对应产生等于100的启动信号EN＜1：3＞；当暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞分别为00、10或暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞分别为10、11时，译码器530对应产生等于110的启动信号EN＜1：3＞；当暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞皆为00时，译码器530对应产生等于111的启动信号EN＜1：3＞。

上述的表1可以以查找表的方式来实施，并设置在逻辑电路252中。查找表可应用内存、缓存器或任意的数据存储组件来实现，用以记录暂存计数码PRE_CNT＜1：2＞以及目前的计数码CNT＜1：2＞的变化状态，与启动信号EN＜1：3＞的关系。

附带一提的，基于本发明实施例中，电压调整器的辅助驱动电路被开启的数量，与启动信号EN＜1：3＞中的多个位中，等于逻辑电平1的数量。在主驱动级电路皆会开启的前提下，在启动信号EN＜1：3＞＝000时，驱动级电路的启动率是100％；在启动信号EN＜1：3＞＝100时，驱动级电路的启动率是200％；在启动信号EN＜1：3＞＝110时，驱动级电路的启动率是300％；在启动信号EN＜1：3＞＝111时，驱动级电路的启动率则是400％。

综上所述，本发明通过产生仿真驱动电流，并依据比较仿真驱动电流与负载电流来产生启动信号。本发明并通过启动信号以决定启动辅助驱动电路的数量，对应不同电源电压的变化，使电压调整器可提供有效的驱动能力。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种电压调整器，包括：

主驱动级电路，耦接至所述电压调整器的输出端，依据第一控制信号以提供输出电压的主驱动电流；

第一预驱动电路，耦接所述主驱动级电路，用以产生所述第一控制信号；

多个辅助驱动电路，耦接至所述输出端，分别受控于多个第二控制信号，每一所述辅助驱动电路依据对应的每一所述第二控制信号以决定是否提供所述输出电压的辅助驱动电流；

第二预驱动电路，耦接所述多个辅助驱动电路，用以依据一启动信号以产生所述多个第二控制信号；以及

比较及译码电路，产生仿真驱动电流，依据参考电流以及一计数码产生负载电流，比较所述仿真驱动电流以及所述负载电流以产生比较结果，并依据译码所述比较结果以产生所述启动信号，

其中所述计数码依据所述比较结果来产生。

2.根据权利要求1所述的电压调整器，其中所述主驱动级电路以及所述多个辅助驱动电路接收第一电源电压以做为操作电压，所述第一预驱动电路以及所述第二预驱动电路接收第二电源电压以做为操作电压，所述第一电源电压与所述第二电源电压不相同。

3.根据权利要求2所述的电压调整器，其中所述比较及译码电路基于所述第一电源电压，并依据所述第二电源电压以产生所述仿真驱动电流。

4.根据权利要求1所述的电压调整器，其中所述比较及译码电路依时序记录连续的多个时间点的所述比较结果，以分别获得所述计数码的多个位。

5.根据权利要求1所述的电压调整器，其中所述比较及译码电路在第一时间点存储所述计数码以获得暂存计数码，并在第二时间点使所述暂存计数码与目前的所述计数码进行比较以产生所述启动信号。

6.根据权利要求1所述的电压调整器，其中所述主驱动级电路为第一晶体管，所述第一晶体管的第一端接收第一电源电压，所述第一晶体管的第二端耦接至所述输出端，所述第一晶体管的控制端接收所述第一控制信号。

7.根据权利要求6所述的电压调整器，其中所述第一预驱动电路包括：

电压检测器，依据比较所述输出电压以及参考电压以产生检测信号；

电压偏移器，耦接至所述电压检测器，偏移所述检测信号的电压电平以产生偏移后检测信号；以及

预驱动器，耦接在所述电压偏移器以及所述第一晶体管的控制端间，依据所述偏移后检测信号以产生所述第一控制信号，

其中所述电压偏移器以及所述预驱动器接收第二电源电压以做为操作电压，所述第一电源电压与所述第二电源电压不相同。

8.根据权利要求7所述的电压调整器，其中每一所述辅助驱动电路为第二晶体管，所述第二晶体管的第一端接收所述第一电源电压，所述第二晶体管的第二端耦接至所述输出端，所述第二晶体管的控制端接收每一所述第二控制信号。

9.根据权利要求8所述的电压调整器，其中所述第二预驱动电路包括：

多个逻辑门，分别接收所述启动信号的多个位并共同接收所述偏移后检测信号，每一所述逻辑门依据对应的所述启动信号的每一所述位以及所述偏移后检测信号以产生对应的每一所述第二控制信号。

10.根据权利要求9所述的电压调整器，其中所述比较及译码电路包括：

驱动检测器，包括：

第三晶体管，接收所述第一电源电压以做为操作电压，并依据所述第二电源电压以产生所述仿真驱动电流以流至一第一节点；

电流镜电路，接收所述参考电流，依据所述计数码决定镜射比，并依据所述镜射比以镜射所述参考电流来由所述第一节点汲取出所述负载电流；以及

比较器，耦接至所述第一节点，依据比较所述参考电压以及所述第一节点上的电压，来产生所述比较结果；以及

逻辑电路，耦接所述比较器，依据所述比较结果来产生所述启动信号。

11.根据权利要求10所述的电压调整器，其中所述第三晶体管的电气特性与所述第一晶体管的电气特性相同。

12.根据权利要求10所述的电压调整器，其中所述逻辑电路包括：

移位寄存器，接收所述比较结果，并依时序位移所述比较结果来产生所述计数码；

闩锁器，耦接所述移位寄存器，存储在第一时间点的所述计数码以获得暂存计数码；以及

译码器，在所述第一时间点后的第二时间点，依据所述暂存计数码以及目前的所述计数码间的变化状态来产生所述启动信号的多个位。

13.根据权利要求12所述的电压调整器，其中所述译码器包括查找表，所述查找表记录所述变化状态与所述启动信号的所述多个位的关系。