KR102517461B1 - 전압생성회로 및 반도체장치 - Google Patents

전압생성회로 및 반도체장치 Download PDF

Info

Publication number
KR102517461B1
KR102517461B1 KR1020160125089A KR20160125089A KR102517461B1 KR 102517461 B1 KR102517461 B1 KR 102517461B1 KR 1020160125089 A KR1020160125089 A KR 1020160125089A KR 20160125089 A KR20160125089 A KR 20160125089A KR 102517461 B1 KR102517461 B1 KR 102517461B1
Authority
KR
South Korea
Prior art keywords
voltage
node
charge
amount
level
Prior art date
Application number
KR1020160125089A
Other languages
English (en)
Other versions
KR20180035067A (ko
Inventor
김병수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160125089A priority Critical patent/KR102517461B1/ko
Priority to US15/481,972 priority patent/US10353413B2/en
Publication of KR20180035067A publication Critical patent/KR20180035067A/ko
Application granted granted Critical
Publication of KR102517461B1 publication Critical patent/KR102517461B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전압생성회로는 제1 노드에 연결되어 일정한 전류를 갖는 제1 내부전류를 생성하는 전류원, 상기 제1 내부전류에 의해 레벨이 조절되는 상기 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하는 비교회로 및 상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전하공급회로를 포함한다.

Description

전압생성회로 및 반도체장치{VOLTAGE GENERATION CIRCUIT AND SEMICONDUCTOR DEVICE}
본 발명은 전원전압의 레벨변화에도 안정적인 공급전압을 생성하는 전압생성회로 및 반도체장치에 관한 것이다.
반도체장치가 점점 고 집적화됨에 따라 내부 회로를 설계함에 있어서 서브-미크론(sub-micron)급 이하의 디자인-룰(design-rule)이 적용되고 있다. 이렇게 미세화된 회로를 고속으로 동작시키기 위해서 공급 전원전압(VDD)의 전압 레벨은 점점 낮아지고 있다. 따라서, 낮은 공급 전원전압(VDD)을 이용하여 안정적인 내부동작을 수행하기 위한 노력들이 진행 중이며, 특히 전원전압(VDD)으로부터 생성되는 전압의 경우 전원전압(VDD)의 미세한 변동에 대하여 크게 변동할 여지가 있기 때문에 안정적인 전압을 생성하기 위한 회로에 대한 설계가 중요하다.
본 발명은 전원전압의 레벨변화에 따른 노드들의 전압차에 따라 노드들에 공급되는 전하량을 조절하여 노드들의 전압변화를 보상함으로써 일정한 레벨을 갖는 공급전압을 생성하는 전압생성회로 및 반도체장치를 제공한다.
이를 위해 본 발명은 제1 노드에 연결되어 일정한 전류를 갖는 제1 내부전류를 생성하는 전류원, 상기 제1 내부전류에 의해 레벨이 조절되는 상기 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하는 비교회로 및 상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전하공급회로를 포함하는 전압생성회로를 제공한다.
또한, 본 발명은 제1 내부전류에 의해 레벨이 조절되는 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하고, 상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드와 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전압생성회로 및 상기 공급전압을 공급받아 구동되는 내부회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 내부전류에 의해 레벨이 조절되는 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하는 구동전압생성단계 및 상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 공급전압생성단계를 포함하는 전압생성방법을 제공한다.
본 발명에 의하면 전원전압의 레벨변화에 따른 노드들의 전압차에 따라 노드들에 공급되는 전하량을 조절하여 노드들의 전압변화를 보상함으로써 일정한 레벨을 갖는 공급전압을 생성할 수 있는 효과가 있다.
또한, 본 발명에 의하면 전원전압의 레벨 변화에 맞춰 공급전압의 레벨을 보상함으로써 일정한 레벨을 갖는 공급전압을 생성하고, 반도체장치의 내부회로는 일정한 레벨을 갖는 공급전압을 공급받아 구동됨으로써 안정적인 동작을 수행할 수 있다
도 1은 본 발명의 일 실시예에 따른 전압생성회로의 구성을 도시한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 전압생성회로의 구성을 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 주파수별 비교회로의 이득에 따른 공급전압의 위상마진을 도시한 그래프이다.
도 4는 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 5는 도 1 내지 도 4에 도시된 전압생성회로 및 이를 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 전압생성회로는 전류원(10), 비교회로(20) 및 전하공급회로(30)를 포함할 수 있다.
전류원(10)은 노드(nd11)에 연결되어 일정한 전류량을 갖는 제1 내부전류(IC1)를 생성할 수 있다. 전류원(10)은 제1 전류소스(CS1) 및 제1 저항(R1)을 포함할 수 있다. 전류원(10)은 노드(nd11)와 접지전압(VSS) 사이에 위치할 수 있다. 제1 전류소스(CS1)와 제1 저항(R1)은 노드(nd11)와 접지전압(VSS) 사이에 병렬로 연결될 수 있다.
비교회로(20)는 노드(nd11)의 전압과 노드(nd12)의 전압차를 비교하여 구동전압(DRV)을 생성할 수 있다. 비교회로(20)는 노드(nd11)의 전압과 노드(nd12)의 전압차를 비교하여 레벨이 조절되는 구동전압(DRV)을 생성할 수 있다. 구동전압(DRV)은 노드(nd11)의 전압이 노드(nd12)의 전압보다 높은 경우 레벨이 증가할 수 있다. 구동전압(DRV)은 노드(nd11)의 전압이 노드(nd12)의 전압보다 낮은 경우 레벨이 감소할 수 있다.
전하공급회로(30)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd11) 및 노드(nd12)에 공급되는 전하량이 조절될 수 있다. 전하공급회로(30)는 제1 구동소자(P11) 및 제2 구동소자(P12)를 포함할 수 있다. 제1 구동소자(P11)는 전류원(10)에 의해 제1 내부전류(IC1)가 흐르도록 설정된다. 제1 구동소자(P11)는 전원전압(VDD)과 노드(nd11) 사이에 위치하는 PMOS 트랜지스터로 구현될 수 있다. 제1 구동소자(P11)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd11)에 공급되는 전하량이 조절될 수 있다. 제1 구동소자(P11)는 구동전압(DRV)의 레벨이 감소하는 경우 전원전압(VDD)으로부터 노드(nd11)에 공급되는 전하량이 증가할 수 있다. 제1 구동소자(P11)는 구동전압(DRV)의 레벨이 증가하는 경우 전원전압(VDD)으로부터 노드(nd11)에 공급되는 전하량이 감소할 수 있다. 제2 구동소자(P12)는 제1 구동소자(P11)에 흐르는 제1 내부전류(IC1)가 미러링되어 동일한 전류가 흐르도록 설정될 수 있다. 제2 구동소자(P12)는 전원전압(VDD)과 노드(nd12) 사이에 위치하는 PMOS 트랜지스터로 구현될 수 있다. 제2 구동소자(P12)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 조절될 수 있다. 제2 구동소자(P12)는 구동전압(DRV)의 레벨이 감소하는 경우 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 증가할 수 있다. 제2 구동소자(P12)는 구동전압(DRV)의 레벨이 증가하는 경우 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 감소할 수 있다. 전하공급회로(30)는 노드(nd12)에 공급되는 전하량에 따라 공급전압(VSUP)을 생성할 수 있다. 공급전압(VSUP)은 전원전압(VDD)으로부터 제2 구동소자(P12)에 의해 전압 강하되어 생성될 수 있다. 전원전압(VDD)으로부터 제2 구동소자(P12)에 의해 전압 강하되는 전압레벨은 도 4에 도시된 내부회로(200)에 구비되는 트랜지스터들의 포화전압(Saturation Voltage)보다 낮은 레벨로 설정되도록 설정될 수 있다.
한편, 도 1에 도시된 공급전압(VSUP)이 출력되는 노드(nd12)의 출력임피던스를 살펴보면 다음과 같다. 노드(nd12)의 출력임피던스는 Ros로 정의한다.
Figure 112016094320133-pat00001
여기서, gm1은 제1 구동소자(P11)의 트랜스컨덕턴스(transconductance)를 의미하고, gm2는 제2 구동소자(P12)의 트랜스컨덕턴스(transconductance)를 의미하며, Ao는 비교회로(20)의 이득(gain)을 의미하고, go1은 제1 구동소자(P11)의 컨덕턴스(conductance)를 의미하며, go2는 제2 구동소자(P12)의 컨덕턴스(conductance)를 의미하고, goB는 전류원(10)의 컨덕턴스(conductance)를 의미한다.
이와 같은 노드(nd12)의 출력임피던스(Ros)는 비교회로(20) 및 전하공급회로(30)의 동작에 따라 노드(nd11)와 노드(nd12)의 전압을 동일하게 조절함으로써 전류원(10)의 출력임피던스와 동일하게 조절될 수 있다.
도 2에 도시된 바와 같이 본 발명의 다른 실시예에 따른 전압생성회로는 전류원(40), 비교회로(50) 및 전하공급회로(60)를 포함할 수 있다.
전류원(40)은 노드(nd22)에 연결되어 일정한 전류량을 갖는 제1 내부전류(IC1)를 생성할 수 있다. 전류원(40)은 NMOS 트랜지스터들(N41,N42,N43) 및 제2 전류소스(CS2)를 포함할 수 있다. NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)는 노드(nd22)와 접지전압(VSS)사이에 직렬로 연결되어 전류원(40)의 저항값을 설정할 수 있다. NMOS 트랜지스터(N41)는 게이트전압(VG)에 응답하여 턴온될 수 있다. 게이트전압(VG)은 NMOS 트랜지스터(N41)를 턴온시키기 위한 전압레벨로 설정될 수 있다. NMOS 트랜지스터(N42)와 NMOS 트랜지스터(N43)의 게이트는 서로 연결되어 전류미러를 형성할 수 있다. NMOS 트랜지스터(N43)는 제2 전류소스(CS2)와 접지전압(VSS)사이에 연결되고, NMOS 트랜지스터(N43)의 게이트는 제2 전류소스(CS2)에 연결될 수 있다. NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)에 의해 설정되는 저항은 도 1에 도시된 제1 저항(R1)으로 설정될 수 있다. 제2 전류소스(CS2)과 NMOS 트랜지스터(N43)는 도 1에 도시된 제1 전류소스(CS1)로 설정될 수 있다.
비교회로(50)는 내부전류원(51) 및 구동전압생성회로(52)를 포함할 수 있다.
내부전류원(51)은 노드(nd23)와 접지전압(VSS)에 연결되어 일정한 전류량을 갖는 제2 내부전류(IC2)를 생성할 수 있다. 내부전류원(51)은 제3 전류소스(CS3)와 NMOS 트랜지스터들(N51,N52)를 포함할 수 있다. NMOS 트랜지스터(N51)는 노드(nd23)와 접지전압(VSS) 사이에 위치하고, NMOS 트랜지스터(N51)의 게이트는 NMOS 트랜지스터(N52)의 게이트에 연결될 수 있다. NMOS 트랜지스터(N52)는 제3 전류소스(CS3)와 접지전압(VSS) 사이에 위치하고, NMOS 트랜지스터(N52)의 게이트는 제3 전류소스(CS3)에 연결될 수 있다. NMOS 트랜지스터(N51)와 NMOS 트랜지스터(N52)의 게이트는 서로 연결되어 전류미러를 형성할 수 있다.
구동전압생성회로(52)는 제2 내부전류(IC2)에 따라 노드(nd21)의 전압과 노드(nd22)의 전압차에 따라 레벨이 조절되는 구동전압(DRV)을 생성할 수 있다. 구동전압생성회로(52)는 전원전압(VDD)과 노드(nd23) 사이에 위치할 수 있다. 구동전압생성회로(52)는 PMOS 트랜지스터들(P51,P52) 및 NMOS 트랜지스터들(N53,N54)를 포함할 수 있다. 구동전압생성회로(52)는 일반적인 비교기로 구현될 수 있다.
이와 같은 비교회로(50)는 노드(nd21)의 전압과 노드(nd22)의 전압차를 비교하여 구동전압(DRV)을 생성할 수 있다. 비교회로(50)는 노드(nd21)의 전압과 노드(nd22)의 전압차를 비교하여 레벨이 조절되는 구동전압(DRV)을 생성할 수 있다. 구동전압(DRV)은 노드(nd21)의 전압이 노드(nd22)의 전압보다 높은 경우 레벨이 감소할 수 있다. 구동전압(DRV)은 노드(nd21)의 전압이 노드(nd22)의 전압보다 낮은 경우 레벨이 증가할 수 있다. 도 2에 도시된 비교회로(50)는 도 1에 도시된 비교회로(20)로 설정될 수 있다.
전하공급회로(60)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd21) 및 노드(nd22)에 공급되는 전하량이 조절될 수 있다. 전하공급회로(60)는 제3 구동소자(P61) 및 제4 구동소자(P62)를 포함할 수 있다. 제3 구동소자(P61)는 전류원(40)에 의해 제1 내부전류(IC1)가 흐르도록 설정된다. 제3 구동소자(P61)는 전원전압(VDD)과 노드(nd22) 사이에 위치하는 PMOS 트랜지스터로 구현될 수 있다. 제3 구동소자(P61)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd22)에 공급되는 전하량이 조절될 수 있다. 제3 구동소자(P61)는 구동전압(DRV)의 레벨이 감소하는 경우 전원전압(VDD)으로부터 노드(nd22)에 공급되는 전하량이 증가할 수 있다. 제3 구동소자(P61)는 구동전압(DRV)의 레벨이 증가하는 경우 전원전압(VDD)으로부터 노드(nd22)에 공급되는 전하량이 감소할 수 있다. 제4 구동소자(P62)는 제3 구동소자(P61)에 흐르는 제1 내부전류(IC1)가 미러링되어 동일한 전류가 흐르도록 설정된다. 제4 구동소자(P62)는 전원전압(VDD)과 노드(nd21) 사이에 위치하는 PMOS 트랜지스터로 구현될 수 있다. 제4 구동소자(P62)는 구동전압(DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(nd21)에 공급되는 전하량이 조절될 수 있다. 제4 구동소자(P62)는 구동전압(DRV)의 레벨이 감소하는 경우 전원전압(VDD)으로부터 노드(nd21)에 공급되는 전하량이 증가할 수 있다. 제4 구동소자(P62)는 구동전압(DRV)의 레벨이 증가하는 경우 전원전압(VDD)으로부터 노드(nd21)에 공급되는 전하량이 감소할 수 있다. 전하공급회로(60)는 노드(nd22)에 공급되는 전하량에 따라 공급전압(VSUP)을 생성할 수 있다. 전하공급회로(60)는 도 1에 도시된 전하공급회로(30)로 설정될 수 있다.
도 3은 본 발명의 일 실시예에 따른 주파수별 비교회로의 이득에 따른 공급전압의 위상마진을 도시한 그래프이다.
도 3에 도시된 그래프에서 공급전압(VSUP)의 위상마진은 비교회로의 이득이 0 dB인 A 지점에서 73.4962로 측정됨을 알 수 있다. 즉, 도 1에 도시된 전하공급회로(30) 및 도 2에 도시된 전하공급회로(60)는 전원전압(VDD)의 레벨변화에 따른 비교회로(도 1의 20 및 도 2의 40)의 동작에 의해 전원전압(VDD)의 레벨변화를 보상함으로써 일정한 공급전압(VSUP)을 생성할 수 있다.
도 1을 참고하여 본 발명의 일 실시예에 따른 전압생성회로의 동작을 설명하되 전원전압(VDD)의 레벨이 감소하여 노드(nd11)의 전압이 노드(nd12)의 전압보다 낮은 경우와 노드(nd11)의 전압이 노드(nd12)의 전압보다 높은 경우에 따라 공급전압(VSUP)을 생성하는 동작을 예를 들어 설명하면 다음과 같다.
우선, 전원전압(VDD)의 레벨이 감소하여 노드(nd11)의 전압이 노드(nd12)의 전압보다 낮은 경우를 설명하면 다음과 같다.
전류원(10)은 노드(nd11)에 연결되어 일정한 전류량을 갖는 제1 내부전류(IC1)를 생성한다.
노드(nd11)는 제1 구동소자(P11)에 흐르는 제1 내부전류(IC1)에 의해 전원전압(VDD)으로부터 전압 강하하여 전압레벨이 감소한다. 노드(nd12)는 제1 내부전류(IC1)와 동일한 전류로 인해 전원전압(VDD)으로부터 전압 강하하여 전압레벨이 감소한다. 이때, 노드(nd11)의 전압은 노드(nd12)의 전압보다 낮게 생성된다.
비교회로(20)는 제1 내부전류(IC1)에 의해 레벨이 조절되는 노드(nd11)의 전압과 노드(nd12)의 전압차를 비교하여 레벨이 감소하는 구동전압(DRV)을 생성한다.
전하공급회로(30)의 제1 구동소자(P11)는 구동전압(DRV)의 레벨이 감소하므로 전원전압(VDD)으로부터 노드(nd11)에 공급되는 전하량이 증가한다. 전하공급회로(30)의 제2 구동소자(P12)는 구동전압(DRV)의 레벨이 감소하므로 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 증가한다.
공급전압(VSUP)은 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 증가하므로 레벨이 증가하게 된다. 여기서, 노드(nd12)에 공급되는 전하량이 증가하는 동작은 제2 구동소자(P12)에 의해 전원전압(VDD)으로부터 노드(nd12)까지 전압 강하량이 감소함을 의미한다. 즉, 제2 구동소자(P12)에 의해 전원전압(VDD)으로부터 전압 강하되는 전압레벨이 감소된다.
다음으로, 전원전압(VDD)의 레벨이 감소하여 노드(nd11)의 전압이 노드(nd12)의 전압보다 높은 경우를 설명하면 다음과 같다.
전류원(10)은 노드(nd11)에 연결되어 일정한 전류량을 갖는 제1 내부전류(IC1)를 생성한다.
노드(nd11)는 제1 구동소자(P11)에 흐르는 제1 내부전류(IC1)에 의해 전원전압(VDD)으로부터 전압 강하하여 전압레벨이 감소한다. 노드(nd12)는 제1 내부전류(IC1)와 동일한 전류로 인해 전원전압(VDD)으로부터 전압강하하여 전압레벨이 감소한다. 이때, 노드(nd11)의 전압은 노드(nd12)의 전압보다 높게 생성된다.
비교회로(20)는 제1 내부전류(IC1)에 의해 레벨이 조절되는 노드(nd11)의 전압과 노드(nd12)의 전압차를 비교하여 레벨이 증가하는 구동전압(DRV)을 생성한다.
전하공급회로(30)의 제1 구동소자(P11)는 구동전압(DRV)의 레벨이 증가하므로 전원전압(VDD)으로부터 노드(nd11)에 공급되는 전하량이 감소한다. 전하공급회로(30)의 제2 구동소자(P12)는 구동전압(DRV)의 레벨이 증가하므로 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 감소한다.
공급전압(VSUP)은 전원전압(VDD)으로부터 노드(nd12)에 공급되는 전하량이 감소하므로 레벨이 감소하게 된다. 여기서, 노드(nd12)에 공급되는 전하량이 감소하는 동작은 제2 구동소자(P12)에 의해 전원전압(VDD)으로부터 노드(nd12)까지 전압강하량이 증가함을 의미한다. 즉, 제2 구동소자(P12)에 의해 전원전압(VDD)으로부터 전압 강하되는 전압레벨이 증가된다.
또한, 본 발명의 일 실시예에 따른 전압생성회로는 앞서 설명한 동작이 지속적으로 수행되어 전원전압(VDD)의 레벨변화에도 일정한 레벨을 갖는 공급전압(VSUP)을 생성할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 전압생성회로는 전원전압의 레벨변화에 따른 노드들의 전압차에 따라 전원전압으로부터 노드들에 공급되는 전하량을 조절한다. 따라서, 전압생성회로는 노드들의 전압변화를 보상함으로써 일정한 레벨을 갖는 공급전압을 생성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 4에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체장치는 전압생성회로(100) 및 내부회로(200)을 포함할 수 있다.
전압생성회로(100)는 제1 내부전류(도 1 및 도 2의 IC1)에 의해 레벨이 조절되는 노드(도 1의 nd11 및 도 2의 nd21)의 전압과 노드(도 1의 nd12 및 도 2의 nd22)의 전압차에 따라 레벨이 조절되는 구동전압(도 1 및 도 2의 DRV)을 생성할 수 있다. 전압생성회로(100)는 구동전압(도 1 및 도 2의 DRV)의 레벨에 따라 전원전압(VDD)으로부터 노드(도 1의 nd11 및 도 2의 nd21)와 노드(도 1의 nd12 및 도 2의 nd22)에 공급되는 전하량이 조절되어 공급전압(VSUP)을 생성할 수 있다. 도 4에 도시된 전압생성회로(100)는 도 1에 도시된 전압생성회로 또는 도 2에 도시된 전압생성회로로 구현될 수 있다.
내부회로(200)는 공급전압(VSUP)을 공급받아 구동될 수 있다. 내부회로(200)는 다수의 트랜지스터로 구현되는 일반적인 회로로 구현될 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체장치는 전원전압의 레벨 변화에 맞춰 공급전압의 레벨을 보상함으로써 일정한 레벨을 갖는 공급전압을 생성할 수 있다. 또한, 반도체장치의 내부회로는 일정한 레벨을 갖는 공급전압을 공급받아 구동됨으로써 안정적인 동작을 수행할 수 있다.
앞서, 도 1 내지 도 4에서 살펴본 전압생성회로 및 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 5를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 4에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 5에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
제1 실시예
10. 전류원 20. 비교회로
30. 전하공급회로
제2 실시예
40. 전류원 50. 비교회로
51. 내부전류원 52. 구동전압생성회로
60. 전하공급회로
반도체장치
100. 전압생성회로 200. 내부회로

Claims (20)

  1. 제1 노드에 연결되어 일정한 전류를 갖는 제1 내부전류를 생성하는 전류원;
    상기 제1 내부전류에 의해 레벨이 조절되는 상기 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하는 비교회로; 및
    상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전하공급회로를 포함하는 전압생성회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 구동전압은
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 높은 경우 레벨이 증가하고, 상기 제1 노드의 전압이 상기 제2 노드의 전압보다 낮은 경우 레벨이 감소하는 전압인 전압생성회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 전하공급회로는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 낮은 경우 상기 전하량이 감소하는 전압생성회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 전하공급회로는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 높은 경우 상기 전하량이 증가하는 전압생성회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 전하공급회로는
    상기 제2 노드에 공급되는 전하량에 따라 상기 공급전압을 생성하는 전압생성회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 비교회로는
    제3 노드에 연결되어 일정한 전류량을 갖는 제2 내부전류를 생성하는 내부전류원; 및
    상기 전원전압과 상기 제3 노드 사이에 위치하고, 상기 제2 내부전류에 따라 상기 제1 노드의 전압과 상기 제2 노드의 전압차에 따라 레벨이 조절되는 상기 구동전압을 생성하는 구동전압생성회로를 포함하는 전압생성회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 전하공급회로는
    상기 전원전압과 상기 제1 노드 사이에 위치하고, 상기 구동전압의 레벨에 따라 상기 전원전압으로부터 상기 제1 노드에 공급되는 상기 전하량이 조절되는 제1 구동소자; 및
    상기 전원전압과 상기 제2 노드 사이에 위치하고, 상기 구동전압의 레벨에 따라 상기 전원전압으로부터 상기 제2 노드에 공급되는 상기 전하량이 조절되는 제2 구동소자를 포함하는 전압생성회로.
  8. 제1 내부전류에 의해 레벨이 조절되는 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하고, 상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드와 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전압생성회로; 및
    상기 공급전압을 공급받아 구동되는 내부회로를 포함하는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 구동전압은
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 높은 경우 레벨이 증가하고, 상기 제1 노드의 전압이 상기 제2 노드의 전압보다 낮은 경우 레벨이 감소하는 전압인 반도체장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 전압생성회로는
    상기 제1 노드에 연결되어 일정한 제1 내부전류를 생성하는 전류원;
    상기 제1 내부전류의 전류량에 따라 레벨이 조절되는 상기 제1 노드의 전압과 상기 제2 노드의 전압차를 비교하여 상기 구동전압을 생성하는 비교회로; 및
    상기 구동전압의 레벨에 따라 상기 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 전하공급회로를 포함하는 반도체장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 전하공급회로는
    상기 제2 노드에 공급되는 전하량에 따라 상기 공급전압을 생성하는 반도체장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 전하공급회로는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 낮은 경우 상기 전하량이 감소하는 반도체장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 전하공급회로는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 높은 경우 상기 전하량이 증가하는 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 비교회로는
    제3 노드에 연결되어 일정한 전류량을 갖는 제2 내부전류를 생성하는 내부전류원; 및
    상기 전원전압과 상기 제3 노드 사이에 위치하고, 상기 제2 내부전류에 따라 상기 제1 노드의 전압과 상기 제2 노드의 전압차에 따라 레벨이 조절되는 상기 구동전압을 생성하는 구동전압생성회로를 포함하는 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 전하공급회로는
    상기 전원전압과 상기 제1 노드 사이에 위치하고, 상기 구동전압의 레벨에 따라 상기 전원전압으로부터 상기 제1 노드에 공급되는 상기 전하량이 조절되는 제1 구동소자; 및
    상기 전원전압과 상기 제2 노드 사이에 위치하고, 상기 구동전압의 레벨에 따라 상기 전원전압으로부터 상기 제2 노드에 공급되는 상기 전하량이 조절되는 제2 구동소자를 포함하는 반도체장치.
  16. 제1 내부전류에 의해 레벨이 조절되는 제1 노드의 전압과 제2 노드의 전압차에 따라 레벨이 조절되는 구동전압을 생성하는 구동전압생성단계; 및
    상기 구동전압의 레벨에 따라 전원전압으로부터 상기 제1 노드 및 상기 제2 노드에 공급되는 전하량이 조절되어 공급전압을 생성하는 공급전압생성단계를 포함하는 전압생성방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 구동전압은
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 높은 경우 레벨이 증가하고, 상기 제1 노드의 전압이 상기 제2 노드의 전압보다 낮은 경우 레벨이 감소하는 전압인 전압생성방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 공급전압생성단계는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 낮은 경우 상기 제1 및 제2 노드에 공급되는 전하량이 감소하는 전압생성방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 공급전압생성단계는
    상기 제2 노드의 전압이 상기 제1 노드의 전압보다 높은 경우 상기 제1 및 제2 노드에 공급되는 전하량이 증가하는 전압생성방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 공급전압은
    상기 제2 노드에 공급되는 전하량에 따라 생성되는 전압인 전압생성방법.
KR1020160125089A 2016-09-28 2016-09-28 전압생성회로 및 반도체장치 KR102517461B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160125089A KR102517461B1 (ko) 2016-09-28 2016-09-28 전압생성회로 및 반도체장치
US15/481,972 US10353413B2 (en) 2016-09-28 2017-04-07 Voltage generation circuits, semiconductor devices including the same, and methods of generating voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160125089A KR102517461B1 (ko) 2016-09-28 2016-09-28 전압생성회로 및 반도체장치

Publications (2)

Publication Number Publication Date
KR20180035067A KR20180035067A (ko) 2018-04-05
KR102517461B1 true KR102517461B1 (ko) 2023-04-04

Family

ID=61685746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125089A KR102517461B1 (ko) 2016-09-28 2016-09-28 전압생성회로 및 반도체장치

Country Status (2)

Country Link
US (1) US10353413B2 (ko)
KR (1) KR102517461B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005122B1 (ko) 2009-04-17 2011-01-04 주식회사 하이닉스반도체 반도체 장치의 내부 전압 발생 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
JP4935979B2 (ja) * 2006-08-10 2012-05-23 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
KR100833624B1 (ko) 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
EP2498460A1 (en) * 2009-11-05 2012-09-12 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US8274421B2 (en) * 2010-07-16 2012-09-25 Analog Devices, Inc. System for digitizing a parameter having an unknown value
JP5989455B2 (ja) * 2012-08-21 2016-09-07 ローム株式会社 リーク電流検出回路、半導体装置、ｌｅｄ照明装置、車両
US9261571B2 (en) 2013-08-15 2016-02-16 Texas Instruments Incorporated Fluxgate magnetic sensor readout apparatus
US9831765B2 (en) * 2014-09-30 2017-11-28 Skyworks Solutions, Inc. Frequency modulation and pulse skipping mode voltage controller
KR20160062491A (ko) * 2014-11-25 2016-06-02 에스케이하이닉스 주식회사 온도 센서
JP6609986B2 (ja) * 2015-05-13 2019-11-27 セイコーエプソン株式会社 制御装置、電子機器及び無接点電力伝送システム
US9918367B1 (en) * 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005122B1 (ko) 2009-04-17 2011-01-04 주식회사 하이닉스반도체 반도체 장치의 내부 전압 발생 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 미국 특허출원공개공보 US2012/0013495호(2012.01.19.) 1부.*

Also Published As

Publication number Publication date
US20180091120A1 (en) 2018-03-29
US10353413B2 (en) 2019-07-16
KR20180035067A (ko) 2018-04-05

Similar Documents

Publication Publication Date Title
US10134485B2 (en) Semiconductor devices for impedance calibration including systems and methods thereof
CN106340318B (zh) 上电复位电路和包括其的半导体存储器件
KR102193622B1 (ko) 전압 생성 회로
US9559691B1 (en) Semiconductor device and semiconductor system
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
CN107452414B (zh) 加电复位电路和包括其的半导体存储器件
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
KR20180044582A (ko) 전자 장치
KR20220133836A (ko) 저장 장치 및 그 동작 방법
CN110675899A (zh) 延迟电路和使用该延迟电路的半导体***
US10054967B2 (en) Semiconductor device including reference voltage generation circuit controlling level of reference voltage
KR102643713B1 (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US9647659B1 (en) Semiconductor devices
KR102517461B1 (ko) 전압생성회로 및 반도체장치
US10269398B2 (en) Electronic devices including logic operators to prevent malfunction
KR102485486B1 (ko) 반도체장치 및 반도체시스템
KR20160106990A (ko) 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
KR102087873B1 (ko) 전압 생성 회로, 반도체 장치, 시스템 및 전압 생성 방법
CN106571159B (zh) 半导体器件以及包括半导体器件的半导体***
US10515673B2 (en) Semiconductor devices and semiconductor systems including a semiconductor device
US9576628B1 (en) Semiconductor device
US10110227B2 (en) Internal voltage generation circuit
KR102553854B1 (ko) 반도체장치
KR102504180B1 (ko) 리셋동작을 수행하는 반도체패키지 및 반도체시스템
KR102526601B1 (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant