KR102011138B1 - 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법 - Google Patents

전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법 Download PDF

Info

Publication number
KR102011138B1
KR102011138B1 KR1020130046218A KR20130046218A KR102011138B1 KR 102011138 B1 KR102011138 B1 KR 102011138B1 KR 1020130046218 A KR1020130046218 A KR 1020130046218A KR 20130046218 A KR20130046218 A KR 20130046218A KR 102011138 B1 KR102011138 B1 KR 102011138B1
Authority
KR
South Korea
Prior art keywords
current
sample
cell
voltage
memory device
Prior art date
Application number
KR1020130046218A
Other languages
English (en)
Other versions
KR20140128492A (ko
Inventor
아르투르 안토냔
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130046218A priority Critical patent/KR102011138B1/ko
Priority to US14/242,854 priority patent/US8929127B2/en
Publication of KR20140128492A publication Critical patent/KR20140128492A/ko
Application granted granted Critical
Publication of KR102011138B1 publication Critical patent/KR102011138B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 불휘발성 메모리 장치에 관한 것으로, 보다 상세히는, 저항 랜덤 엑세스 메모리 장치 등과 같은 불휘발성 메모리 장치의 전류 생성기 및 쓰기 혹은 읽기 전류 보정 방법에 관한 것이다. 본 발명에 의한 전류 생성기는 샘플 전류의 세기를 가변하고, 샘플 전류의 세기에 따라 저항 상태가 변하는 샘플 셀을 통해 얻어진 피드백 신호을 수신하여 상기 샘플 셀의 저항 상태를 판단하며, 상기 샘플 셀의 저항 상태가 다른 저항 상태로 바뀔 때 인가되던 샘플 전류에 응답하여 메모리 셀의 쓰기 전류를 보정하는 전류 제공 회로 및 상기 샘플 셀의 저항 상태가 설정된 저항 범위 중 어디에 속하는지 나타내기 위한 상기 피드백 신호를 생성하는 보정 회로를 포함하되, 상기 보정 회로는 읽기 전류에 응답하여 상기 샘플 셀로부터 출력된 샘플 전압과 제 1 기준 전압을 비교하여 제 1 출력 전압을 생성하고, 샘플 전압과 제 2 기준 전압을 비교하여 제 2 출력 전압을 생성하며, 상기 제 1 및 제 2 출력 전압을 비교하여 상기 피드백 신호을 생성한다. 본 발명에 의한 불휘발성 메모리 장치를 위한 전류 생성기 및 불휘발성 메모리 장치의 쓰기 전류 보정 방법에 따르면, 데이터 처리를 위한 전류를 생성하되, 생성하는 전류가 자기 보정되므로 온도 및 시간의 변화에 의한 데이터 에러가 보정될 수 있다.

Description

전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법{CURRENT GENERATOR FOR NONVOLATILE MEMORY DEVICE AND DRIVING CURRENT CALIBRATING METHOD USING THE SAME}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 보다 상세히는, 저항 랜덤 엑세스 메모리 장치 등과 같은 불휘발성 메모리 장치의 전류 생성기 및 그것의 동작 전류 보정 방법에 관한 것이다.
MRAM(Magnetic Random Access Memory)은 메모리셀의 MTJ(magnetic tunneling junction) 요소의 저항 변화를 이용하여 데이터를 저장하는 메모리소자이다. 상기 MTJ 요소의 저항은 자유층(free layer)의 자화 방향에 따라 달라진다. 즉, 상기 자유층의 자화 방향이 고정층(fixed layer)의 자화 방향과 동일할 때, 상기 MTJ 요소는 낮은 저항값을 갖고, 반대인 경우에 높은 저항값을 갖는다. 상기 MTJ 요소의 낮은 저항값은 데이터 '0'에 대응되고, 상기 MTJ 요소의 높은 저항값은 데이터 '1'에 대응될 수 있다.
MRAM의 데이터 기록 방법 중에서, 디지트 라인(digit line)을 이용해서 MTJ 요소에 데이터를 기록하는 방법이 있다. 이러한 기록 방식을 선택한 MRAM에서는, MTJ 요소와 이격하여 설치된 디지트 라인에 쓰기 전류를 인가하여 그로부터 발생된 자기장을 이용해서 자유층의 자화 방향을 변화시킨다. 읽기전류는 MTJ 요소의 양단 사이에 인가된다. 이와 같은 MRAM에서는 읽기 전류의 경로와 쓰기 전류의 경로가 다르다. 하지만 디지트 라인을 사용하지 않는 STT-MRAM(spin transfer torque magnetic random access memory)의 경우, 읽기 전류의 경로와 쓰기 전류의 경로가 같으므로, 읽기 전류와 쓰기 전류에 대한 섬세한 제어가 요구된다.
본 발명의 목적은 데이터 처리를 위한 전류를 생성하되, 생성하는 전류를 자기 보정하는 불휘발성 메모리 장치를 위한 전류 생성기 및 불휘발성 메모리 장치의 동작 보정 방법을 제공하는 것이다.
본 발명에 의한 전류 생성기는 샘플 전류의 세기를 가변하고, 샘플 전류의 세기에 따라 저항 상태가 변하는 샘플 셀을 통해 얻어진 피드백 신호를 수신하여 상기 샘플 셀의 저항 상태를 판단하며, 상기 샘플 셀의 저항 상태가 다른 저항 상태로 바뀔 때 인가되던 샘플 전류에 응답하여 메모리 셀의 쓰기 전류를 보정하는 전류 제공 회로 및 상기 샘플 셀의 저항 상태가 설정된 저항 범위 중 어디에 속하는지 나타내기 위한 상기 피드백 신호를 생성하는 보정 회로를 포함하되, 상기 보정 회로는 읽기 전류에 응답하여 상기 샘플 셀로부터 출력된 샘플 전압과 제 1 기준 전압을 비교하여 제 1 출력 전압을 생성하고, 샘플 전압과 제 2 기준 전압을 비교하여 제 2 출력 전압을 생성하며, 상기 제 1 및 제 2 출력 전압을 비교하여 상기 피드백 신호를 생성한다.
실시 예에 있어서, 상기 보정 회로는 제 1 및 제 2 기준 전압을 생성하는 기준 전압 생성기를 더 포함하며, 상기 제 1 기준 전압은 읽기 전류에 응답하여 제 1 저항 상태의 셀로부터 출력된 전압이고, 상기 제 2 기준 전압은 상기 읽기 전류에 응답하여, 상기 제 1 저항 상태보다 높은 저항값을 가지는 제 2 저항 상태의 셀로부터 출력된 전압이다.
실시 예에 있어서, 상기 보정 회로는 상기 샘플 셀을 초기화하기 위한 리셋 전류원을 더 포함한다.
실시 예에 있어서, 상기 전류 제공 회로는 상기 샘플 셀의 저항 상태가 다른 저항 상태로 변화될 때까지 샘플 전류를 증가시키며, 샘플 전류를 증가시킨 횟수를 기초로 카운트값을 생성하는 카운터 및 상기 카운트값을 기초로 보정된 동작 전류를 제공하는 레플리카 회로를 더 포함한다.
실시 예에 있어서, 상기 전류 제공 회로는 병렬로 연결된 복수의 저항을 포함하는 저항 어레이 및 상기 복수의 저항과 직렬로 연결된 복수의 스위치들을 포함하는 스위치 어레이를 더 포함하고, 상기 스위치 어레이는 상기 카운터의 제어에 응답하여 상기 복수의 스위치들을 턴 온 한다.
실시 예에 있어서, 상기 저항 어레이는 상기 복수의 저항에 흐르는 총 전류의 크기가 이진화되도록 구성된다.
실시 예에 있어서, 상기 전류 제공 회로는 상기 복수의 저항에 제공되는 전압을 일정하게 유지하는 전압 안정화기를 더 포함한다.
실시 예에 있어서, 상기 전압 안정화기는 기준 전압과 출력 전압의 차이를 증폭하는 오류 증폭기 및 상기 증폭된 전압을 기초로 상기 출력 전압을 생성하는 패스부를 포함한다.
실시 예에 있어서, 상기 레플리카 회로는 병렬로 연결된 복수의 저항을 포함하는 레플리카 저항 어레이, 상기 복수의 저항과 직렬로 연결된 복수의 스위치들을 포함하는 레플리카 스위치 어레이 및 상기 레플리카 저항 어레이와 직렬로 연결된 전류 미러를 포함하고, 상기 레플리카 스위치 어레이는 상기 카운트 값을 기초로 한 카운터의 제어에 응답하여 상기 복수의 스위치들을 턴 온 한다.
본 발명에 의한 샘플 셀과 제 1 및 제 2 비교기를 포함하는 불휘발성 메모리 장치의 동작 전류 보정 방법은 상기 셈플 셀에 샘플 전류를 인가하고, 상기 샘플 셀의 저항 상태가 변화될 때까지 샘플 전류를 가변하는 단계 및 가변된 샘플 전류에 응답하여 상기 불휘발성 메모리 장치의 동작 전류를 보정하는 단계를 포함하되, 상기 샘플 전류를 가변하는 단계에서, 상기 제 1 비교기는 상기 샘플 셀이 읽기 전류에 응답하여 생성한 샘플 전압과 제 1 기준 전압을 비교하여 제 1 출력 전압을 생성하고, 상기 제 2 비교기는 샘플 전압과 제 2 기준 전압을 비교하여 제 2 출력 전압을 생성하며, 상기 제 1 및 제 2 출력 전압을 비교하여 상기 샘플 셀의 저항 상태를 판단한다.
실시 예에 있어서, 상기 샘플 셀에 리셋 전류를 제공하여 상기 샘플 셀의 저항 상태를 초기화시키는 단계를 더 포함한다.
실시 예에 있어서, 샘플 전류가 가변된 횟수에 기초하여 카운트 값을 계산하는 단계를 더 포함하고, 상기 가변된 샘플 전류에 응답하여 상기 불휘발성 메모리 장치의 동작 전류를 보정하는 단계는 상기 카운트 값을 기초로 상기 불휘발성 메모리의 동작 전류를 보정하는 단계이다.
실시 예에 있어서, 상기 샘플 셀의 저항 상태가 변화될 때까지 샘플 전류를 가변하는 단계에서, 샘플 전류는 상기 샘플 셀의 저항 상태가 변화될 때까지 이진화된 크기로 단계적으로 증가된다.
실시 예에 있어서, 상기 불휘발성 메모리 장치의 동작 전류 보정 방법은 소정의 시간을 간격으로 주기적으로 수행된다.
실시 예에 있어서, 상기 불휘발성 메모리 장치의 동작 전류 보정 방법은 상기 불휘발성 메모리의 스타트 업 동작시 수행된다.
본 발명에 의한 불휘발성 메모리 장치를 위한 전류 생성기 및 불휘발성 메모리 장치의 쓰기 전류 보정 방법에 따르면, 데이터 처리를 위한 전류를 생성하되, 생성하는 전류가 자기 보정되므로 온도 및 시간의 변화에 의한 데이터 에러가 보정될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 도 1의 셀 어레이에 포함된 메모리 셀(MC)의 일 실시 예를 보여주는 도면이다.
도 3 및 도 4는 도 2의 메모리 셀(MC)에 저장된 데이터에 따른 가변 저항 소자(VR)의 자화 방향을 나타내는 도면이다.
도 5는 도 1의 메모리 셀(MC)에 대한 쓰기 동작을 설명하기 위한 도면이다.
도 6은 도 2의 가변 저항 소자(VR)에 흐르는 전류 및 가변 저항 소자(VR)의 저항값 사이의 관계를 도시하는 그래프이다.
도 7은 가변 저항 소자(VR)의 스위칭 전류의 변화를 도시하는 그래프이다.
도 8은 도 1의 전류 생성기의 일실시예를 도시하는 블록도이다.
도 9는 도 8의 보정 회로의 일실시예를 도시하는 회로도이다.
도 10은 도 9의 피드백 신호 생성부의 실시예를 도시하는 회로도이다.
도 11은 도 10의 피드백 신호 생성부에서 생성되는 피드백 신호를 설명하기 위한 그래프이다.
도 12는 도 8의 전류 제공 회로의 실시예를 도시하는 회로도이다.
도 13은 도 12의 스위치 어레이 및 저항 어레이의 실시예를 도시하는 회로도이다.
도 14는 도 8의 레플리카 회로의 실시예를 도시하는 회로도이다.
도 15는 본 발명의 실시예에 의한 불휘발성 메모리 장치의 읽기/쓰기 전류 보정 방법을 도시하는 순서도이다.
도 16은 본 발명의 실시예에 의한 불휘발성 메모리 장치인 상 변화 메모리 장치를 휴대용 전자 시스템에 적용한 블록도이다.
도 17은 본 발명의 실시예에 의한 불휘발성 메모리 장치를 메모리 카드(memory card)에 적용한 블록도이다.
도 18은 도 17의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 장치(100)는 셀 어레이(110), 어드레스 디코더(120), 열 디코더(130), 쓰기 드라이버 및 감지 증폭기(140), 입출력 버퍼(150) 및 전류 생성기(160)를 포함한다.
불휘발성 메모리 장치(100)는 샘플 셀을 이용하여 동작 전류 레벨을 자기 보정한다. 불휘발성 메모리 장치(100)의 동작 전류는 쓰기 전류 및 읽기 전류를 포함한다. 불휘발성 메모리 장치(100)는 자기 보정 동작을 위하여, 샘플 셀의 스위칭 전류 레벨을 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다. 불휘발성 메모리 장치(100)의 데이터 처리 동작에서 이용되는 동작 전류의 레벨은 메모리 셀의 스위칭 전류 레벨을 기초로 결정된다. 불휘발성 메모리 장치(100)는 샘플 셀의 스위칭 전류 레벨을 기초로 동작 전류를 보정하여, 온도 및 시간에 따라 변화되는 메모리 셀의 물리적 특성에 의한 영향을 보정할 수 있다.
셀 어레이(110)는 불휘발성 메모리 셀들로 구성된다. 예를 들면, 셀 어레이(110)는 PRAM(Phase Change Random Access Memory)이나 RRAM(Resistance Random Access Memory)과 같은 저항 메모리(Resistive Memory) 셀이나, NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등으로 구성되는 메모리 셀들로 구성될 수 있다.
특히, 본 발명의 실시예에서 셀 어레이(110)는 STT-MRAM(Spin Transfer Torque Magneto Resistive Random Access Memory) 셀들로 구성될 수 있다. STT-MRAM 셀들에 관하여는 도 2 내지 도 5를 이용하여 더 자세히 설명될 것이다.
셀 어레이(110)에 포함되는 메모리 셀들은 행 어드레스(Xi) 및 열 어드레스(Yj)에 의해서 선택될 수 있다. 행 어드레스(Xi)에 의해서 적어도 하나의 워드 라인이 선택되고, 열 어드레스(Yj)에 의해서 적어도 하나의 비트 라인(BL)이 선택된다.
어드레스 디코더(120)는 어드레스(ADDR)를 입력받아 행 어드레스(Xi) 및 열 어드레스(Yj)로 디코딩한다. 어드레스 디코더(120)는 행 어드레스(Xi)에 따라 복수의 워드 라인 중 하나의 워드 라인을 선택한다. 또한, 어드레스 디코더(120)는 열 어드레스(Yj)를 열 디코더(130)에 전달한다. 열 디코더(130)는 열 어드레스(Yj)에 응답하여 데이터 라인(DL)을 선택된 비트 라인(BL)에 연결한다.
쓰기 드라이버 및 감지 증폭기(140)는 프로그램 동작 시에, 입출력 버퍼(150)로부터 데이터를 입력받는다. 쓰기 드라이버 및 감지 증폭기(140)는, 전류 생성기(160)로부터, 입력된 데이터를 선택된 메모리 셀에 기입하기 위한 쓰기 전류를 공급받는다.
또한 쓰기 드라이버 및 감지 증폭기(140)는 선택된 메모리 셀에 기록된 데이터를 감지한다. 쓰기 드라이버 및 감지 증폭기(140)는 감지된 데이터를 증폭하여 2진 논리값으로 변환한다. 쓰기 드라이버 및 감지 증폭기(140)는 변환된 데이터를 입출력 버퍼(150)에 전달한다.
쓰기 드라이버 및 감지 증폭기(140)는 선택된 메모리 셀의 데이터를 읽기 위해서, 데이터 라인(DL)에 읽기 전류를 제공할 수 있다. 쓰기 드라이버 및 감지 증폭기(140)는, 읽기 전류에 응답하여 측정된 데이터 라인(DL)의 전압을, 기준 전압과 비교한다. 쓰기 드라이버 및 감지 증폭기(140)는 비교 결과에 따라 메모리 셀에 기입된 데이터가 논리 '0' 또는 논리 '1'인지를 결정한다. 쓰기 드라이버 및 감지 증폭기(140)는, 전류 생성기(160)로부터, 데이터 라인(DL)에 제공하기 위한 읽기 전류를 공급받는다.
입출력 버퍼(150)는 입력 데이터를 일시 저장하여 쓰기 드라이버 및 감지 증폭기(140)에 전달한다. 또한 입출력 버퍼(150)는 쓰기 드라이버 및 감지 증폭기(140)로부터 제공되는 출력 데이터를 일시 저장하여 외부로 전달한다.
전류 생성기(160)는 쓰기 드라이버 및 감지 증폭기(140)에 제공되는 동작 전류를 생성한다. 상술된 바와 같이, 동작 전류는 쓰기 전류 및 읽기 전류를 포함한다. 전류 생성기(160)에서 생성되는 동작 전류의 레벨은 메모리 셀의 스위칭 전류 레벨을 기초로 결정된다. 본 발명의 전류 생성기(160)는 샘플 셀을 이용하여 스위칭 전류(Isw) 레벨을 자기 보정하므로, 온도 및 시간에 따라 변화되는 메모리 셀의 물리적 특성에 의한 영향을 보상할 수 있다. 전류 생성기(160)는 자기 보정 동작을 위하여, 샘플 셀의 저항 상태를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다.
또한 상술된 전류 생성기(160)는 불휘발성 메모리 장치(100)의 스타트 업 동작시 전류 보정 동작을 수행할 수 있다. 혹은 전류 생성기(160)는 미리 지정된 시간 간격으로 주기적으로 전류 보정 동작을 수행할 수 있다.
도 2는 도 1의 셀 어레이(110)에 포함된 메모리 셀(MC)의 일 실시 예를 보여주는 도면이다. 도 2에서, 메모리 셀(MC)은 STT-MRAM(Spin Transfer Torque Magneto Resistive Random Access Memory) 셀로 구성된다.
메모리 셀(MC)은 가변 저항 소자(VR) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인(예를 들어, 제 1 워드라인(WL1))에 연결된다. 셀 트랜지스터(CT)의 일 전극은 가변 저항 소자(VR)를 통해 비트라인(예를 들어, 제 1 비트 라인(BL1))에 연결된다. 또한, 셀 트랜지스터(CT)의 다른 전극은 소스라인(예를 들어, 제 1 소스라인 SL1)에 연결된다.
가변 저항 소자(VR)는 자유층(Free Layer, L1), 고정층(Pinned Layer, L3) 및 이들 사이에 위치되는 터널층(L2)을 포함할 수 있다. 고정층(L3)의 자화 방향은 고정되어 있으며, 자유층(L1)의 자화 방향은 조건에 따라 고정층(L3)의 자화 방향과 같거나 역방향이 될 수 있다. 고정층(L3)의 자화 방향을 고정시켜 주기 위하여, 가변 저항 소자(VR)는 반강자성층(anti-ferromagnetic layer, 미도시)을 더 포함할 수도 있다.
메모리 셀(MC)에 대한 읽기 동작시, 워드 라인(WL1)에 로직 하이의 전압이 제공된다. 워드 라인(WL1) 전압에 응답하여 셀 트랜지스터(CT)가 턴 온 된다. 또한, 가변 저항 소자(VR)의 저항값을 측정하기 위하여 비트 라인(BL1)으로부터 소스 라인(SL) 방향으로 읽기 전류(read current)가 제공된다. 측정되는 저항값에 따라 가변 저항 소자(VR)에 저장된 데이터가 판별될 수 있다.
메모리 셀(MC)에 대한 쓰기 동작시, 워드 라인(WL1)에 로직 하이의 전압이 제공된다. 워드 라인(WL1) 전압에 응답하여 셀 트랜지스터(CT)가 턴 온 된다. 가변 저항 소자(VR)의 저항값을 변화시키기 위하여, 비트 라인(BL1)과 소스 라인(SL) 사이에 쓰기 전류(Write Current)가 제공된다. 이하 도 3 내지 5를 참조하여 메모리 셀(MC)에 대한 읽기 및 쓰기 동작에 관하여 더 자세히 설명한다.
도 3 및 도 4는 도 2의 메모리 셀(MC)에 저장된 데이터에 따른 가변 저항 소자(VR)의 자화 방향을 나타내는 도면이다.
가변 저항 소자(VR)의 저항값은 자유층(L1)의 자화 방향에 따라 달라진다. 가변 저항 소자에 읽기 전류(I)를 제공하면, 가변 저항 소자의 저항값에 따른 데이터 전압이 출력된다. 읽기 전류(I)의 세기는 쓰기 전류의 세기보다 매우 작기 때문에, 일반적으로 읽기 전류(I)에 의해 자유층(L1)의 자화 방향이 변화되지 않는다.
도 3을 참조하면, 가변 저항 소자(VR)에서 자유층(L1)의 자화 방향과 고정층(L3)의 자화 방향이 평행(parallel)하게 배치된다. 따라서, 가변 저항 소자는 낮은 저항값을 가진다. 이 경우 데이터는, 예를 들어, '0'을 독출할 수 있다.
도 4를 참조하면, 가변 저항 소자(VR)의 자유층(L1)의 자화 방향은 고정층(L3)의 자화 방향과 반 평행(anti-parallel)으로 배치된다. 따라서, 상기 가변 저항 소자(VR)는 높은 저항값을 가진다. 이 경우 데이터는, 예를 들어, '1'을 독출 할 수 있다.
한편, 도 3 및 도 4에서는, 가변 저항 소자(VR)의 자유층(L1)과 고정층(L3)을 수평 자기 소자로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시 예로서, 자유층(L1)과 고정층(L3)은 수직 자기 소자를 이용하여 제공될 수 있다.
도 5는 도 2의 메모리 셀(MC)에 대한 쓰기 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 가변 저항 소자(VR)를 흐르는 쓰기 전류(WC1, WC2)의 방향에 따라 자유층(L1)의 자화 방향이 결정될 수 있다. 예를 들어, 제 1 쓰기 전류(WC1)가 제공되면, 고정층(L3)과 동일한 스핀 방향을 갖는 자유 전자들이 자유층(L1)에 토크(torque)를 인가한다. 이로 인해, 자유층(L1)은 고정층(L3)과 평행(Parallel)하게 자화된다.
한편, 제 2 쓰기 전류(WC2)가 제공되면, 고정층(L3)과 반대의 스핀을 갖는 전자들이 자유층(L1)으로 토크를 제공한다. 이로 인해, 자유층(L1)은 고정층(L3)과 반 평행(Anti Parallel)하게 자화된다. 즉, 가변 저항 소자(VR)에서 자유층(L1)의 자화 방향은 스핀 전달 토크(STT, Spin transfer torque)에 의해 변할 수 있다.
도 6은 도 2의 가변 저항 소자(VR)에 흐르는 전류 및 가변 저항 소자(VR)의 저항값 사이의 관계를 도시하는 그래프이다. 도 6의 그래프에서 가로축은 가변 저항 소자(VR)에 흐르는 전류를, 세로축은 저항값을 나타낸다.
도 3 내지 5를 참조하여 설명된 바와 같이, 가변 저항 소자(VR)는 자유층(도 3 참조, L1)의 자화 방향에 응답하여 2개의 저항 상태(state)를 가진다. 가변 저항 소자(VR)는 낮은 저항 상태 및 높은 저항 상태를 가질 수 있다.
예를 들어, 가변 저항 소자(VR)는 자유층(L1)의 자화 방향이 고정층(도 3 참조, L3)의 자화 방향과 평행한 경우에는 낮은 저항 상태에 존재할 수 있다. 낮은 저항 상태에서, 가변 저항 소자(VR)는 제 1 저항값(Rl)을 가진다. 한편, 가변 저항 소자(VR)는 자유층(L1)의 자화 방향이 고정층(L3)의 자화 방향과 반 평행(Anti-Parallel)한 경우에는 높은 저항 상태에 존재할 수 있다. 높은 저항 상태ㅌ에서, 가변 저항 소자(VR)는 제 2 저항값(Rh)을 가진다.
한편, 도 5를 참조하여 설명된 바와 같이, 낮은 저항 상태에 있는 가변 저항 소자(VR)에 충분한 크기의 전류가 인가되면, 가변 저항 소자(VR)의 상태는 높은 저항 상태로 변화된다. 본 명세서에서는 가변 저항 소자(VR)의 제 1 저항값(Rl)을 제 2 저항값(Rh)으로 변화시킬 수 있는 최소 전류를 고 스위칭 전류(Iswh)로 정의한다.
반대로, 높은 저항 상태에 있는 가변 저항 소자(VR)에, 충분한 크기의 전류가 인가되면, 가변 저항 소자(VR)의 상태는 낮은 저항 상태로 변화된다. 본 명세서에서는 가변 저항 소자(VR)의 제 2 저항값(Rh)을 제 1 저항값(Rl)으로 변화시킬 수 있는 최소 전류를 저 스위칭 전류(Iswl)로 정의한다. 고 스위칭 전류(Iswh)와 저 스위칭 전류(Iswl)의 방향은 서로 반대된다.
이하의 실시예에서는 고 스위칭 전류(Iswh) 및 그에 대응되는 쓰기 전류(Iw)에 대하여만 설명한다. 그러나 동일한 기술적 사상이 저 스위칭 전류(Iswl) 및 그에 대응되는 쓰기 전류에 적용될 수 있음은 당업자에게 용이하게 이해될 것이다.
가변 저항 소자(VR)의 저항 상태를 낮은 상태에서 높은 상태로 변화시키기 위한 쓰기 전류(Iw)의 레벨은 고 스위칭 전류(Iswh)보다 높아야 한다. 쓰기 동작의 신뢰성을 높이기 위하여, 쓰기 전류(Iw)는 고 스위칭 전류(Iswh)보다 미리 지정된 레벨의 보정치(△I)만큼 높은 레벨로 제공될 수 있다.
한편, 시간 및 온도의 변화에 응답하여 가변 저항 소자(VR)의 물리적 특성은 변화된다. 가변 저항 소자(VR)의 물리적 특성이 변화됨에 따라 가변 저항 소자(VR)의 스위칭 전류의 레벨도 변동된다.
도 7은 가변 저항 소자(VR)의 스위칭 전류의 변화를 도시하는 그래프이다. 스위칭 전류는 가변 저항 소자(VR)의 제 1 저항값(Rl)을 제 2 저항값(Rh)으로 변화시킬 수 있는 최소 전류이다. 도 7의 그래프에서 가로축은 가변 저항 소자(VR)에 흐르는 전류를, 세로축은 저항값을 나타낸다.
도 7을 참조하면, 가변 저항 소자(VR)의 스위칭 전류는 최소 스위칭 전류(Isw_min)부터 최대 스위칭 전류(Isw_max)까지의 범위(△Isw) 내에서 다양한 값을 가질 수 있다.
쓰기 동작의 신뢰성을 높이기 위하여, 쓰기 전류(Iw)는 최대 스위칭 전류(Isw_max)보다 미리 지정된 레벨의 보정치(△Iw)만큼 높은 레벨로 제공될 수 있다. 최대 스위칭 전류(Isw_max) 레벨을 기초로 쓰기 전류(Iw)의 레벨을 결정하면, 최악의 상황(Worst Case)에서도 쓰기 전류(Iw)의 신뢰성은 보장될 수 있다. 그러나 최대 스위칭 전류(Isw_max)를 기준으로 쓰기 전류(Iw)을 레벨을 결정하면 전류가 불필요하게 소모되므로 전력 효율이 감소될 수 있다.
한편, 읽기 동작시 가변 저항 소자(VR)의 상태를 변화시키지 않기 위하여, 읽기 전류(Ir)는 최소 스위칭 전류(Isw_min)보다 미리 지정된 레벨의 보정치(△Ir)만큼 낮은 레벨로 제공될 수 있다. 최소 스위칭 전류(Isw_min) 레벨을 기초로 읽기 전류(Ir)의 레벨을 결정하면, 최악의 상황(Worst Case)에서도 읽기 전류(Ir)에 의한 가변 저항 소자(VR)의 상태 변화를 최소화 할 수 있다. 그러나 최소 스위칭 전류(Isw_min) 레벨을 기초로 읽기 전류(Ir)의 레벨을 결정하면, 낮은 읽기 전류(Ir)레벨이 제공됨에 따라 읽기 동작의 신뢰성이 감소될 수 있다.
전력 효율 및 데이터 처리 신뢰성을 향상시키기 위하여, 본 발명의 전류 생성기(도 1 참조, 160)는 메모리 셀의 스위칭 전류 변화를 감지할 수 있다. 전류 생성기(160)는 감지된 스위칭 전류에 응답하여 동작 전류를 생성할 수 있다.
도 8은 도 1의 전류 생성기(160)의 일실시예를 도시하는 블록도이다. 도 8을 참조하면, 전류 생성기(160)는 전류 제공 회로(161), 보정 회로(162), 레플리카 회로(163) 및 전류 조절 회로(164)를 포함한다.
전류 생성기(160)는 샘플 셀(210)을 포함하는 보정 회로(162)를 이용하여, 레플리카 회로(163)에서 생성되는 스위칭 전류(Isw)를 주기적으로 자기 보정(Self Calibration)할 수 있다. 전류 생성기(160)는 자기 보정 동작을 위하여, 샘플 셀의 스위칭 전류를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다.
전류 제공 회로(161)는 테스트 전류(It)를 보정 회로(162)에 제공한다. 테스트 전류(It)는 보정 회로(162)에 포함된 샘플 셀(210)의 저항 상태를 변화시키기 위한 쓰기 전류이다. 본 발명의 전류 제공 회로(161)는 제공되는 테스트 전류(It)의 레벨을 가변할 수 있다. 제공되는 테스트 전류(It)의 레벨은 N-비트로 이산화(Discretization)될 수 있다. 예를 들어, 전류 제공 회로(161)는 테스트 전류(It)를 2N-1개의 레벨로 제공할 수 있다. N은 미리 설정된 자연수이다.
전류 제공 회로(161)는, 보정 회로(162)로부터 제공된 피드백 신호(Vfb)를 이용하여, 샘플 셀(210)의 저항 상태가 변화되었는지 여부를 판단한다. 전류 제공 회로(161)는 샘플 셀(210)의 상태가 변화될 때까지 점진적으로 테스트 전류(It)의 레벨을 증가시킬 수 있다. 전류 제공 회로(161)는 샘플 셀(210)의 상태가 변화된 때의 테스트 전류(It) 레벨을 저장할 수 있다.
전류 제공 회로(161)는 스위치 신호(SW)를 레플리카 회로(163)에 제공할 수 있다. 스위치 신호(SW)는 샘플 셀(210)의 상태가 변화된 때의 테스트 전류(It) 레벨을 지시하는 신호이다. 전류 제공 회로(161)는 스위치 신호(SW)를 이용하여, 레플리카 회로(163)에서 자기 보정된 스위칭 전류(Isw)가 생성되도록 제어할 수 있다. 전류 제공 회로(161)의 자세한 동작은 도 12를 참조하여 더 자세히 설명될 것이다.
보정 회로(162)는 샘플 셀(210) 및 피드백 신호 생성부(220)를 포함한다. 보정 회로(162)는 전류 제공 회로(161)로부터 제공된 테스트 전류(It)를 샘플 셀(210)에 제공한다. 보정 회로(162)는, 테스트 전류(It)에 응답하여 출력되는 샘플 셀(210)의 저항값에 대한 측정 결과를, 피드백 신호(Vfb)로서 전류 제공 회로(161)에 제공한다. 보정 회로(162)의 상세한 동작은 도 9를 참조하여 더 자세히 설명될 것이다.
샘플 셀(210)은 셀 어레이(도 1 참조, 110)에 포함된 메모리 셀들의 변화를 추적하기 위한 기준 셀이다. 샘플 셀(210)은 셀 어레이(110)에 포함된 메모리 셀들과 동일한 물리적 특성을 가질 수 있다.
피드백 신호 생성부(220)는 샘플 셀(210)의 저항 상태를 판정하기 위한 피드백 신호(Vfd)를 생성한다. 피드백 신호(Vfd)는 샘플 셀(210)의 저항값이 낮은 저항 상태의 저항값(도 6 참조, Rl)과 높은 저항 상태의 저항값(도 6 참조, Rh) 중 어느 값과 더 가까운지에 관한 정보를 포함한다. 본 발명의 피드백 신호 생성부(220)는 복수의 기준 셀들, 예를 들어 낮은 저항 상태의 기준 셀 및 높은 저항 상태의 기준 셀을 이용하여 피드백 신호(Vfd)를 생성할 수 있다. 피드백 신호 생성부(220)의 상세한 구조 및 동작은 도 10을 참조하여 더 자세히 설명될 것이다.
레플리카 회로(163)는 전류 제공 회로(161)로부터 제공된 스위치 신호(SW)에 응답하여 스위칭 전류(Isw)를 생성한다. 레플리카 회로(163)에서 생성되는 스위칭 전류(Isw)의 레벨은 스위치 신호(SW)를 기초로 결정된다. 레플리카 회로(163)는 스위치 신호(SW)를 이용하여, 자기 보정된 스위칭 전류(Isw)를 생성할 수 있다. 레플리카 회로(163)의 자세한 동작은 도 14를 참조하여 더 자세히 설명될 것이다.
전류 조절 회로(164)는 레플리카 회로(163)로부터 제공된 스위칭 전류(Isw)를 이용하여 쓰기 전류(Iw) 및 읽기 전류(Ir)를 생성한다. 전류 조절 회로(164)는, 소정의 보정치를 기초로 스위칭 전류(Iw)를 조절하여 쓰기 전류(Iw) 및 읽기 전류(Ir)를 생성할 수 있다.
상술된 전류 생성기(160)는 샘플 셀(210)을 포함하는 보정 회로(162)를 이용하여, 레플리카 회로(163)에서 생성되는 스위칭 전류(Isw)를 주기적으로 자기 보정(Self Calibration)할 수 있다. 전류 생성기(160)의 보정 회로(162)는 자기 보정 동작을 위하여, 샘플 셀의 저항 상태를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다. 전류 생성기(160)는 샘플 셀(210)을 이용하여 스위칭 전류(Isw)를 자기 보정하므로 온도 및 시간의 변화에 의한 메모리 셀의 변화를 보정할 수 있다.
전류 생성기(160)는 불휘발성 메모리 장치(100)의 스타트 업 동작시 전류 보정 동작을 수행할 수 있다. 혹은 전류 생성기(160)는 미리 지정된 시간 간격으로 주기적으로 전류 보정 동작을 수행할 수 있다.
도 9는 도 8의 보정 회로의 일실시예를 도시하는 회로도이다. 도 9를 참조하면, 보정 회로(162)는 샘플 셀(210), 피드백 신호 생성부(220), 제 1 내지 제 5 스위치(SW1~SW5), 리셋 전류원(Irst) 및 읽기 전류원(Ird)을 포함한다.
보정 회로(162)는 샘플 셀(210)의 스위칭 전류를 측정하기 위한 회로이다. 보정 회로(162)는 전류 제공 회로(도 8 참조, 161)로부터 제공되는 테스트 전류(It)를 샘플 셀(210)에 인가한다. 보정 회로(162)는 인가된 테스트 전류(It)에 대한 샘플 셀(210)의 저항 상태 변화를 감지할 수 있다.
보다 상세히는, 보정 회로(162)의 피드백 신호 생성부(220)는, 샘플 셀(210)의 저항 상태를, 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다. 보정 회로(162)는 테스트 전류(It)에 응답하여 출력되는 샘플 셀(210)의 저항 상태에 관한 정보를 피드백 신호(Vfb)로서 전류 제공 회로(161)에 제공한다.
보정 회로(162)는 테스트(It) 전류 인가에 앞서, 먼저 샘플 셀(210)을 낮은 저항 상태로 초기화한다. 리셋 전류원(Irst), 제 1 스위치(SW1) 및 제 2 스위치(SW2)는 샘플 셀(210)를 낮은 저항 상태로 초기화하기 위한 리셋 전류 경로(Reset Current Route)를 구성한다.
리셋 전류원(Irst)은 샘플 셀(210)을 낮은 저항 상태로 쓰기 위한 쓰기 전류를 공급하는 전류원이다. 제 1 스위치(SW1)는 리셋 전류원(Irst)과 샘플 셀(210) 사이에 연결된다. 제 2 스위치(SW2)는 샘플 셀(210)과 접지 사이에 연결된다.
샘플 셀(210) 초기화 동작시, 제 1 스위치(SW1) 및 제 2 스위치(SW2)는 단락(Close)되어, 리셋 전류원(Irst)으로부터 제공되는 쓰기 전류가 샘플 셀(210)을 통해 접지로 흐르는 경로를 제공한다. 리셋 전류원(Irst)으로부터 제공되는 쓰기 전류에 의하여, 샘플 셀(210)은 낮은 저항 상태로 초기화된다.
한편, 상술된 바와 같이, 샘플 셀(210)의 스위칭 전류를 측정하기 위하여, 전류 제공 회로(161)로부터 테스트 전류(It)가 제공된다. 보정 회로(162)는 초기화된 샘플 셀(210)에 테스트 전류(It)를 인가한다. 제 3 스위치(SW3) 및 제 4 스위치(SW4)는 샘플 셀(210)에 테스트 전류(It)를 제공하기 위한 테스트 전류 경로(Test Current Route)를 구성한다.
제 3 스위치(SW3)는 전류 제공 회로(161)와 샘플 셀(210) 사이에 연결된다. 제 4 스위치(SW4)는 샘플 셀(210)과 접지 사이에 연결된다. 샘플 셀(210)에 대한 테스트 동작시, 제 3 스위치(SW3) 및 제 4 스위치(SW4)는 단락(Close)된다. 단락된 제 3 및 제 4 스위치(SW3, SW4)는 전류 제공 회로(161)로부터 제공되는 테스트 전류(It)가 샘플 셀(210)을 통해 접지로 흐르는 경로를 제공한다. 테스트 동작 동안, 리셋 전류원(Irst)을 샘플 셀(210)로부터 분리하기 위하여, 제 1 및 제 2 스위치(SW1, SW2)는 개방(Open)된다.
보정 회로(162)는 테스트 동작 후, 테스트 전류(It)에 응답하여 변화된 샘플 셀(210)의 저항값을 감지한다. 읽기 전류원(Ird), 제 4 스위치(SW4) 및 제 5 스위치(SW5)는 샘플 셀의 저항값을 감지하기 위한 읽기 전류 경로(Read Current Route)를 구성한다.
감지 동작시, 제 4 스위치(SW4) 및 제 5 스위치(SW5)는 단락(Close)된다. 단락된 제 4 및 제 5 스위치(SW4, SW5) 읽기 전류원(Ird)으로부터 제공되는 읽기 전류가 샘플 셀(210)을 통해 접지로 흐르는 경로를 제공한다. 감지 동작 동안, 리셋 전류원(Irst) 및 테스트 전류(It)를 샘플 셀(210)로부터 분리하기 위하여, 제 1, 제 2 및 제 3 스위치(SW1~SW3)는 개방된다.
감지 동작시, 읽기 전류 및 샘플 셀(210)의 저항값에 응답하여 센싱 전압(Vsense)이 결정된다. 피드백 신호 생성부(220)는 센싱 전압(Vsense)과 기준 전압들을 비교한다. 피드백 신호 생성부(220)는 비교 결과를 피드백 신호(Vfb)로서 출력한다.
피드백 신호 생성부(220)는 기준 전압 생성기(221) 및 비교기(222)를 포함한다. 기준 전압 생성기(221)는 샘플 셀의 저항 상태를 감지하기 위한 복수의 기준 전압들을 생성한다. 기준 전압 생성기(221)는 생성된 기준 전압들을 비교기(222)에 제공한다. 비교기(222)는 센싱 전압(Vsense)과 기준 전압들을 기초로 피드백 신호(Vfd)를 생성한다. 이하 도 10을 참조하여 더 자세히 설명한다.
도 10은 도 9의 피드백 신호 생성부의 실시예를 도시하는 회로도이다. 도 10을 참조하면, 피드백 신호 생성부(220)는 기준 전압 생성기(221) 및 비교기(222)를 포함한다.
기준 전압 생성기(221)는 제 1 및 제 2 읽기 전류원(Ird1, Ird2), 제 6 및 제 7 스위치(SW6, SW7), 낮은 기준 셀(221a) 및 높은 기준 셀(221b)을 포함한다. 기준 전압 생성기(221)는 복수의 기준 셀들(221a, 221b)을 이용하여, 샘플 셀의 저항 상태를 감지하기 위한 복수의 기준 전압(Vlow, Vhigh)들을 생성할 수 있다.
낮은 기준 셀(221a)은 낮은 저항 상태로 쓰여진 메모리 셀이다. 높은 기준 셀(221b)은 높은 저항 상태로 쓰여진 메모리 셀이다. 제 6 스위치(SW6)는 제 1 읽기 전류원(Ird1)과 낮은 기준 셀(221a) 사이에 연결된다. 제 7 스위치(SW7)는 제 2 읽기 전류원(Ird2)과 높은 기준 셀(221b) 사이에 연결된다.
제 1 및 제 2 읽기 전류원(Ird1, Ird2)은 제 6 및 제 7 스위치(SW6, SW7)의 개방 혹은 단락에 응답하여, 낮은 기준 셀(221a) 및 높은 기준 셀(221b) 각각에 읽기 전류를 제공한다. 낮은 기준 셀(221a) 및 높은 기준 셀(221b)은 읽기 전류에 응답하여 각각 낮은 기준 전압(Vlow) 및 높은 기준 전압(Vhigh)을 출력한다.
비교기(222)는 보정 회로(도 9 참조, 162)로부터 제공된 센싱 전압(Vsense)과 기준 전압들(Vlow, Vhigh)을 비교한다. 비교기(222)는 비교 결과를 피드백 신호(Vfb)로서 출력한다. 비교기(222)는 제 1 비교기(222a), 제 2 비교기(222b) 및 제 3 비교기(222c)를 포함한다.
제 1 비교기(222a)는 높은 기준 전압(Vhigh)과 센싱 전압(Vsense)을 비교한다. 제 1 비교기(222a)는 높은 기준 전압(Vhigh)과 센싱 전압(Vsense) 사이의 차이를 출력한다.
제 2 비교기(222b)는 센싱 전압(Vsense)과 낮은 기준 전압(Vlow)을 비교한다. 제 2 비교기(222b)는 센싱 전압(Vsense)과 낮은 기준 전압(Vlow) 사이의 차이를 출력한다.
제 3 비교기(222c)는 제 1 비교기(222a)와 제 2 비교기(222b)의 출력을 비교한다. 제 3 비교기(222c)는 제 1 비교기(222a)와 제 2 비교기(222b)의 출력 사이의 차이를 피드백 신호로서 출력한다. 이하 도 11을 참조하여 피드백 신호에 관하여 더 자세히 설명한다.
도 11은 도 10의 피드백 신호 생성부에서 생성되는 피드백 신호를 설명하기 위한 그래프이다. 도 11에서, 가로축은 전압을 나타낸다.
도 10에서 설명된 바와 같이, 낮은 기준 전압(Vlow)은 낮은 저항 상태의 메모리 셀이 읽기 전류에 응답하여 출력하는 전압이다. 높은 기준 전압(Vhigh)은 높은 저항 상태의 메모리 셀이 읽기 전류에 응답하여 출력하는 전압이다. 센싱 전압(Vsense)은 샘플 셀(도 9 참조, 210)이 읽기 전류에 응답하여 출력하는 전압이다. 평균 전압(Vavg)은 낮은 기준 전압(Vlow)과 높은 기준 전압(Vhigh)의 평균값이다.
샘플 셀(210)의 저항 상태를 감지하기 위하여, 센싱 전압(Vsense)은 평균 전압(Vavg)과 비교될 수 있다. 센싱 전압(Vsense)이 평균 전압(Vavg)보다 높으면 샘플 셀(210)은 높은 저항 상태로 판정될 수 있다. 센싱 전압(Vsense)이 평균 전압(Vavg)보다 낮으면 샘플 셀(210)은 낮은 저항 상태로 판정될 수 있다. 이 경우 피드백 신호(Vfd)는 센싱 전압(Vsense)과 평균 전압(Vavg) 사이의 차이값일 수 있다. 샘플 셀(210)의 저항 상태를 판정하기 위한 전압 마진(Voltage Margin)은 ①일 수 있다.
한편, 도 10의 피드백 신호 생성부(222)는 샘플 셀(210)의 저항 상태를 감지하기 위하여, 센싱 전압(Vsense)을 평균 전압(Vavg)과 비교하는 대신, 센싱 전압(Vsense)과 낮은 기준 전압(Vlow)의 차이(②) 및 높은 기준 전압(Vhigh)과 센싱 전압(Vsense)의 차이(③)를 비교한다. 피드백 신호 생성부(222)에서 생성되는 피드백 신호(Vfd)는 수학식 1 내지 3을 참조하여 계산된다.
Figure 112013036659940-pat00001
Figure 112013036659940-pat00002
Figure 112013036659940-pat00003
Vo1은 도 10의 제 1 비교기(222a)의 출력, 즉 높은 기준 전압(Vhigh)과 센싱 전압(Vsense)의 차이(③)이다. Vo2는 도 10의 제 2 비교기(222b)의 출력, 즉 센싱 전압(Vsense)과 낮은 기준 전압(Vlow)의 차이(②)이다. 피드백 신호(Vfd)는 Vo1과 Vo2 사이의 차이에 응답하여 생성된다.
수학식 3에 나타난 바와 같이, 도 10의 피드백 신호 생성부(222)는 Vo1과 Vo2 사이의 차이에 응답하여 피드백 신호(Vfd)를 생성한다. 피드백 신호 생성부(222)는 센싱 전압(Vsense)과 평균 전압(Vavg)을 비교하는 것에 비하여 2배의 전압 마진으로 샘플 셀(210)의 저항 상태를 감지할 수 있다. 즉, 피드백 신호 생성부(222)는 복수의 기준 셀들로부터 생성되는 복수의 기준 전압들을 이용하여, 높은 전압 마진으로 샘플 셀(210)의 저항 상태를 감지할 수 있다.
도 12는 도 8의 전류 제공 회로의 실시예를 도시하는 회로도이다. 도 12를 참조하면, 전류 제공 회로(161)는 카운터(310), 스위치 어레이(320), 저항 어레이(330), 전압 안정화부(340) 및 전류 미러(350)를 포함한다.
카운터(310)는 스위치 신호(SW)를 이용하여 스위치 어레이(320)를 제어한다. 카운터(310)는 보정 회로(도 8 참조, 162)로부터 제공되는 피드백 신호(Vfd)를 이용하여 샘플 셀(도 8 참조, 210)의 저항 상태 변화 여부를 판정한다. 카운터(310)는 판정 결과에 응답하여 스위치 신호(SW)를 조절할 수 있다. 예를 들어, 카운터(310)는 샘플 셀(210)의 저항 상태가 변화되지 않았다고 판단되면, 스위치 어레이(320)에 포함된 스위치들 중 단락된 스위치들의 수가 증가되도록 스위치 신호(SW)를 제어할 수 있다.
또, 카운터(310)는 샘플 셀(210)의 저항 상태가 변화되었다고 판단되면, 샘플 셀(210)의 저항 상태를 변화시킨 스위치 신호(SW)를 저장할 수 있다. 카운터(310)는 저장된 스위치 신호(SW)를 레플리카 회로(도 8 참조, 163)에 제공한다.
스위치 어레이(320)는 병렬로 연결된 복수의 스위치들을 포함한다. 스위치 어레이(320)에 포함된 복수의 스위치들은 저항 어레이(330)와 접지 사이에 연결된다. 스위치 어레이(320)는 카운터(310)로부터 제공되는 스위치 신호(SW)에 응답하여, 복수의 스위치들을 개방 혹은 단락한다.
저항 어레이(330)는 병렬로 연결된 복수의 저항들을 포함한다. 저항 어레이(330)의 각 저항들은 노드(A)와 스위치 어레이(320) 사이에 연결된다. 저항 어레이(330)의 각 저항들은 스위치 어레이(320)의 각 스위치들과 직렬로 연결될 수 있다. 스위치 어레이(320)에 포함된 스위치들의 개방 여부에 응답하여 저항 어레이(330)의 유효 저항값(effective resistance)이 결정된다.
전압 안정화부(340)는 증폭기(amp) 및 제 1 트랜지스터(M1)를 포함한다. 전압 안정화부(340)는 증폭기(amp) 및 제 1 트랜지스터(M1)를 이용하여 노드(A)의 전압을 기준 전압(Vref)으로 일정하게 유지한다. 전압 안정화부(340)의 전압 유지 동작에 의하여, 제 1 트랜지스터(M1)에 흐르는 전류는 저항 어레이(330)의 유효 저항값에 의존하여 결정된다.
전류 미러(350)는 제 2 및 제 3 트랜지스터(M2, M3)를 포함한다. 전류 미러(350)는 제 1 트랜지스터(M1)에 흐르는 전류를 복사하여 테스트 전류(It)로서 출력한다.
상술된 바와 같이, 테스트 전류(It)의 크기는 스위치 어레이(320)에 포함된 스위치들의 개방 및 단락에 의하여 제어될 수 있다. 카운터(310)는 샘플 셀(210)의 상태가 변화될 때까지 테스트 전류(It)의 레벨이 단계적으로 증가되도록 스위치 어레이(320)에 포함된 스위치들을 제어할 수 있다.
한편, 카운터(310)는 제공되는 테스트 전류(It)의 레벨이 N-비트로 이산화(Discretization)되도록 스위치 어레이(320)를 제어할 수 있다. 이하 도 13을 참조하여, 테스트 전류(It)의 레벨을 이산화하기 위한 스위치 어레이(320) 및 저항 어레이(330)의 실시예에 관하여 설명한다.
도 13은 도 12의 스위치 어레이 및 저항 어레이의 실시예를 도시하는 회로도이다. 도 13에 도시된 스위치들 및 저항들의 수는 예시적인 것으로, 본 발명의 기술적 사상을 한정하지 않음은 충분히 이해될 것이다.
도 13을 참조하면, 스위치 어레이(320)는 병렬로 연결된 제 1 내지 제 4 스위치(321~324)를 포함한다. 저항 어레이(330)는 병렬로 연결된 기준 저항(R0) 및 제 1 내지 제 4 저항(R1~R4)을 포함한다. 스위치 어레이(320)의 제 1 내지 제 4 스위치들(321~324)은 저항 어레이(330)의 제 1 내지 제 4 저항(R1~R4)에 각각 연결된다.
기준 저항(R0)의 크기를 Rref, 제 1 내지 제 4 저항(R1~R4)의 크기를 각각 20R,21R,22R 및 23R이라 하면 노드(A)에 흐르는 전류(It)는 수학식 4와 같이 표현된다.
Figure 112013036659940-pat00004
Iref는 기준 저항(R0)에 흐르는 전류이며, 수학식 5와 같이 계산된다. Is는 제 4 저항에 흐르는 전류이며, 수학식 6과 같이 계산된다.
Figure 112013036659940-pat00005
Figure 112013036659940-pat00006
Va는 노드(A)의 전압이다. (b1b2b3b4 (2))는 스위치 신호(SW)에 의하여 결정되는 4bit 2진수이며, 비트 bk는 각각 제 k 스위치의 단락 여부를 나타낸다. 예를 들어, 비트 bk는 제 k 스위치가 단락되면 1, 개방되면 0의 값을 가질 수 있다.
상술된 바와 같이 스위치 어레이(320) 및 저항 어레이(330)는 테스트 전류(It)의 레벨이 N-비트로 이산화(Discretization)되도록 구성될 수 있다. 카운터(도 12 참조, 310)는 스위치 신호(SW)를 이용하여, 이산화된 테스트 전류(It)를 보정 회로에 제공할 수 있다.
도 14는 도 8의 레플리카 회로의 실시예를 도시하는 회로도이다. 도 14를 참조하면, 레플리카 회로(163)는 스위치 어레이(410), 저항 어레이(420), 전압 안정화부(430) 및 전류 미러(440)를 포함한다.
스위치 어레이(410)는 전류 제공 회로(도 12 참조, 162)의 카운터(도 12 참조, 310)로부터 제공되는 스위치 신호(SW)에 응답하여 복수의 스위치들을 개방 혹은 단락한다.
저항 어레이(420)는 병렬로 연결된 복수의 저항들을 포함한다. 저항 어레이(420)의 각 저항들은 노드(B)와 스위치 어레이(410) 사이에 연결된다. 저항 어레이(420)의 각 저항들은 스위치 어레이(410)의 각 스위치들과 직렬로 연결될 수 있다. 스위치 어레이(410)에 포함된 스위치들의 개방 여부에 응답하여 저항 어레이(420)의 유효 저항값(effective resistance)이 결정된다.
전압 안정화부(430)는 증폭기(amp) 및 제 4 트랜지스터(M4)를 포함한다. 전압 안정화부(430)는 증폭기(amp) 및 제 4 트랜지스터(M4)를 이용하여 노드(B)의 전압을 기준 전압(Vref)으로 일정하게 유지한다. 전압 안정화부(430)의 전압 유지 동작에 의하여, 제 4 트랜지스터(M4)에 흐르는 전류는 저항 어레이(420)의 유효 저항값에 의존된다.
전류 미러(440)는 제 5 및 제 6 트랜지스터(M5, M6)를 포함한다. 전류 미러(440)는 n의 전류 이득을 가질 수 있다. 전류 미러(440)는 제 4 트랜지스터(M4)에 흐르는 전류를 복사할 수 있다. 전류 미러(440)는 복사된 전류의 n배 크기의 전류를 스위칭 전류(Isw)로서 출력할 수 있다.
상술된 바와 같이 제 4 트랜지스터(M4)에 흐르는 전류는 저항 어레이(420)의 유효 저항값에 응답하여 결정된다. 저항 어레이(420)의 유효 저항값은 스위치 신호(SW)에 응답하여 결정된다. 정리하면, 레플리카 회로(163)는 카운터(310)로부터 제공된 스위치 신호(SW)에 응답하여, 측정된 샘플 셀의 스위칭 전류의 n배 크기의 전류를 안정적으로 제공할 수 있다.
도 15는 본 발명의 실시예에 의한 불휘발성 메모리 장치의 동작 전류 보정 방법을 도시하는 순서도이다. 불휘발성 메모리 장치는 메모리 셀의 물리적 특성 변화를 추적하기 위한 샘플 셀과 제 1 및 제 2 비교기를 포함한다.
S110 단계에서, 샘플 셀이 초기화된다. 샘플 셀의 저항 상태는 리셋 전류원으로부터 제공되는 리셋 전류에 의하여 초기화될 수 있다.
S120 단계에서, 샘플 셀에 샘플 전류가 인가된다. 샘플 전류는 샘플 셀의 저항 상태를 변화시키기 위하여 전류 제공 회로로부터 제공되는 쓰기 전류이다.
S130 단계에서, 샘플 셀의 저항 상태가 변화되었는지 여부가 판별된다. 샘플 셀의 저항 상태는 제 1 및 제 2 비교기를 이용하여 판별될 수 있다. 보다 상세히는, 제 1 비교기는 샘플 셀이 읽기 전류에 응답하여 생성한 샘플 전압과 제 1 기준 전압을 비교하여 제 1 출력 전압을 생성할 수 있다. 제 2 비교기는 상기 샘플 전압과 제 2 기준 전압을 비교하여 제 2 출력 전압을 생성할 수 있다. 제 1 및 제 2 출력 전압을 비교하여 샘플 셀의 저항 상태가 판별될 수 있다.
이때 제 1 기준 전압은 낮은 저항 상태의 셀이 상기 읽기 전류에 응답하여 생성한 전압일 수 있다. 제 2 기준 전압은 높은 저항 상태의 셀이 읽기 전류에 응답하여 생성한 전압일 수 있다.
샘플 셀의 저항 상태가 변화되지 않았다면, S135 단계에서, 샘플 전류가 증가된다. 샘플 전류는 이산화되어 제공될 수 있다. 또한 샘플 전류는 단계적으로 증가될 수 있다. 샘플 전류가 증가된 횟수는 카운트될 수 있다.
S140 단계에서, 증가된 샘플 전류에 응답하여 불휘발성 메모리 장치의 동작 전류가 보정된다. 불휘발성 메모리 장치의 동작 전류는 S135 단계에서 카운트된 샘플 전류 증가 횟수를 기초로 보정될 수 있다.
상술된 동작 전류 보정 동작은 불휘발성 메모리 장치(100)의 스타트 업 동작시 수행될 수 있다. 혹은 동작 전류 보정 동작은 미리 지정된 시간 간격으로 주기적으로 수행될 수 있다.
상술된 동작 전류 보정 방법에 의한 불휘발성 메모리 장치는 읽기 및 쓰기 전류를 주기적으로 자기 보정(Self Calibration)할 수 있다. 불휘발성 메모리 장치는 자기 보정 동작을 위하여, 샘플 셀의 저항 상태를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다.
도 16은 본 발명의 실시예에 의한 불휘발성 메모리 장치인 상 변화 메모리 장치를 휴대용 전자 시스템에 적용한 블록도이다. 상 변화 메모리 장치(1100)는 셀 어레이의 메모리 셀들과 동일한 조건의 샘플 셀을 포함한다. 상 변화 메모리 장치(1100)는 샘플 셀을 이용하여, 데이터 처리에 이용되는 읽기 및 쓰기 전류를 자기 보정한다. 상 변화 메모리 장치(1100)는 자기 보정 동작을 위하여, 샘플 셀의 저항 상태를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다. 상 변화 메모리 장치(1100)는 동작 전류, 예를 들어 읽기 및 쓰기 전류를 자기 보정하므로, 읽기 및 쓰기 동작시 메모리 셀들의 물리적 변화가 보상될 수 있다.
버스 라인(L3)을 통하여 마이크로 프로세서(1300)와 연결된 상 변화 메모리 장치(1100)는 휴대용 전자시스템의 메인 메모리로서 제공된다. 전원 공급부(1200)는 전원 라인(L4)을 통해 마이크로 프로세서(1300), 입출력 장치(1400), 그리고 상 변화 메모리 장치(1100)에 전원을 공급한다. 여기서 마이크로프로세서(1300) 및 입출력 장치(1400)는 상 변화 메모리 장치(1100)를 제어하기 위한 메모리 컨트롤러로 제공될 수 있다.
수신 데이터가 라인(L1)을 통하여 입출력 장치(1400)에 제공되는 경우에 마이크로프로세서(1300)는 라인(L2)을 통해 수신 데이터를 입력받아 처리한 후, 버스 라인(L3)을 통해 상 변화 메모리 장치(1100)에 수신 또는 처리된 데이터를 인가한다. 상 변화 메모리 장치(1100)는 버스 라인(L3)을 통해 인가되는 데이터를 메모리 셀에 저장한다. 또한, 메모리 셀에 저장된 데이터는 마이크로프로세서(1300)에 의해 읽혀지고 입출력 장치(1400)를 통해 외부로 출력된다.
전원 공급부(1200)의 전원이 전원 라인(L4)에 공급되지 않는 경우에도 상 변화 메모리 장치(1100)의 메모리 셀에 저장된 데이터는 상 변화 물질의 특성에 기인하여 소멸하지 않는다. 이는 상 변화 메모리 장치(1100)가 디램(DRAM)과는 달리 불 휘발성 메모리이기 때문이다. 이외에도 상 변화 메모리 장치(1100)는 다른 메모리 장치에 비해 동작 속도가 빠르고, 전력 소비가 적다는 장점이 있다.
도 17은 본 발명의 실시예에 의한 불휘발성 메모리 장치를 메모리 카드(memory card)에 적용한 블록도이다. 메모리 카드(2000)는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 17을 참조하면, 메모리 카드(2000)는 외부와의 인터페이스를 수행하는 인터페이스부(2100), 버퍼 메모리를 갖고 메모리 카드(2000)의 동작을 제어하는 컨트롤러(2200), 본 발명의 실시예들에 따른 불휘발성 메모리 장치(2300)를 적어도 하나 포함할 수 있다. 컨트롤러(2200)는 프로세서로서, 불휘발성 메모리 장치(2300)의 쓰기 동작 및 읽기 동작을 제어할 수 있다. 컨트롤러(2200)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(2300) 및 인터페이스부(2100)와 커플링되어 있다.
불휘발성 메모리 장치(2300)는 셀 어레이의 메모리 셀들과 동일한 조건의 샘플 셀을 포함한다. 불휘발성 메모리 장치(2300)는 샘플 셀을 이용하여, 읽기 및 쓰기 전류를 자기 보정한다. 불휘발성 메모리 장치(2300)는 자기 보정 동작을 위하여, 샘플 셀의 저항 상태를 복수의 저항 상태를 가지는 기준 셀들을 이용하여 감지할 수 있다. 불휘발성 메모리 장치(2300)는 읽기 및 쓰기 전류를 자기 보정하므로, 읽기 및 쓰기 동작시 메모리 셀들의 물리적 특성 변화가 보상될 수 있다.
도 18은 도 17의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다. 도 18을 참조하면, 메모리 카드(2000)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
본 발명에 따른 불휘발성 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 불휘발성 메모리 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 보정 회로, 전류 제공 회로 및 레플리카 회로의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
100: 불휘발성 메모리 장치
110: 셀 어레이
120: 어드레스 디코더
130: 열 디코더
140: 쓰기 드라이버 및 감지 증폭기
150: 입출력 버퍼
160: 전류 생성기
161: 전류 제공 회로
162: 보정 회로
163: 레플리카 회로

Claims (10)

  1. 샘플 전류의 세기를 가변하고, 샘플 전류의 세기에 따라 저항 상태가 변하는 샘플 비트 셀을 통해 얻어진 피드백 신호를 수신하여 상기 샘플 비트 셀의 저항 상태를 판단하며, 상기 샘플 비트 셀의 저항 상태가 다른 저항 상태로 바뀔 때 인가되던 샘플 전류에 응답하여 메모리 셀의 쓰기 혹은 읽기 전류를 보정하는 전류 제공 회로; 및
    상기 샘플 비트 셀의 저항 상태가 설정된 저항 범위 중 어디에 속하는지 나타내기 위한 상기 피드백 신호를 생성하는 보정 회로를 포함하되,
    상기 보정 회로는 읽기 전류에 응답하여 상기 샘플 비트 셀로부터 출력된 샘플 전압과 소정의 제 1 저항 비트 셀로부터 출력된 전압을 비교하여 제 1 출력 전압을 생성하고, 샘플 전압과 소정의 제 2 저항 비트 셀로부터 출력된 전압을 비교하여 제 2 출력 전압을 생성하며, 상기 제 1 및 제 2 출력 전압을 비교하여 상기 피드백 신호를 생성하는 전류 생성기.
  2. 제 1항에 있어서,
    상기 메모리 셀은 STT-MRAM 메모리 셀인 전류 생성기.
  3. 제 1항에 있어서,
    상기 전류 제공 회로는 상기 샘플 비트 셀의 저항 상태가 다른 저항 상태로 변화될 때까지 샘플 전류를 증가시키며, 샘플 전류를 증가시킨 횟수를 기초로 카운트값을 생성하는 카운터; 및
    상기 카운트값을 기초로 보정된 쓰기 혹은 읽기 전류를 제공하는 레플리카 회로를 더 포함하는 전류 생성기.
  4. 제 3항에 있어서,
    상기 전류 제공 회로는 병렬로 연결된 복수의 저항을 포함하는 저항 어레이; 및
    상기 복수의 저항과 직렬로 연결된 복수의 스위치들을 포함하는 스위치 어레이를 더 포함하고,
    상기 스위치 어레이는 상기 카운터의 제어에 응답하여 상기 복수의 스위치들을 턴 온 하는 전류 생성기.
  5. 제 4항에 있어서,
    상기 저항 어레이는 상기 복수의 저항에 흐르는 총 전류의 크기가 이진화되도록 구성되는 전류 생성기.
  6. 샘플 셀과 제 1 및 제 2 비교기를 포함하는 불휘발성 메모리 장치의 동작 전류 보정 방법에 있어서:
    상기 샘플 셀에 샘플 전류를 인가하고, 상기 샘플 셀의 저항 상태가 변화될 때까지 샘플 전류를 가변하는 단계; 및
    가변된 샘플 전류에 응답하여 상기 불휘발성 메모리 장치의 쓰기 혹은 읽기 전류를 보정하는 단계를 포함하되,
    상기 샘플 전류를 가변하는 단계에서, 상기 제 1 비교기는 상기 샘플 셀이 읽기 전류에 응답하여 생성한 샘플 전압과 제 1 기준 전압을 비교하여 제 1 출력 전압을 생성하고, 상기 제 2 비교기는 샘플 전압과 제 2 기준 전압을 비교하여 제 2 출력 전압을 생성하며, 상기 제 1 및 제 2 출력 전압을 비교하여 상기 샘플 셀의 저항 상태를 판단하는 불휘발성 메모리 장치의 동작 전류 보정 방법.
  7. 제 6항에 있어서,
    상기 샘플 셀에 리셋 전류를 제공하여 상기 샘플 셀의 저항 상태를 초기화시키는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 전류 보정 방법.
  8. 제 6항에 있어서,
    상기 샘플 셀의 저항 상태가 변화될 때까지 샘플 전류를 가변하는 단계에서, 샘플 전류는 상기 샘플 셀의 저항 상태가 변화될 때까지 이진화된 크기로 단계적으로 증가되는 불휘발성 메모리 장치의 동작 전류 보정 방법.
  9. 제 6항에 있어서, 상기 불휘발성 메모리 장치의 동작 전류 보정 방법은 소정의 시간을 간격으로 주기적으로 수행되는 불휘발성 메모리 장치의 동작 전류 보정 방법.
  10. 제 6항에 있어서,
    상기 불휘발성 메모리 장치의 동작 전류 보정 방법은 상기 불휘발성 메모리의 스타트 업 동작시 수행되는 불휘발성 메모리 장치의 동작 전류 보정 방법.
KR1020130046218A 2013-04-25 2013-04-25 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법 KR102011138B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130046218A KR102011138B1 (ko) 2013-04-25 2013-04-25 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US14/242,854 US8929127B2 (en) 2013-04-25 2014-04-01 Current generator for nonvolatile memory device and write and/or read currents calibrating method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046218A KR102011138B1 (ko) 2013-04-25 2013-04-25 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법

Publications (2)

Publication Number Publication Date
KR20140128492A KR20140128492A (ko) 2014-11-06
KR102011138B1 true KR102011138B1 (ko) 2019-10-21

Family

ID=51789145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046218A KR102011138B1 (ko) 2013-04-25 2013-04-25 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법

Country Status (2)

Country Link
US (1) US8929127B2 (ko)
KR (1) KR102011138B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169681B1 (ko) 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US9218889B1 (en) * 2014-09-05 2015-12-22 Freescale Semiconductor, Inc. Multibit sense amplifier calibration
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10147721B1 (en) * 2017-12-20 2018-12-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic calibration of on-die-precision-resistors
US10504961B2 (en) * 2018-03-16 2019-12-10 Micron Technology, Inc. Methods of forming integrated circuitry
JP6505902B1 (ja) * 2018-03-20 2019-04-24 株式会社東芝 磁気メモリ及びメモリシステム
US10854289B2 (en) * 2018-05-14 2020-12-01 Samsung Electronics Co., Ltd. Resistive memory device providing reference calibration, and operating method thereof
KR102599662B1 (ko) * 2018-07-27 2023-11-07 삼성전자주식회사 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
KR20210150226A (ko) * 2020-06-03 2021-12-10 삼성전자주식회사 가변 레퍼런스 저항을 포함하는 메모리 장치 및 그것의 교정 방법
US11211107B1 (en) * 2020-09-01 2021-12-28 Avalanche Technology, Inc. Magnetic memory read circuit and calibration method therefor
KR20220139507A (ko) * 2021-04-07 2022-10-17 삼성전자주식회사 메모리 셀의 크기에 따른 최적의 읽기 전류를 생성하는 메모리 장치
CN113252949B (zh) * 2021-05-13 2021-11-05 北京芯格诺微电子有限公司 带有片内实时校准的高精度电流采样电路
US11908502B2 (en) * 2022-03-14 2024-02-20 Seagate Technology Llc Partial pulse pairing for improved read signal quality
CN117612594B (zh) * 2024-01-19 2024-04-09 悦芯科技股份有限公司 一种用于提升精度的校准数据存储以及调用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023046A (ja) 2009-07-13 2011-02-03 Sony Corp 抵抗変化型メモリデバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667594B2 (ja) 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6873543B2 (en) * 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7200066B2 (en) * 2005-07-18 2007-04-03 Dialog Semiconductor Manufacturing Ltd. Accurate power supply system for flash-memory including on-chip supply voltage regulator, reference voltage generation, power-on reset, and supply voltage monitor
JP2009087494A (ja) 2007-10-02 2009-04-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP5002401B2 (ja) 2007-10-03 2012-08-15 株式会社東芝 抵抗変化メモリ
US20090103354A1 (en) 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
US7863876B2 (en) * 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
CN101635173B (zh) 2008-07-21 2012-10-03 上海华虹Nec电子有限公司 非挥发存储器的自校准方法和电路及非挥发存储器电路
US7898844B2 (en) 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
KR101083302B1 (ko) 2009-05-13 2011-11-15 주식회사 하이닉스반도체 반도체 메모리 장치
KR101161745B1 (ko) 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
US8411493B2 (en) 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8320167B2 (en) 2010-07-16 2012-11-27 Qualcomm Incorporated Programmable write driver for STT-MRAM
CN102243505B (zh) * 2011-07-07 2013-08-14 矽力杰半导体技术(杭州)有限公司 一种低失调、快速响应的电压控制电流源、控制方法以及应用其的电源电路
KR101878738B1 (ko) * 2011-09-16 2018-07-17 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023046A (ja) 2009-07-13 2011-02-03 Sony Corp 抵抗変化型メモリデバイス

Also Published As

Publication number Publication date
KR20140128492A (ko) 2014-11-06
US20140321195A1 (en) 2014-10-30
US8929127B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
KR102011138B1 (ko) 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
KR102060488B1 (ko) 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
US10762958B2 (en) Resistive memory device including a reference cell and method of controlling a reference cell to identify values stored in memory cells
CN107430883B (zh) 使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器stt-mram
KR102661817B1 (ko) 불휘발성 메모리 장치
KR102169681B1 (ko) 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US10510393B2 (en) Resistive memory device including reference cell and operating method thereof
KR102426729B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US20140104933A1 (en) Semiconductor memory
US9799385B2 (en) Resistance change memory
US9058874B2 (en) Sensing circuits and phase change memory devices including the same
KR20150099090A (ko) 불휘발성 메모리 장치 및 그것의 센싱 방법
KR20160050534A (ko) 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
US9990991B2 (en) Resistive memory device and method relating to a read voltage in accordance with variable situations
US20140160869A1 (en) Built-in self trim for non-volatile memory reference current
US9208875B2 (en) Resistive nonvolatile memory device having cells programmed to achieve a target resistance value at a target time and writing method thereof
US20160132388A1 (en) Semiconductor memory device and ecc method thereof
US20140340959A1 (en) Nonvolatile memory device and data processing method thereof
US10453512B2 (en) Memory device
TWI623939B (zh) 記憶體裝置與其控制方法
KR102532204B1 (ko) 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
TW201541457A (zh) 電子裝置以及控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant