KR102429205B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102429205B1
KR102429205B1 KR1020160081353A KR20160081353A KR102429205B1 KR 102429205 B1 KR102429205 B1 KR 102429205B1 KR 1020160081353 A KR1020160081353 A KR 1020160081353A KR 20160081353 A KR20160081353 A KR 20160081353A KR 102429205 B1 KR102429205 B1 KR 102429205B1
Authority
KR
South Korea
Prior art keywords
wafer
modified layer
grinding
device chips
individual device
Prior art date
Application number
KR1020160081353A
Other languages
English (en)
Other versions
KR20170005760A (ko
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170005760A publication Critical patent/KR20170005760A/ko
Application granted granted Critical
Publication of KR102429205B1 publication Critical patent/KR102429205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 과제는, 펄스 레이저 광선에 의한 개질층과 크랙의 형성 후, 연삭 공정을 실행하고, 개개의 디바이스로 분할하는 경우에, 디바이스의 품질 저하를 초래하지 않는 웨이퍼의 가공 방법을 제공하는 데에 있다.
상기 과제를 해결하기 위해, 본 발명의 웨이퍼의 가공 방법의 개질층 형성 공정에서 설정되는 펄스 레이저 광선의 파워를, 이면 연삭 공정에서 설정되는 소정의 연삭 조건에 의해 연삭함으로써, 마무리 두께에 도달하기 전에 웨이퍼를 개개의 디바이스 칩으로 분할 가능하고 또한 개개의 디바이스 칩으로 분할된 후, 마무리 두께에 도달할 때까지의 시간에 있어서 개개의 디바이스 칩끼리가 마찰되어 손상을 발생시키지 않을 정도의 시간이 되는 개질층 및 크랙을 형성하는 파워로 설정한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 표면에 복수의 스트리트(분할 예정 라인)가 격자형으로 형성되어 있음과 더불어 상기 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 스트리트를 따라 분할하는 웨이퍼의 분할 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 스트리트라고 불리는 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 웨이퍼를 스트리트를 따라 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 디바이스 칩을 제조하고 있다.
전술한 웨이퍼의 스트리트를 따라 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 맞추어 펄스 레이저 광선을 조사하는 레이저 가공 방법도 시도되고 있다.
이 레이저 가공 방법을 이용한 분할 방법의 일례를 보다 구체적으로 설명하면, 디바이스가 형성된 웨이퍼 표면에 보호 부재를 설치하고, 웨이퍼의 이면으로부터 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 광선을 분할 예정 라인에 대응하는 웨이퍼 내부에 위치시켜 조사하고, 분할 예정 라인을 따라 개질층을 형성한 후, 웨이퍼의 표면에 설치된 보호 부재측을 유지 수단에 유지하고, 웨이퍼의 이면을 연삭 수단에 의해 연삭하여 목표 마무리 두께까지 가공한다. 상기 가공에 의해 개질층이 제거됨과 더불어, 웨이퍼가 분할 예정 라인을 따라 개개의 디바이스 칩으로 분할된다(예컨대, 특허문헌 1을 참조). 상기 분할 공정에 따르면, 개질층을 형성할 때에, 크랙을 형성하고, 그 후, 연삭 수단에 의한 연삭을 실행함으로써 상기 크랙을 기점으로 개개의 디바이스 칩으로 분할되기 때문에, 별도 외력을 가하는 등의 수단을 강구할 필요가 없고 효율적으로 분할하는 것이 가능해진다.
[특허문헌 1] 일본 특허 제3762409호 공보
상기 개질층과 크랙은, 펄스 레이저 광선의 집광점을 웨이퍼 기판의 내부에 맞추어 조사함으로써 다광자 흡수가 생기기 쉬운 조건을 만들어 내어, 웨이퍼 기판 내부를 개질시킴으로써 형성된다. 상기 개질층 형성 과정에서 크랙이 형성되고, 연삭시에 상기 크랙이 존재함으로써, 웨이퍼 기판의 이면을 연삭하는 연삭 공정에서 개개의 디바이스 칩으로 확실하게 분할되게 된다.
그러나, 이면의 연삭시에는, 후술하는 바와 같이, 피가공물인 웨이퍼를 유지하는 척 테이블이 회전하면서, 연삭 수단이 구비하는 연삭 휠이 상기 웨이퍼에 접촉하면서 고속 회전하고, 피가공물에 대하여 상기 연삭 수단이 하강함으로써, 웨이퍼에 대하여 강한 압력과 진동이 부여된다. 그리고, 연삭 공정 도중에 웨이퍼가 개개의 디바이스 칩으로 분할된 후, 마무리 두께에 도달할 때까지 연삭 공정이 장시간 계속된 경우, 분할된 디바이스 칩끼리가, 상기 압력과 진동을 받아 각각이 진동하고, 인접한 디바이스 칩끼리가 접촉, 충돌하며, 디바이스 칩의 측부, 및 각부에 치핑이 생겨 제품 품질에 큰 영향을 초래한다고 하는 문제가 발생하였다.
상기 문제에 대처할 수 있도록, 연삭 가공을 실행하기 위해 웨이퍼의 디바이스가 형성된 표면에 보호 부재인 보호막을 설치할 때에, 상기 보호막을 경화시켜 만일 각 디바이스가 개개의 칩으로 분할되어도 진동하지 않도록 강고히 고정해 버리는 것을 생각할 수 있다. 그러나, 상기 보호막은 웨이퍼의 디바이스가 형성된 표면측을 척 테이블 등의 유지 부재에 유지할 때에, 표면측의 디바이스를 보호하기 위해 가공시의 진동을 흡수하도록 어느 정도의 완충재로서의 기능이 요구되는 것으로서, 사전에 분할 후의 각 디바이스 칩이 강고히 고정되는 상태까지 경화시키는 것은 바람직하지 않다.
따라서, 펄스 레이저 광선에 의한 개질층과 크랙의 형성 후, 연삭 공정을 실행하여, 개개의 디바이스 칩으로 분할하는 경우에, 디바이스 칩의 품질 저하를 초래하지 않는 웨이퍼의 가공 방법에 해결해야 할 과제가 있다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 설치하는 보호 부재 설치 공정과, 상기 보호 부재가 설치된 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 분할 예정 라인을 따른 웨이퍼의 내부에 위치시킴과 더불어, 상기 펄스 레이저 광선을 소정의 파워로 조사하고, 개질층과, 상기 개질층으로부터 표리면을 향해 신장되는 크랙을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정을 실시한 후, 상기 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 소정의 연삭 조건에 의해 연삭 휠로 연삭하여 개개의 디바이스 칩으로 분할함과 더불어, 상기 개질층을 제거하고 목표 마무리 두께에 도달할 때까지 연삭하는 이면 연삭 공정을 구비하고, 상기 개질층 형성 공정에서 설정되는 상기 펄스 레이저 광선의 상기 소정의 파워는, 상기 이면 연삭 공정에서 설정되는 상기 소정의 연삭 조건에 의해 연삭함으로써, 목표 마무리 두께에 도달하기 전에 상기 웨이퍼를 개개의 디바이스 칩으로 분할 가능하고 또한 개개의 디바이스 칩으로 분할된 후, 상기 목표 마무리 두께에 도달할 때까지의 시간은 개개의 디바이스 칩끼리가 마찰되어 손상이 발생하지 않을 정도의 시간이 되도록 개질층 및 크랙을 형성하는 파워로 설정되는, 웨이퍼의 가공 방법이 제공된다.
본 발명의 웨이퍼 가공 방법에 따르면, 이면 연삭 공정에서 연삭 가공이 시작된 후, 연삭이 진행되는 당분간은 웨이퍼가 개개의 디바이스 칩으로 분할되는 것이 방지되고, 마무리 두께에 도달하기 직전이며, 개개의 디바이스 칩으로 분할된 후, 마무리 두께에 도달할 때까지의 시간은 개개의 디바이스 칩끼리가 마찰되어 손상이 발생하지 않을 정도의 시간이 되도록, 개질층 및 크랙을 형성하는 펄스 레이저 광선의 파워가 설정된다.
도 1은 보호 부재 설치 공정을 나타낸 개략 사시도.
도 2는 개질층 형성 공정의 실행 상태를 나타낸 개략 사시도.
도 3은 도 2에 도시된 개질층 형성 공정에서 형성되는 개질층을 나타낸 단면도.
도 4는 웨이퍼의 이면 연삭시의 웨이퍼 유지 공정을 나타낸 사시도.
도 5는 이면 연삭 공정을 나타낸 개략 사시도.
도 6은 이면 연삭 공정에서 연삭 가공 완료 상태를 나타낸 개략 사시도.
도 7은 보호 테이프의 박리 공정을 나타낸 개략 사시도.
이하에, 본 발명에 따른 웨이퍼의 가공 방법의 적합한 실시예 형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
(보호 부재 설치 공정)
도 1에는, 본 발명에 따른 웨이퍼의 가공 방법에 의해 분할되는 실리콘 웨이퍼(2)와, 상기 실리콘 웨이퍼(2)의 표면측(2a)에 형성된 디바이스(21)를 보호하도록 보호 부재로서의, 예컨대 염화비닐로 이루어진 보호 테이프(3)를 접착하고(도 1의 (a)를 참조), 피가공물로서의 웨이퍼를 형성하는(도 1의 (b)를 참조) 공정이 도시되어 있다. 도 1에 도시된 실리콘 웨이퍼(2)는, 표면(2a)에 격자형으로 형성된 복수의 스트리트(분할 예정 라인)에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 상기 디바이스(21)가 형성되어 있다.
(개질층 형성 공정)
상기한 바와 같이, 실리콘 웨이퍼(2)의 표면(2a)에 보호 테이프(3)를 설치하였다면, 도 2에 도시된 바와 같은 레이저 가공 장치에 있어서의, 레이저 가공용 척 테이블(31) 상에, 상기 실리콘 웨이퍼(2)의 보호 테이프(3)측을 위치시켜 배치한다. 그리고, 상기 실리콘 웨이퍼(2)에 대하여 투과성을 갖는 파장의 레이저 광선을 웨이퍼(2)의 이면(2b)측으로부터 분할 예정 라인에 대응하는 웨이퍼(2)의 내부에 집광점을 위치시켜 조사하고, 척 테이블(31)을 화살표 X로 나타내는 방향으로 후술하는 소정의 가공 이송 속도로 가공 이송하여, 개질층을 형성한다.
상기 분할 예정 라인 전체 길이에 걸쳐 상기 레이저 가공을 끝내면, 화살표 Y로 나타내는 방향으로 상대적으로 레이저 광선을 조사하는 집광기(30)를 순차 인덱싱 이송하여, 펄스 레이저 광선을 조사하면서 화살표 X 방향으로 척 테이블을 이동시켜 실리콘 웨이퍼(2) 상의 화살표 Y 방향으로 늘어선 제1 방향으로 신장되는 분할 예정 라인에 대응하는 웨이퍼의 내부 전체에 개질층을 형성한다. 그 후, 척 테이블(31)을 90도 회전시켜 제1 방향에 직교하는 제2 방향으로 신장되는 분할 예정 라인에 대해서 동일한 절차를 반복하고, 실리콘 웨이퍼(2)의 제1 방향 및 제2 방향으로 늘어서는 분할 예정 라인의 내부 전체에 개질층과 크랙을 발생시킨다. 또한, 상기 실시형태에 있어서는, 1개의 분할 예정 라인을 따라 높이(깊이) 방향으로 위치를 어긋나게 한 3개의 개질층을 형성하도록 하고 있기 때문에, 상기 개질층 형성 공정은, 각 분할 예정 라인에 있어서 3회 집광점 위치를 어긋나게 하면서 반복된다.
상기 개질층 형성 공정에서 형성된 개질층에 대해서, 도 3의 (a), 도 3의 (b)를 이용하여 더 설명한다. 도 3의 (a)는, 개질층이 형성된 웨이퍼(2)를 분할 예정 라인을 따라 절단한 단면의 일부 개략도를 나타낸 것이다. 실리콘 웨이퍼(2)는 a=700 ㎛의 두께로 형성되어 있고, 디바이스(21)가 형성된 표면(2a)을 기준으로 하여 180 ㎛로 설정되는 범위 b로부터, 후술하는 이면 연삭 공정에서의 목표 마무리 두께로서 설정되는 표면(2a)으로부터 2점 쇄선으로 나타내는 높이까지의 영역 c=30 ㎛를 제외한 영역에 개질층이 형성되도록 되어 있다. 도 3의 (b)는, 도 3의 (a)에서 나타낸 개질층(22)에 직교하는 방향을 따라 절단한 A-A 단면의 일부 개략도이고, 분할 예정 라인(24)을 따른 내부에 개질층(22)이 형성되며, 상기 개질층(22)의 상하로 크랙(23)이 형성된다.
(이면 연삭 공정)
상기 실리콘 웨이퍼(2)는, 상기 개질층 형성 공정에 의해 전체 분할 예정 라인(24)을 따라 웨이퍼 내부에 개질층이 형성된 후, 도 4에 도시된 바와 같이, 상기 웨이퍼(2)의 보호 테이프(3)측을 하측으로 하여, 즉 이면(2b)측을 상면으로 하여 연삭 장치의 회전 가능하게 구성된 척 테이블(40)에 배치된다. 상기 척 테이블(40)의 상면은, 통기 가능한 다공성 세라믹으로 이루어진 흡착 척(41)에 의해 구성되고, 도시하지 않은 흡인 수단에 의해 흡인되며, 실리콘 웨이퍼(2)가 강고하게 유지된다.
척 테이블(40) 상에 실리콘 웨이퍼(2)를 유지하였다면, 도 5에 도시된 바와 같이, 척 테이블(40)을 화살표(40a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(43)의 연삭 휠(42)을 화살표(42a)의 방향으로 예컨대 3500 rpm으로 회전시켜, 연삭 휠(42)을 1.0 ㎛/s의 속도로 하강시키면서 연삭 휠(42)의 연삭 지석에 의해 연삭함으로써, 전술한 목표 마무리 두께(30 ㎛)로 실리콘 웨이퍼(2)를 형성한다. 목표 마무리 두께에 도달하면, 개질층은 전부 제거되고, 개질층 형성 공정에 의해 형성된 크랙(23)을 따라 각 디바이스(21)가 분할된 상태가 된 실리콘 웨이퍼(2')를 얻고, 이면 연삭 공정이 종료된다(도 6을 참조).
이상으로, 실리콘 웨이퍼(2)의 분할에 따른 가공 공정이 종료된다. 또한, 상기 웨이퍼의 가공 종료 후의 실리콘 웨이퍼(2')의 이면(2b)측을 프레임(F)에 유지된 테이프(T)에 접착하고, 일체화한 후, 적절하게 보호 테이프(3)를 박리하여(도 7을 참조), 개개의 디바이스 칩(21)을 테이프(T)로부터 픽업한다.
여기서, 본 발명의 발명자는, 상기 개질층 형성 공정의 결과 생기는 개질층과 크랙의 크기, 및 그 후 실행되는 이면 연삭 공정에 의해 발생하는 개개의 디바이스 칩의 문제점의 발생에 대해서 상세히 검토한 결과, 이면 연삭 공정에 의해 개개의 디바이스가 이른 타이밍에 칩 분할되어 버리면, 분할된 후의 연삭 시간이 길어지고, 상기 분할 후의 이면 연삭 공정 중에 인접한 디바이스 칩끼리가 충돌하여 서로 마찰됨으로써 제품 품질에 관련된 손상이 발생하는 것을 발견하였다. 그리고, 각 디바이스 칩으로 분할되는 타이밍은, 개질층 형성 공정에서 형성된 개질층 및 크랙의 크기가 영향을 미치고, 상기 개질층 및 크랙의 크기는, 펄스 레이저 광선의 1펄스당의 파워에 지배되는 것을 도출하였다. 이하에 그 상세한 내용을 설명한다.
상기 개질층 형성 공정에서 사용되는 레이저 가공의 가공 조건은, 다음과 같다.
광원 : LD 여기 Q 스위치 Nd : YVO4 펄스 레이저
파장 : 1342 ㎚
반복 주파수 : 60 kHz
집광점 스폿 : φ 1.0 ㎛
가공 이송 속도 : 500 ㎜/초
피가공물 : 실리콘 웨이퍼
두께 : 700 ㎛
개질층 위치 형성 범위 : 45 ㎛∼180 ㎛(실리콘 웨이퍼(2)의 표면(2a)을
기준으로 하고, 개질층은 3층으로 형성)
이면 연삭 공정에서의 연삭 조건은, 상기한 바와 같이, 척 테이블(40)을 화살표(40a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(43)의 연삭 휠(42)을 화살표(42a)의 방향으로 예컨대 3500 rpm으로 회전시켜, 연삭 휠(42)을 1.0 ㎛/s의 속도로 하강시켰다.
이하에, 상기 개질층 형성 공정, 이면 연삭 공정을 실행하는 데 있어서, 펄스 레이저 광선의 파워만을 변경하여, 개질층 형성 공정에 의한 개질층(23)과, 크랙(24)의 발현 상황, 이면 연삭 공정에 의해 디바이스의 문제점 발생 상황과의 관련을 검증한 결과를 나타낸다. 디바이스의 가부 조건은, 연삭 공정에 의해 목표 마무리 두께에 도달한 상태에서, 웨이퍼(2)가 개개의 디바이스 칩(22)으로 완전히 분할되고, 또한 분할된 각 디바이스 칩의 측면 및 각부가 5 ㎛ 이상의 깊이로 치핑되어 있지 않은 것을 OK 조건으로 하고, 그 이외에는 NG로 하였다.
[평균 출력] [파워] [개질층] [크랙] [디바이스 칩 가부]
0.1 W 0.16 0 0 NG (분할되지 않음)
0.2 W 0.33 0 0 NG (분할되지 않음)
0.3 W 0.5 5 0 NG (분할되지 않음)
0.4 W 0.67 10 5 OK
0.5 W 0.83 15 7 OK
0.6 W 1.0 20 9 OK
0.7 W 1.17 30 20 NG(치핑 있음)
0.8 W 1.33 35 30 NG(치핑 있음)
0.9 W 1.5 40 35 NG(치핑 있음)
1.0 W 1.67 45 40 NG(치핑 있음)
*[파워]는, 펄스 레이저 광선의 1펄스당의 파워이고 [10-5 J/1 펄스]를 단위로 하며, [개질층] 및 [크랙]의 길이는 [㎛]를 단위로 한다. 또한, [개질층]의 길이는, 1층당의 깊이 방향의 높이를 나타낸다.
상기한 바와 같이, 펄스 레이저 광선의 파워가 0.33[10-5 J/1 펄스] 이하인 경우는, 이면 연삭 공정을 실행하여 목표 마무리 두께까지 연삭하여도, 개질층과 크랙이 계측 가능한 범위에서 생기고 있지 않아, 분할이 양호하게 이루어지지 않았다. 또한, 0.5[10-5 J/1 펄스]에서는, 개질층은 형성되었지만, 크랙이 계측 가능한 범위에서 형성되지 않아, 상기와 마찬가지로 분할이 양호하게 이루어지지 않았다. 또한, 개질층 형성 공정에서의 펄스 레이저 광선의 파워가 1.17[10-5 J/1 펄스]보다도 큰 경우는, 개질층과 크랙이 필요 이상으로 커지고, 이면 연삭 공정이 이른 단계에서 크랙을 기점으로 하여 개개의 디바이스 칩으로 분할되었기 때문에, 이면 연삭 공정에서의 압력과 진동에 의해 개개의 디바이스 칩의 측면, 및 각부에 허용할 수 없는 치핑이 발생하였다.
이것에 대하여, 펄스 레이저 광선의 파워가 0.67∼1.0[10-5 J/1 펄스]인 범위에서 개질층의 형성을 행한 경우는, 이면 연삭 공정에서 목표 마무리 두께에 도달하기 직전까지 개개의 디바이스 칩으로 분할되는 것이 억제되고, 또한 개질층 및 크랙의 작용에 의해 개개의 디바이스 칩으로 확실하게 분할된 후, 목표 마무리 두께에 도달할 때까지의 시간은 개개의 디바이스 칩끼리가 마찰되어 손상을 발생시키지 않을 정도의 시간이 되는 것이 판명되었다. 상기 검증 결과로부터, 개질층 형성 공정에서 사용되는 펄스 레이저 광선의 파워를 조절함으로써, 개질층 및 크랙의 길이를 조정하는 것이 가능하고, 상기 개질층 및 크랙의 길이를 조절함으로써, 이면 연삭 공정시에서의 개개의 디바이스층으로의 분할 시기를 조절할 수 있어, 상기 분할 시기를 조절함으로써, 실리콘 웨이퍼(2)를 개개의 디바이스 칩으로 분할한 후, 목표 마무리 두께에 도달할 때까지의 시간을 제어하는 것이 가능해지는 것이 이해된다.
즉, 실리콘 웨이퍼에 대한 펄스 레이저 광선에 의한 개질층과 크랙의 형성 후, 이면 연삭 공정을 실행하여 개개의 디바이스 칩으로 분할하고 개질층을 제거하는 경우에, 이면 연삭 공정에서 설정되는 상기 소정의 연삭 조건에 의해 연삭함으로써, 목표 마무리 두께에 도달하기 전에 상기 웨이퍼를 개개의 디바이스 칩으로 분할 가능하고 또한 개개의 디바이스 칩으로 분할된 후, 상기 목표 마무리 두께에 도달할 때까지의 시간은 개개의 디바이스 칩끼리가 마찰되어 손상이 발생하지 않을 정도의 시간이 되도록 개질층, 크랙의 크기를 상정하고, 개질층 형성 공정에서 조사되는 레이저 광선에 관하여, 상기 개질층, 크랙의 크기가 되는 펄스 레이저 광선의 파워를 설정함으로써, 상기한 본 발명의 과제를 해결하는 것이 가능해진다.
또한, 상기한 펄스 레이저 광선의 파워에 의해 변화되는 개질층, 및 크랙의 길이와, 웨이퍼가 분할되는 시기, 및 개개의 디바이스 칩으로 분할된 후의 마무리 두께에 도달할 때까지의 시간과의 관계는, 이면 연삭 공정에서의 연삭 수단의 연삭 조건(연삭 수단의 회전 속도 및 하강 속도, 목표 마무리 두께, 실리콘 웨이퍼의 소재 조건 등)에 의해 변화된다. 따라서, 연삭 조건이 상이한 이면 연삭 공정이 실행되는 경우는, 이면 연삭 공정에서 실행되는 연삭 조건에 의해 목표 마무리 두께에 도달하기 전에 상기 실리콘 웨이퍼를 개개의 디바이스 칩으로 분할 가능하고 또한 개개의 디바이스 칩으로 분할된 후, 상기 목표 마무리 두께에 도달할 때까지의 시간에 있어서 개개의 디바이스 칩끼리가 마찰되어 손상이 발생하지 않는 개질층 및 크랙 길이를 실험 등에 의해 구해 두고, 개질층 형성 공정에 있어서 조사되는 펄스 레이저 광선의 파워를, 상기 개질층, 크랙 길이가 되도록 설정하면 된다.
2 : 실리콘 웨이퍼 3 : 보호 테이프
4 : 연삭 장치 21 : 디바이스
22 : 개질층 23 : 크랙
24 : 분할 예정 라인 31, 40 : 척 테이블
42 : 연삭 휠 43 : 연삭 수단

Claims (1)

  1. 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 설치하는 보호 부재 설치 공정과,
    상기 보호 부재가 설치된 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 분할 예정 라인을 따른 웨이퍼의 내부에 위치시킴과 더불어, 상기 펄스 레이저 광선을 미리 정해진 파워로 조사하고, 개질층과, 상기 개질층으로부터 상기 웨이퍼의 표면과 이면을 향해 각각 신장되는 크랙을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정을 실시한 후, 상기 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 미리 정해진 연삭 조건에 의해 연삭 휠로 연삭하여 개개의 디바이스 칩으로 분할함과 더불어, 상기 개질층을 제거하고 목표 마무리 두께에 도달할 때까지 연삭하는 이면 연삭 공정
    을 포함하고,
    상기 개질층 형성 공정에서 설정되는 상기 펄스 레이저 광선의 상기 미리 정해진 파워는, 상기 이면 연삭 공정에서 설정되는 상기 미리 정해진 연삭 조건에 의해 연삭함으로써, 목표 마무리 두께에 도달하기 전의 미리 정해진 타이밍까지는 상기 웨이퍼가 개개의 디바이스 칩으로 분할되는 것이 억제됨과 아울러 상기 목표 마무리 두께에 도달하기 전에 상기 웨이퍼를 개개의 디바이스 칩으로 분할 가능하고, 또한 개개의 디바이스 칩으로 분할된 후, 상기 미리 정해진 타이밍으로부터 상기 목표 마무리 두께에 도달할 때까지의 시간에 있어 개개의 디바이스 칩끼리가 마찰되어 손상이 발생하지 않는 개질층 및 크랙을 형성하는 파워로 설정되는 것인, 웨이퍼의 가공 방법.
KR1020160081353A 2015-07-06 2016-06-29 웨이퍼의 가공 방법 KR102429205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015135531A JP6560040B2 (ja) 2015-07-06 2015-07-06 ウエーハの加工方法
JPJP-P-2015-135531 2015-07-06

Publications (2)

Publication Number Publication Date
KR20170005760A KR20170005760A (ko) 2017-01-16
KR102429205B1 true KR102429205B1 (ko) 2022-08-03

Family

ID=57731458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081353A KR102429205B1 (ko) 2015-07-06 2016-06-29 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US9583391B2 (ko)
JP (1) JP6560040B2 (ko)
KR (1) KR102429205B1 (ko)
CN (1) CN106340490B (ko)
SG (1) SG10201604691WA (ko)
TW (1) TWI683359B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478821B2 (ja) * 2015-06-05 2019-03-06 株式会社ディスコ ウエーハの生成方法
JP2017107921A (ja) * 2015-12-07 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP7007052B2 (ja) * 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP7081993B2 (ja) * 2018-06-19 2022-06-07 株式会社ディスコ 被加工物の加工方法
JP7118804B2 (ja) 2018-08-17 2022-08-16 キオクシア株式会社 半導体装置の製造方法
JP7305495B2 (ja) * 2019-09-18 2023-07-10 浜松ホトニクス株式会社 検査装置及び検査方法
JP7391583B2 (ja) * 2019-09-18 2023-12-05 浜松ホトニクス株式会社 検査装置及び検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061129A (ja) 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012104778A (ja) 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP2014209523A (ja) 2013-04-16 2014-11-06 株式会社ディスコ ウェーハの加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP5939769B2 (ja) 2011-11-11 2016-06-22 株式会社ディスコ 板状物の加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252806B1 (en) 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061129A (ja) 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012104778A (ja) 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5939769B2 (ja) 2011-11-11 2016-06-22 株式会社ディスコ 板状物の加工方法
JP2014209523A (ja) 2013-04-16 2014-11-06 株式会社ディスコ ウェーハの加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TWI683359B (zh) 2020-01-21
CN106340490B (zh) 2020-06-19
US9583391B2 (en) 2017-02-28
SG10201604691WA (en) 2017-02-27
TW201705255A (zh) 2017-02-01
JP2017017290A (ja) 2017-01-19
KR20170005760A (ko) 2017-01-16
CN106340490A (zh) 2017-01-18
US20170011965A1 (en) 2017-01-12
JP6560040B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
KR102429205B1 (ko) 웨이퍼의 가공 방법
KR102368338B1 (ko) 웨이퍼의 가공 방법
KR102369760B1 (ko) 웨이퍼의 가공 방법
KR102163441B1 (ko) 웨이퍼의 가공 방법
CN107946242B (zh) 晶片的加工方法
TWI697946B (zh) 晶圓的加工方法
KR20170067141A (ko) 웨이퍼의 가공 방법
JP2014099522A (ja) 板状物の加工方法
KR20170029385A (ko) 웨이퍼 가공 방법
TWI775973B (zh) 工件加工方法
JP2011151090A (ja) 切削方法
KR102488215B1 (ko) 웨이퍼의 가공 방법
JP6713214B2 (ja) デバイスウェーハの加工方法
CN111571043B (zh) 晶片的加工方法
JP2014165324A (ja) パッケージ基板の加工方法
JP6957091B2 (ja) ウェーハの加工方法
TWI745547B (zh) 被加工物的加工方法
KR102104138B1 (ko) 가공 방법
JP6791585B2 (ja) ウェーハの加工方法
JP2018098352A (ja) ウェーハの加工方法
KR20180061019A (ko) 웨이퍼의 가공 방법
JP6847530B2 (ja) ウェーハの加工方法
JP2018064074A (ja) ウェーハの加工方法
JP6710464B2 (ja) ウェーハの加工方法
JP2022064088A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant