KR102371134B1 - Printed wiring board and method for manufacturing same - Google Patents

Printed wiring board and method for manufacturing same Download PDF

Info

Publication number
KR102371134B1
KR102371134B1 KR1020167036963A KR20167036963A KR102371134B1 KR 102371134 B1 KR102371134 B1 KR 102371134B1 KR 1020167036963 A KR1020167036963 A KR 1020167036963A KR 20167036963 A KR20167036963 A KR 20167036963A KR 102371134 B1 KR102371134 B1 KR 102371134B1
Authority
KR
South Korea
Prior art keywords
conductive paste
layer
electroless plating
wiring
seed layer
Prior art date
Application number
KR1020167036963A
Other languages
Korean (ko)
Other versions
KR20170039102A (en
Inventor
요시히사 가토
하지메 도모카게
구니아키 오쓰카
싱고 니시키
Original Assignee
각꼬우호우진 후쿠오카다이가쿠
오꾸노 케미칼 인더스트리즈 컴파니,리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 각꼬우호우진 후쿠오카다이가쿠, 오꾸노 케미칼 인더스트리즈 컴파니,리미티드 filed Critical 각꼬우호우진 후쿠오카다이가쿠
Publication of KR20170039102A publication Critical patent/KR20170039102A/en
Application granted granted Critical
Publication of KR102371134B1 publication Critical patent/KR102371134B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

본 발명의 목적은, 제조 공정에서의 폐기물(대량의 폐액)의 발생을 삭감하고, 또한 제조 시간을 단축할 수 있는 프린트 배선판을 제공하는 것이다. 프린트 배선판(100)은, 절연성 기재(10)와, 상기 절연성 기재(10)를 관통하여 형성되는 관통공(11a)과, 상기 관통공(11a)에 제1 도전성 페이스트(1)를 충전하여 형성되는 제1 바이어(11)와, 절연성 기재(10) 상에 설치되고, 제1 바이어(11)에 접속되는 제1 배선(21)을 포함하고, 제1 배선(21)이 제1 바이어(11)에 접속되고, 제1 배선(21)의 베이스막으로서 제2 도전성 페이스트(2)에 의해 형성되는 제1 시드층(21a)과, 제1 시드층(21a)을 피복하는 제1 무전해 도금층(21b)을 포함한다. An object of the present invention is to provide a printed wiring board capable of reducing the generation of waste (a large amount of waste liquid) in the manufacturing process and shortening the manufacturing time. The printed wiring board 100 is formed by filling an insulating substrate 10, a through hole 11a formed through the insulating substrate 10, and a first conductive paste 1 in the through hole 11a. a first via 11 to be used, and a first wiring 21 provided on the insulating substrate 10 and connected to the first via 11 , wherein the first wiring 21 is the first via 11 . ) and a first seed layer 21a formed of a second conductive paste 2 as a base film of the first wiring 21 and a first electroless plating layer covering the first seed layer 21a (21b).

Description

프린트 배선판 및 그 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING SAME}A printed wiring board and its manufacturing method

본 발명은, 프린트 배선판(printed wiring board: PWB) 및 그 제조 방법에 관한 것이며, 특히, 양면 프린트 배선판 및 다층 프린트 배선판, 및 그 제조 방법에 관한 것이다. The present invention relates to a printed wiring board (PWB) and a method for manufacturing the same, and more particularly, to a double-sided printed wiring board and a multilayer printed wiring board, and a method for manufacturing the same.

프린트 배선판은, 60년 이상의 긴 세월에 걸쳐, 기판의 동박(銅箔)을 에칭(부식)하여 패터닝하는 서브트랙티브(감산적) 공법으로 제조되어, 매우 많은 폐기물을 산출하고 있다. A printed wiring board is manufactured by the subtractive (subtractive) method of etching (corrosion) and patterning the copper foil of a board|substrate over a long time of more than 60 years, and it is calculating a very large amount of waste.

또한, 프린트 배선판의 회로에서의 선폭의 설계 룰은, 탑재되는 반도체나 컨덴서 등의 부품에 따라 상이하고, 20㎛ 이하의 최첨단 제품으로부터 0.3㎜ 정도의 범용의 제품까지 있다. 당연히, 프린트 배선판은, 선폭이 넓고 대형의 기판일수록, 현상 공정, 에칭 공정 및 박리 공정에서 사용하는 폐액의 양이 많고, 현재, 선폭 0.1㎜ 이상의 제품이 시장의 80%를 차지하고 있다. In addition, the design rule of the line width in the circuit of a printed wiring board differs with components, such as a semiconductor and a capacitor to be mounted, and there exist from the cutting-edge product of 20 micrometers or less to the general-purpose product of about 0.3 mm. Naturally, the printed wiring board has a wider line width and the larger the board, the greater the amount of waste liquid used in the developing process, the etching process and the peeling process. Currently, products with a line width of 0.1 mm or more occupy 80% of the market.

또한, 프린트 배선판의 제조 공정에서의 폐기물은, 에칭된 구리의 폐액뿐 아니라, 패턴을 형성하기 위한 유기 재료의 마스크(레지스트)의 현상액이나 박리액도 많다. Moreover, there are many wastes in the manufacturing process of a printed wiring board not only the waste liquid of the etched copper, but the developing solution and stripping solution of the mask (resist) of the organic material for forming a pattern.

이에 대하여, 20년 정도 전에는, 풀 애더티브(Full Additive) 공법에 의한 프린트 배선판의 양산이 실시되고 있었지만, 무전해 도금으로 회로를 형성하고 있고, 1시간에 1㎛의 두께로 형성되기 때문에, 도금의 성장 속도가 느려, 프린트 배선판의 제조에 20시간 이상의 시간이 필요했다. On the other hand, about 20 years ago, printed wiring boards were mass-produced by the Full Additive method, but circuits are formed by electroless plating, and since they are formed in a thickness of 1 µm per hour, plating growth rate was slow, and 20 hours or more of time was required for manufacture of a printed wiring board.

예를 들면, 종래의 다층 프린트 배선판의 제조 방법은, 내층 회로를 가지는 내층 회로판의 표면에 절연층을 형성하고, 내층 회로와 접속하는 개소(箇所)에 내층 회로에 도달하는 막힘 구멍을 형성하고, 그 막힘 구멍에 도전성 페이스트를 충전하여 바이어 홀(via hole)로 하고, 그 바이어 홀을 형성한 절연층의 표면에 무전해 도금층을 형성하고, 그 위에 도금 레지스트를 형성하고, 전해 도금에 의해 도체 회로의 부분을 쌓아 올려 도금 레지스트를 박리하고, 도금 레지스트의 아래에 있었던 무전해 도금을 에칭 제거하여 형성한다(예를 들면, 특허문헌 1 참조). For example, in a conventional method for manufacturing a multilayer printed circuit board, an insulating layer is formed on the surface of an inner circuit board having an inner layer circuit, and a blind hole reaching the inner circuit is formed at a location connected to the inner circuit, The blind hole is filled with a conductive paste to form a via hole, an electroless plating layer is formed on the surface of the insulating layer in which the via hole is formed, a plating resist is formed thereon, and a conductor circuit is formed by electrolytic plating. The parts of are piled up, the plating resist is peeled, the electroless plating which existed under the plating resist is removed by etching (for example, refer patent document 1).

또한, 종래의 배선 기판의 제조 방법은, 열경화성 수지를 포함하는 전기 절연성 기재(基材)에 바이어 홀을 형성하는 공정과, 상기 바이어 홀에 도전 입자와 열경화성 수지로 이루어지는 도전성 페이스트를 충전하는 공정과, 상기 전기 절연성 기재와 상기 도전성 페이스트를 가열 가압하여 경화하는 열 프레스 공정과, 상기 도전성 페이스트와 전기적으로 접속되는 배선을 형성하는 공정을 포함하고, 상기 배선을 형성하는 공정에 있어서, 상기 전기 절연성 기재에 부착하고, 또한 상기 도전성 페이스트 내의 상기 도전 입자와 결합하는 도금 배선을 적어도 한쪽에 형성한다(예를 들면, 특허문헌 2 참조). Further, the conventional method for manufacturing a wiring board includes a step of forming a via hole in an electrically insulating base material containing a thermosetting resin, a step of filling the via hole with a conductive paste made of conductive particles and a thermosetting resin, a hot pressing step of curing the electrically insulating substrate and the conductive paste by heating and pressing, and a step of forming a wiring electrically connected to the conductive paste, wherein in the step of forming the wiring, the electrically insulating substrate to form at least one plating wiring attached to and bonding to the conductive particles in the conductive paste (for example, refer to Patent Document 2).

특허문헌 1 : 일본공개특허 제2000－244126호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2000-244126 특허문헌 2 : 일본공개특허 제2001－308534호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2001-308534

종래의 다층 프린트 배선판의 제조 방법은, 도금 레지스트의 형성 및 박리, 및 무전해 도금의 에칭 제거의 각 공정에 있어서, 폐액이 생긴다고 하는 과제가 있다. The conventional manufacturing method of a multilayer printed wiring board has the subject that waste liquid arises in each process of formation and peeling of a plating resist, and etching removal of electroless plating.

또한, 종래의 배선 기판의 제조 방법은, 전기 절연성 기판의 양측에 감광성 팔라듐 촉매를 도포하는 공정과, 포토마스크를 통하여 자외광선을 조사하여 자외광선이 조사된 부분의 감광성 팔라듐 촉매를 활성화하는 공정과, 활성화되어 있지 않은 부분의 감광성 팔라듐 촉매를 제거하는 공정이 필요해지고, 배선 기판의 제조에 장시간을 요한다는 과제가 있다. In addition, the conventional method for manufacturing a wiring board includes a step of applying a photosensitive palladium catalyst to both sides of an electrically insulating substrate, a step of irradiating UV light through a photomask to activate the photosensitive palladium catalyst on the portion irradiated with UV light, , the process of removing the photosensitive palladium catalyst of the part which is not activated is required, and there exists a subject that manufacture of a wiring board requires a long time.

본 발명은, 전술한 바와 같은 문제점을 해결하기 위해 이루어진 것이며, 현상 공정, 에칭 공정 및 박리 공정이 없고, 종래의 프린트 배선판과 비교하여, 제조 공정에서의 폐기물(대량의 폐액)의 발생을 삭감하고, 또한 제조 시간을 단축할 수 있는 프린트 배선판을 제공하는 것을 목적으로 한다. The present invention has been made to solve the problems described above, and there is no developing process, etching process and peeling process, and compared with a conventional printed wiring board, the generation of waste (a large amount of waste liquid) in the manufacturing process is reduced and Another object of the present invention is to provide a printed wiring board capable of reducing manufacturing time.

본 발명에 관한 프린트 배선판에 있어서는, 절연성 기재와, 상기 절연성 기재를 관통하여 형성되는 관통공과, 상기 관통공에 도전성 페이스트를 충전하여 형성되는 제1 바이어와, 절연성 기재 상에 설치되고, 제1 바이어에 접속되는 제1 배선을 포함하고, 제1 배선이 제1 바이어에 접속되고, 제1 배선의 베이스막으로서 도전성 페이스트에 의해 형성되는 제1 시드층(seed layer)과, 제1 시드층을 피복하는 제1 무전해 도금층을 포함하고, 상기 제1 배선의 제1 시드층이, 상기 제1 바이어 상에서 주위 에지부에만 설치되고, 상기 제1 배선의 제1 무전해 도금층이, 상기 제1 바이어의 중심 영역에서 제1 바이어에 접촉한다. In the printed wiring board according to the present invention, an insulating substrate, a through hole formed through the insulating substrate, a first via formed by filling the through hole with a conductive paste, and provided on the insulating substrate, the first via a first wiring connected to the , the first wiring connected to the first via, a first seed layer formed of a conductive paste as a base film of the first wiring, and covering the first seed layer a first electroless plating layer of the first wiring, wherein the first seed layer of the first wiring is provided only on a peripheral edge portion on the first via, and the first electroless plating layer of the first wiring comprises: It contacts the first via in the central region.

개시된 프린트 배선판은, 종래의 프린트 배선판과 비교하여, 제조 공정에서의 폐액의 발생을 삭감하고, 또한 제조 시간을 단축할 수 있는 효과를 얻을 수 있다. Compared with the conventional printed wiring board, the disclosed printed wiring board can reduce generation|occurrence|production of the waste liquid in a manufacturing process, and can acquire the effect that manufacturing time can be shortened.

도 1의 (a)는, 제1 실시형태에 관한 프린트 배선판의 개략적인 구성의 일례를 나타낸 사시도이며, 도 1의 (b)는, 도 1(a)에 나타낸 프린트 배선판의 화살표 A－A'선의 단면도이다.
도 2는, 제1 실시형태에 관한 프린트 배선판의 제조 방법을 설명하기 위한 도 1의 (b)에 대응하는 단면도이며, 도 2의 (a)는 절연성 기재를 나타낸 단면도이고, 도 2의 (b)는 관통공을 형성한 상태를 나타낸 단면도이며, 도 2의 (c)는 제1 도전성 페이스트를 충전한 상태를 나타낸 단면도이고, 도 2의 (d)는 절연성 기재의 표면에 제1 시드층을 형성한 상태를 나타낸 단면도이며, 도 2의 (e)는 절연성 기재의 이면(裏面)에 제1 시드층을 형성한 상태를 나타낸 단면도이다.
도 3은, 종래의 프린트 배선판의 제조 방법을 설명하기 위한 단면도이며, 도 3의 (a)는 절연성 기재를 나타낸 단면도이고, 도 3의 (b)는 관통공 형성 공정을 나타낸 단면도이며, 도 3의 (c)는 무전해 도금 공정을 나타낸 단면도이고, 도 3의 (d)는 전해 도금 공정을 나타낸 단면도이며, 도 3의 (e)는 마스크 접착 공정을 나타낸 단면도이다.
도 4는, 도 3에 나타낸 종래의 프린트 배선판의 제조 방법의 계속을 설명하기 위한 단면도이며, 도 4의 (a)는 양면 노광 공정을 나타낸 단면도이고, 도 4의 (b)는 현상 공정을 나타낸 단면도이며, 도 4의 (c)는 에칭 공정을 나타낸 단면도이고, 도 4의 (d)는 마스크 박리 공정을 나타낸 단면도이다.
도 5의 (a)는, 제1 실시형태에 관한 제1 바이어 근방의 다른 예를 나타낸 평면도이며, 도 5의 (b)는, 도 5의 (a)에 나타낸 제1 바이어 근방에 대응하는 프린트 배선판에서의 제1 시드층을 형성한 상태의 단면도이고, 도 5의 (c)는, 도 5의 (a)에 나타낸 제1 바이어 근방에 대응하는 프린트 배선판에서의 제1 무전해 도금층을 형성한 상태의 단면도이다.
도 6은, 제2 실시형태에 관한 프린트 배선판의 제조 방법을 설명하기 위한 단면도이며, 도 6의 (a)는 절연성 기재를 나타낸 단면도이고, 도 6의 (b)는 관통공을 형성한 상태를 나타낸 단면도이며, 도 6의 (c)는 제1 도전성 페이스트를 충전한 상태를 나타낸 단면도이고, 도 6의 (d)는 절연성 기재의 양면에 제1 시드층을 형성한 상태를 나타낸 단면도이며, 도 6의 (e)는 제1 시드층 상에 제2 무전해 도금층을 형성한 상태를 나타낸 단면도이다.
도 7은, 도 6에 나타낸 프린트 배선판의 제조 방법의 계속을 설명하기 위한 단면도이며, 도 7의 (a)는 절연성 기재의 표면에 절연층을 형성한 상태를 나타낸 단면도이고, 도 7의 (b)는 절연성 기재의 이면에 절연층을 형성한 상태를 나타낸 단면도이며, 도 7의 (c)는 절연성 기재의 표면 측의 개구부에 제3 도전성 페이스트를 충전한 상태를 나타낸 단면도이고, 도 7의 (d)는 절연성 기재의 이면 측의 개구부에 제3 도전성 페이스트를 충전한 상태를 나타낸 단면도이다.
도 8은, 도 7에 나타낸 프린트 배선판의 제조 방법의 계속을 설명하기 위한 단면도이며, 도 8의 (a)는 절연성 기재의 표면 측에 제2 시드층을 형성한 상태를 나타낸 단면도이고, 도 8의 (b)는 절연성 기재의 이면 측에 제2 시드층을 형성한 상태를 나타낸 단면도이며, 도 8의 (c)는 제2 시드층 상에 제2 무전해 도금층을 형성한 상태를 나타낸 단면도이다.
도 9의 (a)는, 제2 실시형태에 관한 프린트 배선판의 개략적인 구성의 다른 예를 나타낸 단면도이며, 도 9의 (b)는, 제3 실시형태에 관한 프린트 배선판의 개략적인 구성의 다른 예를 나타낸 단면도이다.
도 10은, 제3 실시형태에 관한 프린트 배선판의 제조 방법을 설명하기 위한 단면도이며, 도 10의 (a)는 절연성 기재의 표면 측에 제3 시드층을 형성한 상태를 나타낸 단면도이고, 도 10의 (b)는 절연성 기재의 이면 측에 제3 시드층을 형성한 상태를 나타낸 단면도이며, 도 10의 (c)는 제3 시드층 및 제1 무전해 도금층 상에 제3 무전해 도금층을 형성한 상태를 나타낸 단면도이다. Fig. 1 (a) is a perspective view showing an example of a schematic configuration of a printed wiring board according to the first embodiment, and Fig. 1 (b) is an arrow AA' of the printed wiring board shown in Fig. 1 (a). It is a cross section of a line.
Fig. 2 is a cross-sectional view corresponding to Fig. 1 (b) for explaining the method for manufacturing a printed wiring board according to the first embodiment, Fig. 2 (a) is a cross-sectional view showing an insulating substrate, Fig. 2 (b) ) is a cross-sectional view illustrating a state in which a through-hole is formed, FIG. 2C is a cross-sectional view illustrating a state in which the first conductive paste is filled, and FIG. 2D is a first seed layer formed on the surface of the insulating substrate. It is a cross-sectional view showing the formed state, and FIG. 2E is a cross-sectional view showing a state in which the first seed layer is formed on the back surface of the insulating substrate.
Fig. 3 is a cross-sectional view for explaining a conventional method for manufacturing a printed wiring board, Fig. 3 (a) is a cross-sectional view showing an insulating substrate, Fig. 3 (b) is a cross-sectional view showing a through-hole forming process, Fig. 3 (c) is a cross-sectional view illustrating the electroless plating process, FIG. 3(d) is a cross-sectional view illustrating the electrolytic plating process, and FIG. 3(e) is a cross-sectional view illustrating the mask bonding process.
Fig. 4 is a cross-sectional view for explaining the continuation of the conventional method for manufacturing a printed wiring board shown in Fig. 3, Fig. 4 (a) is a cross-sectional view showing the double-sided exposure process, Fig. 4 (b) is a developing process It is a cross-sectional view, FIG. 4(c) is a cross-sectional view showing an etching process, and FIG. 4(d) is a cross-sectional view showing a mask peeling process.
Fig. 5 (a) is a plan view showing another example of the vicinity of a first buyer according to the first embodiment, and Fig. 5 (b) is a print corresponding to the vicinity of the first buyer shown in Fig. 5 (a). It is a cross-sectional view of a state in which a first seed layer is formed on a wiring board, and Fig. 5 (c) is a first electroless plating layer formed on a printed wiring board corresponding to the vicinity of the first via shown in Fig. 5 (a). It is a cross-sectional view of the state.
Fig. 6 is a cross-sectional view for explaining a method for manufacturing a printed wiring board according to the second embodiment, Fig. 6 (a) is a cross-sectional view showing an insulating substrate, and Fig. 6 (b) is a state in which a through hole is formed. 6(c) is a cross-sectional view illustrating a state in which the first conductive paste is filled, and FIG. 6(d) is a cross-sectional view illustrating a state in which a first seed layer is formed on both surfaces of an insulating substrate, FIG. 6(e) is a cross-sectional view illustrating a state in which the second electroless plating layer is formed on the first seed layer.
Fig. 7 is a cross-sectional view for explaining the continuation of the method for manufacturing a printed wiring board shown in Fig. 6, Fig. 7 (a) is a cross-sectional view showing a state in which an insulating layer is formed on the surface of an insulating base material, Fig. 7 (b) ) is a cross-sectional view showing a state in which an insulating layer is formed on the back surface of an insulating substrate, (c) of FIG. d) is a cross-sectional view showing a state in which the third conductive paste is filled in the opening on the back side of the insulating substrate.
Fig. 8 is a cross-sectional view for explaining the continuation of the method for manufacturing the printed wiring board shown in Fig. 7, Fig. 8 (a) is a cross-sectional view showing a state in which a second seed layer is formed on the surface side of the insulating substrate (b) is a cross-sectional view illustrating a state in which the second seed layer is formed on the back side of the insulating substrate, and (c) is a cross-sectional view illustrating a state in which a second electroless plating layer is formed on the second seed layer. .
Fig. 9A is a cross-sectional view showing another example of the schematic configuration of the printed wiring board according to the second embodiment, and Fig. 9B is another schematic configuration of the printed wiring board according to the third embodiment. It is a cross-sectional view showing an example.
Fig. 10 is a cross-sectional view for explaining a method of manufacturing a printed wiring board according to the third embodiment, and Fig. 10 (a) is a cross-sectional view showing a state in which a third seed layer is formed on the surface side of an insulating substrate; (b) is a cross-sectional view illustrating a state in which a third seed layer is formed on the back side of the insulating substrate, and (c) of FIG. 10 is a third electroless plating layer formed on the third seed layer and the first electroless plating layer It is a cross-sectional view showing a state.

(본 발명의 제1 실시형태)(First embodiment of the present invention)

본 실시형태에 관한 프린트 배선판(100)은, 양면 프린트 배선판(양면 기판)이며, 크게 나누면, 도 1에 나타낸 바와 같이, 절연성 기재(10)와, 상기 절연성 기재(10)를 관통하여 형성되는 관통공(11a)과, 상기 관통공(11a)에 도전성 페이스트[이하, 제1 도전성 페이스트(1)로 칭함]를 충전하여 형성되는 바이어[이하, 제1 바이어(11)로 칭함]와, 절연성 기재(10) 상에 설치되고, 제1 바이어(11)에 접속되는 배선[이하, 제1 배선(21)으로 칭함]을 포함한다. The printed wiring board 100 according to the present embodiment is a double-sided printed wiring board (double-sided board), and broadly divided, as shown in FIG. 1 , an insulating substrate 10 and a penetration formed by penetrating the insulating substrate 10 . A hole 11a, a via (hereinafter referred to as the first via 11) formed by filling the through hole 11a with a conductive paste (hereinafter, referred to as the first conductive paste 1), and an insulating substrate A wiring (hereinafter referred to as a first wiring 21 ) provided on the 10 and connected to the first via 11 is included.

또한, 제1 배선(21)은, 제1 바이어(11)에 접속되고, 제1 배선(21)의 베이스막(도금 촉매층)으로서 도전성 페이스트[이하, 제2 도전성 페이스트(2)로 칭함]에 의해 형성되는 시드층[이하, 제1 시드층(21a)으로 칭함]과, 제1 시드층(21a)을 피복하는 무전해 도금층[이하, 제1 무전해 도금층(21b)으로 칭함]을 포함한다. Further, the first wiring 21 is connected to the first via 11 and is applied to a conductive paste (hereinafter referred to as a second conductive paste 2) as a base film (plating catalyst layer) of the first wiring 21 . a seed layer (hereinafter, referred to as a first seed layer 21a) formed by .

그리고, 본 실시형태에 관한 절연성 기재(10)는, 유리 에폭시 수지를 재료로 하는 기판을 사용하고 있지만, 절연 재료이면 유리 에폭시 수지에 한정되지 않고, 예를 들면, 폴리이미드나 세라믹스를 재료로 하는 기판이어도 된다. Incidentally, the insulating substrate 10 according to the present embodiment uses a substrate made of a glass epoxy resin. However, as long as it is an insulating material, it is not limited to a glass epoxy resin. For example, polyimide or ceramics is used as a material. It may be a board|substrate.

또한, 본 실시형태에 관한 제1 도전성 페이스트(1) 및 제2 도전성 페이스트(2)는, 수지 성분으로서 에폭시 수지를 사용하고 있지만, 아크릴레이트 수지, 알키드 수지, 멜라민 수지 또는 크실렌 수지 중 1종 이상을 에폭시 수지에 혼합한 것이어도 된다. In addition, although an epoxy resin is used as a resin component in the 1st electrically conductive paste 1 and 2nd electrically conductive paste 2 which concern on this embodiment, 1 or more types of an acrylate resin, an alkyd resin, a melamine resin, or a xylene resin. may be mixed with an epoxy resin.

또한, 제1 도전성 페이스트(1) 및 제2 도전성 페이스트(2)는, 도전성 입자로서 금(Au), 은(Ag), 구리(Cu) 또는 니켈(Ni) 중, 1종의 금속가루(예를 들면, 구리만, 은만)나, 2종 이상의 금속을 화합한 화합물(합금)이나, 2종 이상의 금속가루를 혼합한 혼합물[예를 들면, 구리 및 은의 혼합, 구리 및 은과 그 이외의 금속의 배합, 구리 및 은과 땜납 입자(예를 들면, 주석·은계, 주석·비스무트계 등)의 배합]이나, 1종의 금속을 다른 종류의 금속으로 피복한 금속가루이어도 된다. Further, the first conductive paste 1 and the second conductive paste 2 are conductive particles of one type of metal powder (eg, gold (Au), silver (Ag), copper (Cu) or nickel (Ni)). For example, only copper and silver), a compound (alloy) that combines two or more metals, or a mixture of two or more kinds of metal powder [e.g., a mixture of copper and silver, copper and silver and other Blending of metals, blending of copper and silver with solder particles (eg, tin/silver-based, tin/bismuth-based, etc.)] or metal powder coated with one type of metal with another type of metal.

특히, 구리 및 은과 땜납 입자의 배합의 경우에는, 메탈라이즈 페이스트(Metallized paste)라고 하고, 저온(160℃ 부근)에서 동박과 합금화하여 안정된 도전성을 발현한다. 또한, 구리 및 은과 땜납 입자의 배합의 경우에는, 벌키 부분이 합금화되어, 융점이 고온 측(260℃ 이상)으로 시프트하고, 내열 신뢰성이 향상된다. In particular, in the case of mixing copper and silver with solder particles, it is referred to as a metallized paste, and is alloyed with copper foil at a low temperature (near 160°C) to express stable conductivity. Further, in the case of mixing copper and silver with solder particles, the bulky portion is alloyed, the melting point shifts to the high temperature side (260° C. or higher), and the heat resistance reliability is improved.

또한, 제1 도전성 페이스트(1) 및 제2 도전성 페이스트(2)는, 경화제로서, 페놀계 경화제, 이미다졸계 경화제, 양이온계 경화제 또는 라디칼계 경화제 등을 사용하고, 첨가제로서, 소포제(消泡劑), 증점제(增粘劑) 또는 점착제 등을 첨가할 수도 있다. In the first conductive paste 1 and the second conductive paste 2, a phenol-based curing agent, an imidazole-based curing agent, a cationic curing agent, or a radical-based curing agent is used as a curing agent, and an antifoaming agent is used as an additive.劑), a thickener (增粘劑) or an adhesive may be added.

그리고, 본 실시형태에 있어서는, 제1 도전성 페이스트(1) 및 제2 도전성 페이스트(2)에 다츠타 덴센 가부시키가이샤(TATSUTA ELECTRIC WIRE & CABLE CO., LTD.) 제조의 금속 필러(filler)(도전성 입자와 절연 재료의 에폭시 수지 등의 혼합물)를 사용하고, 제1 바이어(11)의 제1 도전성 페이스트(1)의 도전성 입자로서, 구리의 금속가루를 사용하고 있고, 제1 시드층(21a)의 제2 도전성 페이스트(2)의 도전성 입자로서, 은의 금속가루를 사용하고 있다. And in the present embodiment, the first conductive paste 1 and the second conductive paste 2 are provided with a metal filler manufactured by TATSUTA ELECTRIC WIRE & CABLE CO., LTD. ( A mixture of conductive particles and an insulating material such as an epoxy resin), copper metal powder is used as the conductive particles of the first conductive paste 1 of the first via 11, and the first seed layer 21a ) as the conductive particles of the second conductive paste 2, silver metal powder is used.

특히, 제1 바이어(11)의 제1 도전성 페이스트(1)의 도전성 입자와 제1 시드층(21a)의 제2 도전성 페이스트(2)의 도전성 입자는, 1종 또는 복수 종류의 금속 조성(組成), 복수 종류의 금속 배합, 또는 금속 조성 및 금속 배합의 조합이 대략 동일한 것이 바람직하다. 이로써, 제1 도전성 페이스트(1)와 제2 도전성 페이스트(2)의 친화성을 높이고, 제1 바이어(11) 및 제1 시드층(21a) 사이의 결합이 강고해지고, 제1 배선(21)에 대한 제1 바이어(11)의 앵커 기능에 의하여, 절연성 기재(10)로부터의 제1 배선(21)의 박리를 방지할 수 있다. In particular, the conductive particles of the first conductive paste 1 of the first via 11 and the conductive particles of the second conductive paste 2 of the first seed layer 21a have one or more metal compositions. ), a plurality of types of metal blending, or a combination of a metal composition and a metal blending is preferably approximately the same. As a result, the affinity between the first conductive paste 1 and the second conductive paste 2 is increased, the bond between the first via 11 and the first seed layer 21a is strengthened, and the first wiring 21 . Due to the anchor function of the first via 11 to , peeling of the first wiring 21 from the insulating base 10 can be prevented.

또한, 제2 도전성 페이스트(2)에 있어서의 도전성 입자의 평균 입자 직경은, 제1 시드층(21a)을 20㎛ 이하의 낮은 막 두께로 하기 위하여, 20㎛ 이하로 할 필요가 있는 데에 대하여, 제1 도전성 페이스트(1)에 있어서의 도전성 입자의 평균 입자 직경은, 제1 바이어(11)의 직경이 0.2㎜∼0.3㎜ 정도이므로, 20㎛ 이하로 할 필요가 없다. In addition, the average particle diameter of the conductive particles in the second conductive paste 2 needs to be 20 μm or less in order to make the first seed layer 21a a low film thickness of 20 μm or less. , The average particle diameter of the conductive particles in the first conductive paste 1 is not required to be 20 µm or less since the diameter of the first via 11 is about 0.2 mm to 0.3 mm.

즉, 본 실시형태에 관한 프린트 배선판(100)에 있어서는, 제1 시드층(21a)의 제2 도전성 페이스트(2)에 있어서의 도전성 입자의 평균 입자 직경이, 제1 바이어(11)의 제1 도전성 페이스트(1)에 있어서의 도전성 입자의 평균 입자 직경보다 작은 것도 특징이다. That is, in the printed wiring board 100 according to the present embodiment, the average particle diameter of the conductive particles in the second conductive paste 2 of the first seed layer 21a is the first of the first vias 11 . It is also characterized by being smaller than the average particle diameter of the electroconductive particle in the electrically conductive paste 1 .

또한, 제1 도전성 페이스트(1)는, 관통공(11a)에 충전되기 때문에, 입자 직경이 큰 도전성 입자만으로는, 인접하는 도전성 입자간의 간격이 커지고, 제1 바이어(11)의 도통(導通) 상태가 불충분해질 우려가 있다. 그러므로, 제1 도전성 페이스트(1)는, 입자 직경이 큰 도전성 입자 외에, 입자 직경이 작은 도전성 입자를 혼재시킴으로써, 입자 직경이 큰 도전성 입자 사이에 입자 직경이 작은 도전성 입자를 들어가게 하여 제1 바이어(11)의 도통 상태를 확보하면서, 또한 전체적인 점도의 조정도 행할 수 있다. Further, since the first conductive paste 1 is filled in the through-holes 11a, only the conductive particles having a large particle diameter increase the distance between the adjacent conductive particles, and the conduction state of the first via 11 . may become insufficient. Therefore, in the first conductive paste 1, in addition to conductive particles having a large particle diameter, conductive particles having a small particle diameter are mixed, thereby allowing conductive particles having a small particle diameter to enter between the conductive particles having a large particle diameter, so that the first buyer ( 11), while ensuring the conduction state, it is also possible to adjust the overall viscosity.

즉, 본 실시형태에 관한 프린트 배선판(100)에 있어서는, 제1 바이어(11)의 제1 도전성 페이스트(1)에 있어서의 도전성 입자의 입자 직경의 균일도가, 제1 시드층(21a)의 제2 도전성 페이스트(2)에 있어서의 도전성 입자의 입자 직경의 균일도보다 낮은 것도 특징이다. That is, in the printed wiring board 100 according to the present embodiment, the uniformity of the particle diameter of the conductive particles in the first conductive paste 1 of the first via 11 is the first of the first seed layer 21a. It is also characterized by being lower than the uniformity of the particle diameter of the electroconductive particle in 2 electrically conductive paste 2 .

그리고, 제1 도전성 페이스트(1) 및 제2 도전성 페이스트(2)는, 전술한 도전성 금속 페이스트 대신에, 예를 들면, 폴리아세틸렌, 폴리아닐린, 폴리피롤 또는 폴리티오펜 등의 도전성 폴리머(도전성 고분자)를 사용해도 된다. In addition, the first conductive paste 1 and the second conductive paste 2 include, for example, a conductive polymer (conductive polymer) such as polyacetylene, polyaniline, polypyrrole or polythiophene instead of the conductive metal paste described above. You may use it.

특히, 도전성 폴리머는, 절연성 기재(10)의 재료인 유리 에폭시 수지에 가까운 유기재이며, 열적(熱的)인 성질이 대략 동일하며 열팽창 계수가 근사하기 때문에, 제1 도전성 페이스트(1)로서 도전성 폴리머를 사용함으로써, 프린트 배선판(100)에 부품을 실장(實裝)할 때 생기는 고온 하에서도, 절연성 기재(10) 및 제1 바이어(11)의 신장률이 근사하고, 뒤틀림에 의한 프린트 배선판(100)에 문제점이 생기는 것을 억제할 수 있다. In particular, the conductive polymer is an organic material close to the glass epoxy resin, which is the material of the insulating substrate 10 , and has substantially the same thermal properties and approximates the coefficient of thermal expansion. Therefore, as the first conductive paste 1 , the conductive polymer is By using , the elongation rate of the insulating base material 10 and the first via 11 is approximated even under a high temperature generated when components are mounted on the printed wiring board 100, and the printed wiring board 100 due to distortion. problems can be prevented.

또한, 본 실시형태에 관한 제1 무전해 도금층(21b)은, 무전해 구리 도금으로 이루어지고, 오쿠노 세이야쿠 고교 가부시키가이샤(OKUNO CHEMICAL INDUSTRIES CO.,LTD.) 제조의 독립 회로 기판용 무전해 구리 도금액 「OPC 카파-NCA」를, 무전해 도금 처리에 사용하고 있다. In addition, the 1st electroless plating layer 21b which concerns on this embodiment consists of electroless copper plating, and the OKUNO CHEMICAL INDUSTRIES CO., LTD. electroless for independent circuit boards is made. Copper plating solution "OPC kappa-NCA" is used for electroless plating process.

그리고, 독립 회로 기판용 무전해 구리 도금액 「OPC 카파-NCA」는, 1시간당 6.0㎛ 정도로 구리 도금의 막 두께를 성장시킬 수 있고, 종래의 무전해 구리 도금액과 비교하여, 무전해 도금액의 은 페이스트에 대한 석출 속도를 현저하게 향상시킬 수 있다. In addition, the electroless copper plating solution for independent circuit board "OPC Kappa-NCA" can grow a copper plating film thickness of about 6.0 μm per hour, and compared with the conventional electroless copper plating solution, the silver paste of the electroless plating solution It is possible to significantly improve the precipitation rate for

특히, 회로를 구성하는 제1 배선(21)으로서는, 20㎛ 이상의 두께가 필요하며, 독립 회로 기판용 무전해 구리 도금액 「OPC 카파-NCA」를 사용함으로써, 3시간 이내로 15㎛ 이상의 제1 무전해 도금층(21b)을 형성할 수 있어, 유용하다. In particular, as the first wiring 21 constituting the circuit, a thickness of 20 μm or more is required, and by using the electroless copper plating solution “OPC Kappa-NCA” for independent circuit boards, the first electroless copper plating solution of 15 μm or more within 3 hours The plating layer 21b can be formed, which is useful.

다음에, 프린트 배선판(100)의 제조 방법에 대하여, 도 2를 참조하여 설명한다. Next, the manufacturing method of the printed wiring board 100 is demonstrated with reference to FIG.

먼저, 드릴 가공, 펀치 가공 또는 레이저 가공에 의하여, 0.2㎜∼0.3㎜ 정도의 관통공(11a)을 절연성 기재(10)에 형성한다[도 2(b) 참조, 관통공 형성 공정]. First, a through-hole 11a of about 0.2 mm to 0.3 mm is formed in the insulating base 10 by drilling, punching, or laser processing (refer to Fig. 2(b), through-hole forming step).

그리고, 절연성 기재(10)의 표면에서의 관통공(11a)의 형성 위치에 맞추어 유제(乳劑)로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)에 대향시켜 배치하고, 도전 잉크[제1 도전성 페이스트(1)]를 스크린 인쇄판 상에 도포한다. Then, a screen printing plate (not shown) opened with an oil agent in accordance with the formation position of the through-hole 11a on the surface of the insulating substrate 10 is disposed opposite to the insulating substrate 10, and conductive ink [First conductive paste (1)] is applied on a screen printing plate.

스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지(squeegee)를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)에 가압하고, 스크린 인쇄판의 개구를 통하여 도전 잉크[제1 도전성 페이스트(1)]를 토출하고, 절연성 기재(10)의 관통공(11a)에 충전한다. A screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10, and through the opening of the screen printing plate, conductive ink (first conductive paste 1) ] is discharged, and the through hole 11a of the insulating substrate 10 is filled.

그리고, 본 실시형태에 관한 스크린 인쇄에는, 아사다 메쉬 가부시키가이샤(ASADA MESH CO., LTD.) 제조의 고강도 스크린 메쉬 「HS-D500 메쉬」(메쉬 수: 500메쉬, 선 직경: 19㎛)에 대하여, 유제로 개구 형성한 스크린 인쇄판을 사용하고 있다. In the screen printing according to the present embodiment, high-strength screen mesh "HS-D500 mesh" manufactured by ASADA MESH CO., LTD. (the number of meshes: 500 mesh, wire diameter: 19 µm) is applied to In contrast, a screen printing plate opened with an oil agent is used.

그리고, 제1 도전성 페이스트(1)를 100∼200의 경화로에서 30분∼120분간 열경화(건조)시킨 후에, 절연성 기재(10)의 양면(표면, 이면)으로부터 돌출된 경화물을 연마에 의해 제거하여, 제1 바이어(11)를 형성한다[도 2의 (c) 참조, 제1 바이어 형성 공정]. Then, after thermosetting (drying) the first conductive paste 1 in a curing furnace of 100 to 200 for 30 minutes to 120 minutes, the cured product protruding from both surfaces (front and back surfaces) of the insulating substrate 10 is subjected to polishing. removed to form the first via 11 (refer to Fig. 2(c), first via formation step).

그리고, 절연성 기재(10)의 표면에서의 제1 배선(21)[제1 시드층(21a)]의 형성 위치에 맞추어 유제로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)에 대향시켜 배치하고, 도전 잉크[제2 도전성 페이스트(2)]를 스크린 인쇄판 상에 도포한다. Then, a screen printing plate (not shown) formed with an oil agent to match the formation position of the first wiring 21 (first seed layer 21a) on the surface of the insulating substrate 10 is applied to the insulating substrate 10 . They are arranged to face each other, and a conductive ink (second conductive paste 2) is applied on a screen printing plate.

스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)에 가압하고, 스크린 인쇄판의 개구를 통하여 도전 잉크[제2 도전성 페이스트(2)]를 토출하고, 절연성 기재(10)의 표면에 라인형으로 도포한다. A screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10, and discharges conductive ink (second conductive paste 2) through the opening of the screen printing plate. and applied to the surface of the insulating substrate 10 in a line shape.

그리고, 본 실시형태에 관한 스크린 인쇄에는, 아사다 메쉬 가부시키가이샤 제조의 고강도 스크린 메쉬 「HS-D500 메쉬」(메쉬 수: 500메쉬, 선 직경: 19㎛)에 대하여, 유제로 개구 형성한 스크린 인쇄판을 사용하고 있다. 고강도 스크린 메쉬 「HS-D500 메쉬」는, 패턴 형성에서의 치수 안정성에 기여하는 스크린 메쉬의 강도가 높고, 선폭 0.1 ㎜ 정도의 제1 시드층(21a)을 형성할 수 있다. In the screen printing according to the present embodiment, a high-strength screen mesh "HS-D500 mesh" manufactured by Asada Mesh Co., Ltd. (Number of meshes: 500 mesh, wire diameter: 19 µm) is opened with an oil agent for a screen printing plate. is using The high-strength screen mesh "HS-D500 mesh" has a high strength of the screen mesh that contributes to dimensional stability in pattern formation, and can form the first seed layer 21a having a line width of about 0.1 mm.

그리고, 제2 도전성 페이스트(2)를 100℃∼200℃의 경화로에서 30분∼120분간 열경화(건조)시키고, 제1 배선(21)의 베이스막으로서 제1 시드층(21a)을 형성한다[도 2의 (d) 참조, 제1 시드층 형성 공정]. Then, the second conductive paste 2 is thermally cured (dried) in a curing furnace at 100° C. to 200° C. for 30 minutes to 120 minutes, and a first seed layer 21a is formed as a base film of the first wiring 21 . (refer to FIG. 2(d), first seed layer forming process).

그리고, 제1 시드층 형성 공정은, 절연성 기재(10)의 표면 측에 제1 시드층(21a)을 형성한 후에, 절연성 기재(10)를 뒤집어, 절연성 기재(10)의 표면 측과 동일한 제조 공정에 의해, 절연성 기재(10)의 이면 측에 제1 시드층(21a)을 형성한다[도 2의 (e) 참조]. Then, in the first seed layer forming step, after the first seed layer 21a is formed on the surface side of the insulating substrate 10 , the insulating substrate 10 is turned over to produce the same as on the surface side of the insulating substrate 10 . According to the process, the first seed layer 21a is formed on the back side of the insulating substrate 10 (refer to Fig. 2(e)).

그리고, 예를 들면, 탈지 공정, 프리딥(pre-dip) 공정, 팔라듐(Pd) 치환 처리 공정, 팔라듐 잔사 제거 공정 및 무전해 구리 도금 공정을 포함하는 무전해 도금 처리에 의하여, 제1 시드층(21a) 상에 제1 무전해 도금층(21b)을 성장시킨다[도 1의 (b) 참조, 제1 무전해 도금층 형성 공정]. Then, for example, the first seed layer is subjected to an electroless plating process including a degreasing process, a pre-dip process, a palladium (Pd) substitution process, a palladium residue removal process, and an electroless copper plating process. A first electroless plating layer 21b is grown on (21a) (see Fig. 1(b), first electroless plating layer forming step).

그리고, 본 실시형태에 관한 탈지 공정은, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 약액 「OIC 클리너」를 사용하여, 25℃의 약액 중에 3분간 침지하여, 절연성 기재(10)의 양면(표면, 이면)을 세정한다. In the degreasing step according to the present embodiment, using a chemical "OIC cleaner" manufactured by Okuno Seiyaku Kogyo Co., Ltd., immersed in a chemical solution at 25° C. for 3 minutes, and both surfaces (front and back surfaces) of the insulating substrate 10 ) is cleaned.

또한, 본 실시형태에 관한 프리딥 공정은, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 약액 「OIC 프리딥」를 사용하여, 25℃의 약액 중에 30초간 침지하고, 절연성 기재(10)[제1 시드층(21a)]와 팔라듐의 친화성을 높인다. In the pre-dip process according to the present embodiment, using the chemical "OIC pre-dip" manufactured by Okuno Seiyaku Kogyo Co., Ltd., it is immersed in a chemical solution at 25° C. for 30 seconds, and the insulating substrate 10 (first seed) The affinity between the layer 21a] and palladium is increased.

또한, 본 실시형태에 관한 팔라듐 치환 처리 공정은, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 약액 「OIC 아크세라」를 사용하여, 25℃의 약액 중에 3분간 침지하고, 절연성 기재(10) 상에 팔라듐을 흡착시킨다. In addition, the palladium substitution treatment process which concerns on this embodiment is immersed in the chemical|medical solution at 25 degreeC for 3 minutes using the chemical|medical solution "OIC Accera" manufactured by Okuno Seiyaku Kogyo Co., Ltd., and palladium on the insulating base material 10 to adsorb

또한, 본 실시형태에 관한 팔라듐 잔사 제거 공정은, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 약액 「OIC 포스트딥」을 사용하여, 25℃의 약액 중에 1분간 침지하고, 절연성 기재(10)에서의 제1 시드층(21a) 이외의 베이스부로부터 팔라듐을 제거한다. In the palladium residue removal step according to the present embodiment, the chemical solution “OIC Postdip” manufactured by Okuno Seiyaku Kogyo Co., Ltd. is used and immersed in a chemical solution at 25° C. for 1 minute, 1 Palladium is removed from the base portion other than the seed layer 21a.

또한, 본 실시형태에 관한 무전해 구리 도금 공정은, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 약액 「OPC 카파-NCA(고속 타입」을 사용하여, 55℃의 약액 중에 180분간 침지하고, 도금액 중에 부가한 환원제에 의한 구리 이온의 환원 반응에 의해 제1 시드층(21a) 표면에 흡착한 팔라듐 촉매 입자 상에 구리[제1 무전해 도금층(21b)]를 석출시켜, 제1 배선(21)을 형성한다. In the electroless copper plating process according to the present embodiment, using the chemical "OPC Kappa-NCA (high-speed type") manufactured by Okuno Seiyaku Kogyo Co., Ltd., immersed in a chemical solution at 55° C. for 180 minutes, and added to the plating solution Copper (first electroless plating layer 21b) is deposited on the palladium catalyst particles adsorbed to the surface of the first seed layer 21a by a reduction reaction of copper ions by a reducing agent to form the first wiring 21 do.

그리고, 제1 배선(21)에 접속하는 전극(도시하지 않음)을 형성하기 위하여, 절연성 기재(10)[제1 배선(21)] 상에서의 전극의 형성 위치를 제외한 영역에 레지스트에 의한 마스크를 형성하고, 제1 배선(21)의 제1 무전해 도금층(21b)을 베이스막으로서, 무전해 니켈/금 도금을 행하여, 무전해 니켈/금 도금층(전극)을 형성한다. Then, in order to form an electrode (not shown) connected to the first wiring 21 , a resist mask is placed on the insulating substrate 10 (first wiring 21 ) except for the electrode formation position. Then, electroless nickel/gold plating is performed using the first electroless plating layer 21b of the first wiring 21 as a base film to form an electroless nickel/gold plating layer (electrode).

이상의 공정을 거쳐, 본 실시형태에 관한 프린트 배선판(100)이 완성한다. Through the above process, the printed wiring board 100 which concerns on this embodiment is completed.

여기서, 서브트랙티브 공법을 이용한 종래의 프린트 배선판(200)은, 절연성 기재(201)의 양면(표면, 이면)의 전체면에 동박(201a)이 접착된 기재[도 3의 (a) 참조]를 사용하여, 도 3 및 도 4에 나타낸 기지(旣知)의 제조 공정에 의해 형성된다. 그리고, 도 3 및 도 4에 있어서, 부호 "202"는 관통공이고, 부호 "203"은 무전해 도금층이며, 부호 "204"는 전해 도금층이고, 부호 "205"는 레지스트이며, 부호 "206"은 마스크이다. Here, in the conventional printed wiring board 200 using the subtractive method, the copper foil 201a is adhered to the entire surface of both surfaces (front and back) of the insulating substrate 201 (see Fig. 3 (a)). It is formed by the known manufacturing process shown in FIGS. 3 and 4 using . 3 and 4, reference numeral "202" denotes a through hole, reference numeral "203" denotes an electroless plating layer, reference numeral "204" denotes an electrolytic plating layer, reference numeral "205" denotes a resist, and reference numeral "206" is a mask

종래의 프린트 배선판(200)의 제조 방법은, 예를 들면, 무전해 도금 공정[도 3의 (c)]의 처리 시간이 40분이고, 전해 도금 공정[도 3의 (d)]의 처리 시간이 60분이며, 마스크 접착 공정[도 3의 (e)]의 처리 시간이 20분이고, 노광(양면) 공정[도 4의 (a)]의 처리 시간이 30분이며, 현상 공정[도 4의 (b)]의 처리 시간이 10분이고, 에칭 공정[도 4의 (c)]의 처리 시간이 10분이며, 마스크 박리 공정(도 4의 (d)]의 처리 시간이 10분이다. In the conventional manufacturing method of the printed wiring board 200, for example, the processing time of the electroless plating process (FIG. 3(c)) is 40 minutes, and the processing time of the electrolytic plating process (FIG. 3(d)) is, for example, 60 minutes, the processing time of the mask bonding process [FIG. 3(e)] is 20 minutes, the processing time of the exposure (double-sided) process [FIG. 4(a)] is 30 minutes, the developing process [FIG. b)] processing time is 10 minutes, the processing time of the etching process (FIG. 4(c)] is 10 minutes, and the processing time of the mask peeling process (FIG. 4(d)) is 10 minutes.

즉, 본래의 프린트 배선판(200)의 제조 방법은, 제조 시간[관통공 형성 공정(도 3의 (b))을 제외함]이 180분이며, 현상 공정, 에칭 공정 및 마스크 제거 공정이 존재하고, 폐액이 발생하게 된다. That is, in the original method of manufacturing the printed wiring board 200, the manufacturing time (excluding the through-hole forming process (FIG. 3(b))) is 180 minutes, and there are a developing process, an etching process, and a mask removing process. , waste fluid is generated.

이에 대하여, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법은, 제1 도전성 페이스트(1)를 인쇄하여 관통공(11a)에 충전하고, 제1 도전성 페이스트(1)를 건조시켜 제1 바이어(11)를 형성하는 제1 바이어 형성 공정[홀 충진 인쇄·건조, 도 2의 (c)]의 처리 시간이 30분이다. 또한, 절연성 기재(10)의 표면에 제2 도전성 페이스트(2)를 인쇄하여 건조시켜 제1 시드층(21a)을 형성하는 제1 시드층(겉) 형성 공정[시드층(겉) 인쇄·건조, 도 2의 (d)]의 처리 시간이 30분이며, 절연성 기재(10)의 이면에 제2 도전성 페이스트(2)를 인쇄하여 건조시켜 제1 시드층(21a)을 형성하는 제1 시드층(안) 형성 공정[시드층(안) 인쇄·건조, 도 2의 (e)]의 처리 시간이 30분이다. 또한, 절연성 기재(10)에 무전해 구리 도금을 행하고, 제1 시드층(21a) 상에 제1 무전해 도금층(21b)을 형성하는 제1 무전해 도금층 형성 공정[무전해 도금, 도 1의 (b)]의 처리 시간이 80분이다. On the other hand, in the manufacturing method of the printed wiring board 100 which concerns on this embodiment, the 1st conductive paste 1 is printed, the through-hole 11a is filled, and the 1st conductive paste 1 is dried and the 1st buyer The processing time of the first via formation step (hole filling printing/drying, Fig. 2(c)) for forming (11) is 30 minutes. In addition, a first seed layer (face) forming process (seed layer (face) printing and drying) of printing and drying the second conductive paste 2 on the surface of the insulating substrate 10 to form the first seed layer 21a , FIG. 2(d)], the processing time is 30 minutes, and the first seed layer for forming the first seed layer 21a by printing and drying the second conductive paste 2 on the back surface of the insulating substrate 10 . (Plan) The processing time of the formation process (seed layer (plan) printing and drying, FIG.2(e)] is 30 minutes. Further, a first electroless plating layer forming step (electroless plating, in FIG. 1 ) of performing electroless copper plating on the insulating substrate 10 and forming a first electroless plating layer 21b on the first seed layer 21a The processing time of (b)] is 80 minutes.

즉, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법은, 제조 시간[관통공 형성 공정(도 2의 (b))을 제외함]이 170분이며, 서브트랙티브 공법을 이용한 종래의 프린트 배선판(200)의 제조 시간보다 짧고, 현상 공정, 에칭 공정 및 마스크 제거 공정이 존재하지 않아, 폐액을 발생시키지 않는다. That is, in the manufacturing method of the printed wiring board 100 which concerns on this embodiment, the manufacturing time (excluding a through-hole formation process (FIG.2(b))) is 170 minutes, and the conventional print using a subtractive construction method It is shorter than the manufacturing time of the wiring board 200, and there is no development process, etching process, and mask removal process, so that waste liquid is not generated.

이상과 같이, 본 실시형태에 관한 프린트 배선판(100)은, 제1 바이어(11)로 되는 제1 도전성 페이스트(1)와, 제1 배선(21)의 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 스크린 인쇄에 의해 형성하고, 제1 배선(21)의 제1 무전해 도금층(21b)을 무전해 도금에 의해 형성함으로써, 에칭 공정과 관련된 공정을 삭제할 수 있어, 간소한 생산 프로세스를 실현할 수 있다. As described above, the printed wiring board 100 according to the present embodiment includes the first conductive paste 1 serving as the first via 11 and the first conductive paste 1 serving as the first seed layer 21a of the first wiring 21 . 2 By forming the conductive paste 2 by screen printing and forming the first electroless plating layer 21b of the first wiring 21 by electroless plating, the process associated with the etching process can be eliminated, so that a simple production process can be realized.

또한, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법은, 종래의 프린트 배선판의 제조 방법과 비교하여, 폐액을 삭감할 수 있어, 구리의 이용률을 개선하고, 또한, 현상 공정, 에칭 공정 및 박리 공정에 사용하는 제조 장치가 불필요해지므로, 설비 비용 및 생산 스페이스를 감소시킬 수 있다. Moreover, the manufacturing method of the printed wiring board 100 which concerns on this embodiment can reduce the waste liquid compared with the manufacturing method of the conventional printed wiring board, improve copper utilization, and also a developing process, an etching process, and Since the manufacturing apparatus used for a peeling process becomes unnecessary, an equipment cost and a production space can be reduced.

그리고, 본 실시형태에 관한 프린트 배선판(100)은, 도 1에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11)[관통공(11a)] 상에 있어서, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 전체면에 도포하고, 제1 무전해 도금층(21b)이 제1 시드층(21a)을 통하여 제1 바이어(11)에 간접적으로 접촉하고 있지만, 상기 층 구조에 한정되는 것은 아니다. And as shown in FIG. 1, the printed wiring board 100 which concerns on this embodiment is on the 1st via 11 (through hole 11a) on the front surface and the back surface of the insulating base material 10, The second conductive paste 2 serving as the first seed layer 21a is applied to the entire surface, and the first electroless plating layer 21b indirectly contacts the first via 11 through the first seed layer 21a. However, it is not limited to the said layer structure.

예를 들면, 프린트 배선판(100)은, 도 5의 (a) 및 도 5의 (b)에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상에 있어서, 제1 바이어(11)의 중심 영역을 제외한 주위 에지부에만, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 도포해도 된다. For example, the printed wiring board 100 is, as shown in FIGS. 5A and 5B , on the first via 11 on the front and back surfaces of the insulating base 10, The second conductive paste 2 serving as the first seed layer 21a may be applied only to the peripheral edge portions except for the central region of the first via 11 .

이 경우에는, 도 5의 (c)에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상의 중심 영역에 있어서, 제1 도전성 페이스트(1)가 제1 무전해 도금층(21b)의 베이스막이 되어, 제1 무전해 도금층(21b)이 제1 바이어(11)에 직접적으로 접촉하게 된다. In this case, as shown in FIG. 5C , in the central region on the first via 11 on the front and back surfaces of the insulating substrate 10 , the first conductive paste 1 is coated with the first electroless As a base film of the plating layer 21b, the first electroless plating layer 21b is in direct contact with the first via 11 .

(본 발명의 제2 실시형태)(Second embodiment of the present invention)

도 6은 제2 실시형태에 관한 프린트 배선판의 제조 방법을 설명하기 위한 단면도이며, 도 6의 (a)는 절연성 기재를 나타낸 단면도이며, 도 6의 (b)는 관통공을 형성한 상태를 나타낸 단면도이며, 도 6의 (c)는 제1 도전성 페이스트를 충전한 상태를 나타낸 단면도이며, 도 6의 (d)는 절연성 기재의 양면에 제1 시드층을 형성한 상태를 나타낸 단면도이며, 도 6의 (e)는 제1 시드층 상에 제2 무전해 도금층을 형성한 상태를 나타낸 단면도이다. 도 7은 도 6에 나타낸 프린트 배선판의 제조 방법의 계속을 설명하기 위한 단면도이며, 도 7의 (a)는 절연성 기재의 표면에 절연층을 형성한 상태를 나타낸 단면도이며, 도 7의 (b)는 절연성 기재의 이면에 절연층을 형성한 상태를 나타낸 단면도이며, 도 7의 (c)는 절연성 기재의 표면 측의 개구부에 제3 도전성 페이스트를 충전한 상태를 나타낸 단면도이며, 도 7의 (d)는 절연성 기재의 이면 측의 개구부에 제3 도전성 페이스트를 충전한 상태를 나타낸 단면도이다. 도 8은 도 7에 나타낸 프린트 배선판의 제조 방법의 계속을 설명하기 위한 단면도이며, 도 8의 (a)는 절연성 기재의 표면 측에 제2 시드층을 형성한 상태를 나타낸 단면도이며, 도 8의 (b)는 절연성 기재의 이면 측에 제2 시드층을 형성한 상태를 나타낸 단면도이며, 도 8의 (c)는 제2 시드층 상에 제2 무전해 도금층을 형성한 상태를 나타낸 단면도이다. 도 9의 (a)는 제2 실시형태에 관한 프린트 배선판의 개략적인 구성의 다른 예를 나타낸 단면도이다. 도 6 내지 도 9의 (a)에 있어서, 도 1 내지 도 5와 동일한 부호는, 동일하거나 또는 상당 부분을 나타내고, 그 설명을 생략한다. Fig. 6 is a cross-sectional view for explaining a method for manufacturing a printed wiring board according to the second embodiment, Fig. 6 (a) is a cross-sectional view showing an insulating substrate, Fig. 6 (b) is a state in which a through hole is formed 6 (c) is a cross-sectional view illustrating a state in which the first conductive paste is filled, and FIG. 6 (d) is a cross-sectional view illustrating a state in which a first seed layer is formed on both surfaces of an insulating substrate, and FIG. (e) is a cross-sectional view illustrating a state in which the second electroless plating layer is formed on the first seed layer. Fig. 7 is a cross-sectional view for explaining the continuation of the method for manufacturing a printed wiring board shown in Fig. 6, Fig. 7 (a) is a cross-sectional view showing a state in which an insulating layer is formed on the surface of an insulating base material, Fig. 7 (b) is a cross-sectional view showing a state in which an insulating layer is formed on the back surface of an insulating substrate, (c) is a cross-sectional view showing a state in which an opening on the surface side of the insulating substrate is filled with a third conductive paste, ) is a cross-sectional view showing a state in which the third conductive paste is filled in the opening on the back side of the insulating substrate. 8 is a cross-sectional view for explaining the continuation of the method for manufacturing the printed wiring board shown in FIG. (b) is a cross-sectional view illustrating a state in which the second seed layer is formed on the back side of the insulating substrate, and FIG. 8(c) is a cross-sectional view illustrating a state in which a second electroless plating layer is formed on the second seed layer. Fig. 9(a) is a cross-sectional view showing another example of the schematic configuration of the printed wiring board according to the second embodiment. In Figs. 6 to 9 (a), the same reference numerals as in Figs. 1 to 5 denote the same or equivalent parts, and the description thereof is omitted.

본 실시형태에 관한 프린트 배선판(100)은, 도 8의 (c)에 나타낸 바와 같이, 다층 프린트 배선판이며, 제1 실시형태에 관한 프린트 배선판(100)[이하, 양면 프린트 배선판(101)이라 칭함]의 구성 요소 외에, 절연성 기재(10)[양면 프린트 배선판(101)] 상에 적층되는 절연층(10a)과, 절연층(10a)에서의 제1 배선(21)에 접속하는 부분에 형성되는 개구부(12a)와, 개구부(12a)에 도전성 페이스트[이하, 제3 도전성 페이스트(3)라 칭함]를 충전하여 형성되는 바이어[이하, 제2 바이어(12)라 칭함]와, 절연층(10a) 상에 설치되고, 제2 바이어(12)에 접속되는 배선[이하, 제2 배선(22)이라 칭함]을 더 포함한다. A printed wiring board 100 according to the present embodiment is a multilayer printed wiring board, as shown in Fig. 8(c), and a printed wiring board 100 according to the first embodiment (hereinafter referred to as a double-sided printed wiring board 101). ], an insulating layer 10a laminated on the insulating substrate 10 (double-sided printed wiring board 101), and a portion of the insulating layer 10a connected to the first wiring 21 formed The opening 12a, a via (hereinafter referred to as the second via 12) formed by filling the opening 12a with a conductive paste (hereinafter referred to as the third conductive paste 3), and the insulating layer 10a ) and further includes a wiring (hereinafter referred to as a second wiring 22 ) connected to the second via 12 .

또한, 제2 배선(22)은, 제2 바이어(12)에 접속되고, 제2 배선(22)의 베이스막으로서 도전성 페이스트[이하, 제4 도전성 페이스트(4)라 칭함]에 의해 형성되는 시드층[이하, 제2 시드층(22a)이라 칭함])과, 제2 시드층(22a)을 피복하는 무전해 도금층[이하, 제2 무전해 도금층(22b)이라 칭함]을 포함한다. Further, the second wiring 22 is connected to the second via 12 , and a seed formed of a conductive paste (hereinafter referred to as a fourth conductive paste 4 ) as a base film of the second wiring 22 . layer (hereinafter referred to as the second seed layer 22a) and an electroless plating layer (hereinafter referred to as the second electroless plating layer 22b) covering the second seed layer 22a.

그리고, 본 실시형태에 있어서는, 제3 도전성 페이스트(3)가 제1 도전성 페이스트(1)에 대응하고, 제4 도전성 페이스트(4)가 제2 도전성 페이스트(2)에 대응하고 있어, 제1 실시형태에서 전술한 제1 도전성 페이스트(1) 또는 제2 도전성 페이스트(2)의 재료를 적용할 수 있으므로, 제3 도전성 페이스트(3) 및 제4 도전성 페이스트(4)의 재료의 설명은 생략한다. And in the present embodiment, the third conductive paste 3 corresponds to the first conductive paste 1, the fourth conductive paste 4 corresponds to the second conductive paste 2, and the first embodiment Since the material of the first conductive paste 1 or the second conductive paste 2 described above can be applied in the form, the description of the material of the third conductive paste 3 and the fourth conductive paste 4 is omitted.

또한, 제2 무전해 도금층(22b)은, 제1 무전해 도금층(21b)과 마찬가지로, 무전해 구리 도금으로 이루어지고, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 독립 회로 기판용 무전해 구리 도금액 「OPC 카파-NCA」를 무전해 도금 처리에 사용하고 있다. In addition, the 2nd electroless plating layer 22b consists of electroless copper plating similarly to the 1st electroless plating layer 21b, and Okuno Seiyaku Kogyo Co., Ltd. electroless copper plating liquid for independent circuit boards "OPC" Kappa-NCA” is used for electroless plating.

다음에, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법에 대하여, 도 6 내지 도 8을 참조하여 설명한다. Next, the manufacturing method of the printed wiring board 100 which concerns on this embodiment is demonstrated with reference to FIGS. 6-8.

그리고, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법은, 절연성 기재(10)에 관통공(11a)을 형성하고 나서 제1 배선(21)[제1 무전해 도금층(21b)]을 형성할 때까지의 제조 공정(도 6 참조)이, 제1 실시형태에 관한 양면 프린트 배선판(101)의 제조 방법과 동일한 제조 공정이므로 설명을 생략한다. And in the manufacturing method of the printed wiring board 100 which concerns on this embodiment, after forming the through-hole 11a in the insulating base material 10, the 1st wiring 21 (1st electroless plating layer 21b) is formed. Since the manufacturing process (refer FIG. 6) until it is a manufacturing process similar to the manufacturing method of the double-sided printed wiring board 101 which concerns on 1st Embodiment, description is abbreviate|omitted.

제1 배선(21)에 접속하는 부분에 형성되는 개구부(12a)를 제외하고 유제로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)[양면 프린트 배선판(101)]에 대향시켜 배치하고, 잉크(절연 수지)를 스크린 인쇄판 상에 도포한다. A screen printing plate (not shown) formed with an oil agent except for the opening 12a formed in the portion connected to the first wiring 21 is placed opposite the insulating substrate 10 (double-sided printed wiring board 101). Then, ink (insulating resin) is applied on the screen printing plate.

스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)[양면 프린트 배선판(101)]에 가압하여, 스크린 인쇄판의 개구를 통하여 잉크(절연 수지)를 토출하고, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면에 개구부(12a)를 제외하고 절연 수지를 도포한다. A screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10 (double-sided printed wiring board 101), and ink (insulating resin) through the opening of the screen printing plate is discharged, and an insulating resin is applied to the surface of the insulating base 10 (double-sided printed wiring board 101) except for the opening 12a.

그리고, 절연 수지를 120℃∼130℃의 경화로에서 30분간 열경화(건조)시키고, 개구부(12a)를 제외하고, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면에 절연층(10a)을 형성한다[도 7의 (a) 참조, 절연층 적층 공정]. Then, the insulating resin is thermally cured (dried) in a curing furnace at 120° C. to 130° C. for 30 minutes, and an insulating layer ( 10a) is formed (refer to Fig. 7(a), insulating layer lamination process).

또한, 절연층 적층 공정은, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측의 절연층(10a)을 형성한 후에, 절연성 기재(10)를 뒤집어, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측과 동일한 제조 공정에 의해, 절연성 기재(10)[양면 프린트 배선판(101)]의 이면 측에 절연층(10a)을 형성한다[도 7의 (b) 참조]. In the insulating layer lamination step, after the insulating layer 10a on the surface side of the insulating substrate 10 (double-sided printed wiring board 101) is formed, the insulating substrate 10 is turned over and the insulating substrate 10 (double-sided printed wiring board 101) is formed. The insulating layer 10a is formed on the back side of the insulating base material 10 (double-sided printed wiring board 101) by the same manufacturing process as on the front side of the printed wiring board 101 (refer to Fig. 7(b)). .

그리고, 절연층 적층 공정은, 프레스 성형에 의하여, 개구부(12a)를 제외하고, 절연성 기재(10)[양면 프린트 배선판(101)] 상에 절연층(10a)을 적층하는 제조 공정이어도 된다. In addition, the insulating layer lamination|stacking process may be a manufacturing process of laminating|stacking the insulating layer 10a on the insulating base material 10 (double-sided printed wiring board 101) except the opening part 12a by press molding.

프레스 성형은, 프레스 성형기에 의해 개구부(12a)로 되는 부분을 도려낸 반경화 상태의 강화 플라스틱 성형 재료(프리프레그)를 절연성 기재(10)[양면 프린트 배선판(101)] 상에 적층하고, 프리프레그를 가열하여 용해시키고, 절연성 기재(10) 및 제1 배선(21)에 밀착되어 경화시킴으로써, 절연성 기재(10)[양면 프린트 배선판(101)] 상에 절연층(10a)을 형성한다[도 7의 (a) 및 도 7의 (b) 참조, 절연층 적층 공정]. In the press molding, a semi-hardened reinforced plastic molding material (prepreg) in which the portion forming the opening 12a is cut out by a press molding machine is laminated on the insulating substrate 10 (double-sided printed wiring board 101), and the prepreg is formed. The leg is heated and melted, and the insulating layer 10a is formed on the insulating substrate 10 (double-sided printed wiring board 101) by hardening it in close contact with the insulating substrate 10 and the first wiring 21 [Fig. 7(a) and 7(b), insulating layer lamination process].

그리고, 절연성 기재(10)[양면 프린트 배선판(101)] 상의 절연층(10a)의 표면에서의 개구부(12a)의 형성 위치에 맞추어 유제로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)에 대향시켜 배치하고, 도전 잉크[제3 도전성 페이스트(3)]를 스크린 인쇄판 상에 도포한다. Then, a screen printing plate (not shown) formed with an oil agent to match the formation position of the opening 12a on the surface of the insulating layer 10a on the insulating substrate 10 (double-sided printed wiring board 101) was applied to the insulating substrate ( 10), and a conductive ink (third conductive paste 3) is applied on the screen printing plate.

또한, 스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)[양면 프린트 배선판(101)] 상의 절연층(10a)에 가압하여, 스크린 인쇄판의 개구를 통하여 도전 잉크[제3 도전성 페이스트(3)]를 토출하고, 절연층(10a)의 개구부(12a)에 충전한다. In addition, a screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate to press the screen printing plate to the insulating layer 10a on the insulating base 10 (double-sided printed wiring board 101), The conductive ink (third conductive paste 3) is discharged through the opening, and the opening 12a of the insulating layer 10a is filled.

그리고, 제3 도전성 페이스트(3)를 100℃∼200℃의 경화로에서 30분∼120분간 열경화(건조)시킨 후에, 절연층(10a)의 표면으로부터 돌출된 경화물을 연마에 의해 제거하여, 제2 바이어(12)를 형성한다[도 7의 (c) 참조, 제2 바이어 형성 공정]. Then, after thermosetting (drying) the third conductive paste 3 in a curing furnace at 100° C. to 200° C. for 30 minutes to 120 minutes, the cured product protruding from the surface of the insulating layer 10a is removed by polishing. , the second via 12 is formed (refer to FIG. 7(c), the second via forming step).

그리고, 제2 바이어 형성 공정은, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측의 제2 바이어(12)를 형성한 후에, 절연성 기재(10)를 뒤집어, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측과 동일한 제조 공정에 의해, 절연성 기재(10)[양면 프린트 배선판(101)]의 이면 측에 제2 바이어(12)를 형성한다[도 7의 (d) 참조]. Then, in the second via forming step, after forming the second via 12 on the surface side of the insulating substrate 10 (double-sided printed wiring board 101 ), the insulating substrate 10 is turned over to the insulating substrate 10 . The second via 12 is formed on the back side of the insulating base 10 (double-sided printed wiring board 101) by the same manufacturing process as on the front side of the [double-sided printed wiring board 101] (Fig. 7(d)). ) Reference].

그리고, 절연층(10a)의 표면에서의 제2 배선(22)[제2 시드층(22a)]의 형성 위치에 맞추어 유제로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)에 대향시켜 배치하고, 도전 잉크[제4 도전성 페이스트(4)]를 스크린 인쇄판 상에 도포한다. Then, a screen printing plate (not shown) formed with an oil opening in accordance with the formation position of the second wiring 22 (the second seed layer 22a) on the surface of the insulating layer 10a is applied to the insulating substrate 10 . They are arranged to face each other, and a conductive ink (fourth conductive paste 4) is applied on a screen printing plate.

또한, 스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)[양면 프린트 배선판(101)] 상의 절연층(10a)에 가압하여, 스크린 인쇄판의 개구를 통하여 도전 잉크[제4 도전성 페이스트(4)]를 토출하고, 절연층(10a)의 표면에 라인형으로 도포한다. In addition, a screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate to press the screen printing plate to the insulating layer 10a on the insulating base 10 (double-sided printed wiring board 101), A conductive ink (fourth conductive paste 4) is discharged through the opening, and is applied to the surface of the insulating layer 10a in a line shape.

그리고, 제4 도전성 페이스트(4)를 100℃∼120℃의 경화로에서 30분∼120분간 열경화(건조)시키고, 제2 배선(22)의 베이스막으로서 제2 시드층(22a)을 형성한다[도 8의 (a) 참조, 제2 시드층 형성 공정]. Then, the fourth conductive paste 4 is thermally cured (dried) in a curing furnace at 100° C. to 120° C. for 30 minutes to 120 minutes, and a second seed layer 22a is formed as a base film of the second wiring 22 . (refer to FIG. 8(a), second seed layer forming process).

그리고, 제2 시드층 형성 공정은, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측에 제2 시드층(22a)을 형성한 후에, 절연성 기재(10)를 뒤집어, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측과 동일한 제조 공정에 의해, 절연성 기재(10)[양면 프린트 배선판(101)]의 이면 측에 제2 시드층(22a)을 형성한다[도 8(b) 참조]. Then, in the second seed layer forming step, after the second seed layer 22a is formed on the surface side of the insulating substrate 10 (double-sided printed wiring board 101), the insulating substrate 10 is turned over and the insulating substrate ( 10) A second seed layer 22a is formed on the back side of the insulating base 10 (double-sided printed wiring board 101) by the same manufacturing process as on the front side of the [double-sided printed wiring board 101] (Fig. 8). (b) see].

그리고, 예를 들면, 탈지 공정, 프리딥 공정, 팔라듐 치환 처리 공정, 팔라듐 잔사 제거 공정 및 무전해 구리 도금 공정을 포함하는 무전해 도금 처리에 의하여, 제2 시드층(22a) 상에 제2 무전해 도금층(22b)을 성장시킨다[도 8의 (c) 참조, 제2 무전해 도금층 형성 공정]. Then, the second electroless plating process including, for example, a degreasing process, a pre-dip process, a palladium substitution process, a palladium residue removal process, and an electroless copper plating process, is performed on the second seed layer 22a. The electroless plating layer 22b is grown (see Fig. 8(c), second electroless plating layer forming step).

그리고, 본 실시형태에 관한 무전해 도금 처리(무전해 구리 도금)는, 제1 실시형태의 무전해 도금 처리(무전해 구리 도금)와 동일한 제조 공정이므로, 상세한 설명을 생략한다. In addition, since the electroless plating process (electroless copper plating) which concerns on this embodiment is a manufacturing process similar to the electroless plating process (electroless copper plating) of 1st Embodiment, detailed description is abbreviate|omitted.

그리고, 제2 배선(22)에 접속하는 전극(도시하지 않음)을 형성하기 위하여, 절연층(10a)[제2 배선(22)] 상에서의 전극의 형성 위치를 제외한 영역에 레지스트에 의한 마스크를 형성하고, 제2 배선(22)의 제2 무전해 도금층(22b)을 베이스막으로서, 무전해 니켈/금 도금을 행하여, 무전해 니켈/금 도금층(전극)을 형성한다. Then, in order to form an electrode (not shown) connected to the second wiring 22, a resist mask is placed on the insulating layer 10a (second wiring 22) except for the electrode formation position. formed, and electroless nickel/gold plating is performed using the second electroless plating layer 22b of the second wiring 22 as a base film to form an electroless nickel/gold plating layer (electrode).

이상의 공정을 거쳐, 본 실시형태에 관한 프린트 배선판(100)이 완성된다. Through the above steps, the printed wiring board 100 according to the present embodiment is completed.

그리고, 본 실시형태에 있어서는, 프린트 배선판(100)이 다층 프린트 배선판 인 것만이 제1 실시형태와 상이한 바이며, 다층 프린트 배선판 및 그 제조 방법에 의한 작용 효과 이외에는, 제1 실시형태와 동일한 작용 효과를 얻을 수 있다. In addition, in this embodiment, it differs from 1st Embodiment only that the printed wiring board 100 is a multilayer printed wiring board, Except the effect by the multilayer printed wiring board and its manufacturing method, the same effect as that of 1st Embodiment. can get

또한, 본 실시형태에 관한 프린트 배선판(100)은, 4층의 다층 프린트 배선판을 예로 들어 설명하였으나, 도전성 페이스트에 의한 바이어 및 시드층의 제조 공정 및 무전해 도금에 의한 배선 상층의 제조 공정을 적용함으로써, 4층 이외의 다층 프린트 배선판을 형성할 수 있다. In addition, although the printed wiring board 100 according to this embodiment has been described using a four-layer multilayer printed wiring board as an example, the manufacturing process of the via and seed layers using conductive paste and the manufacturing process of the wiring upper layer by electroless plating are applied. Thereby, multilayer printed wiring boards other than four layers can be formed.

그리고, 본 실시형태에 관한 프린트 배선판(100)은, 도 8의 (c)에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11)[관통공(11a)] 상에 있어서, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 전체면에 도포하고, 제1 무전해 도금층(21b)이 제1 시드층(21a)을 통하여 제1 바이어(11)에 간접적으로 접촉하고 있다. And as shown in FIG.8(c), the printed wiring board 100 which concerns on this embodiment is on the 1st via 11 (through hole 11a) in the front surface and the back surface of the insulating base material 10. In the above, the second conductive paste 2 serving as the first seed layer 21a is applied to the entire surface, and the first electroless plating layer 21b is passed through the first seed layer 21a to the first via 11 is in indirect contact with

또한, 본 실시형태에 관한 프린트 배선판(100)은, 도 8의 (c)에 나타낸 바와 같이, 절연층(10a)의 표면에서의 제2 바이어(12)[개구부(12a)] 상에 있어서, 제2 시드층(22a)으로 되는 제4 도전성 페이스트(4)를 전체면에 도포하고, 제2 무전해 도금층(22b)이 제2 시드층(22a)을 통하여 제2 바이어(12)에 간접적으로 접촉하고 있다. Further, as shown in Fig. 8(c), the printed wiring board 100 according to the present embodiment is on the second via 12 (opening portion 12a) on the surface of the insulating layer 10a, The fourth conductive paste 4 serving as the second seed layer 22a is applied to the entire surface, and the second electroless plating layer 22b is indirectly connected to the second via 12 through the second seed layer 22a. are in contact

그러나, 본 실시형태에 관한 프린트 배선판(100)은, 상기 층 구조에 한정되는 것은 아니다. However, the printed wiring board 100 which concerns on this embodiment is not limited to the said layer structure.

예를 들면, 프린트 배선판(100)은, 도 9의 (a)[도 5의 (a), 도 5의 (b)]에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상에 있어서, 제1 바이어(11)의 중심 영역을 제외한 주위 에지부에만, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 도포해도 된다. For example, the printed wiring board 100 is, as shown in FIG. On the via 11 , the second conductive paste 2 serving as the first seed layer 21a may be applied only to the peripheral edge portions except for the central region of the first via 11 .

이 경우에는, 도 9의 (a)[도 5의 (c)]에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상의 중심 영역에 있어서, 제1 도전성 페이스트(1)가 제1 무전해 도금층(21b)의 베이스막이 되어, 제1 무전해 도금층(21b)이 제1 바이어(11)에 직접적으로 접촉하게 된다. In this case, as shown in Fig. 9(a) (Fig. 5(c)), in the central region on the first via 11 on the front and back surfaces of the insulating substrate 10, the first conductive paste (1) becomes the base film of the first electroless plating layer 21b, so that the first electroless plating layer 21b is in direct contact with the first via 11.

마찬가지로, 프린트 배선판(100)은, 도 9의 (a)에 나타낸 바와 같이, 절연층(10a)의 표면에서의 제2 바이어(12) 상에 있어서, 제2 바이어(12)의 중심 영역을 제외한 주위 에지부에만, 제2 시드층(22a)으로 되는 제4 도전성 페이스트(4)를 도포해도 된다. Similarly, the printed wiring board 100 is on the second via 12 on the surface of the insulating layer 10a, except for the central region of the second via 12, as shown in FIG. 9A. The fourth conductive paste 4 serving as the second seed layer 22a may be applied only to the peripheral edge portion.

이 경우에는, 도 9의 (a)에 나타낸 바와 같이, 절연층(10a)의 표면에서의 제2 바이어(12) 상의 중심 영역에 있어서, 제3 도전성 페이스트(3)가 제2 무전해 도금층(22b)의 베이스막이 되어, 제2 무전해 도금층(22b)이 제2 바이어(12)에 직접적으로 접촉하게 된다. In this case, as shown in Fig. 9A, in the central region on the second via 12 on the surface of the insulating layer 10a, the third conductive paste 3 is applied to the second electroless plating layer ( 22b), the second electroless plating layer 22b is in direct contact with the second via 12 .

상기와 같은 층 구조로 함으로써, 프린트 배선판(100)은, 바이어[예를 들면, 제1 바이어(11)]의 부분에 있어서, 도전성 페이스트[여기서는, 제1 도전성 페이스트(1)]/무전해 도금[여기서는, 제1 무전해 도금층(21b)]/도전성 페이스트[여기서는, 제3 도전성 페이스트(3)]/무전해 도금[여기서는, 제2 무전해 도금층(22b)]이라는 바와 같이, 도전성 페이스트와 무전해 도금의 반복 층으로 되어, 접합의 신뢰성을 향상시킬 수 있다. By setting it as the above-mentioned layer structure, the printed wiring board 100 is a part of a via (for example, the 1st via 11) WHEREIN: Conductive paste (here, 1st conductive paste 1)/electroless plating As [here, the first electroless plating layer 21b]/conductive paste (here, the third conductive paste 3)/electroless plating (here, the second electroless plating layer 22b), the conductive paste and the electroless As a repeating layer of sea plating, the reliability of bonding can be improved.

(본 발명의 제3 실시형태)(Third embodiment of the present invention)

도 9의 (b)는 제3 실시형태에 관한 프린트 배선판의 개략적인 구성의 다른 예를 나타낸 단면도이다. 도 10은 제3 실시형태에 관한 프린트 배선판의 제조 방법을 설명하기 위한 단면도이며, 도 10의 (a)는 절연성 기재의 표면 측에 제3 시드층을 형성한 상태를 나타낸 단면도이며, 도 10의 (b)는 절연성 기재의 이면 측에 제3 시드층을 형성한 상태를 나타낸 단면도이며, 도 10의 (c)는 제3 시드층 및 제1 무전해 도금층 상에 제3 무전해 도금층을 형성한 상태를 나타낸 단면도이다. 도 9의 (b) 및 도 10에 있어서, 도 1 내지 도 9의 (a)와 동일한 부호는, 동일하거나 또는 상당 부분을 나타내고, 그 설명을 생략한다. Fig. 9B is a cross-sectional view showing another example of the schematic configuration of the printed wiring board according to the third embodiment. Fig. 10 is a cross-sectional view for explaining a method for manufacturing a printed wiring board according to a third embodiment, and Fig. 10 (a) is a cross-sectional view showing a state in which a third seed layer is formed on the surface side of an insulating substrate. (b) is a cross-sectional view showing a state in which a third seed layer is formed on the back side of the insulating substrate, and (c) of FIG. 10 is a third electroless plating layer formed on the third seed layer and the first electroless plating layer It is a cross-sectional view showing the state. In FIG.9(b) and FIG.10, the same code|symbol as FIG.1-9(a) shows the same or an equivalent part, and the description is abbreviate|omitted.

본 실시형태에 관한 프린트 배선판(100)은, 도 10의 (c)에 나타낸 바와 같이, 다층 프린트 배선판이며, 제1 실시형태에 관한 양면 프린트 배선판(101)의 구성 요소 외에, 절연성 기재(10)[양면 프린트 배선판(101)] 상에 적층되는 절연층(10a)과, 절연층(10a)에서의 제1 배선(21)에 접속하는 부분에 형성되는 개구부(12a)와, 절연층(10a) 상에 설치되고, 제1 무전해 도금층(21b)에 접속되는 배선[이하, 제3 배선(23)이라 칭함]을 더 포함한다. A printed wiring board 100 according to the present embodiment is a multilayer printed wiring board, as shown in FIG. 10(c) , and in addition to the components of the double-sided printed wiring board 101 according to the first embodiment, an insulating substrate 10 An insulating layer 10a laminated on the [Double-Sided Printed Wiring Board 101], an opening 12a formed in a portion of the insulating layer 10a connected to the first wiring 21, and an insulating layer 10a It further includes a wiring (hereinafter, referred to as a third wiring 23 ) provided on the surface and connected to the first electroless plating layer 21b.

또한, 제3 배선(23)은, 절연층(10a) 상에서의 개구부(12a)의 주위 에지부 및 상기 주위 에지부로부터 연장시키는 배선의 형성 위치에 설치되고, 제3 배선(23)의 베이스막으로서 도전성 페이스트[이하, 제5 도전성 페이스트(5)라 칭함]에 의해 형성되는 시드층[이하, 제3 시드층(23a)이라 칭함]과, 개구부(12a)에 충전되고, 또한 제1 무전해 도금층(21b) 및 제3 시드층(23a)을 피복하는 무전해 도금층[이하, 제3 무전해 도금층(23b)이라 칭함]을 포함한다. Further, the third wiring 23 is provided at the peripheral edge portion of the opening 12a on the insulating layer 10a and at a position where wiring extending from the peripheral edge portion is formed, and the base film of the third wiring 23 is A seed layer (hereinafter, referred to as a third seed layer 23a) formed by a conductive paste (hereinafter referred to as the fifth conductive paste 5) as and an electroless plating layer (hereinafter referred to as a third electroless plating layer 23b) covering the plating layer 21b and the third seed layer 23a.

그리고, 본 실시형태에 있어서는, 제5 도전성 페이스트(5)가 제2 도전성 페이스트(2)에 대응하고 있어, 제1 실시형태에서 전술한 제2 도전성 페이스트(2)의 재료를 적용할 수 있으므로, 제5 도전성 페이스트(5)의 재료의 설명은 생략한다. In addition, in this embodiment, since the 5th electrically conductive paste 5 respond|corresponds to the 2nd electrically conductive paste 2, and the material of the 2nd electrically conductive paste 2 mentioned above in 1st Embodiment can be applied, Description of the material of the 5th conductive paste 5 is abbreviate|omitted.

또한, 제3 무전해 도금층(23b)은, 제1 무전해 도금층(21b)과 마찬가지로, 무전해 구리 도금으로 이루어지고, 오쿠노 세이야쿠 고교 가부시키가이샤 제조의 독립 회로 기판용 무전해 구리 도금액 「OPC 카파-NCA」를, 무전해 도금 처리에 사용하고 있다. In addition, the 3rd electroless plating layer 23b consists of electroless copper plating similarly to the 1st electroless plating layer 21b, and Okuno Seiyaku Kogyo Co., Ltd. electroless copper plating liquid for independent circuit boards "OPC" Kappa-NCA" is used for electroless plating.

다음에, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법에 대하여, 도 10을 참조하여 설명한다. Next, the manufacturing method of the printed wiring board 100 which concerns on this embodiment is demonstrated with reference to FIG.

그리고, 본 실시형태에 관한 프린트 배선판(100)의 제조 방법은, 절연성 기재(10)에 관통공(11a)을 형성하고 나서 절연층(10a)을 형성할 때까지의 제조 공정[도 6, 도 7의 (a), 도 7의 (b) 참조]이, 제2 실시형태에 관한 프린트 배선판(100)의 제조 방법과 동일한 제조 공정이므로 설명을 생략한다. And in the manufacturing method of the printed wiring board 100 which concerns on this embodiment, the manufacturing process from forming the through-hole 11a in the insulating base material 10 until forming the insulating layer 10a [FIG. 6, FIG. 7(a) and FIG. 7(b)], since it is the same manufacturing process as the manufacturing method of the printed wiring board 100 which concerns on 2nd Embodiment, description is abbreviate|omitted.

절연층(10a)의 표면에서의 개구부(12a)의 주위 에지부 및 상기 주위 에지부로부터 연장시키는 배선의 형성 위치에 맞추어 유제로 개구 형성한 스크린 인쇄판(도시하지 않음)을 절연성 기재(10)에 대향시켜 배치하고, 도전 잉크[제5 도전성 페이스트(5)]를 스크린 인쇄판 상에 도포한다. A screen printing plate (not shown) formed with an oil agent in accordance with the formation position of the peripheral edge portion of the opening portion 12a on the surface of the insulating layer 10a and the wiring extending from the peripheral edge portion is applied to the insulating substrate 10 . They are arranged to face each other, and a conductive ink (fifth conductive paste 5) is applied on a screen printing plate.

스크린 인쇄기(도시하지 않음)는, 스크린 인쇄판의 표면에 스퀴지를 슬라이딩시켜, 스크린 인쇄판을 절연성 기재(10)[양면 프린트 배선판(101)] 상의 절연층(10a)에 가압하여, 스크린 인쇄판의 개구를 통하여 도전 잉크[제5 도전성 페이스트(5)]를 토출하고, 절연층(10a)의 표면에 환형[개구부(12a)의 주위 에지부에 대응] 및 라인형(주위 에지부로부터 연장시키는 배선부에 대응)으로 도포한다. A screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate, and presses the screen printing plate against the insulating layer 10a on the insulating substrate 10 (double-sided printed wiring board 101) to close the opening of the screen printing plate. A conductive ink (fifth conductive paste 5) is discharged through the surface of the insulating layer 10a in an annular shape (corresponding to the peripheral edge portion of the opening 12a) and a line (corresponding to the peripheral edge portion of the opening portion 12a) and a wiring portion extending from the peripheral edge portion corresponding).

그리고, 제5 도전성 페이스트(5)를 100℃∼200℃의 경화로에서 30분∼120분간 열경화(건조)시키고, 제3 배선(23)의 베이스막으로서 제3 시드층(23a)을 형성한다[도 10의 (a) 참조, 제3 시드층 형성 공정]. Then, the fifth conductive paste 5 is thermally cured (dried) in a curing furnace at 100°C to 200°C for 30 minutes to 120 minutes, and a third seed layer 23a is formed as a base film of the third wiring 23 . (refer to Fig. 10(a), the third seed layer forming process).

그리고, 제3 시드층 형성 공정은, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측에 제3 시드층(23a)을 형성한 후에, 절연성 기재(10)를 뒤집어, 절연성 기재(10)[양면 프린트 배선판(101)]의 표면 측과 동일한 제조 공정에 의해, 절연성 기재(10)[양면 프린트 배선판(101)]의 이면 측에 제3 시드층(23a)을 형성한다[도 10의 (b) 참조]. Then, in the third seed layer forming step, after the third seed layer 23a is formed on the surface side of the insulating substrate 10 (double-sided printed wiring board 101), the insulating substrate 10 is turned over and the insulating substrate ( 10) A third seed layer 23a is formed on the back side of the insulating base 10 (double-sided printed wiring board 101) by the same manufacturing process as on the front side of the [double-sided printed wiring board 101] (Fig. 10). of (b)].

그리고, 예를 들면, 탈지 공정, 프리딥 공정, 팔라듐 치환 처리 공정, 팔라듐 잔사 제거 공정 및 무전해 구리 도금 공정을 포함하는 무전해 도금 처리에 의하여, 제3 시드층(23a) 및 제1 무전해 도금층(21b) 상에 제3 무전해 도금층(23b)을 성장시킨다[도 10의 (c) 참조, 제3 무전해 도금층 형성 공정]. Then, the third seed layer 23a and the first electroless plating process including, for example, a degreasing process, a pre-dip process, a palladium substitution process, a palladium residue removal process, and an electroless copper plating process, are performed. A third electroless plating layer 23b is grown on the plating layer 21b (refer to FIG. 10C, third electroless plating layer forming step).

그리고, 제1 무전해 도금층(21b) 상에 제3 무전해 도금층(23b)을 성장시키는 것은, 개구부(12a) 내에 제3 무전해 도금층(23b)을 충전시키는 것이며, 절연층(10a)에서의 바이어를 형성하게 된다. And, growing the third electroless plating layer 23b on the first electroless plating layer 21b is filling the opening 12a with the third electroless plating layer 23b, and the insulating layer 10a is to form buyers.

또한, 본 실시형태에 관한 무전해 도금 처리(무전해 구리 도금)는, 무전해 구리 도금액으로의 침지가 제1 실시형태의 무전해 도금 처리(무전해 구리 도금)와 비교하여 장시간인 것을 제외하고, 제1 실시형태의 무전해 도금 처리(무전해 구리 도금)와 동일한 제조 공정이므로, 상세한 설명을 생략한다. In the electroless plating treatment (electroless copper plating) according to the present embodiment, immersion in the electroless copper plating solution is longer than the electroless plating treatment (electroless copper plating) of the first embodiment, except that , Since it is the same manufacturing process as the electroless plating process (electroless copper plating) of 1st Embodiment, detailed description is abbreviate|omitted.

그리고, 제3 배선(23)에 접속하는 전극(도시하지 않음)을 형성하기 위하여, 절연층(10a)[제3 배선(23)] 상에서의 전극의 형성 위치를 제외한 영역에 레지스트에 의한 마스크를 형성하고, 제3 배선(23)의 제3 무전해 도금층(23b)을 베이스막으로서, 무전해 니켈/금 도금을 행하여, 무전해 니켈/금 도금층(전극)을 형성한다. Then, in order to form an electrode (not shown) connected to the third wiring 23, a resist mask is placed on the insulating layer 10a (third wiring 23) except for the electrode formation position. is formed, and electroless nickel/gold plating is performed using the third electroless plating layer 23b of the third wiring 23 as a base film to form an electroless nickel/gold plating layer (electrode).

이상의 공정을 거쳐, 본 실시형태에 관한 프린트 배선판(100)이 완성된다. Through the above steps, the printed wiring board 100 according to the present embodiment is completed.

그리고, 본 실시형태에 있어서는, 개구부(12a)에 제3 도전성 페이스트(3)를 충전하는 공정을 생략한 것만이 제2 실시형태와 상이한 바이며, 상기 공정을 생략한 것에 의한 작용 효과 이외에는, 제2 실시형태와 동일한 작용 효과를 얻을 수 있다. Incidentally, in the present embodiment, it is different from the second embodiment only in that the step of filling the opening portion 12a with the third conductive paste 3 is omitted. The same effects as those of the second embodiment can be obtained.

또한, 본 실시형태에 관한 프린트 배선판(100)은, 4층의 다층 프린트 배선판을 예로 들어 설명하였으나, 도전성 페이스트에 의한 바이어 및 시드층의 제조 공정, 및 무전해 도금에 의한 바이어 및 배선 상층의 제조 공정을 적용함으로써, 4층 이외의 다층 프린트 배선판을 형성할 수 있다. In addition, although the printed wiring board 100 which concerns on this embodiment was demonstrated taking the multilayer printed wiring board of 4 layers as an example, the manufacturing process of a via and a seed layer with an electrically conductive paste, and manufacturing of a via|via and wiring upper layer by electroless plating By applying the process, a multilayer printed wiring board other than four layers can be formed.

그리고, 본 실시형태에 관한 프린트 배선판(100)은, 도 10의 (c)에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11)[관통공(11a)] 상에 있어서, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 전체면에 도포하고, 제1 무전해 도금층(21b)이 제1 시드층(21a)을 통하여 제1 바이어(11)에 간접적으로 접촉하고 있지만, 상기 층 구조에 한정되는 것은 아니다. And as shown in FIG.10(c), the printed wiring board 100 which concerns on this embodiment is on the 1st via 11 (through hole 11a) in the front surface and the back surface of the insulating base material 10. In the method, the second conductive paste 2 serving as the first seed layer 21a is applied to the entire surface, and the first electroless plating layer 21b is passed through the first seed layer 21a to the first via 11 Although indirectly in contact with, it is not limited to the said layer structure.

예를 들면, 프린트 배선판(100)은, 도 9의 (b)[도 5의 (a), 도 5의 (b)]에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상에 있어서, 제1 바이어(11)의 중심 영역을 제외한 주위 에지부에만, 제1 시드층(21a)으로 되는 제2 도전성 페이스트(2)를 도포해도 된다. For example, as shown in FIG. 9(b) (FIG. 5(a), FIG. 5(b)), the printed wiring board 100 is the first in the front and back surfaces of the insulating base material 10. On the via 11 , the second conductive paste 2 serving as the first seed layer 21a may be applied only to the peripheral edge portions except for the central region of the first via 11 .

이 경우에는, 도 9의 (b)[도 5의 (c)]에 나타낸 바와 같이, 절연성 기재(10)의 표면 및 이면에서의 제1 바이어(11) 상의 중심 영역에 있어서, 제1 도전성 페이스트(1)가 제1 무전해 도금층(21b)의 베이스막으로 되어, 제1 무전해 도금층(21b)이 제1 바이어(11)에 직접적으로 접촉하게 된다. In this case, as shown in Fig. 9B (Fig. 5C), in the central region on the first via 11 on the front and back surfaces of the insulating substrate 10, the first conductive paste (1) becomes the base film of the first electroless plating layer 21b, so that the first electroless plating layer 21b is in direct contact with the first via 11.

그리고, 프린트 배선판(100)은, 전술한 본 실시형태에 관한 제3 시드층 형성 공정 및 제3 무전해 도금층 형성 공정에 의하여, 도 9의 (b)에 나타낸 바와 같이, 제1 배선(21)의 제1 무전해 도금층(21b) 및 제3 시드층(23a)을 베이스막으로서 제3 무전해 도금층(23b)을 성장시켜, 절연층(10a)에서의 바이어 및 제3 배선(23)을 형성해도 된다.Then, as shown in FIG. 9B , the printed wiring board 100 is formed by the third seed layer forming process and the third electroless plating layer forming process according to the present embodiment, as shown in FIG. A third electroless plating layer 23b is grown using the first electroless plating layer 21b and the third seed layer 23a of also be

1 : 제1 도전성 페이스트
2 : 제2 도전성 페이스트
3 : 제3 도전성 페이스트
4 : 제4 도전성 페이스트
5 : 제5 도전성 페이스트
10 : 절연성 기재
10a : 절연층
11 : 제1 바이어
11a : 관통공
12 : 제2 바이어
12a : 개구부
21 : 제1 배선
21a : 제1 시드층
21b : 제1 무전해 도금층
22 : 제2 배선
22a : 제2 시드층
22b : 제2 무전해 도금층
23 : 제3 배선
23a : 제3 시드층
23b : 제3 무전해 도금층
100 : 프린트 배선판
101 : 양면 프린트 배선판
200 : 프린트 배선판
201 : 절연성 기재
201a : 동박
202 : 관통공
203 : 무전해 도금층
204 : 전해 도금층
205 : 레지스트
206 : 마스크1: first conductive paste
2: second conductive paste
3: third conductive paste
4: fourth conductive paste
5: fifth conductive paste
10: insulating substrate
10a: insulating layer
11: First Buyer
11a: through hole
12: 2nd buyer
12a: opening
21: first wiring
21a: first seed layer
21b: first electroless plating layer
22: second wiring
22a: second seed layer
22b: second electroless plating layer
23: third wiring
23a: third seed layer
23b: third electroless plating layer
100: printed wiring board
101: double-sided printed wiring board
200: printed wiring board
201: insulating substrate
201a: copper foil
202: through hole
203: electroless plating layer
204: electrolytic plating layer
205: resist
206: mask

Claims (8)

절연성 기재, 상기 절연성 기재를 관통하여 형성되는 관통공, 상기 관통공에 도전성 페이스트를 충전하여 형성되는 제1 바이어, 및 상기 절연성 기재 상에 설치되고, 상기 제1 바이어에 접속되는 제1 배선을 포함하는 프린트 배선판으로서,
상기 제1 배선이,
상기 제1 바이어에 접속되고, 상기 제1 배선의 베이스막으로서 도전성 페이스트에 의해 형성되는 제1 시드층(seed layer) 및
상기 제1 시드층을 피복하는 제1 무전해 도금층
을 포함하고,
상기 제1 배선의 제1 시드층이, 상기 제1 바이어 상에서 주위 에지부에만 설치되고,
상기 제1 배선의 제1 무전해 도금층이, 상기 제1 바이어의 중심 영역에서 제1 바이어에 접촉하는,
프린트 배선판. an insulating substrate, a through hole formed through the insulating substrate, a first via formed by filling the through hole with a conductive paste, and a first wiring provided on the insulating substrate and connected to the first via As a printed wiring board to say,
The first wiring is
a first seed layer connected to the first via and formed of a conductive paste as a base film of the first wiring;
A first electroless plating layer covering the first seed layer
including,
a first seed layer of the first wiring is provided only on a peripheral edge portion on the first via;
a first electroless plating layer of the first wiring contacts the first via in a central region of the first via;
printed wiring board. 제1항에 있어서,
상기 제1 바이어의 도전성 페이스트에서의 도전성 입자의 입자 직경의 균일 도가, 상기 제1 시드층의 도전성 페이스트에서의 도전성 입자의 입자 직경의 균일 도보다 낮은, 프린트 배선판. According to claim 1,
The printed wiring board, wherein the uniformity of the particle diameter of the conductive particles in the conductive paste of the first buyer is lower than the uniformity of the particle diameter of the conductive particles in the conductive paste of the first seed layer. 제1항에 있어서,
상기 제1 바이어의 도전성 페이스트의 도전성 입자와 상기 제1 시드층의 도전성 페이스트의 도전성 입자는, 1종 또는 복수 종류의 금속 조성, 복수 종류의 금속 배합, 또는 금속 조성 및 금속 배합의 조합이 대략 동일하며,
상기 제1 시드층의 도전성 페이스트에서의 도전성 입자의 평균 입자 직경이, 상기 제1 바이어의 도전성 페이스트에서의 도전성 입자의 평균 입자 직경보다 작은, 프린트 배선판. According to claim 1,
The conductive particles of the conductive paste of the first buyer and the conductive particles of the conductive paste of the first seed layer have substantially the same composition of one or more metals, a combination of a plurality of types of metals, or a combination of metal compositions and metals. and
The printed wiring board, wherein the average particle diameter of the conductive particles in the conductive paste of the first seed layer is smaller than the average particle diameter of the conductive particles in the conductive paste of the first buyer. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 절연성 기재 상에 적층되는 절연층,
상기 절연층에서의 상기 제1 배선에 접속하는 부분에 형성되는 개구부,
상기 개구부에 도전성 페이스트를 충전하여 형성되는 제2 바이어 및
상기 절연층 상에 설치되고, 상기 제2 바이어에 접속되는 제2 배선
을 포함하고,
상기 제2 배선이,
상기 제2 바이어에 접속되고, 상기 제2 배선의 베이스막으로서 도전성 페이스트에 의해 형성되는 제2 시드층 및
상기 제2 시드층을 피복하는 제2 무전해 도금층
을 포함하고,
상기 제2 배선의 제2 시드층이, 상기 제2 바이어 상에서 주위 에지부에만 설치되고,
상기 제2 배선의 제2 무전해 도금층이, 상기 제2 바이어의 중심 영역에서 제2 바이어에 접촉하는,
프린트 배선판. 4. The method according to any one of claims 1 to 3,
an insulating layer laminated on the insulating substrate;
an opening formed in a portion of the insulating layer connected to the first wiring;
a second via formed by filling the opening with a conductive paste; and
a second wiring provided on the insulating layer and connected to the second via
including,
the second wiring,
a second seed layer connected to the second via and formed of a conductive paste as a base film of the second wiring;
a second electroless plating layer covering the second seed layer
including,
a second seed layer of the second wiring is provided only on a peripheral edge portion on the second via;
a second electroless plating layer of the second wiring contacts the second via in a central region of the second via;
printed wiring board. 절연성 기재,
상기 절연성 기재를 관통하여 형성되는 관통공,
상기 관통공에 도전성 페이스트를 충전하여 형성되는 제1 바이어,
상기 절연성 기재 상에 설치되고, 상기 제1 바이어에 접속되는 제1 배선,
상기 절연성 기재 상에 적층되는 절연층,
상기 절연층에서의 상기 제1 배선에 접속하는 부분에 형성되는 개구부 및
상기 절연층 상에 설치되고, 제1 무전해 도금층에 접속되는 제3 배선
을 포함하고,
상기 제1 배선이,
상기 제1 바이어에 접속되고, 상기 제1 배선의 베이스막으로서 도전성 페이스트에 의해 형성되는 제1 시드층 및
제1 시드층을 피복하는 제1 무전해 도금층
을 포함하고,
상기 제3 배선이,
상기 절연층 상에서의 상기 개구부의 주위 에지부 및 상기 주위 에지부로부터 연장시키는 배선의 형성 위치에 설치되고, 상기 제3 배선의 베이스막으로서 도전성 페이스트에 의해 형성되는 제3 시드층 및
상기 개구부에 충전되고, 또한 상기 제1 무전해 도금층 및 제3 시드층을 피복하는 제3 무전해 도금층
를 포함하는, 프린트 배선판. insulating substrate,
a through hole formed through the insulating substrate;
a first via formed by filling the through hole with a conductive paste;
a first wiring provided on the insulating substrate and connected to the first via;
an insulating layer laminated on the insulating substrate;
an opening formed in a portion of the insulating layer connected to the first wiring; and
A third wiring provided on the insulating layer and connected to the first electroless plating layer
including,
The first wiring is
a first seed layer connected to the first via and formed of a conductive paste as a base film of the first wiring;
A first electroless plating layer covering the first seed layer
including,
the third wire,
a third seed layer formed of a conductive paste as a base film of the third wiring provided at the peripheral edge portion of the opening on the insulating layer and at a position for forming wiring extending from the peripheral edge portion;
A third electroless plating layer filled in the opening and covering the first electroless plating layer and the third seed layer
A printed wiring board comprising a. 절연성 기재, 상기 절연성 기재를 관통하여 형성되는 관통공, 상기 관통공에 도전성 페이스트를 충전하여 형성되는 제1 바이어, 및 상기 절연성 기재 상에 설치되고, 상기 제1 바이어에 접속되는 제1 배선을 포함하는 프린트 배선판의 제조 방법으로서,
상기 절연성 기재에 상기 관통공을 형성하는 관통공 형성 공정,
스크린 인쇄에 의하여, 상기 관통공에 상기 도전성 페이스트를 충전하여 제1 바이어를 형성하는 제1 바이어 형성 공정,
스크린 인쇄에 의하여, 상기 절연성 기재 상에 도전성 페이스트를 도포하고, 상기 제1 배선의 베이스막으로서 제1 시드층을 형성하는 제1 시드층 형성 공정 및
무전해 도금 처리에 의하여, 상기 제1 시드층 상에 제1 무전해 도금층을 성장시키는 제1 무전해 도금층 형성 공정
을 포함하고,
상기 제1 배선의 제1 시드층이, 상기 제1 바이어 상에서 주위 에지부에만 설치되고,
상기 제1 배선의 제1 무전해 도금층이, 상기 제1 바이어의 중심 영역에서 제1 바이어에 접촉하는,
프린트 배선판의 제조 방법. an insulating substrate, a through hole formed through the insulating substrate, a first via formed by filling the through hole with a conductive paste, and a first wiring provided on the insulating substrate and connected to the first via A method for manufacturing a printed wiring board comprising:
a through-hole forming step of forming the through-hole in the insulating substrate;
a first via forming process of forming a first via by filling the through hole with the conductive paste by screen printing;
a first seed layer forming step of applying a conductive paste on the insulating substrate by screen printing and forming a first seed layer as a base film of the first wiring;
A first electroless plating layer forming process of growing a first electroless plating layer on the first seed layer by electroless plating treatment
including,
a first seed layer of the first wiring is provided only on a peripheral edge portion on the first via;
a first electroless plating layer of the first wiring contacts the first via in a central region of the first via;
A method for manufacturing a printed wiring board. 제6항에 있어서,
스크린 인쇄 또는 프레스 성형에 의하여, 상기 제1 배선에 접속하는 부분에 형성되는 개구부를 제외하고, 상기 절연성 기재 상에 절연층을 적층하는 절연층 적층 공정,
스크린 인쇄에 의하여, 상기 개구부에 상기 도전성 페이스트를 충전하여 제2 바이어를 형성하는 제2 바이어 형성 공정,
스크린 인쇄에 의하여, 상기 절연층 상에 도전성 페이스트를 도포하고, 상기 제2 바이어에 접속되는 제2 배선의 베이스막으로서 제2 시드층을 형성하는 제2 시드층 형성 공정 및
무전해 도금 처리에 의하여, 상기 제2 배선을 구성하는 제2 무전해 도금층을 상기 제2 시드층 상에 성장시키는 제2 무전해 도금층 형성 공정
을 포함하고,
상기 제2 배선의 제2 시드층이, 상기 제2 바이어 상에서 주위 에지부에만 설치되고,
상기 제2 배선의 제2 무전해 도금층이, 상기 제2 바이어의 중심 영역에서 제2 바이어에 접촉하는,
프린트 배선판의 제조 방법. 7. The method of claim 6,
an insulating layer lamination step of laminating an insulating layer on the insulating substrate by screen printing or press molding, except for an opening formed in a portion connected to the first wiring;
a second via forming step of forming a second via by filling the opening with the conductive paste by screen printing;
a second seed layer forming step of applying a conductive paste on the insulating layer by screen printing and forming a second seed layer as a base film for a second wiring connected to the second via;
A second electroless plating layer forming step of growing a second electroless plating layer constituting the second wiring on the second seed layer by electroless plating treatment
including,
a second seed layer of the second wiring is provided only on a peripheral edge portion on the second via;
a second electroless plating layer of the second wiring contacts the second via in a central region of the second via;
A method for manufacturing a printed wiring board. 절연성 기재, 상기 절연성 기재를 관통하여 형성되는 관통공, 상기 관통공에 도전성 페이스트를 충전하여 형성되는 제1 바이어, 및 상기 절연성 기재 상에 설치되고, 상기 제1 바이어에 접속되는 제1 배선을 포함하는 프린트 배선판의 제조 방법으로서,
상기 절연성 기재에 상기 관통공을 형성하는 관통공 형성 공정,
스크린 인쇄에 의하여, 상기 관통공에 상기 도전성 페이스트를 충전하여 제1 바이어를 형성하는 제1 바이어 형성 공정,
스크린 인쇄에 의하여, 상기 절연성 기재 상에 도전성 페이스트를 도포하고, 상기 제1 배선의 베이스막으로서 제1 시드층을 형성하는 제1 시드층 형성 공정,
무전해 도금 처리에 의하여, 상기 제1 시드층 상에 제1 무전해 도금층을 성장시키는 제1 무전해 도금층 형성 공정,
스크린 인쇄 또는 프레스 성형에 의하여, 상기 제1 배선에 접속하는 부분에 형성되는 개구부를 제외하고, 상기 절연성 기재 상에 절연층을 적층하는 절연층 적층 공정,
스크린 인쇄에 의하여, 상기 절연층 상에서의 상기 개구부의 주위 에지부 및 상기 주위 에지부로부터 연장시키는 배선의 형성 위치에 도전성 페이스트를 도포하고, 상기 제1 무전해 도금층에 접속되는 제3 배선의 베이스막으로서 제3 시드층을 형성하는 제3 시드층 형성 공정 및
무전해 도금 처리에 의하여, 상기 제3 배선을 구성하는 제3 무전해 도금층을 상기 제1 무전해 도금층 및 제3 시드층 상에 성장시키는 제3 무전해 도금층 형성 공정
을 포함하는, 프린트 배선판의 제조 방법. an insulating substrate, a through hole formed through the insulating substrate, a first via formed by filling the through hole with a conductive paste, and a first wiring provided on the insulating substrate and connected to the first via A method for manufacturing a printed wiring board comprising:
a through-hole forming step of forming the through-hole in the insulating substrate;
a first via forming process of forming a first via by filling the through hole with the conductive paste by screen printing;
a first seed layer forming step of applying a conductive paste on the insulating substrate by screen printing and forming a first seed layer as a base film of the first wiring;
a first electroless plating layer forming step of growing a first electroless plating layer on the first seed layer by electroless plating;
an insulating layer lamination step of laminating an insulating layer on the insulating substrate by screen printing or press molding, except for an opening formed in a portion connected to the first wiring;
By screen printing, a conductive paste is applied on the insulating layer to the peripheral edge portion of the opening portion and to the formation position of the wiring extending from the peripheral edge portion, and the base film of the third wiring connected to the first electroless plating layer. a third seed layer forming process of forming a third seed layer as
A third electroless plating layer forming step of growing a third electroless plating layer constituting the third wiring on the first electroless plating layer and the third seed layer by electroless plating treatment
A method for manufacturing a printed wiring board, comprising:
KR1020167036963A 2014-07-24 2015-07-16 Printed wiring board and method for manufacturing same KR102371134B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014151083A JP6406598B2 (en) 2014-07-24 2014-07-24 Printed wiring board and manufacturing method thereof
JPJP-P-2014-151083 2014-07-24
PCT/JP2015/070352 WO2016013473A1 (en) 2014-07-24 2015-07-16 Printed wiring board and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20170039102A KR20170039102A (en) 2017-04-10
KR102371134B1 true KR102371134B1 (en) 2022-03-04

Family

ID=55162999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167036963A KR102371134B1 (en) 2014-07-24 2015-07-16 Printed wiring board and method for manufacturing same

Country Status (5)

Country Link
JP (1) JP6406598B2 (en)
KR (1) KR102371134B1 (en)
CN (1) CN106538076B (en)
TW (1) TWI656811B (en)
WO (1) WO2016013473A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788974B2 (en) * 2016-02-02 2020-11-25 株式会社村田製作所 Electronic components
KR102046006B1 (en) * 2016-06-07 2019-11-18 주식회사 엘지화학 High-current transfer methods utilizing the printed circuit board
JP6700207B2 (en) 2017-02-08 2020-05-27 矢崎総業株式会社 How to electrically connect printed circuits
KR102421980B1 (en) * 2017-07-26 2022-07-18 삼성전기주식회사 Printed circuit board
JP7061763B2 (en) * 2018-01-15 2022-05-02 パイクリスタル株式会社 Electronic device
JP2022152324A (en) * 2021-03-29 2022-10-12 株式会社オートネットワーク技術研究所 Electrical component and manufacturing method of electrical component
WO2024043026A1 (en) * 2022-08-25 2024-02-29 日産自動車株式会社 Vehicular conductive circuit manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225707A (en) 2009-03-23 2010-10-07 Panasonic Corp Ceramic multilayer board and method of manufacturing the same
JP2013016558A (en) 2011-06-30 2013-01-24 Tokuyama Corp Plating method of wiring board, manufacturing method of plated wiring board and silver etchant

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133694A (en) * 1984-12-03 1986-06-20 古河電気工業株式会社 Formation of conducting circuit
JPH05218618A (en) * 1992-01-30 1993-08-27 Cmk Corp Manufacture of printed wiring board
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
JP2000244126A (en) 1999-02-23 2000-09-08 Hitachi Chem Co Ltd Multilayer printed wiring board and its manufacture
JP3705573B2 (en) 2000-04-26 2005-10-12 松下電器産業株式会社 Wiring board manufacturing method
JP4319976B2 (en) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 Multilayer printed wiring board and manufacturing method thereof
JP2006196246A (en) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd Conductive paste and wiring circuit board using it
JP4529978B2 (en) * 2005-07-15 2010-08-25 パナソニック株式会社 WIRING BOARD, WIRING MATERIAL, COPPER-CLAD LAMINATE, AND WIRING BOARD MANUFACTURING METHOD
JP5379609B2 (en) * 2008-09-30 2013-12-25 三ツ星ベルト株式会社 Copper conductor paste for filling through hole, copper conductor through hole filling board manufacturing method, copper conductor through hole filling board, circuit board, electronic component, semiconductor package
JP5471268B2 (en) * 2008-12-26 2014-04-16 大日本印刷株式会社 Through electrode substrate and manufacturing method thereof
JP5413110B2 (en) * 2009-10-02 2014-02-12 日本電気株式会社 Insulating layer having conductive region, electronic component, and manufacturing method thereof
CN103650648B (en) * 2011-06-29 2017-06-09 株式会社村田制作所 Multilayer ceramic substrate and its manufacture method
JP2013191658A (en) * 2012-03-13 2013-09-26 Micronics Japan Co Ltd Wiring board and method of manufacturing the same
TW201352095A (en) * 2012-06-11 2013-12-16 Unimicron Technology Corp Circuit board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225707A (en) 2009-03-23 2010-10-07 Panasonic Corp Ceramic multilayer board and method of manufacturing the same
JP2013016558A (en) 2011-06-30 2013-01-24 Tokuyama Corp Plating method of wiring board, manufacturing method of plated wiring board and silver etchant

Also Published As

Publication number Publication date
TW201616927A (en) 2016-05-01
CN106538076B (en) 2019-05-17
JP6406598B2 (en) 2018-10-17
KR20170039102A (en) 2017-04-10
WO2016013473A1 (en) 2016-01-28
JP2016025329A (en) 2016-02-08
CN106538076A (en) 2017-03-22
TWI656811B (en) 2019-04-11

Similar Documents

Publication Publication Date Title
KR102371134B1 (en) Printed wiring board and method for manufacturing same
TWI462666B (en) Printed circuit board and method for manufacturing the same
CN102215640B (en) Manufacturing method for circuit board
KR101324420B1 (en) Flexible printed wiring board
JP2010232249A (en) Multilayer printed wiring board and manufacturing method of the same
US20130126224A1 (en) Printed circuit board and method of manufacturing the same
TW201515536A (en) Circuit board and method for manufacturing same
JP2009111331A (en) Printed-circuit substrate and manufacturing method therefor
KR20180013017A (en) Printed circuit board
JP2009010266A (en) Printed circuit board and method of manufacturing same
CN108541205B (en) Electromagnetic shielding case and manufacturing method thereof
KR101765906B1 (en) Circuit board using anodizing and manufacturing method of the same
JP4127213B2 (en) Double-sided wiring tape carrier for semiconductor device and manufacturing method thereof
CN110876239B (en) Circuit board and manufacturing method thereof
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof
JP2008181914A (en) Multilayer printed-wiring board and manufacturing method thereof
KR100632579B1 (en) How to Form Via Holes in Printed Circuit Boards
US8499445B1 (en) Method of forming an electrically conductive printed line
JP2015119075A (en) Wiring circuit board
JP6098118B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR20110083984A (en) Method for fabricating printed circuit board
JP2013069844A (en) Printed wiring board and method of manufacturing the same
KR101197783B1 (en) Embedded PCB and Manufacturing method of the same
JP5066226B2 (en) Multilayer printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant