JP6406598B2 - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP6406598B2
JP6406598B2 JP2014151083A JP2014151083A JP6406598B2 JP 6406598 B2 JP6406598 B2 JP 6406598B2 JP 2014151083 A JP2014151083 A JP 2014151083A JP 2014151083 A JP2014151083 A JP 2014151083A JP 6406598 B2 JP6406598 B2 JP 6406598B2
Authority
JP
Japan
Prior art keywords
layer
conductive paste
electroless plating
wiring
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014151083A
Other languages
Japanese (ja)
Other versions
JP2016025329A (en
Inventor
義尚 加藤
義尚 加藤
友景　肇
肇 友景
邦顕 大塚
邦顕 大塚
信吾 西城
信吾 西城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okuno Chemical Industries Co Ltd
Fukuoka University
Original Assignee
Okuno Chemical Industries Co Ltd
Fukuoka University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okuno Chemical Industries Co Ltd, Fukuoka University filed Critical Okuno Chemical Industries Co Ltd
Priority to JP2014151083A priority Critical patent/JP6406598B2/en
Priority to KR1020167036963A priority patent/KR102371134B1/en
Priority to PCT/JP2015/070352 priority patent/WO2016013473A1/en
Priority to TW104123066A priority patent/TWI656811B/en
Priority to CN201580040022.3A priority patent/CN106538076B/en
Publication of JP2016025329A publication Critical patent/JP2016025329A/en
Application granted granted Critical
Publication of JP6406598B2 publication Critical patent/JP6406598B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Description

本発明は、プリント配線板（printed wiring board：ＰＷＢ）及びその製造方法に関し、特に、両面プリント配線板及び多層プリント配線板並びにその製造方法に関する。   The present invention relates to a printed wiring board (PWB) and a manufacturing method thereof, and more particularly to a double-sided printed wiring board, a multilayer printed wiring board, and a manufacturing method thereof.

プリント配線板は、６０年以上の長きにわたり、基板の銅箔をエッチング（腐食）してパターニングするサブトラクティブ（減算的）工法で製造され、非常に多くの廃棄物を生み出している。
また、プリント配線板の回路における線幅の設計ルールは、搭載される半導体やコンデンサなどの部品により異なり、２０μｍ以下の最先端の製品から０．３ｍｍ程度の汎用の製品まである。当然ながら、プリント配線板は、線幅が広く大型の基板であるほど、現像工程、エッチング工程及び剥離工程で使用する廃液の量が多く、現在、線幅０．１ｍｍ以上の製品が市場の８０％を占めている。
また、プリント配線板の製造工程での廃棄物は、エッチングされた銅の廃液だけでなく、パターンを形成するための有機材料のマスク（レジスト）の現像液や剥離液も多い。
これに対し、２０年ほど前には、フルアディティブ工法によるプリント配線板の量産が実施されていたが、無電解めっきで回路を形成しており、１時間に１μｍの厚みで形成されるため、めっきの成長速度が遅く、プリント配線板の製造に２０時間以上の時間が必要であった。 Printed wiring boards have been produced by a subtractive method of etching (corrosion) and patterning a copper foil of a substrate for more than 60 years, producing a great deal of waste.
Further, the line width design rule in the circuit of the printed wiring board varies depending on components such as semiconductors and capacitors mounted, and ranges from the most advanced products of 20 μm or less to general-purpose products of about 0.3 mm. Of course, the larger the substrate with a wider line width, the larger the amount of waste liquid used in the development process, the etching process, and the peeling process. %.
In addition, waste in the printed wiring board manufacturing process includes not only etched copper waste liquid but also a lot of developer and stripping liquid for organic material mask (resist) for forming a pattern.
On the other hand, about 20 years ago, mass production of printed wiring boards by the full additive method was carried out, but the circuit is formed by electroless plating, and because it is formed with a thickness of 1 μm per hour, The growth rate of plating was slow, and it took 20 hours or more to produce a printed wiring board.

例えば、従来の多層プリント配線板の製造方法は、内層回路を有する内層回路板の表面に絶縁層を設け、内層回路と接続する箇所に内層回路に到達する止まり穴を設け、その止まり穴に導電性ペーストを充填してビアホールとし、そのビアホールを形成した絶縁層の表面に無電解めっき層を形成し、その上にめっきレジストを形成し、電解めっきにより導体回路の部分を盛り上げ、めっきレジストを剥離し、めっきレジストの下にあった無電解めっきをエッチング除去して形成する（例えば、特許文献１参照）。   For example, in a conventional method for producing a multilayer printed wiring board, an insulating layer is provided on the surface of an inner layer circuit board having an inner layer circuit, a blind hole reaching the inner layer circuit is provided at a location where the inner layer circuit is connected, and the blind hole is electrically conductive. Filled with conductive paste to form a via hole, an electroless plating layer is formed on the surface of the insulating layer in which the via hole is formed, a plating resist is formed thereon, the portion of the conductor circuit is raised by electrolytic plating, and the plating resist is peeled off Then, the electroless plating under the plating resist is removed by etching (see, for example, Patent Document 1).

また、従来の配線基板の製造方法は、熱硬化性樹脂を含む電気絶縁性基材にビアホールを形成する工程と、前記ビアホールに導電粒子と熱硬化性樹脂からなる導電性ペーストを充填する工程と、前記電気絶縁性基材と前記導電性ペーストを加熱加圧し硬化する熱プレス工程と、前記導電性ペーストと電気的に接続される配線を形成する工程とを含み、前記配線を形成する工程において、前記電気絶縁性基材に付着するとともに前記導電性ペースト内の前記導電粒子と結合するめっき配線を少なくとも一方に形成する（例えば、特許文献２参照）。   In addition, a conventional method for manufacturing a wiring board includes a step of forming a via hole in an electrically insulating base material including a thermosetting resin, and a step of filling the via hole with a conductive paste made of conductive particles and a thermosetting resin. A step of forming the wiring, including a hot press step of heating and pressurizing and curing the electrically insulating substrate and the conductive paste, and a step of forming a wiring electrically connected to the conductive paste. A plating wiring that adheres to the electrically insulating substrate and bonds to the conductive particles in the conductive paste is formed on at least one of the conductive paste (see, for example, Patent Document 2).

特開２０００−２４４１２６号公報JP 2000-244126 A 特開２００１−３０８５３４号公報JP 2001-308534 A

従来の多層プリント配線板の製造方法は、めっきレジストの形成及び剥離、並びに、無電解めっきのエッチング除去の各工程において、廃液が生じるという課題がある。
また、従来の配線基板の製造方法は、電気絶縁性基板の両側に感光性パラジウム触媒を塗布する工程と、フォトマスクを介して紫外光線を照射して紫外光線が照射された部分の感光性パラジウム触媒を活性化する工程と、活性化されていない部分の感光性バラジウム触媒を除去する工程と、が必要となり、配線基板の製造に長時間を要するという課題がある。 The conventional method for producing a multilayer printed wiring board has a problem that a waste liquid is generated in each step of forming and removing a plating resist and etching removal of electroless plating.
In addition, a conventional method for manufacturing a wiring board includes a step of applying a photosensitive palladium catalyst on both sides of an electrically insulating substrate, and photosensitive palladium in a portion irradiated with ultraviolet light through a photomask. a step of activating the catalyst, a step of removing the photosensitive a palladium catalyst portion not ized activity, is required, there is a problem that it takes a long time to manufacture a wiring board.

本発明は、上述のような課題を解決するためになされたもので、現像工程、エッチング工程及び剥離工程がなく、従来のプリント配線板と比較して、製造工程での廃棄物（大量の廃液）の発生を削減すると共に、製造時間を短縮することができるプリント配線板を提供することを目的とする。   The present invention has been made to solve the above-described problems, and does not include a development process, an etching process, and a peeling process. Compared with a conventional printed wiring board, the waste in the manufacturing process (a large amount of waste liquid). ), And a printed wiring board capable of shortening the manufacturing time.

本発明に係るプリント配線板においては、絶縁性基材と、当該絶縁性基材を貫通して形成される貫通孔と、当該貫通孔に導電性ペーストを充填して形成される第１のビアと、絶縁性基材上に配設され、第１のビアに接続される第１の配線と、を備え、第１の配線が、前記第１のビアに接続され、前記第１の配線の下地膜として導電性ペーストにより形成される第１のシード層と、第１のシード層を被覆する第１の無電解めっき層と、を備え、前記第１の配線の第１のシード層が、前記第１のビア上で周縁部のみに配設され、前記第１の配線の第１の無電解めっき層が、前記第１のビアの中心領域で第１のビアに接触する。 In the printed wiring board according to the present invention, an insulating substrate, a through-hole formed through the insulating substrate, and a first via formed by filling the through-hole with a conductive paste And a first wiring disposed on the insulating base material and connected to the first via, wherein the first wiring is connected to the first via, and the first wiring is connected to the first via. A first seed layer formed of a conductive paste as a base film, and a first electroless plating layer covering the first seed layer , wherein the first seed layer of the first wiring includes : The first electroless plating layer of the first wiring contacts with the first via in the central region of the first via .

開示のプリント配線板は、従来のプリント配線板と比較して、製造工程での廃液の発生を削減すると共に、製造時間を短縮することができるという効果を奏する。   The disclosed printed wiring board has an effect of reducing the generation of waste liquid in the manufacturing process and shortening the manufacturing time as compared with the conventional printed wiring board.

（ａ）は第１の実施形態に係るプリント配線板の概略構成の一例を示す斜視図であり、（ｂ）は図１（ａ）に示すプリント配線板の矢視Ａ−Ａ’線の断面図である。(A) is a perspective view which shows an example of schematic structure of the printed wiring board which concerns on 1st Embodiment, (b) is a cross section of the arrow AA 'line of the printed wiring board shown to Fig.1 (a). FIG. 第１の実施形態に係るプリント配線板の製造方法を説明するための図１（ｂ）に対応する断面図であり、（ａ）は絶縁性基材を示す断面図であり、（ｂ）は貫通孔を形成した状態を示す断面図であり、（ｃ）は第１の導電性ペーストを充填した状態を示す断面図であり、（ｄ）は絶縁性基材の表面に第１のシード層を形成した状態を示す断面図であり、（ｅ）は絶縁性基材の裏面に第１のシード層を形成した状態を示す断面図である。It is sectional drawing corresponding to FIG.1 (b) for demonstrating the manufacturing method of the printed wiring board which concerns on 1st Embodiment, (a) is sectional drawing which shows an insulating base material, (b) is It is sectional drawing which shows the state in which the through-hole was formed, (c) is sectional drawing which shows the state with which the 1st conductive paste was filled, (d) is a 1st seed layer on the surface of an insulating base material. FIG. 4E is a cross-sectional view showing a state in which a first seed layer is formed on the back surface of the insulating base material. 従来のプリント配線板の製造方法を説明するための断面図であり、（ａ）は絶縁性基材を示す断面図であり、（ｂ）は貫通孔形成工程を示す断面図であり、（ｃ）は無電解めっき工程を示す断面図であり、（ｄ）は電解めっき工程を示す断面図であり、（ｅ）はマスク貼り付け工程を示す断面図である。It is sectional drawing for demonstrating the manufacturing method of the conventional printed wiring board, (a) is sectional drawing which shows an insulating base material, (b) is sectional drawing which shows a through-hole formation process, (c ) Is a cross-sectional view showing an electroless plating step, (d) is a cross-sectional view showing an electroplating step, and (e) is a cross-sectional view showing a mask attaching step. 図３に示す従来のプリント配線板の製造方法の続きを説明するための断面図であり、（ａ）は両面露光工程を示す断面図であり、（ｂ）は現像工程を示す断面図であり、（ｃ）はエッチング工程を示す断面図であり、（ｄ）はマスク剥離工程を示す断面図である。FIG. 4 is a cross-sectional view for explaining the continuation of the conventional method for manufacturing a printed wiring board shown in FIG. 3, wherein (a) is a cross-sectional view showing a double-sided exposure process, and (b) is a cross-sectional view showing a developing process. (C) is sectional drawing which shows an etching process, (d) is sectional drawing which shows a mask peeling process. （ａ）は第１の実施形態に係る第１のビア近傍の他の例を示す平面図であり、（ｂ）は図５（ａ）に示す第１のビア近傍に対応するプリント配線板における第１のシード層を形成した状態の断面図であり、（ｃ）は図５（ａ）に示す第１のビア近傍に対応するプリント配線板における第１の無電解めっき層を形成した状態の断面図である。(A) is a top view which shows the other example of the 1st via | veer vicinity which concerns on 1st Embodiment, (b) is in the printed wiring board corresponding to the 1st via | veer vicinity shown to Fig.5 (a). It is sectional drawing of the state which formed the 1st seed layer, (c) of the state which formed the 1st electroless-plating layer in the printed wiring board corresponding to the 1st via | veer vicinity shown to Fig.5 (a) It is sectional drawing. 第２の実施形態に係るプリント配線板の製造方法を説明するための断面図であり、（ａ）は絶縁性基材を示す断面図であり、（ｂ）は貫通孔を形成した状態を示す断面図であり、（ｃ）は第１の導電性ペーストを充填した状態を示す断面図であり、（ｄ）は絶縁性基材の両面に第１のシード層を形成した状態を示す断面図であり、（ｅ）は第１のシード層上に第２の無電解めっき層を形成した状態を示す断面図である。It is sectional drawing for demonstrating the manufacturing method of the printed wiring board which concerns on 2nd Embodiment, (a) is sectional drawing which shows an insulating base material, (b) shows the state which formed the through-hole. It is sectional drawing, (c) is sectional drawing which shows the state with which the 1st conductive paste was filled, (d) is sectional drawing which shows the state which formed the 1st seed layer on both surfaces of the insulating base material (E) is a sectional view showing a state in which a second electroless plating layer is formed on the first seed layer. 図６に示すプリント配線板の製造方法の続きを説明するための断面図であり、（ａ）は絶縁性基材の表面に絶縁層を形成した状態を示す断面図であり、（ｂ）は絶縁性基材の裏面に絶縁層を形成した状態を示す断面図であり、（ｃ）は絶縁性基材の表面側の開口部に第３の導電性ペーストを充填した状態を示す断面図であり、（ｄ）は絶縁性基材の裏面側の開口部に第３の導電性ペーストを充填した状態を示す断面図である。It is sectional drawing for demonstrating the continuation of the manufacturing method of the printed wiring board shown in FIG. 6, (a) is sectional drawing which shows the state which formed the insulating layer in the surface of an insulating base material, (b) It is sectional drawing which shows the state which formed the insulating layer in the back surface of an insulating base material, (c) is sectional drawing which shows the state which filled the 3rd electrically conductive paste in the opening part of the surface side of an insulating base material. And (d) is a cross-sectional view showing a state in which the opening on the back surface side of the insulating base material is filled with the third conductive paste. 図７に示すプリント配線板の製造方法の続きを説明するための断面図であり、（ａ）は絶縁性基材の表面側に第２のシード層を形成した状態を示す断面図であり、（ｂ）は絶縁性基材の裏面側に第２のシード層を形成した状態を示す断面図であり、（ｃ）は第２のシード層上に第２の無電解めっき層を形成した状態を示す断面図である。FIG. 8 is a cross-sectional view for explaining the continuation of the method for manufacturing the printed wiring board shown in FIG. 7, (a) is a cross-sectional view showing a state in which a second seed layer is formed on the surface side of the insulating substrate; (B) is sectional drawing which shows the state which formed the 2nd seed layer in the back surface side of an insulating base material, (c) is the state which formed the 2nd electroless-plating layer on the 2nd seed layer FIG. （ａ）は第２の実施形態に係るプリント配線板の概略構成の他の例を示す断面図であり、（ｂ）は第３の実施形態に係るプリント配線板の概略構成の他の例を示す断面図である。(A) is sectional drawing which shows the other example of schematic structure of the printed wiring board which concerns on 2nd Embodiment, (b) is another example of schematic structure of the printed wiring board which concerns on 3rd Embodiment. It is sectional drawing shown. 第３の実施形態に係るプリント配線板の製造方法を説明するための断面図であり、（ａ）は絶縁性基材の表面側に第３のシード層を形成した状態を示す断面図であり、（ｂ）は絶縁性基材の裏面側に第３のシード層を形成した状態を示す断面図であり、（ｃ）は第３のシード層及び第１の無電解めっき層上に第３の無電解めっき層を形成した状態を示す断面図である。It is sectional drawing for demonstrating the manufacturing method of the printed wiring board which concerns on 3rd Embodiment, (a) is sectional drawing which shows the state which formed the 3rd seed layer in the surface side of the insulating base material. (B) is sectional drawing which shows the state which formed the 3rd seed layer in the back surface side of an insulating base material, (c) is 3rd on a 3rd seed layer and a 1st electroless-plating layer. It is sectional drawing which shows the state in which the electroless-plating layer of was formed.

（本発明の第１の実施形態）
本実施形態に係るプリント配線板１００は、両面プリント配線板（両面基板）であり、大別すると、図１に示すように、絶縁性基材１０と、当該絶縁性基材１０を貫通して形成される貫通孔１１ａと、当該貫通孔１１ａに導電性ペースト（以下、第１の導電性ペースト１と称す）を充填して形成されるビア（以下、第１のビア１１と称す）と、絶縁性基材１０上に配設され、第１のビア１１に接続される配線（以下、第１の配線２１と称す）と、を備える。 (First embodiment of the present invention)
The printed wiring board 100 according to the present embodiment is a double-sided printed wiring board (double-sided board), and roughly divided, as shown in FIG. 1, penetrates through the insulating base material 10 and the insulating base material 10. A through hole 11a to be formed, and a via formed by filling the through hole 11a with a conductive paste (hereinafter referred to as a first conductive paste 1) (hereinafter referred to as a first via 11), A wiring (hereinafter referred to as a first wiring 21) disposed on the insulating substrate 10 and connected to the first via 11.

また、第１の配線２１は、第１のビア１１に接続され、第１の配線２１の下地膜（めっき触媒層）として導電性ペースト（以下、第２の導電性ペースト２と称す）により形成されるシード層（以下、第１のシード層２１ａと称す）と、第１のシード層２１ａを被覆する無電解めっき層（以下、第１の無電解めっき層２１ｂと称す）と、を備える。   The first wiring 21 is connected to the first via 11 and is formed of a conductive paste (hereinafter referred to as the second conductive paste 2) as a base film (plating catalyst layer) of the first wiring 21. A seed layer (hereinafter referred to as a first seed layer 21a) and an electroless plating layer (hereinafter referred to as a first electroless plating layer 21b) covering the first seed layer 21a.

なお、本実施形態に係る絶縁性基材１０は、ガラスエポキシ樹脂を材料とする基板を用いているが、絶縁材料であればガラスエポキシ樹脂に限られるものではなく、例えば、ポリイミドやセラミックスを材料とする基板であってもよい。   In addition, although the board | substrate which uses glass epoxy resin as the material for the insulating base material 10 which concerns on this embodiment is used, if it is an insulating material, it will not be restricted to glass epoxy resin, For example, polyimide and ceramics are used as material. It may be a substrate.

また、本実施形態に係る第１の導電性ペースト１及び第２の導電性ペースト２は、樹脂成分として、エポキシ樹脂を用いているが、アクリレート樹脂、アルキド樹脂、メラミン樹脂又はキシレン樹脂のうちの１種以上をエポキシ樹脂に混合したものであってもよい。
また、第１の導電性ペースト１及び第２の導電性ペースト２は、導電性粒子として、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）又はニッケル（Ｎｉ）のうち、１種の金属粉（例えば、銅のみ、銀のみ）や、２種以上の金属を化合した化合物（合金）や、２種以上の金属粉を混合した混合物（例えば、銅及び銀の混合、銅及び銀とそれ以外の金属の配合、銅及び銀とはんだ粒子（例えば、スズ・銀系、スズ・ビスマス系など）の配合）や、１種の金属を他種の金属で被覆した金属粉であってもよい。
特に、銅及び銀とはんだ粒子の配合の場合は、メタライズペーストと称し、低温（１６０℃付近）で銅箔と合金化して安定した導電性を発現する。また、銅及び銀とはんだ粒子の配合の場合は、バルキ部分が合金化されて、融点が高温側（２６０℃以上）へシフトし、耐熱信頼性が向上する。
また、第１の導電性ペースト１及び第２の導電性ペースト２は、硬化剤として、フェノール系硬化剤、イミダゾール系硬化剤、カチオン系硬化剤又はラジカル系硬化剤等を用い、添加剤として、消泡剤、増粘剤又は粘着剤等を添加することもできる。 In addition, the first conductive paste 1 and the second conductive paste 2 according to the present embodiment use an epoxy resin as a resin component, but the acrylate resin, the alkyd resin, the melamine resin, or the xylene resin. One or more types may be mixed with an epoxy resin.
In addition, the first conductive paste 1 and the second conductive paste 2 are one kind of metal among gold (Au), silver (Ag), copper (Cu), or nickel (Ni) as conductive particles. Powder (for example, copper only, silver only), a compound (alloy) that combines two or more metals, or a mixture of two or more metal powders (for example, a mixture of copper and silver, copper and silver and it) Metal powder other than the above, copper and silver and solder particles (for example, tin / silver-based, tin / bismuth-based, etc.), or a metal powder in which one kind of metal is coated with another kind of metal may be used. .
In particular, in the case of the combination of copper and silver and solder particles, it is called a metallized paste and is alloyed with a copper foil at a low temperature (around 160 ° C.) to exhibit stable conductivity. In the case of blending copper and silver with solder particles, the bulky part is alloyed, the melting point is shifted to the high temperature side (260 ° C. or higher), and the heat resistance reliability is improved.
In addition, the first conductive paste 1 and the second conductive paste 2 use a phenolic curing agent, an imidazole curing agent, a cationic curing agent, a radical curing agent, or the like as a curing agent, An antifoaming agent, a thickener, an adhesive, etc. can also be added.

なお、本実施形態においては、第１の導電性ペースト１及び第２の導電性ペースト２にタツタ電線株式会社製の金属フィラー（導電性粒子と絶縁材料のエポキシ樹脂等との混合物）を用い、第１のビア１１の第１の導電性ペースト１の導電性粒子として、銅の金属粉を用いており、第１のシード層２１ａの第２の導電性ペースト２の導電性粒子として、銀の金属粉を用いている。
特に、第１のビア１１の第１の導電性ペースト１の導電性粒子と第１のシード層２１ａの第２の導電性ペースト２の導電性粒子とは、１種若しくは複数種の金属組成、複数種の金属配合、又は、金属組成及び金属配合の組み合わせ、が略同一であることが好ましい。これにより、第１の導電性ペースト１と第２の導電性ペースト２との親和性を高め、第１のビア１１及び第１のシード層２１ａ間の結合が強固となり、第１の配線２１に対する第１のビア１１のアンカー機能により、絶縁性基材１０からの第１の配線２１の剥離を防止することができる。 In this embodiment, a metal filler (mixture of conductive particles and an epoxy resin of an insulating material) manufactured by Tatsuta Electric Co., Ltd. is used for the first conductive paste 1 and the second conductive paste 2. As the conductive particles of the first conductive paste 1 of the first via 11, copper metal powder is used, and as the conductive particles of the second conductive paste 2 of the first seed layer 21a, silver is used. Metal powder is used.
In particular, the conductive particles of the first conductive paste 1 of the first via 11 and the conductive particles of the second conductive paste 2 of the first seed layer 21a are one or more kinds of metal compositions, It is preferable that a plurality of kinds of metal blends or a combination of a metal composition and a metal blend are substantially the same. As a result, the affinity between the first conductive paste 1 and the second conductive paste 2 is increased, the bond between the first via 11 and the first seed layer 21a is strengthened, and the first wiring 21 is bonded to the first wiring 21. Due to the anchor function of the first via 11, it is possible to prevent the first wiring 21 from peeling from the insulating base material 10.

また、第２の導電性ペースト２における導電性粒子の平均粒子径は、第１のシード層２１ａを２０μｍ以下の低膜厚にするために、２０μｍ以下にする必要があるのに対し、第１の導電性ペースト１における導電性粒子の平均粒子径は、第１のビア１１の直径が０．２ｍｍ〜０．３ｍｍ程度であるために、２０μｍ以下にする必要がない。
すなわち、本実施形態に係るプリント配線板１００においては、第１のシード層２１ａの第２の導電性ペースト２における導電性粒子の平均粒子径が、第１のビア１１の第１の導電性ペースト１における導電性粒子の平均粒子径よりも小さいことも特徴である。 The average particle diameter of the conductive particles in the second conductive paste 2 needs to be 20 μm or less in order to make the first seed layer 21 a have a low film thickness of 20 μm or less, whereas the first The average particle diameter of the conductive particles in the conductive paste 1 is not required to be 20 μm or less because the diameter of the first via 11 is about 0.2 mm to 0.3 mm.
That is, in the printed wiring board 100 according to the present embodiment, the average particle diameter of the conductive particles in the second conductive paste 2 of the first seed layer 21 a is equal to the first conductive paste of the first via 11. 1 is also smaller than the average particle diameter of the conductive particles.

また、第１の導電性ペースト１は、貫通孔１１ａに充填されるために、粒子径が大きい導電性粒子のみでは、隣接する導電性粒子間の間隔が大きくなり、第１のビア１１の導通状態が不十分になる虞がある。このため、第１の導電性ペースト１は、粒子径が大きい導電性粒子の他に、粒子径が小さい導電性粒子を混在させることで、粒子径が大きい導電性粒子の間に粒子径が小さい導電性粒子を入り込ませ、第１のビア１１の導通状態を確保すると共に、全体的な粘度の調整も行うことができる。
すなわち、本実施形態に係るプリント配線板１００においては、第１のビア１１の第１の導電性ペースト１における導電性粒子の粒子径の均一度が、第１のシード層２１ａの第２の導電性ペースト２における導電性粒子の粒子径の均一度より低いことも特徴である。 In addition, since the first conductive paste 1 is filled in the through holes 11a, only the conductive particles having a large particle diameter increase the interval between the adjacent conductive particles, and the first via 11 is electrically connected. There is a risk that the condition will be insufficient. For this reason, the first conductive paste 1 has a small particle size between the conductive particles having a large particle size by mixing conductive particles having a small particle size in addition to the conductive particles having a large particle size. Conductive particles can be introduced to secure the conduction state of the first via 11 and the overall viscosity can be adjusted.
That is, in the printed wiring board 100 according to the present embodiment, the uniformity of the particle diameter of the conductive particles in the first conductive paste 1 of the first via 11 is the second conductivity of the first seed layer 21a. The conductive paste 2 is also characterized by being lower than the uniformity of the particle diameter of the conductive particles.

なお、第１の導電性ペースト１及び第２の導電性ペースト２は、前述した導電性金属ペーストの代わりに、例えば、ポリアセチレン、ポリアニリン、ポロピロール又はポリチオフェン等の導電性ポリマー（導電性高分子）を用いてもよい。
特に、導電性ポリマーは、絶縁性基材１０の材料であるガラスエポキシ樹脂に近い有機材であり、熱的な性質が略同一で熱膨張係数が近似するため、第１の導電性ペースト１として導電性ポリマーを用いることにより、プリント配線板１００に部品を実装する際に生じる高温下においても、絶縁性基材１０及び第１のビア１１の伸び率が近似し、歪みによるプリント配線板１００に不具合が生じることを抑制することができる。 The first conductive paste 1 and the second conductive paste 2 are made of, for example, a conductive polymer (conductive polymer) such as polyacetylene, polyaniline, polypyrrole, or polythiophene instead of the conductive metal paste described above. It may be used.
In particular, the conductive polymer is an organic material that is close to the glass epoxy resin that is the material of the insulating base material 10 and has substantially the same thermal properties and approximate thermal expansion coefficient. By using a conductive polymer, the elongation rates of the insulating base material 10 and the first via 11 are approximated even at a high temperature generated when a component is mounted on the printed wiring board 100, and the printed wiring board 100 due to distortion is used. It is possible to suppress the occurrence of defects.

また、本実施形態に係る第１の無電解めっき層２１ｂは、無電解銅めっきからなり、奥野製薬工業株式会社製の独立回路基板用無電解銅めっき液「ＯＰＣカッパーＮＣＡ」を、無電解めっき処理に使用している。
なお、独立回路基板用無電解銅めっき液「ＯＰＣカッパーＮＣＡ」は、１時間につき６．０μｍ程度に銅めっきの膜厚を成長させることでき、従来の無電解銅めっき液と比較して、無電解めっき液の銀ペーストに対する析出速度を格段に向上させることができる。
特に、回路を構成する第１の配線２１としては、２０μｍ以上の厚みが必要であり、独立回路基板用無電解銅めっき液「ＯＰＣカッパーＮＣＡ」を用いることで、３時間以内で１５μｍ以上の第１の無電解めっき層２１ｂを形成することができ、有用である。 In addition, the first electroless plating layer 21b according to the present embodiment is made of electroless copper plating, and an electroless copper plating solution “OPC copper NCA” for an independent circuit board manufactured by Okuno Pharmaceutical Co., Ltd. Used for processing.
In addition, the electroless copper plating solution “OPC Copper NCA” for an independent circuit board can grow the thickness of the copper plating to about 6.0 μm per hour, compared with the conventional electroless copper plating solution. The deposition rate of the electrolytic plating solution with respect to the silver paste can be significantly improved.
In particular, the first wiring 21 constituting the circuit needs to have a thickness of 20 μm or more. By using an electroless copper plating solution “OPC copper NCA” for an independent circuit board, the first wiring 21 of 15 μm or more can be obtained within 3 hours. One electroless plating layer 21b can be formed, which is useful.

つぎに、プリント配線板１００の製造方法について、図２を用いて説明する。
まず、ドリル加工、パンチ加工又はレーザー加工により、０．２ｍｍ〜０．３ｍｍ程度の貫通孔１１ａを絶縁性基材１０に形成する（図２（ｂ）参照、貫通孔形成工程）。 Next, a method for manufacturing the printed wiring board 100 will be described with reference to FIG.
First, a through hole 11a of about 0.2 mm to 0.3 mm is formed in the insulating substrate 10 by drilling, punching or laser processing (see FIG. 2B, through hole forming step).

そして、絶縁性基材１０の表面における貫通孔１１ａの形成位置に合わせて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０に対向させて配置し、導電インク（第１の導電性ペースト１）をスクリーン印刷版上に塗布する。
スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０に押し当て、スクリーン印刷版の開口を通じて導電インク（第１の導電性ペースト１）を吐出し、絶縁性基材１０の貫通孔１１ａに充填する。
なお、本実施形態に係るスクリーン印刷には、アサダメッシュ株式会社製の高強度スクリーンメッシュ「HS-D500メッシュ」（メッシュ数：５００メッシュ、線径：１９μｍ）に対して、乳剤で開口形成したスクリーン印刷版を用いている。 Then, a screen printing plate (not shown) formed with an emulsion in accordance with the formation position of the through hole 11a on the surface of the insulating base material 10 is disposed so as to face the insulating base material 10, and the conductive ink (the first ink) Conductive paste 1) is applied on the screen printing plate.
The screen printing machine (not shown) slides the squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10, and conducts conductive ink (first conductive paste) through the opening of the screen printing plate. 1) is discharged and filled into the through hole 11a of the insulating base material 10.
In the screen printing according to the present embodiment, a screen formed by opening an emulsion with a high strength screen mesh “HS-D500 mesh” (number of meshes: 500 mesh, wire diameter: 19 μm) manufactured by Asada Mesh Co., Ltd. A printing plate is used.

そして、第１の導電性ペースト１を１００℃〜２００℃の硬化炉で３０分〜１２０分間熱硬化（乾燥）させた後に、絶縁性基材１０の両面（表面、裏面）から突出した硬化物を研磨により除去して、第１のビア１１を形成する（図２（ｃ）参照、第１のビア形成工程）。   Then, after the first conductive paste 1 is thermally cured (dried) for 30 minutes to 120 minutes in a curing furnace at 100 ° C. to 200 ° C., a cured product protruding from both surfaces (front surface, back surface) of the insulating substrate 10. Is removed by polishing to form the first via 11 (see FIG. 2C, first via forming step).

そして、絶縁性基材１０の表面における第１の配線２１（第１のシード層２１ａ）の形成位置に合わせて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０に対向させて配置し、導電インク（第２の導電性ペースト２）をスクリーン印刷版上に塗布する。
スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０に押し当て、スクリーン印刷版の開口を通じて導電インク（第２の導電性ペースト２）を吐出し、絶縁性基材１０の表面にライン状に塗布する。
なお、本実施形態に係るスクリーン印刷には、アサダメッシュ株式会社製の高強度スクリーンメッシュ「HS-D500メッシュ」（メッシュ数：５００メッシュ、線径：１９μｍ）に対して、乳剤で開口形成したスクリーン印刷版を用いている。高強度スクリーンメッシュ「HS-D500メッシュ」は、パターン形成における寸法安定性に寄与するスクリーンメッシュの強度が高く、線幅０．１ｍｍ程度の第１のシード層２１ａを形成することができる。 Then, a screen printing plate (not shown) having an opening formed with an emulsion in accordance with the formation position of the first wiring 21 (first seed layer 21a) on the surface of the insulating base 10 is made to face the insulating base 10. The conductive ink (second conductive paste 2) is applied onto the screen printing plate.
The screen printing machine (not shown) slides a squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10, and conducts conductive ink (second conductive paste) through the opening of the screen printing plate. 2) is discharged and applied to the surface of the insulating substrate 10 in a line shape.
In the screen printing according to the present embodiment, a screen formed by opening an emulsion with a high strength screen mesh “HS-D500 mesh” (number of meshes: 500 mesh, wire diameter: 19 μm) manufactured by Asada Mesh Co., Ltd. A printing plate is used. The high-strength screen mesh “HS-D500 mesh” has a high strength of the screen mesh that contributes to dimensional stability in pattern formation, and can form the first seed layer 21a having a line width of about 0.1 mm.

そして、第２の導電性ペースト２を１００℃〜２００℃の硬化炉で３０分〜１２０分間熱硬化（乾燥）させ、第１の配線２１の下地膜として第１のシード層２１ａを形成する（図２（ｄ）参照、第１のシード層形成工程）。
なお、第１のシード層形成工程は、絶縁性基材１０の表面側に第１のシード層２１ａを形成した後に、絶縁性基材１０を裏返し、絶縁性基材１０の表面側と同様の製造工程により、絶縁性基材１０の裏面側に第１のシード層２１ａを形成する（図２（ｅ）参照）。 Then, the second conductive paste 2 is thermally cured (dried) for 30 minutes to 120 minutes in a curing furnace at 100 ° C. to 200 ° C. to form a first seed layer 21 a as a base film of the first wiring 21 ( FIG. 2D, first seed layer forming step).
In the first seed layer forming step, after forming the first seed layer 21a on the surface side of the insulating base material 10, the insulating base material 10 is turned over, and the same process as that on the surface side of the insulating base material 10 is performed. The first seed layer 21a is formed on the back side of the insulating substrate 10 by the manufacturing process (see FIG. 2 (e)).

そして、例えば、脱脂工程、プリディップ工程、パラジウム（Ｐｄ）置換処理工程、パラジウム残渣除去工程及び無電解銅めっき工程を含む無電解めっき処理により、第１のシード層２１ａ上に第１の無電解めっき層２１ｂを成長させる（図１（ｂ）参照、第１の無電解めっき層形成工程）。   Then, for example, a first electroless process is performed on the first seed layer 21a by an electroless plating process including a degreasing process, a pre-dip process, a palladium (Pd) substitution process, a palladium residue removing process, and an electroless copper plating process. The plating layer 21b is grown (see FIG. 1B, first electroless plating layer forming step).

なお、本実施形態に係る脱脂工程は、奥野製薬工業株式会社製の薬液「ＯＩＣクリーナー」を用いて、２５℃の薬液中に３分間浸漬して、絶縁性基材１０の両面（表面、裏面）を洗浄する。
また、本実施形態に係るプリディップ工程は、奥野製薬工業株式会社製の薬液「ＯＩＣプリディップ」を用いて、２５℃の薬液中に３０秒間浸漬し、絶縁性基材１０（第１のシード層２１ａ）とパラジウムとの親和性を高める。 In addition, the degreasing process according to the present embodiment is performed by immersing in a chemical solution at 25 ° C. for 3 minutes using a chemical solution “OIC cleaner” manufactured by Okuno Pharmaceutical Co., Ltd. ).
In addition, the pre-dip process according to the present embodiment is performed by immersing in a chemical solution at 25 ° C. for 30 seconds using a chemical solution “OIC pre-dip” manufactured by Okuno Pharmaceutical Co., Ltd. Increase the affinity between layer 21a) and palladium.

また、本実施形態に係るパラジウム置換処理工程は、奥野製薬工業株式会社製の薬液「ＯＩＣアクセラ」を用いて、２５℃の薬液中に３分間浸漬し、絶縁性基材１０上にパラジウムを吸着させる。
さらに、本実施形態に係るパラジウム残渣除去工程は、奥野製薬工業株式会社製の薬液「ＯＩＣポストディップ」を用いて、２５℃の薬液中に１分間浸漬し、絶縁性基材１０における第１のシード層２１ａ以外の下地からパラジウムを除去する。 Further, in the palladium substitution process according to the present embodiment, the chemical solution “OIC Axela” manufactured by Okuno Pharmaceutical Industry Co., Ltd. is used and immersed in a chemical solution at 25 ° C. for 3 minutes to adsorb palladium on the insulating substrate 10. Let
Furthermore, the palladium residue removal process according to the present embodiment is performed by immersing in a chemical solution at 25 ° C. for 1 minute using a chemical solution “OIC post dip” manufactured by Okuno Pharmaceutical Co., Ltd. Palladium is removed from the base other than the seed layer 21a.

また、本実施形態に係る無電解銅めっき工程は、奥野製薬工業株式会社製の薬液「ＯＰＣカッパーＮＣＡ（高速タイプ）」を用いて、５５℃の薬液中に１８０分間浸漬し、めっき液中に加えた還元剤による銅イオンの還元反応によって第１のシード層２１ａ表面に吸着したパラジウム触媒粒子上に銅（第１の無電解めっき層２１ｂ）を析出させ、第１の配線２１を形成する。   Moreover, the electroless copper plating process according to the present embodiment is immersed in a chemical solution at 55 ° C. for 180 minutes using a chemical solution “OPC Copper NCA (high speed type)” manufactured by Okuno Pharmaceutical Co., Ltd. Copper (first electroless plating layer 21b) is deposited on the palladium catalyst particles adsorbed on the surface of the first seed layer 21a by the reduction reaction of the copper ions by the added reducing agent, thereby forming the first wiring 21.

そして、第１の配線２１に接続する電極（不図示）を形成するために、絶縁性基材１０（第１の配線２１）上における電極の形成位置を除く領域にレジストによるマスクを形成し、第１の配線２１の第１の無電解めっき層２１ｂを下地膜として、無電解ニッケル／金めっきを施して、無電解ニッケル／金めっき層（電極）を形成する。
以上の工程を経て、本実施形態に係るプリント配線板１００が完成する。 Then, in order to form an electrode (not shown) connected to the first wiring 21, a mask made of a resist is formed in a region excluding the electrode formation position on the insulating substrate 10 (first wiring 21). Electroless nickel / gold plating is performed using the first electroless plating layer 21b of the first wiring 21 as a base film to form an electroless nickel / gold plating layer (electrode).
Through the above steps, the printed wiring board 100 according to the present embodiment is completed.

ここで、サブトラクティブ工法を用いた従来のプリント配線板２００は、絶縁性基材２０１の両面（表面、裏面）の全面に銅箔２０１ａが貼着された基材（図３（ａ）参照）を用い、図３及び図４に示す既知の製造工程により形成される。なお、図３及び図４において、符号２０２は貫通孔であり、符号２０３は無電解めっき層であり、符号２０４は電解めっき層であり、符号２０５はレジストであり、符号２０６はマスクである。   Here, the conventional printed wiring board 200 using the subtractive construction method is a base material in which a copper foil 201a is attached to the entire surface of both surfaces (front surface and back surface) of the insulating base material 201 (see FIG. 3A). And the known manufacturing process shown in FIGS. 3 and 4. 3 and 4, reference numeral 202 denotes a through hole, reference numeral 203 denotes an electroless plating layer, reference numeral 204 denotes an electrolytic plating layer, reference numeral 205 denotes a resist, and reference numeral 206 denotes a mask.

従来のプリント配線板２００の製造方法は、例えば、無電解めっき工程（図３（ｃ））の処理時間が４０分であり、電解めっき工程（図３（ｄ））の処理時間が６０分であり、マスク貼り付け工程（図３（ｅ））の処理時間が２０分であり、露光（両面）工程（図４（ａ））の処理時間が３０分であり、現像工程（図４（ｂ））の処理時間が１０分であり、エッチング工程（図４（ｃ））の処理時間が１０分であり、マスク剥離工程（図４（ｄ））の処理時間が１０分である。   In the conventional method of manufacturing the printed wiring board 200, for example, the processing time of the electroless plating process (FIG. 3C) is 40 minutes, and the processing time of the electrolytic plating process (FIG. 3D) is 60 minutes. Yes, the processing time of the mask attaching process (FIG. 3E) is 20 minutes, the processing time of the exposure (both sides) process (FIG. 4A) is 30 minutes, and the developing process (FIG. 4B). )) Is 10 minutes, the etching process (FIG. 4C) is 10 minutes, and the mask peeling process (FIG. 4D) is 10 minutes.

すなわち、従来のプリント配線板２００の製造方法は、製造時間（貫通孔形成工程（図３（ｂ））を除く）が１８０分であり、現像工程、エッチング工程及びマスク除去工程が存在し、廃液が発生することになる。 That is, in the conventional method for manufacturing the printed wiring board 200 , the manufacturing time (excluding the through-hole forming step (FIG. 3B)) is 180 minutes, and there are a developing step, an etching step, and a mask removing step. Waste liquid will be generated.

これに対し、本実施形態に係るプリント配線板１００の製造方法は、第１の導電性ペースト１を印刷して貫通孔１１ａに充填し、第１の導電性ペースト１を乾燥させて第１のビア１１を形成する第１のビア形成工程（穴埋印刷・乾燥、図２（ｃ））の処理時間が３０分である。また、絶縁性基材１０の表面に第２の導電性ペースト２を印刷して乾燥させて第１のシード層２１ａを形成する第１のシード層（表）形成工程（シード層（表）印刷・乾燥、図２（ｄ））の処理時間が３０分であり、絶縁性基材１０の裏面に第２の導電性ペースト２を印刷して乾燥させて第１のシード層２１ａを形成する第１のシード層（裏）形成工程（シード層（裏）印刷・乾燥、図２（ｅ））の処理時間が３０分である。また、絶縁性基材１０に無電解銅めっきを施し、第１のシード層２１ａ上に第１の無電解めっき層２１ｂを形成する第１の無電解めっき層形成工程（無電解めっき、図１（ｂ））の処理時間が８０分である。   On the other hand, in the method for manufacturing the printed wiring board 100 according to this embodiment, the first conductive paste 1 is printed and filled in the through holes 11a, and the first conductive paste 1 is dried to obtain the first The processing time of the first via forming step (hole filling printing / drying, FIG. 2C) for forming the via 11 is 30 minutes. Also, a first seed layer (table) forming step (seed layer (table) printing) is performed in which the second conductive paste 2 is printed on the surface of the insulating substrate 10 and dried to form the first seed layer 21a. Drying, the processing time of FIG. 2D is 30 minutes, and the second conductive paste 2 is printed on the back surface of the insulating base material 10 and dried to form the first seed layer 21a. The processing time of 1 seed layer (back) forming step (seed layer (back) printing / drying, FIG. 2 (e)) is 30 minutes. Also, a first electroless plating layer forming step (electroless plating, FIG. 1) in which electroless copper plating is performed on the insulating substrate 10 to form the first electroless plating layer 21b on the first seed layer 21a. The processing time of (b)) is 80 minutes.

すなわち、本実施形態に係るプリント配線板１００の製造方法は、製造時間（貫通孔形成工程（図２（ｂ））を除く）が１７０分であり、サブトラクティブ工法を用いた従来のプリント配線板２００の製造時間より短く、現像工程、エッチング工程及びマスク除去工程が存在せず、廃液を発生させない。   That is, the manufacturing method of the printed wiring board 100 according to the present embodiment has a manufacturing time of 170 minutes (excluding the through hole forming step (FIG. 2B)), and a conventional printed wiring board using a subtractive construction method. It is shorter than the manufacturing time of 200, there is no development process, etching process and mask removal process, and no waste liquid is generated.

以上のように、本実施形態に係るプリント配線板１００は、第１のビア１１となる第１の導電性ペースト１と、第１の配線２１の第１のシード層２１ａとなる第２の導電性ペースト２と、をスクリーン印刷により形成し、第１の配線２１の第１の無電解めっき層２１ｂを無電解めっきにより形成することにより、エッチング工程に関わる工程を削除でき、簡素な生産プロセスを実現することが可能である。
また、本実施形態に係るプリント配線板１００の製造方法は、従来のプリント配線板の製造方法と比較して、廃液を削減することができ、銅の利用率を改善すると共に、現像工程、エッチング工程及び剥離工程に使用する製造装置が不要となり、設備コスト及び生産スペースを削減することができる。 As described above, the printed wiring board 100 according to this embodiment includes the first conductive paste 1 that becomes the first via 11 and the second conductive that becomes the first seed layer 21 a of the first wiring 21. The conductive paste 2 is formed by screen printing, and the first electroless plating layer 21b of the first wiring 21 is formed by electroless plating, so that the steps related to the etching process can be eliminated, and a simple production process can be performed. It is possible to realize.
In addition, the method for manufacturing the printed wiring board 100 according to the present embodiment can reduce the waste liquid and improve the copper utilization rate as well as the development process, etching, as compared with the conventional method for manufacturing the printed wiring board. The manufacturing apparatus used for the process and the peeling process becomes unnecessary, and the equipment cost and the production space can be reduced.

なお、本実施形態に係るプリント配線板１００は、図１に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１（貫通孔１１ａ）上において、第１のシード層２１ａとなる第２の導電性ペースト２を全面に塗布し、第１の無電解めっき層２１ｂが第１のシード層２１ａを介して第１のビア１１に間接的に接触しているが、この層構造に限られるものではない。
例えば、プリント配線板１００は、図５（ａ）及び図５（ｂ）に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上において、第１のビア１１の中心領域を除く周縁部のみに、第１のシード層２１ａとなる第２の導電性ペースト２を塗布してもよい。
この場合には、図５（ｃ）に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上の中心領域において、第１の導電性ペースト１が第１の無電解めっき層２１ｂの下地膜になり、第１の無電解めっき層２１ｂが第１のビア１１に直接的に接触することになる。 In addition, as shown in FIG. 1, the printed wiring board 100 which concerns on this embodiment is the 1st seed layer 21a on the 1st via | veer 11 (through-hole 11a) in the surface of the insulating base material 10, and a back surface. The second conductive paste 2 is applied to the entire surface, and the first electroless plating layer 21b is indirectly in contact with the first via 11 via the first seed layer 21a. It is not limited to.
For example, as shown in FIGS. 5A and 5B, the printed wiring board 100 has a central region of the first via 11 on the first via 11 on the front surface and the back surface of the insulating base material 10. You may apply | coat the 2nd conductive paste 2 used as the 1st seed layer 21a only to the peripheral part except for.
In this case, as shown in FIG. 5C, in the central region on the first via 11 on the front and back surfaces of the insulating substrate 10, the first conductive paste 1 is the first electroless plating. The first electroless plating layer 21 b becomes a base film of the layer 21 b and comes into direct contact with the first via 11.

（本発明の第２の実施形態）
図６は第２の実施形態に係るプリント配線板の製造方法を説明するための断面図であり、図６（ａ）は絶縁性基材を示す断面図であり、図６（ｂ）は貫通孔を形成した状態を示す断面図であり、図６（ｃ）は第１の導電性ペーストを充填した状態を示す断面図であり、図６（ｄ）は絶縁性基材の両面に第１のシード層を形成した状態を示す断面図であり、図６（ｅ）は第１のシード層上に第２の無電解めっき層を形成した状態を示す断面図である。図７は図６に示すプリント配線板の製造方法の続きを説明するための断面図であり、図７（ａ）は絶縁性基材の表面に絶縁層を形成した状態を示す断面図であり、図７（ｂ）は絶縁性基材の裏面に絶縁層を形成した状態を示す断面図であり、図７（ｃ）は絶縁性基材の表面側の開口部に第３の導電性ペーストを充填した状態を示す断面図であり、図７（ｄ）は絶縁性基材の裏面側の開口部に第３の導電性ペーストを充填した状態を示す断面図である。図８は図７に示すプリント配線板の製造方法の続きを説明するための断面図であり、図８（ａ）は絶縁性基材の表面側に第２のシード層を形成した状態を示す断面図であり、図８（ｂ）は絶縁性基材の裏面側に第２のシード層を形成した状態を示す断面図であり、図８（ｃ）は第２のシード層上に第２の無電解めっき層を形成した状態を示す断面図である。図９（ａ）は第２の実施形態に係るプリント配線板の概略構成の他の例を示す断面図である。図６乃至図９（ａ）において、図１乃至図５と同じ符号は、同一又は相当部分を示し、その説明を省略する。 (Second embodiment of the present invention)
FIG. 6 is a cross-sectional view for explaining a method for manufacturing a printed wiring board according to the second embodiment, FIG. 6A is a cross-sectional view showing an insulating substrate, and FIG. FIG. 6C is a cross-sectional view showing a state in which holes are formed, FIG. 6C is a cross-sectional view showing a state in which the first conductive paste is filled, and FIG. FIG. 6E is a cross-sectional view showing a state in which a second electroless plating layer is formed on the first seed layer. FIG. 7 is a cross-sectional view for explaining the continuation of the method for manufacturing the printed wiring board shown in FIG. 6, and FIG. 7 (a) is a cross-sectional view showing a state in which an insulating layer is formed on the surface of the insulating substrate. FIG. 7B is a cross-sectional view showing a state in which an insulating layer is formed on the back surface of the insulating substrate, and FIG. 7C is a third conductive paste in the opening on the surface side of the insulating substrate. FIG. 7D is a cross-sectional view showing a state in which the opening on the back surface side of the insulating base material is filled with the third conductive paste. FIG. 8 is a cross-sectional view for explaining the continuation of the method for manufacturing the printed wiring board shown in FIG. 7, and FIG. 8 (a) shows a state in which the second seed layer is formed on the surface side of the insulating substrate. FIG. 8B is a cross-sectional view showing a state in which the second seed layer is formed on the back surface side of the insulating substrate, and FIG. 8C is a second view on the second seed layer. It is sectional drawing which shows the state in which the electroless-plating layer of was formed. FIG. 9A is a cross-sectional view illustrating another example of the schematic configuration of the printed wiring board according to the second embodiment. 6 to 9A, the same reference numerals as those in FIGS. 1 to 5 denote the same or corresponding parts, and the description thereof is omitted.

本実施形態に係るプリント配線板１００は、図８（ｃ）に示すように、多層プリント配線板であり、第１の実施形態に係るプリント配線板１００（以下、両面プリント配線板１０１と称す）の構成要素の他に、絶縁性基材１０（両面プリント配線板１０１）上に積層される絶縁層１０ａと、絶縁層１０ａにおける第１の配線２１に接続する部分に形成される開口部１２ａと、開口部１２ａに導電性ペースト（以下、第３の導電性ペースト３と称す）を充填して形成されるビア（以下、第２のビア１２と称す）と、絶縁層１０ａ上に配設され、第２のビア１２に接続される配線（以下、第２の配線２２と称す）と、をさらに備える。   A printed wiring board 100 according to the present embodiment is a multilayer printed wiring board as shown in FIG. 8C, and is a printed wiring board 100 according to the first embodiment (hereinafter referred to as a double-sided printed wiring board 101). In addition to the constituent elements, an insulating layer 10a laminated on the insulating base material 10 (double-sided printed wiring board 101), and an opening 12a formed in a portion connected to the first wiring 21 in the insulating layer 10a A via (hereinafter referred to as the second via 12) formed by filling the opening 12a with a conductive paste (hereinafter referred to as the third conductive paste 3) and the insulating layer 10a. And a wiring connected to the second via 12 (hereinafter referred to as a second wiring 22).

また、第２の配線２２は、第２のビア１２に接続され、第２の配線２２の下地膜として導電性ペースト（以下、第４の導電性ペースト４と称す）により形成されるシード層（以下、第２のシード層２２ａと称す）と、第２のシード層２２ａを被覆する無電解めっき層（以下、第２の無電解めっき層２２ｂと称す）と、を備える。   The second wiring 22 is connected to the second via 12, and a seed layer (hereinafter referred to as a fourth conductive paste 4) formed by a conductive paste (hereinafter referred to as a fourth conductive paste 4) as a base film of the second wiring 22. Hereinafter, it is referred to as a second seed layer 22a) and an electroless plating layer (hereinafter referred to as a second electroless plating layer 22b) covering the second seed layer 22a.

なお、本実施形態においては、第３の導電性ペースト３が第１の導電性ペースト１に対応し、第４の導電性ペースト４が第２の導電性ペースト２に対応しており、第１の実施形態で前述した第１の導電性ペースト１又は第２の導電性ペースト２の材料を適用することができるため、第３の導電性ペースト３及び第４の導電性ペースト４の材料の説明は省略する。
また、第２の無電解めっき層２２ｂは、第１の無電解めっき層２１ｂと同様に、無電解銅めっきからなり、奥野製薬工業株式会社製の独立回路基板用無電解銅めっき液「ＯＰＣカッパーＮＣＡ」を、無電解めっき処理に使用している。 In the present embodiment, the third conductive paste 3 corresponds to the first conductive paste 1, the fourth conductive paste 4 corresponds to the second conductive paste 2, and the first Since the material of the first conductive paste 1 or the second conductive paste 2 described above in the embodiment can be applied, the materials of the third conductive paste 3 and the fourth conductive paste 4 will be described. Is omitted.
Similarly to the first electroless plating layer 21b, the second electroless plating layer 22b is made of electroless copper plating. The electroless copper plating solution “OPC copper for independent circuit boards” manufactured by Okuno Pharmaceutical Co., Ltd. NCA "is used for the electroless plating process.

つぎに、本実施形態に係るプリント配線板１００の製造方法について、図６乃至図８を用いて説明する。
なお、本実施形態に係るプリント配線板１００の製造方法は、絶縁性基材１０に貫通孔１１ａを形成してから第１の配線２１（第１の無電解めっき層２１ｂ）を形成するまでの製造工程（図６参照）が、第１の実施形態に係る両面プリント配線板１０１の製造方法と同様の製造工程であるので説明を省略する。 Next, a method for manufacturing the printed wiring board 100 according to the present embodiment will be described with reference to FIGS.
In addition, the manufacturing method of the printed wiring board 100 concerning this embodiment is after forming the through-hole 11a in the insulating base material 10, and forming the 1st wiring 21 (1st electroless-plating layer 21b). Since the manufacturing process (see FIG. 6) is the same as the manufacturing method of the double-sided printed wiring board 101 according to the first embodiment, the description thereof is omitted.

第１の配線２１に接続する部分に形成される開口部１２ａを除いて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０（両面プリント配線板１０１）に対向させて配置し、インク（絶縁樹脂）をスクリーン印刷版上に塗布する。
スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０（両面プリント配線板１０１）に押し当て、スクリーン印刷版の開口を通じてインク（絶縁樹脂）を吐出し、絶縁性基材１０（両面プリント配線板１０１）の表面に開口部１２ａを除いて絶縁樹脂を塗布する。 A screen printing plate (not shown) formed with an emulsion except for the opening 12a formed at the portion connected to the first wiring 21 is disposed to face the insulating substrate 10 (double-sided printed wiring board 101). Ink (insulating resin) is applied on the screen printing plate.
The screen printing machine (not shown) slides the squeegee on the surface of the screen printing plate, presses the screen printing plate against the insulating substrate 10 (double-sided printed wiring board 101), and passes the ink ( (Insulating resin) is discharged, and the insulating resin is applied to the surface of the insulating substrate 10 (double-sided printed wiring board 101) except for the opening 12a.

そして、絶縁樹脂を１２０℃〜１３０℃の硬化炉で３０分間熱硬化（乾燥）させ、開口部１２ａを除いて、絶縁性基材１０（両面プリント配線板１０１）の表面に絶縁層１０ａを形成する（図７（ａ）参照、絶縁層積層工程）。
また、絶縁層積層工程は、絶縁性基材１０（両面プリント配線板１０１）の表面側の絶縁層１０ａを形成した後に、絶縁性基材１０を裏返し、絶縁性基材１０（両面プリント配線板１０１）の表面側と同様の製造工程により、絶縁性基材１０（両面プリント配線板１０１）の裏面側に絶縁層１０ａを形成する（図７（ｂ）参照）。 Then, the insulating resin is thermally cured (dried) for 30 minutes in a curing furnace at 120 ° C. to 130 ° C., and the insulating layer 10a is formed on the surface of the insulating substrate 10 (double-sided printed wiring board 101) except for the opening 12a. (Refer to FIG. 7A, insulating layer stacking step).
Further, in the insulating layer lamination step, after forming the insulating layer 10a on the surface side of the insulating base material 10 (double-sided printed wiring board 101), the insulating base material 10 is turned over and the insulating base material 10 (double-sided printed wiring board) 101), the insulating layer 10a is formed on the back surface side of the insulating substrate 10 (double-sided printed wiring board 101) by the same manufacturing process as that on the front surface side (see FIG. 7B).

なお、絶縁層積層工程は、プレス成形により、開口部１２ａを除いて、絶縁性基材１０（両面プリント配線板１０１）上に絶縁層１０ａを積層する製造工程でもよい。
プレス成形は、プレス成形機により開口部１２ａとなる部分を刳り抜いた半硬化状態の強化プラスチック成形材料（プリプレグ）を絶縁性基材１０（両面プリント配線板１０１）上に積層し、プリプレグを加熱して溶解させ、絶縁性基材１０及び第１の配線２１に密着して硬化させることで、絶縁性基材１０（両面プリント配線板１０１）上に絶縁層１０ａを形成する（図７（ａ）（ｂ）参照、絶縁層積層工程）。 The insulating layer stacking process may be a manufacturing process in which the insulating layer 10a is stacked on the insulating base material 10 (double-sided printed wiring board 101) by press molding, excluding the opening 12a.
In press molding, a reinforced plastic molding material (prepreg) in a semi-cured state in which a portion that becomes the opening 12a is punched out by a press molding machine is laminated on the insulating substrate 10 (double-sided printed wiring board 101), and the prepreg is heated. Then, the insulating layer 10a is formed on the insulating substrate 10 (double-sided printed wiring board 101) by being adhered and cured to the insulating substrate 10 and the first wiring 21 (FIG. 7A). ) (B), insulating layer stacking step).

そして、絶縁性基材１０（両面プリント配線板１０１）上の絶縁層１０ａの表面における開口部１２ａの形成位置に合わせて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０に対向させて配置し、導電インク（第３の導電性ペースト３）をスクリーン印刷版上に塗布する。
また、スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０（両面プリント配線板１０１）上の絶縁層１０ａに押し当て、スクリーン印刷版の開口を通じて導電インク（第３の導電性ペースト３）を吐出し、絶縁層１０ａの開口部１２ａに充填する。 Then, a screen printing plate (not shown) having an opening formed with an emulsion in accordance with the formation position of the opening 12a on the surface of the insulating layer 10a on the insulating substrate 10 (double-sided printed wiring board 101) is formed on the insulating substrate 10. The conductive ink (third conductive paste 3) is applied on the screen printing plate so as to face each other.
Further, the screen printing machine (not shown) slides the squeegee on the surface of the screen printing plate and presses the screen printing plate against the insulating layer 10a on the insulating base material 10 (double-sided printed wiring board 101). A conductive ink (third conductive paste 3) is discharged through the opening of the printing plate, and fills the opening 12a of the insulating layer 10a.

そして、第３の導電性ペースト３を１００℃〜２００℃の硬化炉で３０分〜１２０分間熱硬化（乾燥）させた後に、絶縁層１０ａの表面から突出した硬化物を研磨により除去して、第２のビア１２を形成する（図７（ｃ）参照、第２のビア形成工程）。
なお、第２のビア形成工程は、絶縁性基材１０（両面プリント配線板１０１）の表面側の第２のビア１２を形成した後に、絶縁性基材１０を裏返し、絶縁性基材１０（両面プリント配線板１０１）の表面側と同様の製造工程により、絶縁性基材１０（両面プリント配線板１０１）の裏面側に第２のビア１２を形成する（図７（ｄ）参照）。 Then, after the third conductive paste 3 is thermally cured (dried) for 30 minutes to 120 minutes in a curing furnace at 100 ° C. to 200 ° C., the cured product protruding from the surface of the insulating layer 10a is removed by polishing, The second via 12 is formed (see FIG. 7C, second via formation step).
In the second via forming step, after forming the second via 12 on the surface side of the insulating base material 10 (double-sided printed wiring board 101), the insulating base material 10 is turned over and the insulating base material 10 ( The second via 12 is formed on the back surface side of the insulating substrate 10 (double-sided printed wiring board 101) by the same manufacturing process as that of the front surface side of the double-sided printed wiring board 101) (see FIG. 7D).

そして、絶縁層１０ａの表面における第２の配線２２（第２のシード層２２ａ）の形成位置に合わせて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０に対向させて配置し、導電インク（第４の導電性ペースト４）をスクリーン印刷版上に塗布する。
また、スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０（両面プリント配線板１０１）上の絶縁層１０ａに押し当て、スクリーン印刷版の開口を通じて導電インク（第４の導電性ペースト４）を吐出し、絶縁層１０ａの表面にライン状に塗布する。 Then, a screen printing plate (not shown) having an opening formed with an emulsion in accordance with the formation position of the second wiring 22 (second seed layer 22a) on the surface of the insulating layer 10a is disposed to face the insulating substrate 10. Then, a conductive ink (fourth conductive paste 4) is applied onto the screen printing plate.
Further, the screen printing machine (not shown) slides the squeegee on the surface of the screen printing plate and presses the screen printing plate against the insulating layer 10a on the insulating base material 10 (double-sided printed wiring board 101). A conductive ink (fourth conductive paste 4) is discharged through the opening of the printing plate and applied in a line shape on the surface of the insulating layer 10a.

そして、第４の導電性ペースト４を１００℃〜１２０℃の硬化炉で３０分〜１２０分間熱硬化（乾燥）させ、第２の配線２２の下地膜として第２のシード層２２ａを形成する（図８（ａ）参照、第２のシード層形成工程）。
なお、第２のシード層形成工程は、絶縁性基材１０（両面プリント配線板１０１）の表面側に第２のシード層２２ａを形成した後に、絶縁性基材１０を裏返し、絶縁性基材１０（両面プリント配線板１０１）の表面側と同様の製造工程により、絶縁性基材１０（両面プリント配線板１０１）の裏面側に第２のシード層２２ａを形成する（図８（ｂ）参照）。 Then, the fourth conductive paste 4 is thermally cured (dried) for 30 minutes to 120 minutes in a curing furnace at 100 ° C. to 120 ° C. to form a second seed layer 22 a as a base film of the second wiring 22 ( FIG. 8A shows a second seed layer forming step.
In the second seed layer forming step, after the second seed layer 22a is formed on the surface side of the insulating base material 10 (double-sided printed wiring board 101), the insulating base material 10 is turned over to insulate the insulating base material. The second seed layer 22a is formed on the back side of the insulating substrate 10 (double-sided printed wiring board 101) by the same manufacturing process as that of the front side of 10 (double-sided printed wiring board 101) (see FIG. 8B). ).

そして、例えば、脱脂工程、プリディップ工程、パラジウム置換処理工程、パラジウム残渣除去工程及び無電解銅めっき工程を含む無電解めっき処理により、第２のシード層２２ａ上に第２の無電解めっき層２２ｂを成長させる（図８（ｃ）参照、第２の無電解めっき層形成工程）。
なお、本実施形態に係る無電解めっき処理（無電解銅めっき）は、第１の実施形態の無電解めっき処理（無電解銅めっき）と同一の製造工程であるために、詳細な説明を省略する。 Then, the second electroless plating layer 22b is formed on the second seed layer 22a by, for example, an electroless plating process including a degreasing process, a pre-dip process, a palladium substitution process, a palladium residue removing process, and an electroless copper plating process. (See FIG. 8C, second electroless plating layer forming step).
The electroless plating process (electroless copper plating) according to this embodiment is the same manufacturing process as the electroless plating process (electroless copper plating) of the first embodiment, and thus detailed description thereof is omitted. To do.

そして、第２の配線２２に接続する電極（不図示）を形成するために、絶縁層１０ａ（第２の配線２２）上における電極の形成位置を除く領域にレジストによるマスクを形成し、第２の配線２２の第２の無電解めっき層２２ｂを下地膜として、無電解ニッケル／金めっきを施して、無電解ニッケル／金めっき層（電極）を形成する。
以上の工程を経て、本実施形態に係るプリント配線板１００が完成する。 Then, in order to form an electrode (not shown) connected to the second wiring 22, a resist mask is formed on the insulating layer 10 a (second wiring 22) except for the electrode formation position, and the second Using the second electroless plating layer 22b of the wiring 22 as an underlayer, electroless nickel / gold plating is applied to form an electroless nickel / gold plating layer (electrode).
Through the above steps, the printed wiring board 100 according to the present embodiment is completed.

なお、本実施形態においては、プリント配線板１００が多層プリント配線板であるところのみが第１の実施形態と異なるところであり、多層プリント配線板及びその製造方法による作用効果以外は、第１の実施形態と同様の作用効果を奏する。   In the present embodiment, only the printed wiring board 100 is a multilayer printed wiring board, which is different from the first embodiment. Except for the effects of the multilayer printed wiring board and the manufacturing method thereof, the first implementation is performed. The same effect as the form is produced.

また、本実施形態に係るプリント配線板１００は、４層の多層プリント配線板を例に挙げて説明したが、導電性ペーストによるビア及びシード層の製造工程並びに無電解めっきによる配線上層の製造工程を適用することで、４層以外の多層プリント配線板を形成することができる。   Moreover, although the printed wiring board 100 according to the present embodiment has been described by taking a four-layer multilayer printed wiring board as an example, a manufacturing process of a via and a seed layer using a conductive paste and a manufacturing process of a wiring upper layer by electroless plating By applying, multilayer printed wiring boards other than four layers can be formed.

なお、本実施形態に係るプリント配線板１００は、図８（ｃ）に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１（貫通孔１１ａ）上において、第１のシード層２１ａとなる第２の導電性ペースト２を全面に塗布し、第１の無電解めっき層２１ｂが第１のシード層２１ａを介して第１のビア１１に間接的に接触している。
また、本実施形態に係るプリント配線板１００は、図８（ｃ）に示すように、絶縁層１０ａの表面における第２のビア１２（開口部１２ａ）上において、第２のシード層２２ａとなる第４の導電性ペースト４を全面に塗布し、第２の無電解めっき層２２ｂが第２のシード層２２ａを介して第２のビア１２に間接的に接触している。
しかしながら、本実施形態に係るプリント配線板１００は、この層構造に限られるものではない。 Note that the printed wiring board 100 according to the present embodiment includes a first seed on the first via 11 (through hole 11a) on the front surface and the back surface of the insulating base material 10, as shown in FIG. The second conductive paste 2 to be the layer 21a is applied to the entire surface, and the first electroless plating layer 21b is indirectly in contact with the first via 11 through the first seed layer 21a.
Further, as shown in FIG. 8C, the printed wiring board 100 according to the present embodiment becomes the second seed layer 22a on the second via 12 (opening 12a) on the surface of the insulating layer 10a. The fourth conductive paste 4 is applied to the entire surface, and the second electroless plating layer 22b is indirectly in contact with the second via 12 through the second seed layer 22a.
However, the printed wiring board 100 according to the present embodiment is not limited to this layer structure.

例えば、プリント配線板１００は、図９（ａ）（図５（ａ）、図５（ｂ））に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上において、第１のビア１１の中心領域を除く周縁部のみに、第１のシード層２１ａとなる第２の導電性ペースト２を塗布してもよい。
この場合には、図９（ａ）（図５（ｃ））に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上の中心領域において、第１の導電性ペースト１が第１の無電解めっき層２１ｂの下地膜になり、第１の無電解めっき層２１ｂが第１のビア１１に直接的に接触することになる。
同様に、プリント配線板１００は、図９（ａ）に示すように、絶縁層１０ａの表面における第２のビア１２上において、第２のビア１２の中心領域を除く周縁部のみに、第２のシード層２２ａとなる第４の導電性ペースト４を塗布してもよい。
この場合には、図９（ａ）に示すように、絶縁層１０ａの表面における第２のビア１２上の中心領域において、第３の導電性ペースト３が第２の無電解めっき層２２ｂの下地膜になり、第２の無電解めっき層２２ｂが第２のビア１２に直接的に接触することになる。 For example, as shown in FIG. 9A (FIGS. 5A and 5B), the printed wiring board 100 is formed on the first via 11 on the front surface and the back surface of the insulating base 10. The second conductive paste 2 to be the first seed layer 21a may be applied only to the peripheral portion excluding the central region of one via 11.
In this case, as shown in FIG. 9A (FIG. 5C), the first conductive paste 1 is formed in the central region on the first via 11 on the front and back surfaces of the insulating substrate 10. Becomes the base film of the first electroless plating layer 21 b, and the first electroless plating layer 21 b comes into direct contact with the first via 11.
Similarly, as shown in FIG. 9A, the printed wiring board 100 is formed on the second via 12 on the surface of the insulating layer 10 a only on the peripheral portion excluding the central region of the second via 12. The fourth conductive paste 4 to be the seed layer 22a may be applied.
In this case, as shown in FIG. 9A, in the central region on the second via 12 on the surface of the insulating layer 10a, the third conductive paste 3 is below the second electroless plating layer 22b. As a result, the second electroless plating layer 22 b comes into direct contact with the second via 12.

このような層構造にすることにより、プリント配線板１００は、ビア（例えば、第１のビア１１）の部分において、導電性ペースト（ここでは、第１の導電性ペースト１）／無電解めっき（ここでは、第１の無電解めっき層２１ｂ）／導電性ペースト（ここでは、第３の導電性ペースト３）／無電解めっき（ここでは、第２の無電解めっき層２２ｂ）というように、導電性ペーストと無電解めっきとの繰り返しの層になり、接合の信頼性を向上することができる。   By adopting such a layer structure, the printed wiring board 100 has a conductive paste (here, the first conductive paste 1) / electroless plating (in this case, the first via 11) in the portion of the via (for example, the first via 11). Here, the first electroless plating layer 21b) / conductive paste (here, third conductive paste 3) / electroless plating (here, second electroless plating layer 22b) It becomes a repeated layer of conductive paste and electroless plating, and the reliability of joining can be improved.

（本発明の第３の実施形態）
図９（ｂ）は第３の実施形態に係るプリント配線板の概略構成の他の例を示す断面図である。図１０は第３の実施形態に係るプリント配線板の製造方法を説明するための断面図であり、図１０（ａ）は絶縁性基材の表面側に第３のシード層を形成した状態を示す断面図であり、図１０（ｂ）は絶縁性基材の裏面側に第３のシード層を形成した状態を示す断面図であり、図１０（ｃ）は第３のシード層及び第１の無電解めっき層上に第３の無電解めっき層を形成した状態を示す断面図である。図９（ｂ）及び図１０において、図１乃至図９（ａ）と同じ符号は、同一又は相当部分を示し、その説明を省略する。 (Third embodiment of the present invention)
FIG. 9B is a cross-sectional view illustrating another example of the schematic configuration of the printed wiring board according to the third embodiment. FIG. 10 is a cross-sectional view for explaining a method for manufacturing a printed wiring board according to the third embodiment, and FIG. 10A shows a state in which a third seed layer is formed on the surface side of the insulating substrate. FIG. 10B is a cross-sectional view showing a state in which the third seed layer is formed on the back surface side of the insulating base material, and FIG. 10C is the third seed layer and the first seed layer. It is sectional drawing which shows the state which formed the 3rd electroless plating layer on the electroless plating layer. 9B and FIG. 10, the same reference numerals as those in FIG. 1 to FIG. 9A denote the same or corresponding parts, and the description thereof is omitted.

本実施形態に係るプリント配線板１００は、図１０（ｃ）に示すように、多層プリント配線板であり、第１の実施形態に係る両面プリント配線板１０１の構成要素の他に、絶縁性基材１０（両面プリント配線板１０１）上に積層される絶縁層１０ａと、絶縁層１０ａにおける第１の配線２１に接続する部分に形成される開口部１２ａと、絶縁層１０ａ上に配設され、第１の無電解めっき層２１ｂに接続される配線（以下、第３の配線２３と称す）と、をさらに備える。   As shown in FIG. 10C, the printed wiring board 100 according to the present embodiment is a multilayer printed wiring board. In addition to the components of the double-sided printed wiring board 101 according to the first embodiment, an insulating substrate is used. An insulating layer 10a laminated on the material 10 (double-sided printed wiring board 101), an opening 12a formed in a portion connected to the first wiring 21 in the insulating layer 10a, and the insulating layer 10a. And a wiring (hereinafter referred to as a third wiring 23) connected to the first electroless plating layer 21b.

また、第３の配線２３は、絶縁層１０ａ上における開口部１２ａの周縁部及び当該周縁部から延在させる配線の形成位置に配設され、第３の配線２３の下地膜として導電性ペースト（以下、第５の導電性ペースト５と称す）により形成されるシード層（以下、第３のシード層２３ａと称す）と、開口部１２ａに充填されると共に、第１の無電解めっき層２１ｂ及び第３のシード層２３ａを被覆する無電解めっき層（以下、第３の無電解めっき層２３ｂと称す）と、を備える。   Further, the third wiring 23 is disposed on the peripheral portion of the opening 12 a on the insulating layer 10 a and a wiring formation position extending from the peripheral portion, and a conductive paste (as a base film of the third wiring 23). Hereinafter, the seed layer (hereinafter referred to as the third seed layer 23a) formed by the fifth conductive paste 5), the opening 12a is filled, and the first electroless plating layer 21b and An electroless plating layer (hereinafter referred to as a third electroless plating layer 23b) covering the third seed layer 23a.

なお、本実施形態においては、第５の導電性ペースト５が第２の導電性ペースト２に対応しており、第１の実施形態で前述した第２の導電性ペースト２の材料を適用することができるため、第５の導電性ペースト５の材料の説明は省略する。
また、第３の無電解めっき層２３ｂは、第１の無電解めっき層２１ｂと同様に、無電解銅めっきからなり、奥野製薬工業株式会社製の独立回路基板用無電解銅めっき液「ＯＰＣカッパーＮＣＡ」を、無電解めっき処理に使用している。 In the present embodiment, the fifth conductive paste 5 corresponds to the second conductive paste 2, and the material of the second conductive paste 2 described above in the first embodiment is applied. Therefore, description of the material of the fifth conductive paste 5 is omitted.
The third electroless plating layer 23b is made of electroless copper plating, like the first electroless plating layer 21b. The electroless copper plating solution “OPC copper for independent circuit boards” manufactured by Okuno Pharmaceutical Co., Ltd. NCA "is used for the electroless plating process.

つぎに、本実施形態に係るプリント配線板１００の製造方法について、図１０を用いて説明する。
なお、本実施形態に係るプリント配線板１００の製造方法は、絶縁性基材１０に貫通孔１１ａを形成してから絶縁層１０ａを形成するまでの製造工程（図６、図７（ａ）、図７（ｂ）参照）が、第２の実施形態に係るプリント配線板１００の製造方法と同様の製造工程であるので説明を省略する。 Next, a method for manufacturing the printed wiring board 100 according to the present embodiment will be described with reference to FIG.
In addition, the manufacturing method of the printed wiring board 100 which concerns on this embodiment is a manufacturing process (FIG. 6, FIG. 7 (a), from forming the through-hole 11a in the insulating base material 10 to forming the insulating layer 10a, Since FIG. 7B is a manufacturing process similar to the manufacturing method of the printed wiring board 100 according to the second embodiment, the description thereof is omitted.

絶縁層１０ａの表面における開口部１２ａの周縁部及び当該周縁部から延在させる配線の形成位置に合わせて乳剤で開口形成したスクリーン印刷版（不図示）を絶縁性基材１０に対向させて配置し、導電インク（第５の導電性ペースト５）をスクリーン印刷版上に塗布する。
スクリーン印刷機（不図示）は、スクリーン印刷版の表面にスキージを摺動させて、スクリーン印刷版を絶縁性基材１０（両面プリント配線板１０１）上の絶縁層１０ａに押し当て、スクリーン印刷版の開口を通じて導電インク（第５の導電性ペースト５）を吐出し、絶縁層１０ａの表面に環状（開口部１２ａの周縁部に対応）及びライン状（周縁部から延在させる配線部に対応）に塗布する。 A screen printing plate (not shown) having an opening formed with an emulsion in accordance with the peripheral edge of the opening 12a on the surface of the insulating layer 10a and the formation position of the wiring extending from the peripheral edge is arranged to face the insulating substrate 10. Then, a conductive ink (fifth conductive paste 5) is applied onto the screen printing plate.
The screen printing machine (not shown) slides the squeegee on the surface of the screen printing plate and presses the screen printing plate against the insulating layer 10a on the insulating base material 10 (double-sided printed wiring board 101). Conductive ink (fifth conductive paste 5) is discharged through the opening of the insulating layer 10a, and the surface of the insulating layer 10a is annular (corresponding to the peripheral portion of the opening 12a) and linear (corresponding to the wiring portion extending from the peripheral portion). Apply to.

そして、第５の導電性ペースト５を１００℃〜２００℃の硬化炉で３０分〜１２０分間熱硬化（乾燥）させ、第３の配線２３の下地膜として第３のシード層２３ａを形成する（図１０（ａ）参照、第３のシード層形成工程）。
なお、第３のシード層形成工程は、絶縁性基材１０（両面プリント配線板１０１）の表面側に第３のシード層２３ａを形成した後に、絶縁性基材１０を裏返し、絶縁性基材１０（両面プリント配線板１０１）の表面側と同様の製造工程により、絶縁性基材１０（両面プリント配線板１０１）の裏面側に第３のシード層２３ａを形成する（図１０（ｂ）参照）。 Then, the fifth conductive paste 5 is thermally cured (dried) for 30 minutes to 120 minutes in a curing furnace at 100 ° C. to 200 ° C. to form a third seed layer 23 a as a base film of the third wiring 23 ( FIG. 10A shows a third seed layer forming step.
In the third seed layer forming step, after the third seed layer 23a is formed on the surface side of the insulating base material 10 (double-sided printed wiring board 101), the insulating base material 10 is turned over to insulate the insulating base material. The third seed layer 23a is formed on the back surface side of the insulating substrate 10 (double-sided printed wiring board 101) by the same manufacturing process as that of the front side of 10 (double-sided printed wiring board 101) (see FIG. 10B). ).

そして、例えば、脱脂工程、プリディップ工程、パラジウム置換処理工程、パラジウム残渣除去工程及び無電解銅めっき工程を含む無電解めっき処理により、第３のシード層２３ａ及び第１の無電解めっき層２１ｂ上に第３の無電解めっき層２３ｂを成長させる（図１０（ｃ）参照、第３の無電解めっき層形成工程）。
なお、第１の無電解めっき層２１ｂ上に第３の無電解めっき層２３ｂを成長させることは、開口部１２ａ内に第３の無電解めっき層２３ｂを充填させることであり、絶縁層１０ａにおけるビアを形成することになる。
また、本実施形態に係る無電解めっき処理（無電解銅めっき）は、無電解銅めっき液への浸漬が第１の実施形態の無電解めっき処理（無電解銅めっき）と比較して長時間であることを除き、第１の実施形態の無電解めっき処理（無電解銅めっき）と同一の製造工程であるために、詳細な説明を省略する。 And, for example, on the third seed layer 23a and the first electroless plating layer 21b by an electroless plating process including a degreasing process, a pre-dip process, a palladium replacement process process, a palladium residue removing process, and an electroless copper plating process. The third electroless plating layer 23b is grown (see FIG. 10C, third electroless plating layer forming step).
Note that the growth of the third electroless plating layer 23b on the first electroless plating layer 21b is to fill the opening 12a with the third electroless plating layer 23b, and in the insulating layer 10a. A via will be formed.
In addition, the electroless plating treatment (electroless copper plating) according to the present embodiment requires a longer time of immersion in the electroless copper plating solution than the electroless plating treatment (electroless copper plating) of the first embodiment. Since it is the same manufacturing process as the electroless-plating process (electroless copper plating) of 1st Embodiment except being this, detailed description is abbreviate | omitted.

そして、第３の配線２３に接続する電極（不図示）を形成するために、絶縁層１０ａ（第３の配線２３）上における電極の形成位置を除く領域にレジストによるマスクを形成し、第３の配線２３の第３の無電解めっき層２３ｂを下地膜として、無電解ニッケル／金めっきを施して、無電解ニッケル／金めっき層（電極）を形成する。
以上の工程を経て、本実施形態に係るプリント配線板１００が完成する。 Then, in order to form an electrode (not shown) connected to the third wiring 23, a resist mask is formed on the insulating layer 10a (third wiring 23) in a region excluding the electrode formation position, An electroless nickel / gold plating layer (electrode) is formed by performing electroless nickel / gold plating using the third electroless plating layer 23b of the wiring 23 as a base film.
Through the above steps, the printed wiring board 100 according to the present embodiment is completed.

なお、本実施形態においては、開口部１２ａに第３の導電性ペースト３を充填する工程を省略したところのみが第２の実施形態と異なるところであり、当該工程を省略したことによる作用効果以外は、第２の実施形態と同様の作用効果を奏する。   In the present embodiment, only the step of filling the opening 12a with the third conductive paste 3 is different from the second embodiment, except for the operational effects obtained by omitting the step. The same effects as those of the second embodiment are achieved.

また、本実施形態に係るプリント配線板１００は、４層の多層プリント配線板を例に挙げて説明したが、導電性ペーストによるビア及びシード層の製造工程、並びに、無電解めっきによるビア及び配線上層の製造工程を適用することで、４層以外の多層プリント配線板を形成することができる。   Moreover, although the printed wiring board 100 according to the present embodiment has been described by taking a four-layer multilayer printed wiring board as an example, the via and seed layer manufacturing process using conductive paste, and the via and wiring using electroless plating By applying the upper layer manufacturing process, a multilayer printed wiring board other than four layers can be formed.

なお、本実施形態に係るプリント配線板１００は、図１０（ｃ）に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１（貫通孔１１ａ）上において、第１のシード層２１ａとなる第２の導電性ペースト２を全面に塗布し、第１の無電解めっき層２１ｂが第１のシード層２１ａを介して第１のビア１１に間接的に接触しているが、この層構造に限られるものではない。   Note that the printed wiring board 100 according to the present embodiment includes a first seed on the first via 11 (through hole 11a) on the front surface and the back surface of the insulating substrate 10, as shown in FIG. The second conductive paste 2 to be the layer 21a is applied to the entire surface, and the first electroless plating layer 21b is indirectly in contact with the first via 11 through the first seed layer 21a. The layer structure is not limited to this.

例えば、プリント配線板１００は、図９（ｂ）（図５（ａ）、図５（ｂ））に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上において、第１のビア１１の中心領域を除く周縁部のみに、第１のシード層２１ａとなる第２の導電性ペースト２を塗布してもよい。
この場合には、図９（ｂ）（図５（ｃ））に示すように、絶縁性基材１０の表面及び裏面における第１のビア１１上の中心領域において、第１の導電性ペースト１が第１の無電解めっき層２１ｂの下地膜になり、第１の無電解めっき層２１ｂが第１のビア１１に直接的に接触することになる。 For example, as shown in FIG. 9B (FIGS. 5A and 5B), the printed wiring board 100 is formed on the first via 11 on the front surface and the back surface of the insulating base 10. The second conductive paste 2 to be the first seed layer 21a may be applied only to the peripheral portion excluding the central region of one via 11.
In this case, as shown in FIG. 9B (FIG. 5C), the first conductive paste 1 is formed in the central region on the first via 11 on the front surface and the back surface of the insulating substrate 10. Becomes the base film of the first electroless plating layer 21 b, and the first electroless plating layer 21 b comes into direct contact with the first via 11.

そして、プリント配線板１００は、前述した本実施形態に係る第３のシード層形成工程及び第３の無電解めっき層形成工程により、図９（ｂ）に示すように、第１の配線２１の第１の無電解めっき層２１ｂ及び第３のシード層２３ａを下地膜として第３の無電解めっき層２３ｂを成長させて、絶縁層１０ａにおけるビア及び第３の配線２３を形成してもよい。   Then, as shown in FIG. 9B, the printed wiring board 100 is formed of the first wiring 21 by the third seed layer forming step and the third electroless plating layer forming step according to this embodiment described above. The third electroless plating layer 23b may be grown using the first electroless plating layer 21b and the third seed layer 23a as a base film to form the vias and the third wiring 23 in the insulating layer 10a.

１ 第１の導電性ペースト
２ 第２の導電性ペースト
３ 第３の導電性ペースト
４ 第４の導電性ペースト
５ 第５の導電性ペースト
１０ 絶縁性基材
１０ａ 絶縁層
１１ 第１のビア
１１ａ 貫通孔
１２ 第２のビア
１２ａ 開口部
２１ 第１の配線
２１ａ 第１のシード層
２１ｂ 第１の無電解めっき層
２２ 第２の配線
２２ａ 第２のシード層
２２ｂ 第２の無電解めっき層
２３ 第３の配線
２３ａ 第３のシード層
２３ｂ 第３の無電解めっき層
１００ プリント配線板
１０１ 両面プリント配線板
２００ プリント配線板
２０１ 絶縁性基材
２０１ａ 銅箔
２０２ 貫通孔
２０３ 無電解めっき層
２０４ 電解めっき層
２０５ レジスト
２０６ マスク DESCRIPTION OF SYMBOLS 1 1st electroconductive paste 2 2nd electroconductive paste 3 3rd electroconductive paste 4 4th electroconductive paste 5 5th electroconductive paste 10 Insulating base material 10a Insulating layer 11 1st via | veer 11a Through Hole 12 Second via 12a Opening 21 First wiring 21a First seed layer 21b First electroless plating layer 22 Second wiring 22a Second seed layer 22b Second electroless plating layer 23 Third Wiring 23a Third seed layer 23b Third electroless plating layer 100 Printed wiring board 101 Double-sided printed wiring board 200 Printed wiring board 201 Insulating substrate 201a Copper foil 202 Through hole 203 Electroless plating layer 204 Electrolytic plating layer 205 Resist 206 Mask

Claims (8)

絶縁性基材と、当該絶縁性基材を貫通して形成される貫通孔と、当該貫通孔に導電性ペーストを充填して形成される第１のビアと、前記絶縁性基材上に配設され、前記第１のビアに接続される第１の配線と、を備えるプリント配線板において、
前記第１の配線が、
前記第１のビアに接続され、前記第１の配線の下地膜として導電性ペーストにより形成される第１のシード層と、
前記第１のシード層を被覆する第１の無電解めっき層と、
を備え、
前記第１の配線の第１のシード層が、前記第１のビア上で周縁部のみに配設され、
前記第１の配線の第１の無電解めっき層が、前記第１のビアの中心領域で第１のビアに接触することを特徴とするプリント配線板。 An insulating base material, a through hole formed through the insulating base material, a first via formed by filling the through hole with a conductive paste, and the insulating base material are arranged on the insulating base material. A printed wiring board provided with a first wiring connected to the first via,
The first wiring is
A first seed layer connected to the first via and formed of a conductive paste as a base film of the first wiring;
A first electroless plating layer covering the first seed layer;
Equipped with a,
A first seed layer of the first wiring is disposed only on a peripheral portion on the first via;
The printed wiring board , wherein the first electroless plating layer of the first wiring is in contact with the first via in a central region of the first via . 請求項１に記載のプリント配線板において、
前記第１のビアの導電性ペーストにおける導電性粒子の粒子径の均一度が、前記第１のシード層の導電性ペーストにおける導電性粒子の粒子径の均一度より低いことを特徴とするプリント配線板。 In the printed wiring board of Claim 1,
The printed wiring, wherein the uniformity of the particle size of the conductive particles in the conductive paste of the first via is lower than the uniformity of the particle size of the conductive particles in the conductive paste of the first seed layer Board. 請求項１又は２に記載のプリント配線板において、
前記第１のビアの導電性ペーストの導電性粒子と前記第１のシード層の導電性ペーストの導電性粒子とは、１種若しくは複数種の金属組成、複数種の金属配合、又は、金属組成及び金属配合の組み合わせ、が略同一であり、
前記第１のシード層の導電性ペーストにおける導電性粒子の平均粒子径が、前記第１のビアの導電性ペーストにおける導電性粒子の平均粒子径よりも小さいことを特徴とするプリント配線板。 In the printed wiring board according to claim 1 or 2,
The conductive particles of the conductive paste of the first via and the conductive particles of the conductive paste of the first seed layer are one or a plurality of types of metal compositions, a plurality of types of metals, or a metal composition. And the combination of metal blends are substantially the same,
The printed wiring board, wherein an average particle diameter of conductive particles in the conductive paste of the first seed layer is smaller than an average particle diameter of conductive particles in the conductive paste of the first via. 請求項１乃至３のいずれかに記載のプリント配線板において、
前記絶縁性基材上に積層される絶縁層と、
前記絶縁層における前記第１の配線に接続する部分に形成される開口部と、
前記開口部に導電性ペーストを充填して形成される第２のビアと、
前記絶縁層上に配設され、前記第２のビアに接続される第２の配線と、
を備え、
前記第２の配線が、
前記第２のビアに接続され、前記第２の配線の下地膜として導電性ペーストにより形成される第２のシード層と、
前記第２のシード層を被覆する第２の無電解めっき層と、
を備え、
前記第２の配線の第２のシード層が、前記第２のビア上で周縁部のみに配設され、
前記第２の配線の第２の無電解めっき層が、前記第２のビアの中心領域で第２のビアに接触することを特徴とするプリント配線板。 In the printed wiring board in any one of Claims 1 thru | or 3,
An insulating layer laminated on the insulating substrate;
An opening formed in a portion connected to the first wiring in the insulating layer;
A second via formed by filling the opening with a conductive paste;
A second wiring disposed on the insulating layer and connected to the second via;
With
The second wiring is
A second seed layer connected to the second via and formed of a conductive paste as a base film of the second wiring;
A second electroless plating layer covering the second seed layer;
Equipped with a,
A second seed layer of the second wiring is disposed only on a peripheral portion on the second via;
The printed wiring board , wherein the second electroless plating layer of the second wiring is in contact with the second via in a central region of the second via . 絶縁性基材と、
前記絶縁性基材を貫通して形成される貫通孔と、
前記貫通孔に導電性ペーストを充填して形成される第１のビアと、
前記絶縁性基材上に配設され、前記第１のビアに接続される配線であって、当該配線の下地膜として導電性ペーストにより形成される第１のシード層、及び当該第１のシード層を被覆する第１の無電解めっき層を有する第１の配線と、
前記絶縁性基材上に積層される絶縁層と、
前記絶縁層における前記第１の配線に接続する部分に形成される開口部と、
前記絶縁層上に配設され、前記第１の無電解めっき層に接続される配線であって、前記絶縁層上における前記開口部の周縁部及び当該周縁部から延在させる当該配線の形成位置に配設され、当該配線の下地膜として導電性ペーストにより形成される第３のシード層、及び前記開口部に充填されると共に、前記第１の無電解めっき層及び第３のシード層を被覆する第３の無電解めっき層を有する第３の配線と、
を備えることを特徴とするプリント配線板。 An insulating substrate;
A through hole formed through the insulating substrate;
A first via formed by filling the through hole with a conductive paste;
A first seed layer disposed on the insulating substrate and connected to the first via, the first seed layer being formed of a conductive paste as a base film of the wiring, and the first seed A first wiring having a first electroless plating layer covering the layer ;
An insulating layer laminated on the insulating substrate;
An opening formed in a portion connected to the first wiring in the insulating layer;
A wiring disposed on the insulating layer and connected to the first electroless plating layer, the peripheral portion of the opening on the insulating layer and the formation position of the wiring extending from the peripheral portion And a third seed layer formed of a conductive paste as a base film of the wiring, and the opening is filled, and the first electroless plating layer and the third seed layer are covered. A third wiring having a third electroless plating layer ;
A printed wiring board comprising: 絶縁性基材と、当該絶縁性基材を貫通して形成される貫通孔と、当該貫通孔に導電性ペーストを充填して形成される第１のビアと、前記絶縁性基材上に配設され、前記第１のビアに接続される第１の配線と、を備えるプリント配線板の製造方法において、
前記絶縁性基材に前記貫通孔を形成する貫通孔形成工程と、
スクリーン印刷により、前記貫通孔に前記導電性ペーストを充填して第１のビアを形成する第１のビア形成工程と、
スクリーン印刷により、前記絶縁性基材上に導電性ペーストを塗布し、前記第１の配線の下地膜として第１のシード層を形成する第１のシード層形成工程と、
無電解めっき処理により、前記第１のシード層上に第１の無電解めっき層を成長させる第１の無電解めっき層形成工程と、
を含み、
前記第１の配線の第１のシード層が、前記第１のビア上で周縁部のみに配設され、
前記第１の配線の第１の無電解めっき層が、前記第１のビアの中心領域で第１のビアに接触することを特徴とするプリント配線板の製造方法。 An insulating base material, a through hole formed through the insulating base material, a first via formed by filling the through hole with a conductive paste, and the insulating base material are arranged on the insulating base material. And a first wiring connected to the first via, and a printed wiring board manufacturing method comprising:
A through hole forming step of forming the through hole in the insulating base;
A first via formation step of forming a first via by filling the through hole with the conductive paste by screen printing;
A first seed layer forming step of applying a conductive paste on the insulating base material by screen printing and forming a first seed layer as a base film of the first wiring;
A first electroless plating layer forming step of growing a first electroless plating layer on the first seed layer by an electroless plating treatment;
It includes,
A first seed layer of the first wiring is disposed only on a peripheral portion on the first via;
The method of manufacturing a printed wiring board , wherein the first electroless plating layer of the first wiring is in contact with the first via in a central region of the first via . 請求項６に記載のプリント配線板の製造方法において、
スクリーン印刷又はプレス成形により、前記第１の配線に接続する部分に形成される開口部を除いて、前記絶縁性基材上に絶縁層を積層する絶縁層積層工程と、
スクリーン印刷により、前記開口部に前記導電性ペーストを充填して第２のビアを形成する第２のビア形成工程と、
スクリーン印刷により、前記絶縁層上に導電性ペーストを塗布し、前記第２のビアに接続される第２の配線の下地膜として第２のシード層を形成する第２のシード層形成工程と、
無電解めっき処理により、前記第２の配線を構成する第２の無電解めっき層を前記第２のシード層上に成長させる第２の無電解めっき層形成工程と、
を含み、
前記第２の配線の第２のシード層が、前記第２のビア上で周縁部のみに配設され、
前記第２の配線の第２の無電解めっき層が、前記第２のビアの中心領域で第２のビアに接触することを特徴とするプリント配線板の製造方法。 In the manufacturing method of the printed wiring board according to claim 6,
Insulating layer laminating step of laminating an insulating layer on the insulating substrate except for an opening formed in a portion connected to the first wiring by screen printing or press molding;
A second via formation step of forming a second via by filling the opening with the conductive paste by screen printing;
A second seed layer forming step of applying a conductive paste on the insulating layer by screen printing and forming a second seed layer as a base film of a second wiring connected to the second via;
A second electroless plating layer forming step of growing a second electroless plating layer constituting the second wiring on the second seed layer by an electroless plating treatment;
It includes,
A second seed layer of the second wiring is disposed only on a peripheral portion on the second via;
The method of manufacturing a printed wiring board , wherein the second electroless plating layer of the second wiring is in contact with the second via in a central region of the second via . 絶縁性基材と、当該絶縁性基材を貫通して形成される貫通孔と、当該貫通孔に導電性ペーストを充填して形成される第１のビアと、前記絶縁性基材上に配設され、前記第１のビアに接続される第１の配線と、を備えるプリント配線板の製造方法において、
前記絶縁性基材に前記貫通孔を形成する貫通孔形成工程と、
スクリーン印刷により、前記貫通孔に前記導電性ペーストを充填して第１のビアを形成する第１のビア形成工程と、
スクリーン印刷により、前記絶縁性基材上に導電性ペーストを塗布し、前記第１の配線の下地膜として第１のシード層を形成する第１のシード層形成工程と、
無電解めっき処理により、前記第１のシード層上に第１の無電解めっき層を成長させる第１の無電解めっき層形成工程と、
スクリーン印刷又はプレス成形により、前記第１の配線に接続する部分に形成される開口部を除いて、前記絶縁性基材上に絶縁層を積層する絶縁層積層工程と、
スクリーン印刷により、前記絶縁層上における前記開口部の周縁部及び当該周縁部から延在させる配線の形成位置に導電性ペーストを塗布し、前記第１の無電解めっき層に接続される第３の配線の下地膜として第３のシード層を形成する第３のシード層形成工程と、
無電解めっき処理により、前記第３の配線を構成する第３の無電解めっき層を前記第１の無電解めっき層及び第３のシード層上に成長させる第３の無電解めっき層形成工程と、
を含むことを特徴とするプリント配線板の製造方法。 An insulating base material, a through hole formed through the insulating base material, a first via formed by filling the through hole with a conductive paste, and the insulating base material are arranged on the insulating base material. And a first wiring connected to the first via, and a printed wiring board manufacturing method comprising:
A through hole forming step of forming the through hole in the insulating base;
A first via formation step of forming a first via by filling the through hole with the conductive paste by screen printing;
A first seed layer forming step of applying a conductive paste on the insulating base material by screen printing and forming a first seed layer as a base film of the first wiring;
A first electroless plating layer forming step of growing a first electroless plating layer on the first seed layer by an electroless plating treatment;
Insulating layer laminating step of laminating an insulating layer on the insulating substrate except for an opening formed in a portion connected to the first wiring by screen printing or press molding;
A third paste connected to the first electroless plating layer by applying a conductive paste to the peripheral portion of the opening on the insulating layer and a wiring forming position extending from the peripheral portion by screen printing. A third seed layer forming step of forming a third seed layer as a wiring underlayer;
A third electroless plating layer forming step of growing a third electroless plating layer constituting the third wiring on the first electroless plating layer and the third seed layer by an electroless plating treatment; ,
The printed wiring board manufacturing method characterized by including this.
JP2014151083A 2014-07-24 2014-07-24 Printed wiring board and manufacturing method thereof Active JP6406598B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014151083A JP6406598B2 (en) 2014-07-24 2014-07-24 Printed wiring board and manufacturing method thereof
KR1020167036963A KR102371134B1 (en) 2014-07-24 2015-07-16 Printed wiring board and method for manufacturing same
PCT/JP2015/070352 WO2016013473A1 (en) 2014-07-24 2015-07-16 Printed wiring board and method for manufacturing same
TW104123066A TWI656811B (en) 2014-07-24 2015-07-16 Printed wiring board and method of manufacturing same
CN201580040022.3A CN106538076B (en) 2014-07-24 2015-07-16 Printing distributing board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014151083A JP6406598B2 (en) 2014-07-24 2014-07-24 Printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016025329A JP2016025329A (en) 2016-02-08
JP6406598B2 true JP6406598B2 (en) 2018-10-17

Family

ID=55162999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151083A Active JP6406598B2 (en) 2014-07-24 2014-07-24 Printed wiring board and manufacturing method thereof

Country Status (5)

Country Link
JP (1) JP6406598B2 (en)
KR (1) KR102371134B1 (en)
CN (1) CN106538076B (en)
TW (1) TWI656811B (en)
WO (1) WO2016013473A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788974B2 (en) * 2016-02-02 2020-11-25 株式会社村田製作所 Electronic components
KR102046006B1 (en) 2016-06-07 2019-11-18 주식회사 엘지화학 High-current transfer methods utilizing the printed circuit board
JP6700207B2 (en) 2017-02-08 2020-05-27 矢崎総業株式会社 How to electrically connect printed circuits
KR102421980B1 (en) * 2017-07-26 2022-07-18 삼성전기주식회사 Printed circuit board
EP3742870A4 (en) * 2018-01-15 2021-10-06 Pi-Crystal Incorporation Flexible substrate, electronic device, and method for manufacturing electronic device
JP2022152324A (en) * 2021-03-29 2022-10-12 株式会社オートネットワーク技術研究所 Electrical component and manufacturing method of electrical component
WO2024043026A1 (en) * 2022-08-25 2024-02-29 日産自動車株式会社 Vehicular conductive circuit manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133694A (en) * 1984-12-03 1986-06-20 古河電気工業株式会社 Formation of conducting circuit
JPH05218618A (en) * 1992-01-30 1993-08-27 Cmk Corp Manufacture of printed wiring board
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
JP2000244126A (en) 1999-02-23 2000-09-08 Hitachi Chem Co Ltd Multilayer printed wiring board and its manufacture
JP3705573B2 (en) 2000-04-26 2005-10-12 松下電器産業株式会社 Wiring board manufacturing method
JP4319976B2 (en) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 Multilayer printed wiring board and manufacturing method thereof
JP2006196246A (en) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd Conductive paste and wiring circuit board using it
WO2007010758A1 (en) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. Wiring board, wiring material, copper-clad laminate, and wiring board fabrication method
JP5379609B2 (en) * 2008-09-30 2013-12-25 三ツ星ベルト株式会社 Copper conductor paste for filling through hole, copper conductor through hole filling board manufacturing method, copper conductor through hole filling board, circuit board, electronic component, semiconductor package
JP5471268B2 (en) * 2008-12-26 2014-04-16 大日本印刷株式会社 Through electrode substrate and manufacturing method thereof
JP2010225707A (en) * 2009-03-23 2010-10-07 Panasonic Corp Ceramic multilayer board and method of manufacturing the same
JP5413110B2 (en) * 2009-10-02 2014-02-12 日本電気株式会社 Insulating layer having conductive region, electronic component, and manufacturing method thereof
JP5644945B2 (en) * 2011-06-29 2014-12-24 株式会社村田製作所 Multilayer ceramic substrate and manufacturing method thereof
JP5752504B2 (en) * 2011-06-30 2015-07-22 株式会社トクヤマ Wiring substrate plating method, plated wiring substrate manufacturing method, and silver etching solution
JP2013191658A (en) * 2012-03-13 2013-09-26 Micronics Japan Co Ltd Wiring board and method of manufacturing the same
TW201352095A (en) * 2012-06-11 2013-12-16 Unimicron Technology Corp Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
CN106538076B (en) 2019-05-17
TW201616927A (en) 2016-05-01
WO2016013473A1 (en) 2016-01-28
JP2016025329A (en) 2016-02-08
KR102371134B1 (en) 2022-03-04
KR20170039102A (en) 2017-04-10
TWI656811B (en) 2019-04-11
CN106538076A (en) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6406598B2 (en) Printed wiring board and manufacturing method thereof
JP4741616B2 (en) Method for forming photoresist laminated substrate
US20150382445A1 (en) Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
CN102215640B (en) Manufacturing method for circuit board
JP2014053604A (en) Printed circuit board
US9042113B2 (en) Printed circuit board and method of manufacturing the same
CN103871996A (en) Package structure and manufacturing method thereof
JP2009111331A (en) Printed-circuit substrate and manufacturing method therefor
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
JP2009010266A (en) Printed circuit board and method of manufacturing same
US11477893B2 (en) Catalytic laminate with conductive traces formed during lamination
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof
JP2008181914A (en) Multilayer printed-wiring board and manufacturing method thereof
JP6098118B2 (en) Multilayer printed wiring board and manufacturing method thereof
TWI809055B (en) Catalytic laminate with conductive traces formed during lamination
JP2012044190A (en) Circuit board, and method of manufacturing the same
KR101133219B1 (en) Printed circuit board and Manufacturing method Using the same
JP2012079767A (en) Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
KR101197783B1 (en) Embedded PCB and Manufacturing method of the same
JP5066226B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP6476562B2 (en) Wiring board and method for manufacturing wiring board
KR101241639B1 (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR20110124560A (en) Carrier for printed circuit board and manufacturing method using the same
JPS63272097A (en) Manufacture of multilayer circuit substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6406598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250