KR102352628B1 - 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물 - Google Patents

실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물 Download PDF

Info

Publication number
KR102352628B1
KR102352628B1 KR1020197029540A KR20197029540A KR102352628B1 KR 102352628 B1 KR102352628 B1 KR 102352628B1 KR 1020197029540 A KR1020197029540 A KR 1020197029540A KR 20197029540 A KR20197029540 A KR 20197029540A KR 102352628 B1 KR102352628 B1 KR 102352628B1
Authority
KR
South Korea
Prior art keywords
dissolved
silicon
etching
weight
parts
Prior art date
Application number
KR1020197029540A
Other languages
English (en)
Other versions
KR20190122832A (ko
Inventor
스티븐 엠 빌로도
Original Assignee
엔테그리스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔테그리스, 아이엔씨. filed Critical 엔테그리스, 아이엔씨.
Publication of KR20190122832A publication Critical patent/KR20190122832A/ko
Application granted granted Critical
Publication of KR102352628B1 publication Critical patent/KR102352628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

표면에 실리콘-함유 물질 및 실리콘-게르마늄-함유 물질을 함유하는 피처를 갖는 마이크로전자 디바이스로부터 실리콘-함유 물질에 비해 실리콘-게르마늄-함유 물질을 에칭하는 것에 의한 선택적 제거에 유용한 조성물이 제공되며, 에칭 속도 또는 선택성 중 하나 이상에 의해 측정된 바와 같이 성능을 개선시킬 것이고 요구되는 Si:Ge 제거 선택성 및 에칭 속도를 달성하도록 조정가능한 상기 조성물은 플루오린화수소산, 아세트산, 과산화수소, 및 적어도 하나의 추가의 산을 함유한다.

Description

실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물
하기 설명은 마이크로전자 디바이스 기판의 표면에서 실리콘 물질을 에칭하는 것에 비해, 동일한 표면에서 실리콘-게르마늄 물질을 선택적으로 에칭하기 위한 조성물 및 방법에 관한 것이다.
수십 년 동안, 마이크로전자 디바이스의 피처, 예를 들어, 집적 회로의 크기를 감소시키려는 지속적인 추세가, 다양한 마이크로전자 디바이스에서 기능적 피처의 밀도를 증가시킬 수 있게 하였다. 예를 들어, 트랜지스터 크기를 줄이는 것은 점점 더 많은 수의 트랜지스터가 집적 회로, 메모리 디바이스, 또는 또 다른 마이크로전자 디바이스의 일부분으로서 포함될 수 있게 하여, 증가된 처리 능력 또는 메모리 용량을 나타내는 마이크로전자 디바이스의 제작으로 이어졌다.
특정 마이크로전자 디바이스, 예를 들어, 집적 회로를 제조하는 단계는, 실리콘 (Si)과 조합하여 SiGe를 함유하는 표면으로부터 실리콘-게르마늄 (SiGe) 물질을 선택적으로 제거하는 것을 포함할 수 있다. 특정 예시적 제작 단계에 따르면, SiGe는 실리콘을 또한 함유하는 구조물에서 희생 층으로서 사용될 수 있다. 이러한 제작 단계에 기초하여, 실리콘 나노와이어 및 실리콘 온 낫싱 (SON: silicon on nothing) 구조물과 같은, 진보된 디바이스 구조물이 제조될 수 있다. 이러한 공정의 단계는 Si 및 SiGe의 교대 층의 구조물의 에피택셜 증착, 이어서 패터닝 및, 최종적으로, SiGe 층을 제거하고 3차원 실리콘 구조물을 생성하기 위한 선택적 측면 에칭을 포함한다.
집적 회로를 위한 전계 효과 트랜지스터 (FET)를 제조하는 특정 구체적 방법에서, 실리콘 (Si) 및 실리콘-게르마늄 (SiGe) 물질은 기판 상에 층으로서, 즉, Si 및 SiGe의 "에피택셜 스택"으로서 증착된다. 후속적으로, 층은 표준 기술을 사용하여, 예컨대 표준 리소그래피-생성 마스크를 사용하는 것에 의해 패턴화된다. 그 다음, 지향성 등방성 에칭은 희생 SiGe 물질을 측면으로 에칭하여, 실리콘 나노와이어 구조물 뒤에 남기는데 유용할 수 있다.
본 발명은 둘 다 다른 도전성, 절연성, 또는 반도전성 물질 (실리콘 옥시드), 또는 배리어 층 물질 (예를 들어, 실리콘 니트라이드)과 같은 또 다른 제작 단계 동안 유용한 물질을 임의적으로 포함할 수 있는 공정중 마이크로전자 디바이스의 표면에 존재하는, 실리콘-함유 물질에 비해 실리콘-게르마늄 물질을 에칭함으로써 선택적으로 제거하기 위한 신규하고 독창적인 에칭 조성물 및 관련 방법에 관한 것이다.
과거에는, 집적 회로 및 반도체 제작 산업은 약 1 부의 플루오린화수소산 HF, 2 부의 과산화수소 용액, 및 6 부의 아세트산 ("AA")을 함유하는 수성 에칭 조성물을 사용하여 왔다. 이들 3 성분으로 제조된 에칭 조성물은 실리콘에 비해 높은 선택성을 가지고 SiGe에 양호한 에칭 속도를 제공하는 것으로 기재되어 있다.
이러한 3-파트 (HF/AA/H2O2) 조성물은 전계 효과 트랜지스터 구조물에서 실리콘 나노와이어를 제조하거나, 또는 다른 이러한 섬세하고 복잡한 3차원 구조물을 제조하는데 적합하지 않은 것으로 밝혀졌다. 이러한 에칭 조성물의 성능의 하나의 단점은 희생 SiGe 물질에서의 게르마늄의 양이 감소됨에 따라 실리콘에 대한 SiGe 에칭의 선택성이 감소한다는 점이다. 동시에, 희생 SiGe는 최소 양의 게르마늄을 함유하는 것이 바람직하므로, 희생 SiGe 물질은 실리콘 피처에 최상의 가능한 매치를 제공하게 된다.
또 다른 단점은 이러한 3-파트 에칭 조성물이 "H2O2 첨가 후" 안정적인 에칭 속도를 달성하기 위해 긴 시간을 필요로 하는 경향이 있다는 점이다 (과산화수소는 종종 사용 시점에 3-파트 에칭 조성물에 첨가됨, 이하 참조).
추가적으로, 특정 공정중 마이크로전자 디바이스인 경우, 하나 이상의 다른 물질 (예를 들어, SiNx 또는 SiO2) 또는 마이크로전자 디바이스를 제작하는 다른 물질이, 또한 SiGe 및 실리콘을 함유하는 표면에 존재할 수 있다. 이전에 사용된 3-파트 (HF/AA/H2O2) 에칭 조성물은, 아마 이러한 시스템에서 사용된 다량의 HF 때문에, 이러한 다른 물질을 에칭하는데 비교적 효과적인 경향이 있다. 그러나 디바이스를 에칭하는 바람직한 방법은 이러한 다른 물질의 에칭을 최소화하기를 바랄 것이다. 실리콘 니트라이드 또는 실리콘 옥시드와 함께 실리콘을 함유하는 표면에 위치한 SiGe를 선택적으로 에칭하는 바람직한 방법에서, 에칭 조성물 및 이의 사용 방법은 바람직하게는 실리콘 니트라이드, 실리콘 옥시드, 또는 둘 다의 제거의 감소된, 억제된, 또는 최소의 속도를 나타낼 수 있다. 고농도의 플루오린화수소산을 함유하는 에칭 조성물은 노출된 실리콘 니트라이드 또는 노출된 실리콘 옥시드를 또한 갖는 기판을 에칭하는데 적합할 것으로 예상되지 않는다.
본 발명의 바람직한 에칭 조성물에서, HF/AA/H2O2를 함유하는 에칭 조성물에 포함된 하나 이상의 추가의 산은, 3-파트 에칭 조성물의 이러한 단점 중 하나 이상을 완화시키는 조성물을 제조하는데 효과적일 수 있다. 표면에 실리콘 및 실리콘-게르마늄 피처를 함유하는 마이크로전자 디바이스 표면의 에칭 방법에 사용될 경우, 본 발명의 에칭 조성물은 비교가능한 에칭 조성물에 비해 원하는, 유용한, 또는 유리한 성능을 나타낼 수 있다. 비교가능한 에칭 조성물의 한 예는 (중량 퍼센트 기준) 11:22:67 HF(49%):AA(99%):H2O2(30%)를 함유하고 다른 성분을 함유하지 않는 에칭 조성물이다. 비교가능한 에칭 조성물의 다른 예는 본원에 기재된 바와 같은 하나 이상의 추가의 산, 예를 들어, 포름산, 황산, 락트산, 또는 이들 중 둘 이상의 조합을 포함하지 않지만 그 외에는 동일한 HF/AA/H2O2 에칭 조성물인 에칭 조성물이다. 개선된 성능은 실리콘에 대한 실리콘-게르마늄 에칭의 선택성; 바람직하게 증가된 실리콘-게르마늄 에칭 속도; 바람직하게 감소된 실리콘 에칭 속도; 실리콘 옥시드, 실리콘 니트라이드, 또는 둘 다의 낮은 에칭 속도 중 하나 이상으로서 측정될 수 있다. 또한 바람직하게는, 본 발명의 에칭 조성물을 사용하는 본 발명의 방법은 본 발명의 방법에 의해 최종적으로 달성되는 SiGe의 최대 에칭 속도의 90 퍼센트인 SiGe의 에칭 속도를 달성하는데 개선된 (감소된) 양의 시간을 나타낼 수 있다.
보다 구체적으로, 표면에 실리콘 및 실리콘-게르마늄 구조물을 함유하는 기판을 에칭하는 본 발명의 방법에서 사용된 예시적 에칭 조성물은, 동일한 마이크로전자 디바이스 기판 상에서 동일한 조건 및 동일한 장비를 사용하면서, 비교가능한 에칭 방법의 에칭 용액이 임의의 첨가된 산 성분을 함유하지 않고 단지 본 발명의 에칭 조성물과 동일한 상대적인 양의 HF, AA, 및 과산화수소의 조합만을 함유하는 것을 유일한 차이점으로 하여 수행된 비교가능한 에칭 방법과 비교하여 개선된 실리콘에 대한 실리콘-게르마늄 에칭의 선택성을 나타낼 수 있다. 대안적으로, 개선은 물 중 중량%로 명시된 각각의 성분 및 중량으로 명시된 상대적인 양으로, 11:22:67 HF(49%):AA(99%):H2O2(30%)를 함유하는 에칭 조성물을 사용하는 비교가능한 에칭 방법에 대비하여 측정될 수 있다. 선택성은 제2 물질 (예를 들어, 실리콘)의 제거 속도에 대한 하나의 물질 (예를 들어, 실리콘-게르마늄)의 제거 속도의 비이다. HF, AA, 과산화수소, 및 기재된 바와 같은 하나 이상의 추가의 산을 함유하는 본 발명의 에칭 조성물을 사용하는, 기재된 바와 같은 바람직한 본 발명의 에칭 방법에 따르면, SiGe 에칭 속도가 Si 에칭 속도에 비해 증가된 경우에 실리콘에 대한 실리콘-게르마늄의 제거의 선택성은 증가될 수 있다.
대안적으로 또는 추가적으로, 표면에 실리콘 및 실리콘-게르마늄 구조물을 함유하는 마이크로전자 디바이스 기판을 에칭하는 본 발명의 방법에서 사용된 예시적 에칭 조성물은, 동일한 마이크로전자 디바이스 기판 상에서 동일한 조건 및 동일한 장비를 사용하면서, 비교가능한 에칭 방법의 에칭 용액이 임의의 첨가된 산 성분을 함유하지 않고 단지 본 발명의 에칭 조성물과 동일한 상대적인 양의 HF, AA, 및 과산화수소의 조합만을 함유하는 것을 유일한 차이점으로 하여 수행된 비교가능한 에칭 방법에 비해 개선된 (증가된) 실리카-게르마늄의 에칭 속도를 나타낼 수 있다. 대안적으로, 개선은 (중량 퍼센트 기준) 11:22:67 HF(49%):AA(99%):H2O2(30%)를 함유하는 에칭 조성물을 사용하는 비교가능한 에칭 방법에 대비하여 측정될 수 있다.
에칭 속도는 에칭 공정의 공지된 성능 척도이며 시간당 제거되는 물질의 양 (예를 들어, 분당 물질의 나노미터)으로 (예를 들어, 두께로) 보고될 수 있다. 실리콘-게르마늄의 에칭 속도를 결정하는 유용한 방법은 표면에 실리콘-게르마늄을 포함하는 기판을 에칭함으로써 수행될 수 있다. 예시적 기판은 실리콘에 증착된 실리콘-게르마늄의 에피택셜 층을 포함할 수 있다. 에칭의 양을 측정하는 임의의 방법은 효과적일 수 있으며, 여기서 분광학적 타원편광법이 실리콘-게르마늄 에칭 속도를 측정하는 하나의 유용하고 바람직한 방법이다.
HF, AA, 과산화수소, 및 기재된 바와 같은 하나 이상의 추가의 산을 함유하는 본 발명의 에칭 조성물을 사용하는, 기재된 바와 같은 바람직한 본 발명의 에칭 방법에 따르면, 실리콘-게르마늄의 에칭 속도는 비교가능한 에칭 방법의 에칭 속도와 비교하여 적어도 10, 20, 50, 60, 80, 또는 심지어 100 퍼센트만큼 증가될 수 있고; 예를 들어 비교가능한 에칭 방법이 20 나노미터/분의 실리콘-게르마늄 에칭 속도를 나타내는 경우, 개선된 방법은 적어도 22, 24, 30, 32, 36, 또는 40 나노미터/분의 실리콘-게르마늄 에칭 속도, 즉, 비교가능한 방법에 의해 달성된 20 나노미터/분의 에칭 속도로부터 10, 20, 50, 60, 80, 또는 심지어 100 퍼센트의 증가를 나타낼 수 있다.
대안적으로 또는 추가적으로, 표면에 실리콘 및 실리콘-게르마늄 구조물을 함유하는 마이크로전자 디바이스 기판을 에칭하는 본 발명의 방법에서 사용된 예시적 에칭 조성물은, 동일한 마이크로전자 디바이스 기판 상에서 동일한 조건 및 동일한 장비를 사용하면서, 비교가능한 에칭 방법의 에칭 용액이 임의의 첨가된 산 성분을 함유하지 않고 단지 본 발명의 에칭 조성물과 동일한 상대적인 양의 HF, AA, 및 과산화수소의 조합만을 함유하는 것을 유일한 차이점으로 하여 수행된 비교가능한 에칭 방법에 비해 개선된 (감소된) 실리콘의 에칭 속도를 나타낼 수 있다. 대안적으로, 개선은 11:22:67 HF(49%):AA(99%):H2O2(30%) (중량 퍼센트 기준)를 함유하는 에칭 조성물을 사용하는 비교가능한 에칭 방법에 대비하여 측정될 수 있다.
실리콘의 에칭 속도를 결정하는 유용한 방법은 표면에서 실리콘-온-인슐레이터 (SOI: silicon-on-insulator)를 포함하는 기판을 에칭함으로써 수행될 수 있다. 에칭의 양을 측정하는 임의의 방법은 효과적일 수 있으며, 여기서 분광학적 타원편광법이 실리콘 에칭 속도를 측정하는 하나의 유용하고 바람직한 방법이다.
HF, AA, 과산화수소, 및 기재된 바와 같은 하나 이상의 추가의 산을 함유하는 본 발명의 에칭 조성물을 사용하는, 기재된 바와 같은 바람직한 본 발명의 에칭 방법에 따르면, 실리콘의 에칭 속도는, 비교가능한 에칭 방법의 에칭 속도와 비교하여 적어도 10, 20, 또는 30 퍼센트만큼 감소될 수 있고; 예를 들어 비교가능한 에칭 방법이 2 나노미터/분 이하의 실리콘 에칭 속도를 나타내는 경우, 개선된 방법은 1.8, 1.6, 또는 1.4 나노미터/분 이하의 실리콘 에칭 속도, 즉, 비교가능한 방법에 의해 달성된 2 나노미터/분 이하의 에칭 속도에 비해 10, 20, 또는 30 퍼센트의 감소를 나타낼 수 있다.
대안적으로 또는 추가적으로, 표면에서 실리콘 및 실리콘-게르마늄 구조물을 함유하는 마이크로전자 디바이스 기판을 에칭하는 방법에서 사용된 예시적 에칭 조성물은 비교가능한 에칭 방법 (본원에 기재된 바와 같음)이 90 퍼센트 SiGe 에칭 속도를 달성하는데 필요한 시간의 양보다 실질적으로 적은 시간에 90 퍼센트 SiGe 에칭 속도를 달성할 수 있다. 최대 에칭 속도는 에칭 단계의 경과 시간에 대하여 에칭 속도 (즉, 과산화수소가 산 성분에 첨가되어 에칭 조성물을 형성하는 시간과 일치하는, 에칭 단계의 시작 후의 시간 동안, 거리/시간으로 표면으로부터 제거된 물질의 양)를 측정함으로써 확인될 수 있다. "안정적인 에칭 속도"로 또한 지칭되는, 최대 에칭 속도는 에칭 단계 (또는 공정) 동안 달성된, 기판 표면의 특정 물질의 에칭에 의한 제거 속도이며, 그 속도가 실질적으로 일정하게 되는 에칭 단계 동안의 시간에, 즉, 에칭 속도는 다음의 1 시간 기간 동안 10% 미만만큼 변하고 있고; 대안적으로, 최대 에칭 속도는 에칭 절차가 시작된 후 4 시간의 시간에 공정의 에칭 속도인 것으로 간주될 수 있고, 이 때 과산화수소는 에칭 조성물의 다른 용해된 (산) 물질과 혼합되고 표면에 적용된다. 90 퍼센트 에칭 속도는 최대 에칭 속도의 90 퍼센트인 속도이다.
HF, AA, 과산화수소, 및 기재된 바와 같은 하나 이상의 추가의 산 (예를 들어, 포름산, 황산, 락트산, 또는 이들의 조합)을 함유하는 본 발명의 에칭 조성물을 사용하는, 기재된 바와 같은 바람직한 본 발명의 에칭 방법에 따르면, 본 발명의 방법은 비교가능한 에칭 방법이 최대 SiGe 에칭 속도의 90 퍼센트 그 자체를 달성하는데 필요한 시간의 양보다 10, 20, 30 또는 50 퍼센트 더 적은 (즉, 그보다 더 빠른) 시간의 양으로, 최대 SiGe 에칭 속도의 90 퍼센트인 SiGe 에칭 속도에 도달할 수 있다. 예를 들어 비교가능한 에칭 방법이 120 분에 최대 SiGe 에칭 속도의 90 퍼센트를 달성하는 경우, 개선된 본 발명의 방법은 108 분 이하, 96 분 이하, 84 분 이하, 또는 60 분 이하로 최대 SiGe 에칭 속도의 90 퍼센트, 즉, 90 퍼센트 에칭 속도를 달성하기 위해 비교가능한 방법에 의해 요구되는 120 분에 비해 10, 20, 30 또는 50 퍼센트의 감소를 달성할 수 있다. 최대 에칭 속도의 90 퍼센트를 달성하는데 필요한 시간 (예를 들어, 분, 시간 등의 단위)의 이러한 양은 (예를 들어, 나노미터/분의 단위를 갖는) 최대 에칭 속도의 값과 무관하다.
대안적으로 또는 추가적으로, 표면에서 실리콘 및 실리콘-게르마늄 구조물, 뿐만 아니라 실리콘 니트라이드 또는 실리콘 옥시드와 같은 하나 이상의 다른 물질을 함유하는 마이크로전자 디바이스 기판을 에칭하는 본 발명의 방법에서 사용된 예시적 에칭 조성물은, 동일한 마이크로전자 디바이스 기판 상에서 동일한 조건 및 동일한 장비를 사용하면서, 비교가능한 에칭 방법의 에칭 용액이 임의의 첨가된 산 성분을 함유하지 않고 단지 본 발명의 에칭 조성물과 동일한 상대적인 양의 HF, AA, 및 과산화수소의 조합만을 함유하는 것을 유일한 차이점으로 하여 수행된 비교가능한 에칭 방법에 비해 개선된 (감소된) 실리콘 니트라이드 또는 실리콘 옥시드 (또는 둘 다)의 에칭 속도를 나타낼 수 있다. 대안적으로, 개선은 (중량 퍼센트 기준) 11:22:67 HF(49%):AA(99%):H2O2(30%)를 함유하는 에칭 조성물을 사용하는 비교가능한 에칭 방법에 대비하여 측정될 수 있다.
HF, AA, 과산화수소, 및 기재된 바와 같은 하나 이상의 추가의 산을 함유하는 본 발명의 에칭 조성물을 사용하는, 기재된 바와 같은 바람직한 본 발명의 에칭 방법에 따르면, 실리콘 니트라이드, 실리콘 옥시드, 또는 둘 다의 에칭 속도는 비교가능한 에칭 방법의 에칭 속도와 비교하여 적어도 10, 20, 또는 30 퍼센트만큼 감소될 수 있고; 예를 들어 비교가능한 에칭 방법이 2 나노미터/분 이하의 실리콘 니트라이드 또는 실리콘 옥시드 에칭 속도를 나타내는 경우, 개선된 방법은 1.8, 1.6, 또는 1.4 나노미터/분 이하의 실리콘 니트라이드 또는 실리콘 옥시드 에칭 속도, 즉, 비교가능한 방법에 의해 달성된 2 나노미터/분 이하의 에칭 속도에 비해 10, 20, 또는 30 퍼센트의 감소를 나타낼 수 있다.
수성 에칭 조성물, 즉, 용액 중에 용해된 산 또는 과산화수소와 같은 화학 물질의 양은 용해된 물질을 함유하는 에칭 조성물의 용해된 물질 총량의 중량부당 (예를 들어, 100 중량부당) 용해된 물질의 중량부를 기준으로 기재될 수 있다. 수성 에칭 조성물 중 용해된 물질의 양 및 상대적인 양을 보고하기 위한 이러한 (중량부) 기준은 이러한 용해된 물질의 양 및 상대적인 양을 보고하기 위한 편리한 기준인데, 이러한 기준이 단지 용해된 물질의 양 및 상대적인 양에 관한 것이고 용액 중 물의 양과 무관하기 때문이다. 따라서, 이러한 중량부 기준은 에칭 조성물의 용해된 화학 물질의 양 및 상대적인 양을 물에 대한 농도를 기준으로 하지 않고 서로에 대해 편리하게 정의한다. 용해된 화학 물질의 상대적인 양은 에칭 조성물 중 물의 더 많은 또는 더 적은 양을 기준으로 하여 변하지 않을 것이다.
용해된 성분을 함유하는 수성 에칭 조성물이 2종 이상의 수성 산 용액과 과산화수소 용액과의 조합과 같이 2종 이상의 수성 성분 (용액)을, 공지된 농도의 용해된 화학 물질을 함유하는 각각의 수성 성분과 조합함으로써 제조된 경우, 조합된 용액에 존재하는 용해된 성분의 양 (상대적인 중량부 기준으로)은 조합된 용액을 제조하기 위해 사용된 모든 성분으로부터의 모든 용해된 성분의 총량당, 조합된 용액을 제조하기 위해 사용된 수성 성분 중 용해된 성분의 양 (중량 기준)일 것이다. 값은 용해된 물질 총 100 중량부를 기준으로 정규화될 수 있다.
이러한 기준으로, 에칭 조성물의 용해된 화학 물질의 양 및 상대적인 양은, 에칭 조성물에 포함된 그 성분의 양 (예를 들어, 부피 또는 질량)을 곱하고, 에칭 조성물을 제조하기 위해 사용된 이러한 모든 용해된 성분의 총량으로 나눈, 에칭 조성물의 성분인 산 또는 과산화수소 용액에 존재하는 용해된 화학 물질 (예를 들어, 산 또는 과산화수소)의 중량 퍼센트로서 계산될 수 있다.
한 예로서, 에칭 조성물은 하기 3종과 같은 성분: 1) 11 중량부의 49 중량% 플루오린화수소산 (HF) 용액; 67 부피부의 99 중량%의 아세트산, 및 22 부피부의 30 중량%의 과산화수소로부터 제조될 수 있다. 11 중량부의 49 퍼센트 HF 성분은 에칭 조성물에 5.39 중량부의 용해된 플루오린화수소산을 기여한다. 67 중량부의 99 퍼센트 아세트산 성분은 에칭 조성물에 약 66.33 중량부의 용해된 아세트산을 기여한다. 그리고 22 중량부의 30 퍼센트 과산화수소 성분은 에칭 조성물에 약 6.6 중량부의 용해된 과산화수소를 기여한다. 용해된 성분의 총량은 78.3 중량부 (5.4 중량부 용해된 HF, 66.3 중량부 용해된 아세트산, 및 6.6 중량부 용해된 과산화수소)이다. 나머지, 22.68 중량부는 물이다.
에칭 조성물에서 총 용해된 물질의 100 중량부당 용해된 화학 물질 중량부로서 보고된, 용해된 화학 물질의 양은 다음과 같다: 약 6.89 중량부 용해된 HF (총 용해된 성분 78.3 중량부당 5.4 부의 용해된 HF); 약 84.7 중량부 용해된 아세트산 (총 용해된 성분 78.3 중량부당 66.3 부의 용해된 HF); 및 약 8.43 중량부 용해된 과산화수소 (총 용해된 성분 78.3 중량부당 6.6 부의 용해된 과산화수소).
한 측면에서, 본 발명은 마이크로전자 디바이스의 표면으로부터 실리콘-함유 물질에 비해 실리콘-게르마늄을 선택적으로 제거하는 방법에 관한 것이다. 상기 방법은 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 디바이스 표면을 제공하고; 플루오린화수소, 용해된 과산화수소, 용해된 아세트산, 용해된 포름산, 및 용해된 황산을 포함하는 수성 에칭 조성물을 제공하고; 실리콘에 비해 실리콘-게르마늄을 선택적으로 제거하는데 효과적인 시간 동안 및 온도에서 표면을 실리콘-게르마늄-선택적 에칭 조성물과 접촉시키는 것을 포함한다.
또 다른 측면에서 본 발명은 마이크로전자 디바이스의 표면으로부터 실리콘에 비해 실리콘-게르마늄을 선택적으로 제거하기 위한 에칭 조성물에 관한 것이다. 조성물은 물 중, 플루오린화수소, 용해된 아세트산, 용해된 포름산, 및 용해된 황산을 포함한다.
도 1은 본원에 기재된 바와 같은 선택적 SiGe 에칭의 단계를 포함하는, 마이크로전자 제작의 단계를 나타낸다. 이 도면은 비례적이지 않으며 개략적이다.
도 2는 에칭 조성물의 혼합 후 시간에 대한 에칭 속도의 예시적 데이터를 나타낸다.
도 3은 에칭 조성물의 제조 및 사용 방법의 흐름도를 나타낸다.
본 발명은 실리콘-게르마늄, 및 실리콘으로 구성된 구조물을 함유하는 공정중 마이크로전자 디바이스 표면으로부터 실리콘-게르마늄을 에칭함으로써 선택적으로 제거하기 위한 신규하고 독창적인 에칭 조성물 및 관련된 신규하고 독창적인 방법에 관한 것이다. 표면은 다른 도전성, 절연성 (예를 들어, 실리콘 옥시드), 또는 반도전성 물질, 또는 마이크로전자 디바이스의 처리 동안 유용한 것으로 공지된 하나 이상의 물질, 예컨대 배리어 층 물질 (예를 들어, 실리콘 니트라이드)을 임의적으로 또한 포함할 수 있다.
용어 "마이크로전자 디바이스" (또는 "마이크로전자 디바이스 기판," 또는 간단히 "기판")는, 예를 들어 마이크로전자, 집적 회로, 에너지 수집, 또는 컴퓨터 칩 용도에서 사용하기 위해 제조된, 임의의 다양한 상이한 유형의 반도체 기판; 집적 회로; 고체 상태 메모리 디바이스; 하드 메모리 디스크; 판독, 기록, 및 판독-기록 헤드 및 그의 기계 또는 전자 구성요소; 플랫 패널 디스플레이; 상 변화 메모리 디바이스; 하나 이상의 태양 전지 소자를 포함하는 태양광 패널 및 기타 제품; 광기전체; 및 마이크로전자기계 시스템 (MEMS)을 지칭하기 위해, 전자, 마이크로전자, 및 반도체 제작 기술분야에서 이 용어의 일반적으로 이해되는 의미와 일치하는 방식으로 본원에서 사용된다. 용어 마이크로전자 디바이스는 마이크로전자 디바이스 또는 마이크로전자 어셈블리에 사용된 최종 전자기기를 위해, 기능성 전자 (전기-전류-운반) 구조물, 기능성 반도체 구조물, 및 절연 구조물을 함유하거나 또는 함유하도록 제조 중인 임의의 공정중 마이크로전자 디바이스 또는 마이크로전자 디바이스 기판을 지칭할 수 있다는 것을 이해해야 한다.
본원에서 사용된 바와 같이, 용어 "실리콘"은 Si, 다결정질 Si, 및 (바람직하게는) 단결정질 Si를 포함하여, 다양한 유형의 결정질 실리콘을 지칭한다. 실리콘은, 예를 들어 전계-효과-트랜지스터 (FET) 또는 집적 회로 또는 전계-효과-트랜지스터를 함유하는 다른 마이크로전자 디바이스와 같은 전자 디바이스를 위한 기판 또는 기판의 일부분으로서 사용될 수 있는 실리콘-온-인슐레이터 (SOI) 웨이퍼의 형태로 포함하는, 반도체 제작의 단계에 의해 마이크로전자 디바이스를 제조하기 위한 기판 또는 구조물로서 공지되거나 또는 사용가능한 임의의 구조물 (즉, 기판)에 존재할 수 있다. 실리콘은 p-도핑되거나, n-도핑되거나, 또는 도핑되지 않을 수도 있고, 마이크로전자 디바이스를 제조하는데 허용될 수 있도록 충분히 낮은 양으로 도펀트 또는 다른 불순물을 함유할 수 있는 실리콘 원자의 하나 이상의 결정으로 실질적으로 제조된다.
용어 "실리콘-게르마늄" (또는 "SiGe")은 반도체 및 재료 기술분야에서 이 용어의 의미와 일치하는 방식으로 본원에서 사용된다. 이러한 실리콘-게르마늄 물질은 결정 격자 구조물로 실리콘 및 게르마늄 원자만을 본질적으로 함유할 수 있고, 임의의 다른 원자 성분을 필요로 하지 않는다. 게르마늄 원자에 대한 실리콘 원자의 상대적인 양은 원하는 대로일 수 있다. 그러나 본원에 기재된 바와 같은 마이크로전자 디바이스 및 마이크로전자 디바이스의 처리 방법에 있어서, 게르마늄 원자의 양 (농도, 원자 기준으로)은 실리콘-게르마늄 물질에서의 실리콘 원자의 양 (농도)보다 실질적으로 낮을 것이다. 실리콘 구조물 (예를 들어, 실리콘 나노와이어)을 생성하기 위해 희생 물질로서 실리콘-게르마늄의 사용을 수반하는 방법에서, 희생 실리콘-게르마늄 물질은 바람직하게는, 조성상, 그리고 물리적 특성에 대하여 조성물의 실리콘와 가능한 한 유사할 수 있다. 구체적으로, 실리콘-게르마늄 희생 물질에서 가능한 한 적은 게르마늄을 사용하는 것이 바람직하다. 비-희생 물질로서 실리콘와 조합하여 희생 물질로서 실리콘-게르마늄을 사용하는 방법에서, 실리콘-게르마늄 물질이 실리콘와 가능한 한 밀접하게 매칭되는 조성 및 특성을 갖는 것이 바람직할 수 있다. 밀접하게 매칭된 희생 물질은 실리콘-게르마늄이 에칭에 의해 선택적으로 제거된 후, 실리콘 구조물의 최고 품질 구조 및 성능 특색을 초래할 수 있다. 통상적으로, 및 바람직하게는, 기재된 바와 같은 방법에서 사용하기 위한 희생 실리콘-게르마늄은 게르마늄 및 실리콘의 총 원자 100개당 50 퍼센트 미만의 (원자) 게르마늄, 예를 들어, 30, 25, 20, 15, 또는 10개 미만의 원자 게르마늄을 포함할 수 있다. 본원에 기재된 바와 같은 방법에서 희생 실리콘-게르마늄으로서 사용하기에 바람직한 실리콘-게르마늄은 하기 화학식을 갖는 것으로 기재될 수 있다:
Six:Gey
여기서 x는 약 0.70 내지 0.90의 범위이고; y는 약 0.10 내지 약 0.30의 범위이고; x + y = 1.00이다. SiGe는 임의적으로 n-도핑되거나 또는 p-도핑될 수 있지만, 희생 물질로서 SiGe 물질을 사용한 경우에는, 도핑이 필요하지 않다. SiGe는 마이크로전자 디바이스를 제조하는데 허용될 수 있도록 너무 높지 않은 양으로 도펀트 또는 다른 불순물을 함유할 수 있다.
기재된 바와 같은 예시적 본 발명의 에칭 조성물은 용해된 물질 (에칭 조성물의 물 중에 용해됨)을 함유하는 수성 용액의 형태로 존재할 수 있고, 상기 용해된 물질은 플루오린화수소 (HF), 용해된 아세트산 (즉, CH3CO2H, 히드로겐 아세테이트, 또는 메탄카르복실산, 때때로 본원에서 "AA"로 지칭됨), 및 용해된 과산화수소 (H2O2), 뿐만 아니라 에칭 조성물의 성능을 개선시키는 하나 이상의 추가의 용해된 산, 예를 들어, 포름산, 락트산, 황산, 또는 이들의 조합을 포함하거나, 또는 이들로 이루어지거나, 또는 이들로 본질적으로 이루어진다. 이들 산 및 과산화수소 물질은 에칭 조성물의 소정량의 물 중에 용해된다.
본 설명 전반에 걸쳐 일반적인 관행으로서, 물 및 용해된 물질 또는 열거된 용해된 물질의 군"으로 본질적으로 이루어진 것"을 말하는 조성물 또는 성분 (예를 들어, 산 용액)은, 미미한 양 이하의 다른 용해된 또는 용해되지 않은 (비-수성) 물질, 예를 들어, 5, 2, 1, 0.5, 0.1, 또는 0.05 중량부 이하의 식별된 용해된 물질 이외의 또 다른 용해된 또는 용해되지 않은 물질을 포함하여, 물 및 용해된 물질 또는 열거된 용해된 물질의 군을 함유하는 조성물 또는 성분을 지칭한다. 예를 들어, 플루오린화수소 (HF), 용해된 아세트산, 용해된 과산화수소 (H2O2), 및 에칭 조성물의 성능을 개선시키는 하나 이상의 추가의 용해된 산, 예를 들어, 포름산, 락트산, 황산, 또는 이들의 조합으로 본질적으로 이루어진 용해된 (비-수성) 물질을 함유하는 에칭 조성물은 이러한 성분 및 5, 2, 1, 0.5, 0.1, 또는 0.05 중량부 이하의, 식별된 용해된 물질 (플루오린화수소 (HF), 용해된 아세트산, 용해된 과산화수소 (H2O2), 및 에칭 조성물의 성능을 개선시키는 하나 이상의 추가의 용해된 산, 예를 들어, 포름산, 락트산, 황산, 또는 이들의 조합) 이외의 임의의 다른 용해된 또는 용해되지 않은 물질 또는 물질들을 (개별적으로 또는 전체적으로) 함유하는 조성물을 의미한다.
사용 시, 용해된 산 및 과산화수소 물질은 단일 "사용 시점 조성물"에 제공될 수 있으며, 이는 공정중 마이크로전자 디바이스를 에칭하여 실리콘-게르마늄, 실리콘, 및 임의적으로 실리콘 니트라이드 또는 실리콘 옥시드와 같은 다른 물질로 구성된 다른 노출된 피처를 함유하는 디바이스의 표면으로부터 실리콘-게르마늄을 선택적으로 제거하기 위해, 에칭 조성물이, 예를 들어, 반도체 제작 방법에서 사용자에 의해 사용될 위치 및 시간에 제공되고 임의적으로 제조되는 조성물이다.
임의적으로, 및 바람직하게는, 사용 시점 조성물인 에칭 조성물은 사용 시 또는 그 근처에, 즉, "사용 시점에" 수성 산 물질을 과산화수소와 조합함으로써 제조될 수 있다. 바람직하게는, 과산화수소는 산 성분과는 별도로 유지되고 저장될 수 있고, 에칭 조성물이 공정에 또는 마이크로전자 디바이스의 에칭에 사용되기 전 시점에, 예컨대 에칭 조성물을 사용하기 3 시간, 2 시간, 1 시간, 또는 0.5 시간 이하 전에 산 성분에 첨가될 수 있다. 본 발명은 Si에 대한 SixGey의 높은 선택적 제거를 안정적으로 에칭하기 위해 감소된 시간을 허용한다.
에칭 조성물의 산 성분은 사용 시점에 각각의 상이한 별개의 산 성분을 조합함으로써 사용 시점에 조합될 수 있지만, 사용 시점에 산 성분을 조합하는 것은 통상적으로 바람직하지 않다. 대신, 바람직하게는, 모든 산 물질의 단일 조성물, 즉, 용액 (즉, "수성 산 조성물")을 이전에 제조할 수 있다. 이러한 수성 산 조성물은 물 중, 에칭 조성물의 모든 용해된 산 물질을 함유하는 단일 조성물일 수 있다. 수성 산 조성물은 수성 플루오린화수소산 용액; 수성 또는 농축된 아세트산 용액 또는 비-수성 아세트산 조성물; 및 하나 이상의 수성 포름산 용액, 수성 황산 용액, 및 소정량의 락트산 또는 락트산 용액을 조합함으로써 제조될 수 있다. 바람직한 수성 산 조성물은 물, 및 플루오린화수소산; 용해된 아세트산; 용해된 과산화수소; 및 하나 이상의 용해된 포름산, 용해된 황산, 용해된 락트산, 또는 둘 이상의 이러한 추가의 용해된 산 물질로 이루어지거나 또는 이들로 본질적으로 이루어진 용해된 산 물질을 함유할 수 있다.
유리하게는, 조성물이 에칭 공정에 사용될 때 또는 사용되기 직전에 수성 산 성분을 (예를 들어, 수성 산 조성물의 형태로) 과산화수소와 조합하는 것은, 과산화수소와 용해된 산 물질, 예를 들어, 용해된 포름산 및 용해된 아세트산 사이의 반응이 막 일어나기 시작할 때에 에칭 조성물이 사용될 수 있게 한다.
과산화수소는 본원에 기재된 바와 같은 에칭 조성물에 존재하는 용해된 산, 예를 들어, 아세트산 및 포름산 중 하나 이상과 반응할 수 있다. 과산화수소는 아세트산과 반응하여 퍼아세트산 ((H3CC(O)OOH) (퍼옥시아세트산, 아세트산 퍼옥시드, 아세틸 히드로퍼옥시드, 프록시탄)을 생성할 수 있다:
H3CC(O)OH + H2O2 ←→ H3CC(O)OOH + H2O
과산화수소는 또한 포름산과 반응하여 퍼포름산 ((HC(O)OOH) (히드로퍼옥시포름알데히드, 포르밀 히드로퍼옥시드, 퍼메탄산, 퍼옥시포름산)을 생성할 수 있다:
HC(O)OH + H2O2 ←→ HC(O)OOH + H2O
이론에 의해 얽매이는 것 없이, 사용 시점에 및 기재된 바와 같은 마이크로전자 디바이스 기판을 에칭하는 단계 동안에, 본 설명의 에칭 조성물에서 퍼아세트산 및 퍼포름산의 존재는, 본 설명의 에칭 조성물의 원하는 성능 이점의 적어도 일부를 담당할 수 있는 것으로 여겨진다. 구체적으로, 에칭 단계 동안, 특히 에칭 단계의 초기 일부분 동안, 에칭 조성물에서 퍼아세트산 또는 퍼포름산의 존재는 상기 방법이 에칭 단계 동안 달성된 최대 실리콘-게르마늄 에칭 속도의 90 퍼센트인 실리콘-게르마늄 에칭 속도를 달성하는데 필요한 시간의 양을 감소시키는 것으로 여겨진다.
본 발명의 조성물 및 방법의 개선된 성능은 달리 동일한 에칭 조성물, 즉, 비교가능한 에칭 조성물이 본원에 기재된 바와 같은 임의의 추가의 산 물질을 함유하지 않는다는 점을 제외하고는 본 발명의 에칭 조성물과 동일한 "비교가능한 에칭 조성물"의 성능에 비해 측정될 수 있다. 대안적으로, 개선된 성능은 임의의 다른 성분 없이 (중량 퍼센트 기준) 11:22:67 HF(49%):AA(99%):H2O2(30%)를 함유하는 비교가능한 에칭 조성물을 사용하는 비교가능한 에칭 방법에 대비하여 측정될 수 있다. 본 발명의 에칭 조성물 및 방법은 동일한 기판 상에서 동일한 장비 및 조건을 사용하고, 기재된 바와 같은 비교가능한 에칭 조성물을 사용하여 수행된 비교가능한 방법에 비해 개선된 성능을 나타낸다.
기재된 바와 같은 에칭 조성물은 플루오린화수소, 즉, 용해된 플루오린화수소를 포함한다. 플루오린화수소는 에칭 조성물을 제조하기 위해 사용된 성분으로서 수성 플루오린화수소산의 형태로 에칭 조성물에 제공될 수 있다. 플루오린화수소산은 물 중에 용해된 플루오린화수소 (HF)로 구성된 공지된 산 물질이다. 플루오린화수소산은 물 중에 용해된 플루오린화수소의 다양한 농도에서 이용가능하다. 임의의 유용한 HF 농도의 플루오린화수소산 용액은, 에칭제 조성물에 원하는 양의 용해된 플루오린화수소를 제공할 임의의 양, 예를 들어, 다른 성분과 조합하여 기재된 바와 같은 유용한 에칭 조성물을 생성하기에 효과적인 양으로, HF 용액을 다른 성분, 예컨대 아세트산, 과산화수소 용액 등과 조합함으로써, 기재된 바와 같은 에칭 조성물을 제조하기 위한 성분으로서 사용될 수 있다.
기재된 바와 같은 유용한 또는 바람직한 에칭 조성물은 임의의 유용한 또는 원하는 양의 용해된 플루오린화수소를 함유할 수 있다. 바람직한 에칭 조성물은, 에칭 조성물의 총 용해된 물질을 기준으로 기재될 경우에 HF, AA, 및 H2O2의 조합을 함유하는 이전의 에칭 조성물과 비교하여 비교적 감소된 양의 플루오린화수소를 포함할 수 있다. 예를 들어, 유용한 에칭 조성물은 에칭 조성물 중 용해된 물질 100 중량부를 기준으로 10 중량부 이하의 용해된 플루오린화수소, 예컨대 조성물 중 용해된 물질 100 중량부를 기준으로 8, 5, 또는 3 중량부 미만의 HF를 함유할 수 있다. 임의적으로, 바람직한 에칭 조성물은 조성물 중 용해된 물질 100 중량부를 기준으로 2 중량부 미만 또는 1 중량부 미만의 HF를 함유할 수 있다. 이러한 양은 과산화수소를 산 성분과 조합하여 "사용 시점 조성물"을 형성하는 시점에 또는 그 직후에 에칭 조성물에 존재하는 용해된 플루오린화수소의 양을 기재한다.
바람직하게는, 에칭 조성물에서 플루오린화수소의 감소된 양은 실리콘 게르마늄의 에칭 속도를 제어하는데 효과적일 수 있으며, 이는 너무 빠른 실리콘-게르마늄의 에칭 속도를 피하는 것을 의미한다. 너무 빠른 에칭 속도는 처리된 마이크로전자 디바이스의 품질을 저하시킬 수 있다. 플루오린화수소의 감소된 양은 또한 너무 높은 SiNx 또는 SiO2의 에칭 속도를 피할 수 있다. HF는 SiNx 및 SiO2를 에칭하는 강한 능력을 갖는다. 본 설명의 바람직한 에칭 조성물 및 방법에 따르면, SiNx 또는 SiO2의 에칭 속도는 비교적 낮아, 본 발명의 조성물 및 방법이 SiNx 또는 SiO2의 과도한 제거를 야기하지 않고, SiNx 또는 SiO2로 구성된 이들의 표면에 구조물을 포함하는 마이크로전자 디바이스를 처리하는데 유용하게 할 수 있다.
에칭 조성물은 또한 과산화수소 (즉, H2O2, 디옥시단, 옥시다닐, 또는 퍼히드록산), 즉, 용해된 과산화수소를 함유한다. 용해된 과산화수소는 에칭 조성물을 제조하기 위해 사용된 성분으로서, 수성 과산화수소 용액의 형태로 에칭 조성물에 제공될 수 있다. 과산화수소는 공지된 화학 물질이고 종종 물 중에 용해된 과산화수소의 수성 용액에 함유된다. 수성 과산화수소 용액은 1, 5, 10 퍼센트 과산화수소에서 20, 30 또는 40 퍼센트까지 또는 그 초과의 물 중에 용해된 과산화수소 (부피 (리터)당 중량 (그램) 기준으로) 범위의 농도를 포함하여, 물 중에 용해된 과산화수소의 다양한 농도에서 이용가능하다. 임의의 유용한 농도의 과산화수소 용액은, 기재된 바와 같이, 과산화수소 용액을 플루오린화수소산 (수성 용액), 아세트산 용액 등과 같은 다른 성분과 조합함으로써, 기재된 바와 같은 에칭 조성물을 제조하기 위한 성분으로서 사용될 수 있다. 과산화수소는 바람직하게는 사용 시점에 에칭 조성물의 다른 성분에 첨가될 수 있다. 과산화수소 용액은 과산화수소 용액을 에칭 조성물의 다른 성분과 조합하여, 원하는 양의 용해된 과산화수소를 함유하는, 기재된 바와 같은 유용한 에칭 조성물을 생성하는데 효과적일 임의의 농도의 용해된 과산화수소를 함유할 수 있다.
기재된 바와 같은 유용한 또는 바람직한 에칭 조성물은 임의의 유용한 또는 원하는 양의 용해된 과산화수소를 함유할 수 있다. 바람직한 에칭 조성물은 에칭 조성물의 총 용해된 물질 (또는 100 중량부)을 기준으로 기재될 경우, HF, AA, 및 H2O2의 조합을 함유하는 이전의 에칭 조성물과 비교하여 비교적 증가된 양의 용해된 과산화수소를 함유할 수 있다. 예를 들어, 유용한 에칭 조성물은 조성물 중 용해된 물질 100 중량부를 기준으로 적어도 10, 12, 15, 20, 25 또는 적어도 30 또는 35 중량부의 용해된 과산화수소를 함유할 수 있다.
이러한 양은 과산화수소를 용해된 산 물질과 조합하여 "사용 시점 조성물"을 형성하는 시점에 또는 그 직후에 에칭 조성물에 존재하는 용해된 과산화수소의 양을 기재한다. 과산화수소는 용해된 아세트산 및 용해된 포름산과 같은 에칭 조성물에 존재할 수 있는 특정 용해된 산 물질과 반응하는 것으로 공지되어 있다. 이러한 용해된 산 물질을 함유하는 에칭 조성물에 첨가되는 과산화수소의 양은 과산화수소가 그러한 용해된 산 물질과 접촉하고 반응함에 따라 감소할 수 있다.
에칭 조성물은 또한 아세트산 (즉, CH3CO2H, 히드로겐 아세테이트, 또는 메탄카르복실산, 때때로 본원에서 "AA"로 지칭됨), 즉, 용해된 아세트산을 함유한다. 용해된 아세트산은 에칭 조성물을 제조하기 위해 사용된 성분으로서, 수성 아세트산 용액, 또는 실질적으로 비-수성 (예를 들어, 99 퍼센트) 아세트산의 형태로 에칭 조성물에 제공될 수 있다. 아세트산은 99 퍼센트 아세트산과 같은 적은 양의 물을 포함하는, 물 중에 용해된 아세트산 (CH3CO2H, 히드로겐 아세테이트, 또는 메탄카르복실산)으로 구성된 공지된 산 물질이다. 예를 들어, 용액 중 아세트산은 물 중 적어도 95, 98 중량 퍼센트, 또는 99 중량 퍼센트 (부피 (리터)당 중량 (그램)) 이하 또는 그 초과의 아세트산 (때때로 물의 실질적인 부재 하에 "빙초산"으로 지칭됨)의 매우 높은 농도를 포함하여, 물 중에 용해된 아세트산의 다양한 농도에서 이용가능하다. 실질적으로 비-수성 (99 퍼센트 아세트산) 성분을 포함하여, 임의의 유용한 농도의 아세트산 용액은 기재된 바와 같이, 아세트산을 플루오린화수소산 (수성 용액), 과산화수소 용액 등과 같은 다른 성분과 조합함으로써, 기재된 바와 같은 에칭 조성물을 제조하기 위한 성분으로서 사용될 수 있다. 아세트산 성분은 아세트산 성분을 다른 성분과 조합하여 원하는 양의 용해된 아세트산을 함유하는, 기재된 바와 같은 유용한 에칭 조성물을 생성하는데 효과적일 임의의 농도의 아세트산을 함유할 수 있다.
기재된 바와 같은 유용한 또는 바람직한 에칭 조성물은 임의의 유용한 또는 원하는 양의 용해된 아세트산을 함유할 수 있다. 바람직한 에칭 조성물은 에칭 조성물의 용해된 물질을 기준으로 기재될 경우, HF, AA, 및 H2O2의 조합을 함유하는 이전의 에칭 조성물과 비교하여 비교적 감소된 양의 용해된 아세트산을 포함할 수 있다. 예를 들어, 유용한 에칭 조성물은 조성물 중 용해된 물질 100 중량부를 기준으로 50 중량부 이하의 용해된 아세트산, 예컨대 에칭 조성물 중 용해된 물질 100 중량부를 기준으로 약 5 내지 45, 10 내지 40, 또는 15 내지 35 중량부의 용해된 아세트산 범위의 양을 함유할 수 있다.
에칭 조성물 중 용해된 아세트산의 이러한 양은 과산화수소를 용해된 산 물질과 조합하여 "사용 시점" 조성물을 형성하는 시점에, 또는 그 직후에 존재하는 것으로 기재된다. 사용 시, 과산화수소가 용해된 아세트산을 함유하는 수성 용액에 첨가될 경우, 아세트산 및 과산화수소는 반응하여 퍼아세트산을 생성할 수 있다. 유리하게는, 퍼아세트산은 실리콘을 또한 함유하는 마이크로전자 디바이스 기판 표면으로부터 실리콘-게르마늄을 선택적으로 에칭하는데 효과적인 것으로 여겨지고, 에칭 단계를 개시할 때 효과적인 양으로 존재하는 경우, 퍼아세트산은 에칭 단계가 에칭 단계의 최대 에칭 속도의 90 퍼센트인 실리콘-게르마늄 에칭 속도를 달성하기 위해 시간의 양을 감소시키는데 효과적인 것으로 여겨진다.
에칭 조성물은, 플루오린화수소, 용해된 아세트산, 및 용해된 과산화수소 이외에도, 소정량의 용해된 포름산 (즉, CO2H, 아민산, 포르밀산, 히드로겐 카르복실산, 히드록시메타논, 및 때때로 본원에서 "FA"로 지칭됨)을 또한 함유할 수 있다. 용해된 포름산은 에칭 조성물을 제조하기 위해 사용된 성분으로서 수성 포름산 용액의 형태로 에칭 조성물에 제공될 수 있다. 수성 용액 형태의 포름산은, 예를 들어, 10 부피 기준 중량 퍼센트에서 90 부피 기준 중량 퍼센트까지 또는 그 초과의 다양한 농도에서 이용가능하다. 임의의 유용한 농도의 수성 포름산 용액이, 기재된 바와 같이, 성분으로서 수성 포름산 용액을 플루오린화수소산 (수성 용액), 아세트산, 과산화수소 용액 등과 같은 에칭 조성물의 다른 성분과 조합함으로써, 기재된 바와 같은 에칭 조성물을 제조하기 위한 성분으로서 사용될 수 있다.
에칭 조성물 중 용해된 포름산의 양은 임의의 유용한 양일 수 있고, 여기서 바람직한 에칭 조성물은 에칭 조성물의 하나 이상의 성능 특성을 개선시키는데 효과적인 포름산의 양을 함유한다. 예시적 에칭 조성물은 조성물 중 용해된 물질 100 중량부를 기준으로 약 40 중량부 이하의 용해된 포름산, 예컨대 에칭 조성물 중 용해된 물질 100 중량부를 기준으로 약 2 내지 35, 5 내지 30, 또는 10 내지 25 중량부의 용해된 포름산 범위의 양을 함유할 수 있다.
에칭 조성물 중 용해된 포름산의 이러한 양은 과산화수소를 산 성분과 조합하여 "사용 시점" 조성물을 형성하는 시점에, 또는 그 직후에 존재하는 것으로 기재된다. 사용 시, 과산화수소가 용해된 포름산을 함유하는 수성 용액에 첨가될 경우, 포름산 및 과산화수소는 반응하여 퍼포름산을 생성할 수 있다. 유리하게는, 퍼포름산 (에칭 조성물에 또한 존재하는 퍼아세트산과의 조합으로)은 실리콘을 또한 함유하는 마이크로전자 디바이스 기판 표면으로부터 실리콘-게르마늄을 선택적으로 에칭하는데 효과적인 것으로 여겨지고, 에칭 단계를 개시할 때 효과적인 양으로 존재하는 경우, 퍼포름산은 에칭 단계가 에칭 단계의 최대 에칭 속도의 90 퍼센트인 실리콘-게르마늄 에칭 속도를 달성하기 위한 시간의 양을 감소시키는데 효과적인 것으로 여겨진다.
에칭 조성물은, 플루오린화수소, 용해된 아세트산, 및 용해된 과산화수소 이외에도, 소정량의 용해된 황산 (즉, H2SO4, 히드로겐 술페이트)을 또한 함유할 수 있다. 용해된 황산은 에칭 조성물을 제조하기 위해 사용된 성분으로서 수성 황산 용액의 형태로 에칭 조성물에 제공될 수 있다. 수성 용액 형태의 황산은, 예를 들어, 10 부피 기준 중량 퍼센트에서, 90 부피 기준 중량 퍼센트까지 또는 그 초과 (예를 들어, 98 퍼센트 "농축된 황산")의 다양한 농도에서 이용가능하다. 임의의 유용한 농도의 수성 황산 용액은 기재된 바와 같이, 성분으로서 수성 황산 용액을 플루오린화수소산 (수성 용액), 아세트산, 과산화수소 용액 등과 같은 에칭 조성물의 다른 성분과 조합함으로써, 기재된 바와 같은 에칭 조성물을 제조하기 위한 성분으로서 사용될 수 있다.
에칭 조성물 중 용해된 황산의 양은 임의의 유용한 양일 수 있으며, 여기서 바람직한 에칭 조성물은 에칭 조성물의 하나 이상의 성능 특성을 개선시키는데 효과적인 양의 용해된 황산을 함유한다. 이론에 의해 얽매이는 것 없이, 황산은 포름산과 과산화수소의 반응을 촉매화하여 퍼포름산을 생성하고, 또한 아세트산과 과산화수소와의 반응을 촉매화하여 퍼아세트산을 생성하는 것으로 여겨진다. 황산의 존재하에, 과산화수소가 아세트산 및 포름산과 반응하여 퍼아세트산 및 퍼포름산을 생성하는 속도는 증가된다. 결과적으로, 과산화수소가 용해된 포름산, 용해된 아세트산, 및 용해된 황산을 함유하는 수성 조성물에 첨가될 경우, 퍼포름산 및 퍼아세트산의 농도는, 황산의 부재하의 과산화수소와 포름산 및 아세트산과의 동일한 조합과 비교하여, 더욱 빠르게 증가할 것이다. 기재된 바와 같은 에칭 조성물과 관련하여, 과산화수소의 첨가 이후의 시점에 조성물 중 퍼아세트산 및 퍼포름산의 더 높은 농도는, 퍼아세트산 및 퍼포름산의 증가된 양이 실리콘-게르마늄의 에칭 속도를 증가시켜, 에칭 단계가 에칭 단계에 의해 달성된 최대 에칭 속도의 90 퍼센트인 실리콘-게르마늄 에칭 속도에 도달하는데 필요한 시간의 양을 감소시킬 수 있다는 점에서 유리할 수 있다.
바람직한 에칭 조성물은 에칭 단계가 에칭 단계에 의해 달성된 최대 에칭 속도의 90 퍼센트인 실리콘-게르마늄 에칭 속도에 도달하는데 필요한 시간의 양을 감소시킴으로써 에칭 조성물의 성능을 증가시킬 소정량의 용해된 황산을 포함할 수 있다. 예시적 양은 조성물 중 용해된 물질 100 중량부를 기준으로 약 10 중량부 이하의 용해된 황산, 예컨대 에칭 조성물 중 용해된 물질 100 중량부를 기준으로 약 0.1 내지 7, 0.5 내지 5, 또는 1 내지 4 중량부의 용해된 황산 범위의 양일 수 있다.
임의적으로, 예시적 에칭 조성물은 또한 소정량의 용해된 락트산 (CH3CH(OH)CO2H, 2-히드록시프로판산)을 함유한다. 락트산은 수용성 고체 물질이며 고체 락트산 성분 (예를 들어, 수용성 분말), 또는 물 중에 용해된 락트산의 수성 락트산 용액의 형태로 에칭 조성물에 제공될 수 있다. 에칭 조성물 중 용해된 락트산의 양은 임의의 유용한 양일 수 있으며, 여기서 바람직한 에칭 조성물은 에칭 조성물의 하나 이상의 성능 특성을 개선시키는데 효과적인 양의 용해된 락트산을 함유한다. 예를 들어, 출원인은 본원에 기재된 바와 같은 에칭 조성물 및 에칭 방법에서 락트산이, 표면 상에 실리콘-게르마늄 및 실리콘을 모두 갖는 기판을 에칭할 때, 실리콘에 대한 실리콘-게르마늄의 에칭 선택성을 개선시키는데 효과적일 수 있다는 것을 확인하였다.
유용한 및 바람직한 에칭 조성물은, 예컨대 실리콘에 대한 실리콘-게르마늄의 에칭 선택성을 개선시킴으로써, 에칭 조성물의 성능을 증가시킬 양의 용해된 락트산을 포함할 수 있다. 예시적 양은 조성물 중 용해된 물질 100 중량부를 기준으로 약 20 중량부 이하의 용해된 락트산, 예컨대 에칭 조성물 중 용해된 물질 100 중량부를 기준으로 약 0.5 내지 17, 1 내지 15, 또는 3 또는 5 내지 14 중량부의 용해된 락트산 범위의 양일 수 있다.
기재된 바와 같이 용해된 산 및 과산화수소를 함유하는, 기재된 바와 같은 수성 에칭 조성물은, 에칭 조성물이 본원에 기재된 바와 같이 제조되고 사용될 수 있게 하는 양의 물을 함유할 수 있다. 물의 예시적 양은 에칭 조성물의 총 중량을 기준으로 10 내지 70 퍼센트, 예를 들어, 15 내지 60 퍼센트, 예컨대 20 내지 55 중량 퍼센트 물의 범위일 수 있다.
기재된 바와 같은 에칭 조성물은, 용해된 산 물질 및 과산화수소를 함유하는 수성 용액의 형태로, 용해된 산 및 과산화수소 물질을 본원에 기재된 양 및 유형으로 함유하는, 기재된 바와 같은 에칭 조성물을 생성하는데 유용할 임의의 방법에 의해 제조될 수 있다. 한 방법에 의해, 상이한 용해된 물질의 수성 또는 고체 성분은 임의로 단순히 조합되어 균일하게 혼합될 수 있다. 예를 들어, 용해된 물질을 함유하는 수성 용액은 조합되고 균일하게 혼합될 수 있다.
바람직한 방법에 따르면, 에칭 조성물은 산 물질의 수성 용액을 과산화수소의 수성 용액과 조합함으로써 "사용 시점" 조성물로 제조될 수 있다. 바람직하게는, 과산화수소는 산 물질을 함유하는 성분과는 별도로 유지되고 저장될 수 있다. 또한 바람직하게는, 에칭 조성물의 모든 산 물질을 함유하는 단일 조성물 (예를 들어, "수성 산 조성물"로서 지칭되는 수성 용액)은 미리 제조된 다음, 사용 시점에 과산화수소와 조합될 수 있다. 수성 산 조성물은 단일 수성 용액 중에 용해된, 본원에 기재된 바와 같은 산 물질을 함유하거나, 이들로 이루어지거나, 또는 이들로 본질적으로 이루어질 수 있다. 예시적 수성 산 조성물은 모두 물 중에 용해된, 플루오린화수소산, 용해된 아세트산, 포름산, 황산, 및 임의적인 락트산을 함유하거나, 이들로 이루어지거나, 또는 이들로 본질적으로 이루어질 수 있다. 모두 물 중에 용해된, 플루오린화수소산, 용해된 아세트산, 포름산, 황산, 및 임의적인 락트산으로 본질적으로 이루어진 이러한 수성 산 조성물은 5, 2, 1, 0.5, 0.1, 또는 0.05 중량부 이하의, 식별된 용해된 산 물질 이외의 용해된 또는 용해되지 않은 물질을 함유할 수 있다.
도 3을 참조하면, 산 성분 (3) 및 과산화수소 성분 (과산화수소 용액) (14) (뿐만 아니라 추가의 임의적인 물(15))을 포함하거나, 이들로 이루어지거나, 이들로 본질적으로 이루어진 예시적 성분들로부터의 사용 시점 조성물 (즉, 수성 에칭 조성물 (16))의 제조 방법의 바람직한 예의 흐름도가 도시되어 있다. 산 성분은 플루오린화수소산 용액 (2), 아세트산 용액 (예를 들어, 고농축, 99% 아세트산) (4), 황산 용액 (6), 포름산 용액 (8), 및 임의적인 락트산 (고체 또는 용액) (10)을 포함하거나, 이들로 이루어지거나, 또는 이들로 본질적으로 이루어질 수 있다. (이들과 같은 열거된 성분으로 본질적으로 이루어진 성분은 열거된 성분을 함유하고 총 5, 2, 1, 또는 0.5 중량 퍼센트보다 많은 임의의 다른 성분 또는 성분들을 함유하지 않는 성분의 세트이다.)
산 성분 (3)은 처음에 수성 산 조성물 (12)로 조합될 수 있다. 이것은 상업적으로 제조되고, 판매되고, 고객에게 운송된 다음에, 마이크로전자 디바이스 기판을 에칭하는 단계에서 (임의적인 저장 기간 후) 고객에 의해 사용되는 조성물일 수 있다. 고객은, 사용 시점에, 수성 고체 조성물 (용액) (12)을 소정량의 과산화수소 용액 (14), 및 임의적인 증류수 (15)와 조합하여, 본원에 기재된 바와 같이 용해된 산 및 용해된 과산화수소 성분을 함유하는 사용 시점 조성물 (16)을 생성할 수 있다. 산 성분 (3) (예를 들어, 수성 산 조성물 (12))을 과산화수소 용액 (14)과 조합한 후 짧은 시간 기간 내에, 사용 시점 조성물 (16)은 에칭 시스템 (20)에서 에칭 단계에 사용될 수 있다. 에칭 시스템 (20)은 마이크로전자 디바이스 기판 (22) 상에서 임의의 원하는 유형의 에칭 단계를 수행하기 위해 사용될 수 있다. 단일 예로서, 기판 (22) 및 에칭 단계는 본원의 실시예 중 도 1의 단계 3에 도시된 바와 같을 수 있다.
기재된 바와 같은 에칭 조성물은 사용 시점에 또는 전에 혼합되는 단일-패키지 배합물 또는 다중-파트 배합물로서 저장 및 판매하기 위해 제조 및 포장될 수 있다. 다중-파트 배합물의 하나 이상의 파트는 함께 혼합될 때 원하는 대로 에칭 조성물을 형성하는 성분 또는 용해된 물질의 임의의 조합을 함유할 수 있다. 바람직한 에칭 조성물은 용해된 산 물질을 함유하고 과산화수소를 함유하지 않는 수성 산 조성물인 하나의 파트 (즉, 하나의 별도의 조성물)를 포함하는 다중-파트 배합물 또는 다중-파트 제품으로서 제조되고 포장될 수 있다. 수성 산 조성물은 수성 산 조성물 및 별도의 과산화수소 용액을 포함하는 다중-파트 배합물의 파트일 수 있고, 이는 과산화수소 용액을 수성 산 조성물과 직접 혼합하여 모든 용해된 산 및 과산화수소 물질의 원하는 양을 함유하는 에칭 조성물을 생성할 수 있게 하는 양 및 농도로 과산화수소를 함유한다. 과산화수소 조성물은 수성 산 조성물과 조합하여 판매될 수 있거나, 또는 대안적으로는 고객, 즉, 에칭 조성물의 사용자에게 또는 이들에 의해 개별적으로 제공될 수 있다. 임의적으로, 단일-또는 다중-파트 조성물의 물질의 농도는 농축될 수 있는데, 이는 조성물이 사용 시점에 에칭 조성물에 포함될 물의 양에 비해 감소된 물의 양을 함유한다는 것을 의미한다. 따라서, 농축된 조성물의 사용자는, 사용하기 위해, 농축된 조성물을 소정량의 물 (바람직하게는 탈이온수), 예를 들어, 농축된 조성물의 부피당 1, 2, 4, 5, 7, 또는 10 부피의 물과 조합하여, 원하는 양의 물, 및 원하는 농도의 용해된 물질을 갖는 에칭 조성물을 형성할 수 있다.
에칭 조성물은 마이크로전자 디바이스 기판의 표면으로부터 실리콘에 비해 실리콘-게르마늄 물질을 선택적으로 제거하는 방법에 유용하다. 실리콘 선택적 조성물을 사용하는 함유 물질이 고려된다. 마이크로전자 디바이스 기판의 에칭 방법은 반도체 제작 기술분야에 공지되어 있고, 공지되고 상업적으로 입수가능한 장비 상에서 수행될 수 있다. 일반적으로, 기판의 표면에서 물질을 선택적으로 제거하기 위해 기판을 에칭하기 위해, 에칭 조성물은 표면에 적용되고 표면 구조물과 접촉하여, 화학적으로 특정 구조물을 선택적으로 제거할 수 있게 될 수 있다. 에칭 조성물은 임의의 적합한 방식으로, 예컨대 표면 상에 에칭 조성물을 분무하는 것; (정적 또는 동적 부피의 조성물에서) 기판을 에칭 조성물에 침지시키는 것; 표면을 또 다른 물질, 예를 들어, 상부에 흡수된 에칭 조성물을 갖는, 패드, 또는 섬유상 흡수제 도포기 요소와 접촉시키는 것; 순환 풀에서 기판을 소정량의 에칭 조성물과 접촉시키는 것; 또는 에칭 조성물을 실리콘-게르마늄 및 실리콘을 함유하는 마이크로전자 기판의 표면과 제거 접촉시키는, 임의의 다른 적합한 방식, 수단 또는 기술에 의해 표면에 적용될 수 있다. 적용은 동적 또는 정적 세정을 위해, 배치 또는 단일 웨이퍼 장치에 있을 수 있다.
유용한 에칭 공정의 조건 (예를 들어, 시간 및 온도)은 효과적이거나 또는 유리한 것으로 밝혀진 임의의 것일 수 있다. 일반적으로, 에칭 조성물을 실리콘-게르마늄을 선택적으로 제거하기에 충분한 시간 동안 표면과 접촉시키고, 여기서 에칭 조성물은 실리콘-게르마늄의 선택적 제거에 효과적인 온도에 있다. 에칭 단계를 위한 시간의 양은 너무 짧지 않아야 하는데, 이는 실리콘-게르마늄의 에칭 속도가 너무 높을 수 있고, 이것은 에칭 단계의 종료 시 마이크로전자 디바이스의 저하된 품질로 이어질 수 있다는 것을 의미하기 때문이다. 물론 에칭 단계에 필요한 시간의 양은 바람직하게는 과도하게 길지 않아, 에칭 공정 및 반도체 제작 라인의 양호한 효율 및 처리량을 가능하게 한다. 에칭 단계에 유용한 시간의 예는 약 20℃ 내지 약 100℃, 바람직하게는 약 25℃ 내지 약 70℃의 범위의 온도에서, 약 5 분 내지 약 200 분, 바람직하게는 약 10 분 내지 약 60 분의 범위일 수 있다. 이러한 접촉 시간 및 온도는 예시적이며, 필요한 제거 선택성을 달성하기에 효과적인 임의의 다른 적합한 시간 및 온도 조건이 사용될 수 있다.
실리콘-게르마늄의 원하는 양의 선택적 에칭의 완료 후에, 에칭된 마이크로전자 디바이스의 표면에 남아 있는 에칭 조성물은 임의의 원하는 유용한 방법에 의해, 예컨대 물을 사용한, 헹굼, 세척, 또는 다른 제거 단계에 의해 표면으로부터 제거될 수 있다. 예를 들어, 에칭 후, 마이크로전자 디바이스 기판은 탈이온수의 헹굼 용액으로 헹군 후, 예를 들어, 스핀-건조, N2, 증기-건조 등에 의해 건조시킬 수 있다.
본 발명의 에칭 조성물 및 방법은 실리콘 및 게르마늄의 구조물을 함유하는 기판으로부터, 희생 층으로서 실리콘-게르마늄의 선택적 에칭에 특히 유용할 수 있다. 한 예에서, 기판은 실리콘 및 실리콘-게르마늄의 다수의 교대 층을 함유한다. 본 발명의 에칭 조성물 및 방법은 실리콘의 층들 사이에서 실리콘-게르마늄 물질을 측면으로 에칭하는데 유용할 수 있다. 나머지 구조물은 마이크로전자 디바이스의 전계-효과-트랜지스터 (FET)를 제조하는데 유용할 수 있는 실리콘 나노와이어를 포함한다. 용어 "나노와이어"는 이 용어가 반도체 및 마이크로전자 디바이스 기술분야에서 주어지는 의미와 일치하는 방식으로 본원에서 사용된다. 이와 일관되게, 실리콘 나노와이어는 도핑되거나 또는 도핑되지 않을 수 있고, 약 20 내지 100 나노미터, 예를 들어, 25 내지 50 나노미터 범위의 단면 (폭)을 포함하는 치수, 및 100 내지 400 나노미터, 예를 들어, 150 내지 300 나노미터 범위일 수 있는 더 긴 치수 (예를 들어, 길이 또는 높이)를 가질 수 있는, 실리콘으로 구성된 나노-규모의 구조물, 예를 들어, 단결정질 실리콘일 수 있다.
본 발명의 조성물 및 방법은, 예를 들어 전계-효과 트랜지스터에 포함될 수 있는, 기재된 바와 같은 나노와이어를 제조하는데 유용한 것 이외에도, 실리콘-게르마늄 및 실리콘을 함유하는 기판으로부터, 희생 물질로서 실리콘-게르마늄을 선택적으로 제거하기 위해 본 발명의 에칭 조성물을 사용함으로써, 마이크로전자 디바이스의 일부분으로서 유용할 3차원 실리콘 구조물 (예를 들어, 온 인슐레이터), 실리콘-온-낫싱 구조물, 및 다양한 다른 복잡한 2차원 및 3차원 실리콘 구조물을 비롯하여, 다른 구조물을 제조하는데 또한 유용할 것이다.
실시예
SiGe의 선택적 제거는 희생 물질을 제거하여 실리콘 나노와이어 및 실리콘 온 낫싱 (SON)과 같은 고급 디바이스 구조물을 생성하기 위해 사용되어 왔다. 이러한 디바이스는 3차원 구조물을 생성하기 위해 층상 구조물의 에피택셜 증착, 이어서 패터닝 및 선택적 측면 에칭에 의해 제작되었다. 이는 도 1에서 나노와이어 적용에 대해 개략적으로 도시되어 있다:
단계 1: Si 및 SiGe의 에피택셜 스택이 증착된다.
단계 2: 이들은 표준 리소그래피로 생성된 마스크 및 지향성 에칭으로 패턴화된다.
단계 3: 등방성 에칭은 희생 SiGe 물질을 측면으로 에칭하여 실리콘 나노와이어 뒤에 남기기 위해 사용된다.
본 설명의 본 발명의 조성물 및 에칭 방법을 사용하는 방법의 하나의 비제한적인 예는 Si 및 SiGe의 에피택셜 스택으로부터 희생 실리콘-게르마늄을 제거하기 위한 에칭 단계를 포함하는, 도 1의 단계 3에 예시되어 있다. 희생 SiGe를 선택적으로 제거하는데 효과적인 에칭 공정은 Si 제거에 비해 SiGe 제거에 매우 선택적인 것일 수 있다. 생성된 Si 나노와이어에서 격자 미스매치 및 이에 따른 변위 밀도가 최소화되도록 낮은 게르마늄 함량을 갖는 SiGe를 사용하는 것이 바람직하다. 낮은 게르마늄 함량을 갖는 희생 SiGe를 사용함으로써 격자 미스매치를 감소시키는 것은 매우 선택적인 SiGe 제거를 달성하는데 더 큰 도전을 초래하는데, 낮은 Ge 함량을 갖는 SiGe가 화학적으로 순수 실리콘와 매우 유사해지기 때문이다. 결정 배향에 크게 의존하지 않는 에칭 속도를 갖는 것이 또한 바람직하다.
이전에, 상이한 마이크로전자 디바이스를 처리하는데 있어서, (비-FET, 비-나노와이어 구조물을 제조하기 위한) Si에 대한 SiGe의 선택적 에칭은 HCl을 사용한 등방성 건식 에칭을 사용하거나, 또는 다양한 잠재적인 습식 에칭 접근법 중 하나에 의해 수행될 수 있었다. 선택적 에칭의 이전에 기재된 한 방법은 아세트산/과산화수소/플루오린화수소산/물 혼합물의 에칭 조성물을 사용하는 습식 에칭 공정을 포함한다 (캠스(Cams) 등의 문헌 ("Chemical Etching of Si1-x Ge x in HF:H2O2:CH3COOH," Journal of the Electrochemical Society, vol. 142, no. 4, pp. 1260-1266, 1995) 참조). 기재된 방법의 여러 단점으로는 낮은 Ge 함량의 희생 SiGe 물질에서 작동할 때 SiGe:Si 선택성에서 상당한 감소가 존재한다는 것, 및 H2O2 첨가 후 안정적인 에칭 속도를 달성하기 위해 오랜 시간이 필요하다는 것을 포함한다. 또한, 선택적 SiGe 에칭 단계 동안 노출되거나 또는 노출되어지는 실리콘 옥시드 또는 실리콘 니트라이드를 포함하는 기판에 있어서, 이들 물질에 대한 낮은 에칭 속도가 요구된다. 그러나 캠스 등에 의해 기재된 것과 유사한 배합물에서 높은 HF 농도는 기재된 방법 및 조성물을 이러한 적용에 적합하지 않게 만들 것으로 예상된다.
도 2는 HPA (1:2:6) (HF:H2O2:AA)의 에칭 조성물 및 본 개시내용의 개선된 에칭 조성물에 대해, 혼합 후 시간에 대한 Si0.75Ge0.25의 에칭 속도를 나타낸다. 안정적인 에칭 속도를 다음 1 시간 동안 10% 미만으로 변하는 것으로 정의하면, HPA 배합물은 안정적인 에칭 속도에 도달하는데 2 시간이 걸리고, 한편 배합물 A의 경우에 안정적인 에칭 속도는 30 분 내에 달성된다.
표 1에 요약한 배합물 및 성능은 플루오린화수소, 과산화수소, 아세트산, 및 물로만 구성된 에칭 조성물에 대한 본 발명의 에칭 조성물의 성능 개선을 보여준다.
에칭 배합물 및 성능, 여기서 배합물은 각 성분의 중량 퍼센트가 나타나 있다.
(괄호 안에는 조성물의 각각의 용해된 물질의 중량부가 보고되어 있다. 나머지는 H2O이다. 이 표에서 nm로 표시된 항목은 측정되지 않았다)
Figure 112019102517112-pct00001
표 1

Claims (27)

  1. 마이크로전자 디바이스의 표면으로부터 실리콘에 비해 실리콘-게르마늄을 선택적으로 제거하는 방법이며,
    실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 디바이스 표면을 제공하고,
    0.1 내지 10 중량부의 플루오린화수소,
    10 내지 35 중량부의 용해된 과산화수소,
    5 내지 50 중량부의 용해된 아세트산,
    2 내지 40 중량부의 용해된 포름산, 및
    0 내지 10 중량부의 용해된 황산
    을 포함하는 수성 에칭 조성물을 제공하고,
    상기 표면을 수성 에칭 조성물과 접촉시켜 실리콘에 비해 실리콘-게르마늄을 선택적으로 제거하는 것
    을 포함하는 방법.
  2. 제1항에 있어서, 실리콘-게르마늄이 화학식: Six:Gey를 가지며, 여기서 x는 약 0.70 내지 0.90의 범위이고, y는 약 0.10 내지 약 0.30의 범위이고, 이때 x + y = 1.00인 방법.
  3. 제1항에 있어서, 에칭 조성물이 에칭 조성물 중 총 용해된 물질 100 중량부당 1 중량부 미만의 플루오린화수소를 함유하는 것인 방법.
  4. 제1항에 있어서, 에칭 조성물이 에칭 조성물 중 총 용해된 물질 100 중량부당 15 내지 35 중량부의 용해된 아세트산을 함유하는 것인 방법.
  5. 제1항에 있어서, 에칭 조성물이 에칭 조성물 중 총 용해된 물질 100 중량부당 10 내지 25 중량부의 용해된 포름산을 함유하는 것인 방법.
  6. 제1항에 있어서, 에칭 조성물이 에칭 조성물 중 총 용해된 물질 100 중량부당 0.1 내지 10 중량부의 용해된 황산을 함유하는 것인 방법.
  7. 제1항에 있어서, 에칭 조성물이 에칭 조성물 중 총 용해된 물질 100 중량부당 0.5 내지 20 중량부의 용해된 락트산을 함유하는 것인 방법.
  8. 제1항에 있어서, 에칭 조성물이
    에칭 조성물 중 용해된 물질 100 중량부당
    0.1 내지 10 중량부의 플루오린화수소,
    5 내지 50 중량부의 용해된 아세트산,
    2 내지 40 중량부의 용해된 포름산,
    0.1 내지 10 중량부의 용해된 황산, 및
    10 내지 35 중량부의 용해된 과산화수소,
    0 내지 20 중량부의 용해된 락트산
    을 함유하는 것인 방법.
  9. 제1항에 있어서, 표면이 실리콘 니트라이드 또는 실리콘 옥시드를 포함하는 것인 방법.
  10. 0.1 내지 10 중량부의 플루오린화수소,
    5 내지 50 중량부의 용해된 아세트산,
    2 내지 40 중량부의 용해된 포름산,
    0.1 내지 10 중량부의 용해된 황산,
    0 초과 내지 35 중량부의 용해된 과산화수소, 및
    0 내지 20 중량부의 용해된 락트산
    을 포함하는, 마이크로전자 디바이스의 표면으로부터 실리콘에 비해 실리콘-게르마늄을 선택적으로 제거하기 위한 에칭 조성물.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020197029540A 2017-04-11 2018-04-11 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물 KR102352628B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762484180P 2017-04-11 2017-04-11
US62/484,180 2017-04-11
PCT/US2018/027181 WO2018191426A1 (en) 2017-04-11 2018-04-11 Formulations to selectively etch silicon-germanium relative to silicon

Publications (2)

Publication Number Publication Date
KR20190122832A KR20190122832A (ko) 2019-10-30
KR102352628B1 true KR102352628B1 (ko) 2022-01-18

Family

ID=62104396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197029540A KR102352628B1 (ko) 2017-04-11 2018-04-11 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물

Country Status (6)

Country Link
US (2) US11875997B2 (ko)
JP (1) JP6886042B2 (ko)
KR (1) KR102352628B1 (ko)
CN (1) CN110494961B (ko)
TW (1) TWI721261B (ko)
WO (1) WO2018191426A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3997193B1 (en) 2019-07-08 2023-05-03 Basf Se Composition, its use and a process for selectively etching silicon-germanium material
WO2022055814A1 (en) * 2020-09-11 2022-03-17 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
KR20240068619A (ko) 2021-07-12 2024-05-17 후지필름 가부시키가이샤 반도체 에칭액
US20230064457A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nanostructure Device and Method of Forming Thereof
CN115505390B (zh) * 2022-09-20 2023-07-11 湖北兴福电子材料股份有限公司 一种高选择性锗蚀刻液

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519090A (ja) 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術
JP2008512862A (ja) 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法
JP2010526431A (ja) 2007-05-03 2010-07-29 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 洗浄された歪みシリコン表面を作製するための改良されたプロセス
US20120245228A1 (en) 2011-03-24 2012-09-27 Harvey Michael S Methods and compositions for the generation of peracetic acid on site at the point-of-use

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685946A (en) * 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JP2003179159A (ja) * 2001-12-10 2003-06-27 Sharp Corp 半導体装置の製造方法
US6642536B1 (en) * 2001-12-17 2003-11-04 Advanced Micro Devices, Inc. Hybrid silicon on insulator/bulk strained silicon technology
JP3504939B2 (ja) * 2002-04-04 2004-03-08 理工協産株式会社 過酢酸、過酸化水素同時分別分析法
US20040154641A1 (en) * 2002-05-17 2004-08-12 P.C.T. Systems, Inc. Substrate processing apparatus and method
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6787423B1 (en) * 2002-12-09 2004-09-07 Advanced Micro Devices, Inc. Strained-silicon semiconductor device
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
US7265055B2 (en) * 2005-10-26 2007-09-04 Cabot Microelectronics Corporation CMP of copper/ruthenium substrates
CN101356629B (zh) * 2005-11-09 2012-06-06 高级技术材料公司 用于将其上具有低k介电材料的半导体晶片再循环的组合物和方法
JP2008198826A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 半導体装置の製造方法
US20100112728A1 (en) * 2007-03-31 2010-05-06 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
JP5278725B2 (ja) * 2007-11-07 2013-09-04 日立化成株式会社 接続端子の製造方法とその接続端子を用いた半導体チップ搭載用基板の製造方法
US7598105B2 (en) 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
JP5114436B2 (ja) * 2009-01-23 2013-01-09 シャープ株式会社 金属含有物除去方法およびシリコン精製方法
WO2015146468A1 (ja) * 2014-03-28 2015-10-01 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
KR101713824B1 (ko) * 2015-01-26 2017-03-09 주식회사 케이씨텍 반도체 연마용 슬러리 조성물
US10957547B2 (en) * 2015-07-09 2021-03-23 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
KR102462501B1 (ko) * 2016-01-15 2022-11-02 삼성전자주식회사 슬러리 조성물을 이용하는 집적회로 소자의 제조 방법
US10106737B2 (en) * 2017-03-22 2018-10-23 Lam Research Ag Liquid mixture and method for selectively wet etching silicon germanium
JP7186954B2 (ja) * 2017-03-31 2022-12-12 株式会社Flosfia 処理装置および処理方法
JP6920867B2 (ja) 2017-04-21 2021-08-18 シャープ株式会社 照明装置、表示装置及びテレビ受信装置
KR102480348B1 (ko) * 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
US10672891B2 (en) * 2018-10-04 2020-06-02 International Business Machines Corporation Stacked gate all around MOSFET with symmetric inner spacer formed via sacrificial pure Si anchors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519090A (ja) 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術
JP2008512862A (ja) 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法
JP2010526431A (ja) 2007-05-03 2010-07-29 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 洗浄された歪みシリコン表面を作製するための改良されたプロセス
US20120245228A1 (en) 2011-03-24 2012-09-27 Harvey Michael S Methods and compositions for the generation of peracetic acid on site at the point-of-use

Also Published As

Publication number Publication date
JP6886042B2 (ja) 2021-06-16
TW201839174A (zh) 2018-11-01
US11875997B2 (en) 2024-01-16
WO2018191426A1 (en) 2018-10-18
CN110494961B (zh) 2023-06-13
TWI721261B (zh) 2021-03-11
KR20190122832A (ko) 2019-10-30
US20240096635A1 (en) 2024-03-21
JP2020517108A (ja) 2020-06-11
CN110494961A (zh) 2019-11-22
US20180294165A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
KR102352628B1 (ko) 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물
TWI782893B (zh) 選擇性地移除鍺化矽材料之方法、套組及組成物
JP7502388B2 (ja) 表面処理方法およびそのための組成物
US7628932B2 (en) Wet etch suitable for creating square cuts in si
US8796157B2 (en) Method for selective etching
KR102290209B1 (ko) 규소 및 게르마늄을 선택적으로 에칭하기 위한 배합물
JP2007005656A (ja) メタル材料用エッチング剤組成物及びそれを用いた半導体デバイスの製造方法
US10167443B2 (en) Wet clean process for removing CxHyFz etch residue
JP2003183652A (ja) エッチング剤
TW200834709A (en) Method for reducing and homogenising the thickness of a semiconductor layer on the surface of an electrically insulating material
US20240105455A1 (en) Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate
Rao et al. Effect of surfactant and alcohol additives on etching characteristics in aqueous potassium hydroxide solutions
KR20230058459A (ko) 에칭 조성물, 에칭 방법, 반도체 디바이스의 제조 방법 및 게이트 올 어라운드형 트랜지스터의 제조 방법
KR20230033522A (ko) 반도체 기판 세정용 조성물 및 세정방법
WO2022043165A1 (en) Composition, its use and a process for selectively etching silicon-germanium material
CN111326411A (zh) 硅鳍片结构的修整方法
JP2022094679A (ja) エッチング組成物、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
TW202309343A (zh) 用於半導體基板的蝕刻液組合物
JP2010067982A (ja) エッチング液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant