CN109616518B - 一种mos栅控晶闸管 - Google Patents

一种mos栅控晶闸管 Download PDF

Info

Publication number
CN109616518B
CN109616518B CN201811525422.5A CN201811525422A CN109616518B CN 109616518 B CN109616518 B CN 109616518B CN 201811525422 A CN201811525422 A CN 201811525422A CN 109616518 B CN109616518 B CN 109616518B
Authority
CN
China
Prior art keywords
region
thyristor
mos
grid
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811525422.5A
Other languages
English (en)
Other versions
CN109616518A (zh
Inventor
胡飞
宋李梅
韩郑生
杜寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811525422.5A priority Critical patent/CN109616518B/zh
Publication of CN109616518A publication Critical patent/CN109616518A/zh
Application granted granted Critical
Publication of CN109616518B publication Critical patent/CN109616518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种MOS栅控晶闸管。所述MOS栅控晶闸管包括阴极、栅极和阳极三个电极，其中，所述栅极包括NMOS和PMOS，所述MOS栅控晶闸管还包括N‑P‑N‑P四层结构区和P+扩散区，其中，所述N‑P‑N‑P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区，所述N型漂移区中靠近所述P+扩散区的区域内设置N型埋层。本发明能够抑制基极电阻控制晶闸管BRT和发射极开关晶闸管EST开启过程中的snapback现象，从而能够解决多元胞开启不一致问题，提高器件工作可靠性。

Description

一种MOS栅控晶闸管
技术领域
本发明涉及半导体技术领域，尤其涉及一种MOS栅控晶闸管。
背景技术
与绝缘栅双极性晶体管(Insulated Gate Bipolar Transistor，IGBT)相比，MOS栅控晶闸管因具有导通电阻低、电流密度高和开启速度快等优势在诸如脉冲功率等领域应用广泛。MOS栅控晶闸管是一种主要由N-P-N-P四层半导体材料构成的晶闸管结构，通过NMOS注入电子电流开启晶闸管内部正反馈使功率半导体器件导通，PMOS抽取反馈电流中断正反馈使功率半导体器件关断。
目前，MOS栅控晶闸管主要有三种结构：MOS控制晶闸管(MOS ControlledThyristor，MCT)、基极电阻控制晶闸管(Base Resistance Controlled Thyristor，BRT)和发射极开关晶闸管(Emitter Switched Thyristor，EST)，如图1和2所示，分别为BRT的剖面结构图和输出特性曲线，BRT器件包括包含阳极A、阴极K和栅极G三个电极，栅极施加正向偏压时，N沟道场效应晶体管NMOS导通、P沟道场效应晶体管PMOS关断，NMOS电流触发晶闸管结构开启内部正反馈，使器件导通；栅极施加负向偏压时，NMOS关断、PMOS导通，PMOS抽取P基区空穴电流，破坏晶闸管内部正反馈，使器件关断。由于器件寄生PNP三极管的存在，BRT在小电流时工作在IGBT模式，输出特性存在snap-back现象(如图2所示)，此外，PMOS关断能力弱，使得BRT关断速度较慢，关断功耗较大。
由此可见，虽然与MCT相比，BRT和EST具有工艺和IGBT相兼容的优势，但在开启过程中工作状态从IGBT模式转换到晶闸管模式，发生强烈的电导调制，会使器件导通电阻出现骤降，输出曲线出现snapback现象，在多元胞器件中会造成开启不一致的问题，制约器件性能，影响器件工作可靠性。
发明内容
本发明提供的一种MOS栅控晶闸管，能够抑制基极电阻控制晶闸管BRT和发射极开关晶闸管EST开启过程中的snapback现象，从而能够解决多元胞开启不一致问题，提高器件工作可靠性。
本发明提供一种MOS栅控晶闸管，所述MOS栅控晶闸管包括阴极、栅极和阳极三个电极，其中，所述栅极包括NMOS和PMOS，所述MOS栅控晶闸管还包括N-P-N-P四层结构区P+扩散区，其中，所述N-P-N-P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区，所述N型漂移区中靠近所述P+扩散区的区域内设置N型埋层。
可选地，所述MOS栅控晶闸管为基极电阻控制晶闸管BRT。
可选地，所述基极电阻控制晶闸管BRT的栅极结构为平面栅结构。
可选地，所述基极电阻控制晶闸管BRT的栅极结构为沟槽栅结构。
可选地，所述MOS栅控晶闸管为发射极开关晶闸管EST。
可选地，所述发射极开关晶闸管EST为单沟道发射极开关晶闸管。
可选地，所述发射极开关晶闸管EST为双沟道发射极开关晶闸管
本发明实施例提供的MOS栅控晶闸管，通过采用N型埋层结构，即在N型漂移区中靠近P+扩散区的区域内设置N型埋层以形成强空穴势垒，能够有效阻止底部阳极注入的空穴电流进入P+扩散区以抑制寄生三极管，从而能够加快晶闸管结构开启速度以抑制普通MOS栅控晶闸管存在的snapback现象。
附图说明
图1为现有技术中的BRT的剖面结构图；
图2为上述BRT的输出特性曲线；
图3本发明一实施例MOS栅控晶闸管的结构示意图；
图4为普通MOS栅控晶闸管的空穴电流示意图；
图5为上述实施例中MOS栅控晶闸管的空穴电流示意图；
图6为上述实施例中MOS栅控晶闸管的P基区空穴浓度示意图；
图7为上述实施例中MOS栅控晶闸管的输出特性曲线示意图；
图8为本发明另一实施例MOS栅控晶闸管的结构示意图；
图9为本发明另一实施例MOS栅控晶闸管的结构示意图；
图10为本发明另一实施例MOS栅控晶闸管的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种MOS栅控晶闸管，如图3所示，这里以基极电阻控制晶闸管BRT为例进行说明，其中，所述BRT的栅极结构为平面栅结构，由图3可知，具有平面栅结构的基极电阻控制晶闸管BRT包括阴极K、栅极G和阳极A三个电极，其中，所述栅极包括NMOS和PMOS(如图3中顶部虚线框所示)，所述MOS栅控晶闸管还包括N-P-N-P四层结构区和P+扩散区，其中，所述N-P-N-P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区(如图3中左侧虚线框所示)，所述N型漂移区中靠近P+扩散区的区域(如图3中右侧虚线框所示，即寄生三极管区)内设置N型埋层。
这样，当栅极G施加正向偏压时NMOS导通，形成的电子电流由N+扩散区流入N型漂移区，并进入到下方的N+缓冲层，进入N+缓冲层的电子电流会促进P+阳极区发生空穴强注入，而后注入的空穴在N型漂移区内扩散直至被反偏PN结收集进入到上方的P基区，当P基区内空穴电流足够大时，使得P基区与N+扩散区构成的PN结发生正偏，从而使得晶闸管开启。
本发明实施例提供的MOS栅控晶闸管，通过采用N型埋层结构，即在N型漂移区中靠近P+扩散区的区域内设置N型埋层以形成强空穴势垒，能够有效阻止底部阳极注入的空穴电流进入P+扩散区以抑制寄生三极管，从而能够加快晶闸管结构开启速度以抑制普通MOS栅控晶闸管存在的snapback现象。
普通MOS栅控晶闸管由于存在寄生三极管结构，底部P+阳极区掺杂区注入的空穴会通过右侧反偏PN结直接被扫除到阴极K，器件工作在IGBT模式，如图4所示，为普通MOS栅控晶闸管开启过程中的空穴电流分布，部分空穴电流直接被扫除到右侧P+扩散区进入到阴极K。而本发明提出的MOS栅控晶闸管由于在寄生三极管内制作了N型埋层结构，形成了强空穴势垒，可有效地阻止阳极注入的空穴电流进入到右侧P+扩散区，提高进入左侧晶闸管P基区内的空穴电流，以抑制寄生三极管结构，促进晶闸管的开启。如图5所示，N型埋层结构促使空穴电流进入到P基区，提高了晶闸管P基区内的空穴浓度(如图6所示)，因此，与普通MOS栅控晶闸管相比，本发明提出的MOS栅控晶闸管的输出特性曲线没有snapback现象(如图7所示)
可选地，如图8所示，所述MOS控制晶闸管BRT的栅极结构为沟槽栅结构，即采用沟槽工艺实现栅极结构。
本发明提供一种MOS栅控晶闸管，如图9所示，这里以发射极开关晶闸管EST为例进行说明，其中，所述发射极开关晶闸管EST为单沟道发射极开关晶闸管，由图9可知，单沟道发射极开关晶闸管包括阴极K、栅极G和阳极A三个电极，其中，所述栅极包括NMOS和PMOS，所述MOS栅控晶闸管还包括N-P-N-P四层结构区和P+扩散区，其中，所述N-P-N-P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区，所述N型漂移区中靠近P+扩散区的区域内设置N型埋层。
本发明实施例提供的MOS栅控晶闸管，通过采用N型埋层结构，即在N型漂移区中靠近P+扩散区的区域内设置N型埋层以形成强空穴势垒，能够有效阻止底部阳极注入的空穴电流进入P+扩散区以抑制寄生三极管，从而能够加快晶闸管结构开启速度以抑制普通MOS栅控晶闸管存在的snapback现象。
可选地，如10所示，所述EST为双沟道发射极开关晶闸管。双沟道发射极开关晶闸管包括阴极K、栅极G和阳极A三个电极，其中，所述栅极包括NMOS和PMOS，所述MOS栅控晶闸管还包括N-P-N-P四层结构区和P+扩散区，其中，所述N-P-N-P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区，所述N型漂移区中靠近P+扩散区的区域内设置N型埋层。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种MOS栅控晶闸管，其特征在于，所述MOS栅控晶闸管包括阴极、栅极和阳极三个电极，其中，所述栅极为NMOS和PMOS的栅极，所述MOS栅控晶闸管还包括N-P-N-P四层结构区和P+扩散区，其中，所述N-P-N-P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区，所述N型漂移区中靠近所述P+扩散区的区域内设置N型埋层，且所述N型埋层位于所述P+扩散区的正下方。
2.根据权利要求1所述的MOS栅控晶闸管，其特征在于，所述MOS栅控晶闸管为基极电阻控制晶闸管BRT。
3.根据权利要求2所述的MOS栅控晶闸管，其特征在于，所述基极电阻控制晶闸管BRT的栅极结构为平面栅结构。
4.根据权利要求2所述的MOS栅控晶闸管，其特征在于，所述基极电阻控制晶闸管BRT的栅极结构为沟槽栅结构。
5.根据权利要求1所述的MOS栅控晶闸管，其特征在于，所述MOS栅控晶闸管为发射极开关晶闸管EST。
6.根据权利要求5所述的MOS栅控晶闸管，其特征在于，所述发射极开关晶闸管EST为单沟道发射极开关晶闸管。
7.根据权利要求5所述的MOS栅控晶闸管，其特征在于，所述发射极开关晶闸管EST为双沟道发射极开关晶闸管。
CN201811525422.5A 2018-12-13 2018-12-13 一种mos栅控晶闸管 Active CN109616518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811525422.5A CN109616518B (zh) 2018-12-13 2018-12-13 一种mos栅控晶闸管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811525422.5A CN109616518B (zh) 2018-12-13 2018-12-13 一种mos栅控晶闸管

Publications (2)

Publication Number Publication Date
CN109616518A CN109616518A (zh) 2019-04-12
CN109616518B true CN109616518B (zh) 2022-08-23

Family

ID=66008217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811525422.5A Active CN109616518B (zh) 2018-12-13 2018-12-13 一种mos栅控晶闸管

Country Status (1)

Country Link
CN (1) CN109616518B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437143B (zh) * 2021-06-25 2023-05-02 电子科技大学 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法
CN113809167B (zh) * 2021-08-10 2024-01-09 西安理工大学 一种具有隐埋层的brt及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371836B2 (ja) * 1999-01-28 2003-01-27 株式会社豊田中央研究所 半導体装置
JP2001284574A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 絶縁ゲート付き半導体装置
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7285828B2 (en) * 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US10205017B2 (en) * 2009-06-17 2019-02-12 Alpha And Omega Semiconductor Incorporated Bottom source NMOS triggered Zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
US8482031B2 (en) * 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)
CN102157551A (zh) * 2011-03-10 2011-08-17 电子科技大学 一种具有载流子存储层和额外空穴通路的igbt

Also Published As

Publication number Publication date
CN109616518A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US11552184B2 (en) Carrier storage enhanced superjunction IGBT
US11127829B2 (en) Semiconductor device
US11081574B2 (en) IGBT power device
US11211485B2 (en) Trench power transistor
EP2822038B1 (en) Insulated gate bipolar transistor
US20170162560A1 (en) Semiconductor device
US20150187877A1 (en) Power semiconductor device
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN109616518B (zh) 一种mos栅控晶闸管
US8907374B2 (en) Insulated gate bipolar transistor
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
CN110504305B (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
US11984473B2 (en) Semiconductor device
CN109887844B (zh) 一种双埋层mos栅控晶闸管及制备方法
US20150171198A1 (en) Power semiconductor device
US20150187922A1 (en) Power semiconductor device
US9209287B2 (en) Power semiconductor device
US9318599B2 (en) Power semiconductor device
US20150144993A1 (en) Power semiconductor device
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
US20150144992A1 (en) Power semiconductor device
WO2021017368A1 (zh) 绝缘栅双极型晶体管及其制作方法
CN114420744A (zh) 一种利用自偏置mos钳位的具有晶闸管结构的igbt器件
CN117558743A (zh) 一种集成低损耗软恢复二极管的逆导型绝缘栅双极晶体管器件新结构
US20150187921A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant