KR102286867B1 - 저항 스위칭 소자 및 이를 포함하는 메모리 장치 - Google Patents

저항 스위칭 소자 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR102286867B1
KR102286867B1 KR1020190113858A KR20190113858A KR102286867B1 KR 102286867 B1 KR102286867 B1 KR 102286867B1 KR 1020190113858 A KR1020190113858 A KR 1020190113858A KR 20190113858 A KR20190113858 A KR 20190113858A KR 102286867 B1 KR102286867 B1 KR 102286867B1
Authority
KR
South Korea
Prior art keywords
oxide layer
dimensional electron
electron gas
resistance switching
resistance
Prior art date
Application number
KR1020190113858A
Other languages
English (en)
Other versions
KR20210032632A (ko
Inventor
이상운
박태주
정해준
김성민
김혜주
김성환
Original Assignee
아주대학교산학협력단
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단, 한양대학교 에리카산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020190113858A priority Critical patent/KR102286867B1/ko
Priority to PCT/KR2020/012550 priority patent/WO2021054737A1/ko
Priority to US17/760,967 priority patent/US11871687B2/en
Publication of KR20210032632A publication Critical patent/KR20210032632A/ko
Application granted granted Critical
Publication of KR102286867B1 publication Critical patent/KR102286867B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H01L45/145
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H01L45/122
    • H01L45/1253
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 스위칭 소자가 개시된다. 저항 스위칭 소자는 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 제1 산화물층과 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스; 및 2차원 전자가스와 함께 제2 산화물층에 전기장을 인가하고, 양의 바이어스 인가시 제2 산화물층 내부로 활성금속 이온을 제공하는 활성전극을 구비한다. 이러한 저항 스위칭 소자는 고도로 균일한 저항 스위칭 동작을 실현할 수 있다.

Description

저항 스위칭 소자 및 이를 포함하는 메모리 장치{RESISTIVE SWITCHING DEVICE AND MEMORY DEVICE HAVING THE RESISTIVE SWITCHING DEVICE}
본 발명은 고도로 균일한 저항 스위칭 동작을 신뢰성 있게 수행할 수 있는 저항 스위칭 소자 및 이를 구비하는 메모리 장치에 관한 것이다.
저항 스위칭 메모리 소자는 최근 플레쉬(FLASH) 메모리를 대체할 수 있는 차세대 비휘발성 메모리의 장치로서 많은 관심을 받고 있다.
저항 스위칭 메모리 소자는 스위칭 속도가 빠르고 높은 집적도로 형성할 수 있으며 구성이 간단한 장점이 있다. 일반적으로 저항 스위칭 소자는 저항 스위칭 물질로 금속 산화물을 적용하고, 상기 금속 산화물층 내부에서의 필라멘트의 생성 및 소멸에 기초하여 동작한다.
하지만, 저항 스위칭 메모리 소자는 많은 장점을 가지고 있음에도 불구하고, 현재 극복되어야 할 여러 가지 문제점이 있다. 그 중에서도 일정한 SET 및 RESET 전압에서 스위칭 동작이 일어는 균일한 저항 스위칭 특성을 달성하는 것이 저항 스위칭 메모리 장치의 상용화를 위해 가장 필요하다.
본 발명의 일 목적은 2차원 전자가스를 불활성 전극으로 적용하여 고도로 균일한 저항 스위칭 동작을 수행할 수 있는 저항 스위칭 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 저항 스위칭 소자를 포함하는 메모리 장치를 제공하는 것이다.
본 발명의 실시예에 따른 저항 스위칭 소자는 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스(two-dimensional electron gas, 2DEG); 및 상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 활성전극을 포함한다.
일 실시예에 있어서, 상기 제1 및 제2 산화물층 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 갈륨(Ga) 및 텅스텐(W)으로 이루어진 그룹에서 선택된 하나 이상의 금속 원소를 포함하는 산화물로 형성될 수 있다. 일 실시예로, 상기 제1 및 제2 산화물층 각각은 티타늄 산화물, 아연 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 및 텅스텐 산화물로 이루어진 그룹에서 선택된 금속산화물로 형성될 수 있다. 예를 들면, 상기 제1 산화물층은 이산화티타늄(TiO2) 또는 스트론튬티타네이트(SrTiO3)로 형성되고, 상기 제2 산화물층은 알루미늄옥사이드(Al2O3), 란타늄알루미네이트(LaAlO3), 텅스텐트리옥사이드(WO3), 갈륨옥사이드(Ga2O3) 또는 텅스텐디옥사이드(WO2)로 형성될 수 있다.
일 실시예에 있어서, 상기 활성전극은 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 물질로 형성될 수 있다. 예를 들면, 상기 활성전극은 구리(Cu) 또는 은(Ag)의 활성금속으로 형성된 활성 금속층; 및 티타늄(Ti)으로 형성되고 상기 활성 금속층과 상기 제2 산화물층 사이에 배치된 버퍼층을 포함할 수 있다.
일 실시예에 있어서, 상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고, 상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 될 수 있다.
일 실시예에 있어서, 상기 고저항 상태에서, 상기 필라멘트의 단부와 상기 2차원 전자가스 사이의 간격인 터널 갭은 0.1 이상 0.5nm 이하일 수 있다.
일 실시예에 있어서, 상기 저저항 상태에서, 상기 전도성 필라멘트의 저항은 상기 2차원 전자가스 저항의 95% 이상 105% 이하일 수 있다.
일 실시예에 있어서, 상기 활성 전극 및 상기 2차원 전자가스에는 서로 다른 전압이 인가될 수 있다.
본 발명의 실시예에 따른 메모리 장치는 제1 수평방향 및 이와 교차하는 제2 수평방향을 따라 M×의 매트릭스(matrix) 형태로 배열된 복수의 저항 스위칭 소자들; 상기 제2 수평방향으로 이격되게 배치되고, 각각이 상기 제1 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들의 활성 전극들과 전기적으로 연결된 복수의 제1 신호라인; 상기 제1 수평방향으로 이격되게 배치고, 각각이 상기 제2 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들의 2차원 전자가스들과 전기적으로 연결된 복수의 제2 신호라인을 포함하고, 상기 복수의 저항 스위칭 소자들 각각은, 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성된 상기 2차원 전자가스(two-dimensional electron gas, 2DEG); 및 상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 상기 제1 신호라인을 통해 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 상기 활성전극을 포함한다.
일 실시예에 있어서, 상기 복수의 저항 스위칭 소자들 각각은, 상기 제2 신호라인들 중 대응되는 하나 상에 배치되고, 기둥 구조를 가지는 지지 구조체를 더 포함할 수 있고, 이 경우, 상기 제1 산화물층은 상기 지지 구조체의 측면 및 상부면을 피복하도록 배치되고, 상기 제2 산화물층은 상기 지지 구조체의 측면 및 상부면 상에서 상기 제1 산화물층을 직접 피복하도록 배치될 수 있다.
일 실시예에 있어서, 상기 지지 구조체는 원 또는 다각형의 단면 형상을 갖는 기둥 구조를 가질 수 있다.
일 실시예에 있어서, 상기 제2 신호라인들은 상기 지지 구조체의 하부 단부에 인접한 영역에서 노출된 상기 2차원 전자가스들의 단부면과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 중 상기 지지 구조체의 상부면과 상기 활성 전극 사이의 영역 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고, 상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 될 수 있다.
일 실시예에 있어서, 상기 메모리 장치는 상기 복수의 저항 스위칭 소자들 사이의 공간을 채우도록 배치된 충전층을 더 포함할 수 있고, 이 경우, 상기 저항 스위칭 소자들의 활성 전극들은 상기 충전층의 상부면을 통해 노출되어 상기 제1 신호라인들과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 충전층은 상기 저항 스위칭 소자들 사이의 공간을 채우는 제1 층; 및 상기 제1 층 상부에 형성된 제2 층을 포함할 수 있고, 이 경우, 상기 제1 층은 상기 저항 스위칭 소자들의 제2 산화물층의 상부면 일부를 노출시키고, 상기 제2 층은 상기 저항 스위칭 소자들의 활성 전극들이 각각 관통되는 복수의 관통홀들을 구비할 수 있다.
본 발명의 저항 스위칭 소자 및 메모리 장치에 따르면, 2차원 전자가스를 비활성 전극으로 이용하므로, 상기 제2 산화물층 내부에 상대적으로 작은 필라멘트를 형성할 수 있을 뿐만 아니라, 극도로 짧은 터널 갭(<0.5nm)이 형성되어 필라멘트의 형성 및 파괴에 대한 제어성을 향상시킬 수 있고, 그 결과 매우 균일한 저항 스위칭 특성을 구현할 수 있다. 또한 약 107 사이클 이상의 우수한 내구력을 나타내며, 85℃의 가혹 조건에서도 106s 이상의 시간 동안 데이터를 보유할 수 있다.
도 1은 본 발명의 실시예에 따른 저항 스위칭 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 3은 실시예에 따른 저항 스위칭 소자에 대해 순응 전류 세팅이 없이 수행된 100번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 4는 실시예에 따라 제조된 10개의 저항 스위칭 소자들에 대해 수행된 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 5는 비교예에 따른 저항 스위칭 소자에 대해 수행된 순응 전류를 10㎂로 세팅한 10번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 6은 비교예에 따른 저항 스위칭 소자에 대해 외부 직렬저항을 연결한 경우와 연결하지 않은 경우에 대해 측정된 I-V 곡선을 나타낸다.
도 7a 내지 도 7c는 실시예에 따른 저항 스위칭 소자에 대해 온도에 따른 I-V 곡선을 나타내고, 도 7d는 실시예에 따른 저항 스위칭 소자의 에너지 밴드 다이어그램을 나타낸다.
도 8a는 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 Cu, Ti 및 Al 원소의 EDX 맵핑 결과를 가진 단면 TEM 이미지를 나타내고, 도 8b는 Al2O3 및 TiO2 층 사이의 계면 부근에서의 고확대 TEM 이미지를 나타낸다.
도 9는 실시예에 따른 저항 스위칭 소자에서의 SET 및 RESET 상태에서의 필라멘트의 형성 및 파괴, 그리고 필라멘트의 형상을 설명하기 위한 도면이다.
도 10a는 실시예에 따른 저항 스위칭 소자에 대한 100번의 연속적인 전압 스윕들 후의 I-V 곡선을 나타내고, 도 10b는 도 10a의 I-V 곡선으로부터 추출된 RFila(Cu 필라멘트 저항), Rtunnel(터널 갭 저항), ROX(Al2O3 저항) 및 R2DGE(2DEG 저항)를 나타내며, 도 10c 및 도 10d는 실시예에 따른 저항 스위칭 소자에 인가된 유효 포텐셜의 계산 결과를 나타낸다.
도 11a는 실시예에 따른 저항 스위칭 소자에 대한 시간에 따른 HRS 및 LRS 상태의 85℃에서의 저항값을 나타내고, 도 11b는 실시예에 따른 저항 스위칭 소자에 대한 내구성 테스트 결과를 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 저항 스위칭 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 저항 스위칭 소자(100)는 제1 산화물층(110), 제2 산화물층(120), 2차원 전자가스(two-dimensional electron gas, 2DEG)(130) 및 활성전극(140)을 포함한다.
상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 계면을 형성하도록 서로 적층되어 있고, 상기 2차원 전자가스(130)은 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 사이의 계면에 생성될 수 있다.
상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 서로 다른 금속 산화물로 형성될 수 있다. 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 각각은 결정질 금속산화물로 형성될 수도 있고, 비정질 금속산화물로 형성될 수도 있다.
일 실시예에 있어서, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 텅스텐(W), 스트론튬(Sr) 등으로부터 선택된 하나의 금속 원소를 포함하는 산화물로 형성될 수 있다. 예를 들면, 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 각각은 티타늄 산화물(예를 들어, TiO2, SrTiO3 등), 아연 산화물(예를 들어, ZnO 등), 알루미늄 산화물(예를 들어, Al2O3, LaAlO3 등), 하프늄 산화물(예를 들어, HfO 등), 지르코늄 산화물(예를 들어, ZrO 등), 갈륨 산화물(예를 들면, Ga2O3), 텅스텐 산화물(예를 들어, WOx 등) 등으로부터 선택된 하나의 금속산화물로 형성될 수 있고, 이 경우 상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 서로 다른 물질로 형성될 수 있다. 일 실시예로, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 위치하여, 내부에 전도성 필라멘트가 형성되는 상기 제2 산화물층(120)은 Al2O3, LaAlO3, WOx 등과 같은 알루미늄 산화물 또는 텅스텐 산화물로 형성될 수 있고, 상기 제1 산화물층(110)은 TiO2, SrTiO3 등과 같은 티타늄 산화물로 형성될 수 있다.
상기 2차원 전자가스(130)는 상기 제1 산화물층(110)과 상기 제2 산화물층(120)의 계면에 전자가 고밀도로 구속되어 생성될 수 있다. 상기 2차원 전자가스(130)의 전자들은 상기 계면을 벗어나는 방향으로의 이동은 제한되나 상기 계면을 따라서는 자유로이 이동할 수 있어서, 전기 전도성 특성을 나타낼 수 있다.
한편, 상기 제1 산화물층(110) 및/또는 상기 제2 산화물층(120)의 두께가 약 2.5nm보다 얇은 경우, 상기 2차원 전자가스(130)가 생성되지 않을 수 있으므로, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 약 2.5nm 이상의 두께를 가질 수 있다. 예를 들면, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 약 5 내지 500 nm의 두께로 형성될 수 있다.
상기 활성전극(140)은 상기 제2 산화물층(120)의 상부에 배치될 수 있고, 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 금속 물질로 형성될 수 있다. 일 실시예로 상기 활성 전극(140)은 상기 제2 산화물층(120)의 상부에 배치된 활성 금속층(141) 및 상기 활성 금속층(141)과 상기 제2 산화물층(120) 사이에 배치된 버퍼층(142)을 포함할 수 있다.
상기 활성 금속층(141)은 구리(Cu), 은(Ag) 등의 활성금속으로 형성될 수 있고, 양의 바이어스 전압 인가 조건 하에서 상기 제2 산화물층(120) 내부로 구리(Cu) 이온, 은(Ag) 이온 등의 활성금속 이온을 제공할 수 있다.
상기 버퍼층(142)은 티타늄(Ti)으로 형성될 수 있고, 상기 양의 바이어스 전압 인가 조건 하에서 상기 활성 금속층(141)으로부터 과도한 활성금속 이온이 상기 제2 산화물층(120) 내부로 이동하는 것을 방지할 수 있다.
본 발명의 저항 스위칭 소자(100)에서는 상기 2차원 전자가스(130)가 상기 활성 전극(140)에 대향하는 비활성 전극으로 기능할 수 있다. 따라서, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 서로 다른 전압이 인가되어 제1 전기장이 인가된 경우, 상기 활성 전극(140)으로부터 활성 금속 이온이 상기 제2 산화물층(120) 내부로 주입되어 상기 2차원 전자가스(130) 방향으로 이동하고, 상기 2차원 전자가스(130) 부근에서부터 환원되어 상기 제2 산화물층(120) 내부에 상기 활성 전극(140)과 상기 2차원 전자가스(130)를 전기적으로 연결하는 전도성 필라멘트를 형성할 수 있다. 상기 제2 산화물층(120) 내부에 상기 전도성 필라멘트가 형성된 경우, 상기 제2 산화물층(120)은 저저항 상태(Low Resistance State, LRS)가 된다. 이 경우, 상기 필라멘트의 저항은 상기 2차원 전자가스(130)의 저항과 유사하게 된다. 예를 들면, 상기 저저항 상태(LRS)에서, 상기 필라멘트의 저항은 상기 2차원 전자가스(130)의 저항의 약 95% 이상 105% 이하일 수 있다.
한편, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 반대 극성의 제2 전기장이 인가된 경우, 상기 활성금속 이온이 반대 방향으로 이동하여 상기 2차원 전자가스(130) 부근에서 상기 전도성 필라멘트가 파괴될 수 있고, 이 경우 상기 제2 산화물층(120)은 고저항 상태(High Resistance State, HRS)가 된다.
따라서, 상기 저항 스위칭 소자(100)는 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 인가되는 전기장에 따라 상기 제2 산화물층(120)의 저항 상태를 스위칭할 수 있고, 이러한 특성을 이용하여 상기 저항 스위칭 소자(100)는 메모리 소자, 뉴로모픽 소자 등에 적용될 수 있다.
한편, 종래의 저항 스위칭 소자의 경우, 반복적인 전기장 조건 하에서의 제어되지 않은 필라멘트의 형성 및 파괴 때문에 고저항 상태에서 저저항 상태로 스위칭하기 위한 SET 전압과 저저항 상태에서 고저항 상태로 스위칭하기 위한 RESET 전압이 일정하지 않은 불균일한 저항 스위칭 특성을 나타내는 문제점이 있었고, 이러한 문제점은 저항변화 산화물층 내부에 상대적으로 큰 필라멘트가 형성되기 때문에 주로 야기되는 것으로 알려져 있다.
본 발명의 저항 스위칭 소자(100)는 상기 2차원 전자가스(130)를 비활성 전극으로 이용하므로, 상기 제2 산화물층(120) 내부에 상대적으로 작은 필라멘트를 형성할 수 있을 뿐만 아니라, 극도로 짧은 터널 갭(<0.5nm)이 형성되어 필라멘트의 형성 및 파괴에 대한 제어성을 향상시킬 수 있고, 그 결과 매우 균일한 저항 스위칭 특성을 구현할 수 있다. 이에 대해서는 후술한다.
도 2는 본 발명의 실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 메모리 장치(1000)는 복수의 저항 스위칭 소자들(1100), 복수의 제1 신호라인(1200) 및 복수의 제2 신호라인(1300)을 포함한다.
상기 복수의 저항 스위칭 소자들(1100)은 제1 수평방향 및 이와 직교하는 제2 수평방향을 따라 M×의 매트릭스(matrix) 형태로 배열될 수 있다.
상기 복수의 저항 스위칭 소자들(1100) 각각은 제1 산화물층(1110), 제2 산화물층(1120), 2차원 전자가스(two-dimensional electron gas, 2DEG)(1130), 활성전극(1140) 및 지지 구조체(1150)를 포함할 수 있다.
상기 제1 산화물층(1110), 상기 제2 산화물층(1120), 상기 2차원 전자가스(1130) 및 상기 활성전극(1140)은 도 1을 참조하여 설명한 저항 스위칭 소자(100)의 상기 제1 산화물층(110), 상기 제2 산화물층(120), 상기 2차원 전자가스(130) 및 상기 활성전극(140)과 일부 형상을 제외하고는 실질적으로 동일하므로, 이들에 대한 중복된 상세한 설명은 생략한다.
상기 지지 구조체(1150)는 원 또는 다각형의 단면 형상을 갖는 기둥 형상을 가질 수 있고, 상기 제2 신호라인 상에 배치될 수 있다. 상기 지지 구조체(1150)는 직경은 일정한 기둥 구조를 가질 수도 있으나, 상부면의 직경이 하부면의 직경과 다른 기둥 구조를 가질 수도 있다. 예를 들면, 상기 지지 구조체(1150)는 단면이 원 또는 사각형이고, 직경은 일정하거나 하부면의 직경이 상부면의 직경보다 큰 기둥 구조를 가질 수 있다. 상기 지지 구조체(1150)는 전기 절연성 재질로 형성될 수 있고, 절연성을 갖는다면 그 재료가 특별히 제한되지 않는다.
상기 제1 산화물층(1110)은 상기 지지 구조체(1150)의 측면 및 상부면을 피복하도록 배치될 수 있다. 예를 들면, 상기 제1 산화물층(1110)은 ALD 공정을 통해 상기 지지 구조체(1150)의 측면 및 상부면을 피복하도록 일정한 두께의 제1 산화물 박막을 형성한 후 이를 패터닝함으로써 형성될 수 있다. 그리고 상기 제2 산화물층(1120)은 상기 지지 구조체(1150)의 측면 및 상부면 상에서 상기 제1 산화물층(1110)을 직접 피복하도록 배치될 수 있다. 예를 들면, 상기 제2 산화물층(1120)은 상기 제1 산화물층(1110)을 형성한 후 그 위에 ALD 공정을 통해 제2 산화물 박막을 형성함으로써 형성될 수 있다.
상기와 같이 상기 제1 및 제2 산화물층(1110, 1120)이 계면을 형성하도록 형성된 경우, 앞에서 설명한 바와 같이 상기 제1 및 제2 산화물층(1110, 1120) 계면에는 상기 2차원 전자가스(1130)가 형성될 수 있다.
상기 복수의 제1 신호라인(1200)은 상기 복수의 저항 스위칭 소자들(1100)의 상부에 배치될 수 있고, 상기 복수의 저항 스위칭 소자들(1100)의 활성 전극(1140)과 전기적으로 연결될 수 있다.
일 실시예로, 상기 복수의 제1 신호라인(1200)은 상기 제2 수평방향으로 서로 이격되게 배치될 수 있고, 각각의 제1 신호라인(1200)은 상기 제1 수평방향을 따라 연장될 수 있다. 상기 제1 신호라인(1200) 각각은 상기 복수의 저항 스위칭 소자들(1100) 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들(1100)의 활성 전극들(1140)과 전기적으로 연결되고, 상기 M개의 저항 스위칭 소자들(1100)의 활성 전극들(1140)에 제1 전압을 인가할 수 있다.
상기 복수의 제2 신호라인(1300)은 상기 복수의 저항 스위칭 소자들(1100)의 하부에 배치될 수 있고, 상기 복수의 저항 스위칭 소자들(1100)의 2차원 전자가스(1130)와 전기적으로 연결될 수 있다. 예를 들면, 상기 저항 스위칭 소자들(1100)의 지지 구조체들(1150) 각각은 대응되는 제2 신호라인(1300) 상에 배치되어, 이에 의해 지지될 수 있다.
일 실시예로, 상기 복수의 제2 신호라인(1300)은 상기 제1 수평방향으로 서로 이격되게 배치될 수 있고, 각각의 제2 신호라인(1300)은 상기 제2 수평방향을 따라 연장될 수 있다. 상기 제2 신호라인(1300) 각각은 상기 복수의 저항 스위칭 소자들(1100) 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들(1100)의 2차원 전자가스들(1130)과 전기적으로 연결되고, 상기 N개의 저항 스위칭 소자들(1100)의 2차원 전자가스들(1130)에 제2 전압을 인가할 수 있다. 예를 들면, 상기 제2 신호라인들(1300)은 상기 지지 구조체(1150)의 하부 영역에서 노출된 상기 2차원 전자가스들(1130)의 단부면과 직접 접촉함으로써, 상기 2차원 전자가스들(1130)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 신호라인(1200, 1300)을 통해 상기 활성 전극(1140)과 상기 2차원 전자가스(1130)에 각각 인가된 상기 제1 및 제2 전압에 의해 상기 제2 산화물층(1120)에는 전기장이 인가되고, 이러한 전기장에 의해 상기 제2 산화물층(1120) 내부, 예를 들면, 상기 제2 산화물층(1120) 중 상기지지 구조체(1150)의 상부면 상에 위치하는 부분에 전도성 필라멘트가 형성되거나 형성된 필라멘트가 파괴될 수 있다.
본 발명의 실시예에 따른 메모리 장치(1000)는 구조적 안정성을 향상시키기 위해 충전층(1400)을 더 포함할 수 있다.
상기 충전층(1400)은 전기 절연성 재질로 형성될 수 있고, 상기 M×의 매트릭스(matrix) 형태로 배열된 저항 스위칭 소자들(1100) 사이의 공간을 채우도록 배치될 수 있고, 상기 저항 스위칭 소자들(1100)의 활성 전극들(1140)은 상기 충전층(1400)의 상부면을 통해 노출되어 상기 제1 신호라인들(1200)과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 충전층(1400)은 상기 저항 스위칭 소자들(1100) 사이의 공간을 채우는 제1 층(1410) 및 상기 제1 층 상부에 형성된 제2 층(1420)을 포함할 수 있다.
상기 제1 층(1410)은 상기 저항 스위칭 소자들(1100) 사이의 공간을 채우면서 상기 저항 스위칭 소자들(1100)의 제2 산화물층(1120)의 상부면 일부를 노출시키도록 형성될 수 있다. 상기 제2 층(1420)은 상기 제1 층(1410) 상부에 적층되게 형성될 수 있고, 상기 저항 스위칭 소자들(1100)의 활성 전극들(1140)이 각각 관통되는 복수의 관통홀들을 구비할 수 있다. 한편, 상기 제1 층(1410)과 상기 제2 층(1420)은 서로 동일한 재료로 형성될 수도 있고, 서로 다른 절연성 재료로 형성될 수도 있다.
본 발명의 메모리 장치(1000)는 제1 및 제2 산화물층(1110, 1120) 사이에 생성된 2차원 전자가스(1130)를 비활성 전극으로 사용하는 원자 스위칭 소자들(1100)을 포함하므로, 고도로 균일한 저항 스위칭 동작을 수행할 수 있고, 또한 약 107 사이클 이상의 우수한 내구력을 나타내며, 85℃의 가혹 조건에서도 106s 이상의 시간 동안 데이터를 보유할 수 있다.
이하 본 발명의 실시예에 대해 상술한다. 다만, 하기 실시예는 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
기판 상에 250℃의 ALD(atomic layer depostion) 공정을 통해 약 20nm 두께의 TiO2 필름을 형성하였다. 이 때, TiO2 필름의 티타늄 및 산소의 소스로서 티타늄 테트라이소프록사이드(TiOCH(CH3)24, TTIP) 및 물(H2O)을 각각 사용하였다.
이어서, 2차원 전자가스(2DEG)의 생성을 위해, 상기 TiO2 필름 상에 250℃의 ALD 공정을 통해 약 7nm 두께의 Al2O3 박막을 형성하였다. 이 때, Al2O3 박막의 알루미늄 및 산소의 소스로서 트리메틸알루미늄(Al(CH3)3, TMA) 및 물(H2O)을 각각 사용하였다.
이어서, E-beam 증착 공정 및 포토리소그라피 공정을 통해 상기 Al2O3 박막 상에 Ti(2nm)/Cu(10nm)/Pt(40nm) 적층 구조를 갖고 사각형 형상으로 패터닝된 활성 전극을 형성하였다.
이어서, 솔더링 공정을 통해 상기 2차원 전자가스와 접촉하는 인듐 바텀 콘택(bottom contact)을 형성하여, 실시예에 따른 저항 스위칭 소자를 제조하였다.
[비교예]
진공 증착의 방법으로 기판 상에 백금(Pt)을 증착하여 불활성 전극을 형성하였다.
이어서, 상기 불활성 전극 상부에 실시예와 동일한 ALD 공정을 통해 약 7nm 두께의 Al2O3 박막을 형성하였다.
이어서, 상기 Al2O3 박막 상에 실시예와 동일한 E-beam 증착 공정 및 포토리소그라피 공정을 통해 Ti(2nm)/Cu(10nm)/Pt(40nm) 적층 구조를 갖고 사각형 형상으로 패터닝된 활성 전극을 형성하여, 비교예에 따른 저항 스위칭 소자를 제조하였다.
[실험예]
도 3은 실시예에 따른 저항 스위칭 소자에 대해 순응 전류 세팅이 없이 수행된 100번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다. 도 3에서, 빨강색 곡선은 100번의 연속적인 I-V 스윕들에서의 대표 I-V 곡선을 나타내고, 회색 선들은 다른 99번의 I-V 곡선들을 나타내며, 파랑색 곡선은 포밍 프로세스를 나타낸다. 그리고 도 3의 삽도는 실시예에 따른 저항 스위칭 소자에 대해 SET 상태에서 측정된 온도에 따른 저항 값을 나타내는 그래프이다.
먼저, 도 3의 삽도를 참조하면, Al2O3 박막 내에 형성되는 필라멘트는 Cu로 이루어짐을 확인할 수 있다. 구체적으로, 온도에 대한 금속 저항의 일반적인 의존성은 하기 수식 1로 표시된다.
[수식 1]
Figure 112019094606357-pat00001
상기 수식 1에서, R(T)은 온도 T에서의 저항을 나타내고, R0는 상온 To에서의 저항을 나타내고, α는 온도에 대한 저항 상수를 나타낸다.
2V의 읽기 전압에서 측정된 α는 2.25×10-3 K-1이었고, 이는 Cu 나노와이어에 대해 이전에 보고된 값인 약 2×10-3 K-1와 일치하고, 이로부터 필라멘트는 금속 Cu로 이루어져 있음이 증명될 수 있다.
한편, 도 3을 참조하면, 실시예에 따른 저항 스위칭 소자는 이전에 보고된 Cu 이온 이동을 이용하는 어떠한 소자보다도 100번의 연속적인 I-V 스윕들에 대해 고도로 균일한 I-V 곡선들이 나타남을 확인할 수 있다.
그리고 실시예에 따른 저항 스위칭 소자에 있어서, 100번의 연속적인 I-V 스윕 과정에서 저저항 상태들의 편차가 거의 없고, 포밍 프로세스 후 첫 번째 스윕에서, 전류는 양의 바이어스에 따라 상대적으로 점진적으로 증가하였다. 이는 필라멘트와 직렬로 연결된 2차원 전자가스의 저항 때문이다.
활성 전극의 크기가 150㎛×150㎛ 정도로 상대적으로 큼에도 불구하고, 실시예에 따른 저항 스위치 소자는 반복적인 사이클에서 균일한 저항 스위칭 특성을 나타냈고, 활성 전극의 크기를 셀의 크기를 10㎛×10㎛로 감소시켜 측정한 경우에도 동일하게 균일한 저항 스위칭 특성을 나타남을 확인하였다.
한편, 0.2V의 읽기 전압에서 on/off 전류 비율은 약 106으로 높은 것을 확인할 수 있다. 그리고 RESET(LRS로부터 HRS로의 스위칭)은 약 -3V의 음의 바이어스에서 발생하고, RESET 전압이 SET 전압보다 더 높은 것으로 측정되었다. 이는 음의 바이어스 조건 하에서 2차원 전자가스의 고갈 특성 때문이다.
도 4는 실시예에 따라 제조된 10개의 저항 스위칭 소자들에 대해 수행된 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
저항 기반 메모리에서, 메모리의 신뢰성 있는 동작을 위해서는 저항 스위칭 특성의 셀간 편차를 감소시키는 것은 매우 중요하다. 그러나 초기 필라멘트를 형성하는 포밍 전압이 각 셀마다 다른 경우, 포밍 전압의 차이로 인해 각 셀에서 다른 저항이 야기되고, 이는 궁극적으로 메모리 동작의 실패를 야기한다.
그러나 도 4를 참조하면, 실시예에 따라 제조된 10개의 서로 다른 저항 스위칭 소자들은 1~5V의 범위에서 서로 다른 포밍 전압을 가짐에도 불구하고, 10개의 저항 스위칭 소자들의 SET 상태에서의 저항값들이 유사하고, 그 결과 균일한 스위칭 거동을 나타냄을 확인할 수 있다. 구체적으로, 각 저항 스위칭 소자의 저항 상태는 2차원 전자가스 때문에 2번째 스윕 모드(도 4의 ② 참조)를 따르기 때문에, SET 프로세스(HRS로부터 LRS로의 스위칭) 후 일정하게 되었다.
이는 2차원 전자가스가 Cu 필라멘트에 직렬로 연결되어 있어서, SET 상태에서의 저항값들이 2차원 전자가스의 저항값으로 균일화되었기 때문이다. 구체적으로, Cu 필라멘트가 성장함에 따라 Cu 필라멘트의 저항이 감소하여 직렬로 연결된 2차원 전자가스의 저항이 Cu 필라멘트보다 커지기 때문에, 바이어스가 2차원 전자가스에 집중되고, 그 결과 추가적인 Cu 이온의 마이그레이션은 억제된다. 따라서, 각 저항 스위칭 소자의 저항은 SET 거동의 중첩으로 이어지는 2차원 전자가스의 저항으로 조정된다. Al2O3/TiO2 계면의 2차원 전자가는 약 1014/cm2의 전자 밀도, 약 3cm2/Vs의 전자 이동도 및 약 20kΩ의 면저항을 갖는 것으로 측정되었다.
이러한 SET 프로세스 후의 셀프 조정 저항 특성은 차세대 비휘발성 메모리 개발에 심각한 장애물인 메모리셀들이 포밍 프로세스 후의 비제어 셀 저항을 극복하게 할 수 있다.
도 5는 비교예에 따른 저항 스위칭 소자에 대해 수행된 순응 전류를 10㎂로 세팅한 10번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 5를 참조하면, 실시예에 따른 저항 스위칭 소자와 비교하여 비교예에 따른 저항 스위칭 소자에서는 불균일한 I-V 특성을 나타내었다. 이는 음의 바이어스 조건 하에서 줄 히팅(Joul heating) 프로세스에 의해 필라멘트의 실질적인 부분이 RESET 프로세스 동안 파괴되었기 때문인데, 이로 인해 필라멘트의 저항 및 형상에 영향을 미치는 이어진 SET 프로세스 동안 고저항 상태(HRS)에서 큰 터널 갭 및 저저항 상태(LRS)에서의 큰 저항 편차를 야기되었다. 종래의 저항 스위칭 소자의 동작에서 이는 전형적인 문제인데, 큰 필라멘트가 형성되고 이어진 줄 히팅 프로세스에 의해 공격적으로 파괴되는 것은 필라멘트 저항 및 형상의 큰 편차를 야기한다.
한편, 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 전류 수준은 10μA의 범위 안에 있는 것으로 나타났고, 이는 비교예에 따른 저항 스위칭 소자의 SET 상태에서의 전류 수준보다 더 낮다. 이는 2차원 전자가스를 비활성 전극으로 적용하는 경우, 더 작은 필라멘트가 형성되기 때문이다.
결론적으로, 2차원 전자가스를 비활성 전극으로 적용하는 경우, 줄 히팅에 의한 필라멘트의 파괴는 최소화될 수 있고, RESET 프로세스는 줄 히팅이 아니라 음의 바이어스 조건 하에서의 Cu 이온들의 마이그레이션에 의해 지배되는 것으로 판단된다. 줄 히팅 효과가 RESET 프로세스에서 지배적이 경우, RESET 프로세스는 바이어스 조건 하에서 전류의 급격한 변화를 겪게 된다.
한편, 도 3의 프로세스 ③에 표시된 바와 같이, 2차원 전자가스를 비활성 전극으로 적용하는 경우, 전류는 보다 점진적으로 감소되었고, 전류 수준은 약 10-5A 이었으며, 이는 종래에 보고된 전류 수준인 약 10-3A보다 현저하게 낮다. 줄 히팅 프로세스는 전류의 제곱에 비례하므로, 본 발명에 따라 2차원 전자가스를 비활성 전극으로 적용하는 경우, 줄 히팅은 더 낮은 전류 수준 때문에 최소화됨을 알 수 있다.
도 6은 비교예에 따른 저항 스위칭 소자에 대해 외부 직렬저항을 연결한 경우와 연결하지 않은 경우에 대해 측정된 I-V 곡선을 나타낸다.
도 6을 참조하면, 만약 2차원 전자가스가 단지 직렬 저항으로 작용한다면, 외부 직렬저항(20kΩ)을 가진 비교예에 따른 저항 스위칭 소자는 실시예에 따른 저항 스위칭 소자와 동일하게 반복적인 측정에 대해 균일한 I-V 특성을 보여야만 할 것이다. 하지만, 도 6의 삽도에 도시된 바와 같이 20kΩ의 외부 저항을 비활성 전극에 직렬로 연결한 경우, 셀프 순응 전류 특성을 나타내었으나, SET 프로세스 후 셀은 고저항 상태(HRS)로 되돌아갈 수 없는 RESET 실패가 나타났다. 이는 필라멘트의 크기가 너무 커서 음의 바이어스에 의해 파괴될 수 없고, 줄 히팅이 RESET 프로세스 내에서 지배적이었기 때문인 것으로 판단된다.
이로부터 2차원 전자가스를 비활성 전극으로 적용하는 경우, 더 작은 필라멘트 형성에 대해 2차원 전자가스가 중요한 역할을 함을 유추할 수 있다.
도 7a 내지 도 7c는 실시예에 따른 저항 스위칭 소자에 대해 온도에 따른 I-V 곡선을 나타내고, 도 7d는 실시예에 따른 저항 스위칭 소자의 에너지 밴드 다이어그램을 나타낸다.
도 7a에 도시된 바와 같이, 낮은 바이어스(<1V) 조건에서 전류는 P-F(Poole-Frankel) 방출 모델에 의해 제어되었고, 상대적으로 높은 바이어스(>1.3V) 조건에서 전류는 QPC(quantum point contact) 모델에 의해 제어되는 것으로 나타났다.
구체적으로, 도 7b에 도시된 바와 같이, I-V 곡선들은 0.8V 보다 낮은 전압들에서의 P-F 전도 모델에 잘 부합하였다. 그러나 도 7c에 도시된 바와 같이, SET 프로세스가 1.3V 이상에서 일어났을 때, I-V 곡선들은 QPC 모델에 보다 잘 적용되었다.
QPC 모델은 매우 좁은 전도 필라멘트들에 적용되고, 불연속적인 금속 아일랜드들 사이의 전도 메카니즘을 설명할 수 있다. 필라멘트는 전자 상태들의 Quasi 1-D 시스템으로 거동하기에 충분히 좁기 때문에, 1-D 파라볼릭 포텐셜을 갖는 것으로 가정되었다. 고저항 상태(HRS)의 I-V 곡선은 QPC 모델에 의해 설명될 수 있고, 이는 필라멘트 단부에서의 원자 수준의 터널 갭을 설명할 수 있다.
QPC 모델이 실시예에 따른 저항 스위칭 소자에 맞는지 여부를 증명하기 위해, I-V 곡선은 수식 2을 이용하여 시뮬레이션 되었고, 실험 결과와 비교되었다.
[수식 2]
Figure 112019094606357-pat00002
수식 2에서, e 및 h는 전자 전하 및 플랑크 상수를 각각 나타내고, N은 Cu 필라멘트의 수를 나타내고, Φ는 베리어 높이를 나타내고, α는
Figure 112019094606357-pat00003
와 동일하다. 여기서 tB 및 m*은 터널 갭 및 Cu의 유효 전자 질량을 각각 나타낸다. tB는 N=1일 때 도 7c에서의 최적 피팅에 의해 0.3nm로 가정되었고, m*은 1.01 m0인 것으로 취해졌다. 따라서 α는 Φ의 함수로서 설명될 수 있고, β는 산화물 내에서의 필라멘트 길이의 분율로서 1에 가깝다. 전반적으로 I(V)는 다른 온도들에서 실험적으로 획득된 I-V 곡선들(도 7c)로부터 추출된 베리어 높이 Φ의 함수로서 표현될 수 있다. 베리어 높이는 330 내지 420 K의 범위에서 2.09~2.12 eV인 것으로 계산되었고, 이는 도 7d에 도시된 바와 같이, 에너지 밴드 구조와 일치하였다. 베리어 높이의 온도 의존성은 수식 “
Figure 112019094606357-pat00004
”에 의해 설명될 수 있다. γ 값은 -10-4 내지 -10-3 eV/K의 범위 안에 있는 것으로 보고되었다. 도 7c의 삽도로부터, γ 값은 -3×10-4 eV/K로 계산되었고, 이는 보고된 값들과 유사하다. 실시예에 따른 저항 스위칭 소자에 대응되는 밴드 다이어그램은 도 7d에 도시된 바와 같이 QPC 모델을 사용하여 설명될 수 있다.
도 8a는 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 Cu, Ti 및 Al 원소의 EDX 맵핑 결과를 가진 단면 TEM 이미지를 나타내고, 도 8b는 Al2O3 및 TiO2 층 사이의 계면 부근에서의 고확대 TEM 이미지를 나타낸다.
Al2O3 필름이 고체 전해질로 사용된 경우에 대해서도 필라멘트의 형상은 여전히 논쟁의 대상이다. 금속 이온의 확산성 및 불활성 전극에서의 전기화학적 반응 운동학이 필라멘트의 형상을 결정한다는 것이 보고된 바 있다. 실험적으로, Cu 활성 전극에 가까울수록 더 좁아지는 원뿔형 필라멘트가 보고된 바도 있고, 반대로 불활성 전극에 가까울수록 더 좁아지는 필라멘트 형상도 보고된 바 있다. 활성 전극에 가까울수록 더 좁아지는 필라멘트의 형성은 불활성 전극에서 금속 이온들의 빠른 환원 운동학을 가지고, 고체 전해질을 통한 금속 이온의 높은 확산성 때문인 것으로 판단된다. 반면, 불활성 전극에 가까울수록 더 좁아지는 필라멘트의 형성은 불활성 전극에서의 환원 운동학이 느리고, 고체 전해질 내에서의 금속 이온의 확산성이 낮으며, Cu 이온 운동 거리가 짧은 경우인 것으로 판단된다.
도 8a 및 도 8b를 참조하면, 실시예의 저항 스위칭 소자의 경우, 불활성 전극인 2차원 전자가스에 가까운 영역에서의 필라멘트는 수 nm의 직경을 가질 정도로 극도로 작은 반면, 활성 전극에 가까운 필라멘트의 상부 부분은 이전에 보고된 만큼 큰 것으로 나타났다.
도 8a에 도시된 바와 같이, Cu, Ti 및 Al 원소의 EDX 맵핑 분석은 Cu 원소의 Al2O3/TiO2 층들 방향으로의 Cu 원소의 마이그레이션을 뒷받침한다.(Cu 마이그레이션이 현저한 영역은 빨강색 화살표로 표시되어 있고, 마이그레이션 전의 Cu 원소의 더 낮은 제한은 노랑색 가이드선에 의해 표시되어 있음) 필라멘트의 상부 부분은 포밍 프로세스 동안 형성되고, 2차원 전자가스 부근의 필라멘트의 하부 부분은 SET/RESET 프로세스 동안 변경되는 것으로 판단된다.
도 8b에 도시된 바와 같이, Cu 필라멘트의 크기는 상부 대응부분보다 훨씬 작으며, 그 결과 단지 필라멘트의 하부 부분이 SET/RESET 프로세스 동안 변경된 것으로 판단되며, 이로 인해 반복적인 I-V 스윕에 걸쳐 고도로 균일한 SET/RESET 프로세스를 유도하는 것으로 판단된다.
한편, 작은 필라멘트를 형성하기 위해서는 불활성 전극에서의 Cu 이온의 환원 속도가 충분히 느릴 필요가 있고, Al2O3/TiO2 헤테로 구조 계면에서의 Cu 이온의 환원 속도는 Pt와 같은 귀금속의 환원 속도보다 훨씬 느릴 것으로 판단된다. Al2O3/TiO2 헤테로 구조 계면에서의 2차원 전자가스는 세미 금속성 전기 전도성을 나타내므로 Cu 이온들에 전자를 공급하는 능력은 귀금속 Pt보다 더 약할 것이다. 따라서, Al2O3/TiO2 헤테로 구조 계면에서의 2차원 전자가스를 불활성 전극으로 적용하는 경우, 불활성 전극 부근에서 극도로 작은 필라멘트가 형성될 수 있다.
한편, 불활성 전극 부근에서의 Cu 또는 Ag 이온의 농도는 불활성 전극의 일함수가 감소함에 따라 감소한다. Al2O3/TiO2는 4.3eV 만큼 작은 일함수를 나타낸내므로, Al2O3/TiO2 헤테로 구조 계면의 2차원 전자가스가 불활성 전극으로 적용되는 경우, 불활성 전극에서의 작은 Cu 이온 농도를 유도할 수 있고, 그 결과 불활성 전극 부근에서 극도로 작은 Cu 필라멘트를 유도할 수 있다.
따라서 SET 및 RESET 상태에서의 Cu 필라멘트의 형상들이 제안되었다. TEM 분석 외에, 상부 전극인 활성 전극의 면적이 감소하더라도 저저항 상태(LRS)의 저항은 일정한 반면 고정항 상태(HRS)의 저항은 상부 전극의 면적이 RESET 상태에 대해 감소함에 따라 감소되는 것으로 나타났는데, 이로부터 SET 상태에 대한 전류의 전도도는 필라멘트 전도도에 의해 지배됨을 알 수 있다.
도 9는 실시예에 따른 저항 스위칭 소자에서의 SET 및 RESET 상태에서의 필라멘트의 형성 및 파괴, 그리고 필라멘트의 형상을 설명하기 위한 도면이다. 도 9에서, (a)는 저항 스위칭 소의 초기 상태를 나타내고, (b)는 상부 전극(Cu/Ti)에 양의 전압이 인가되었을 때의 SET 상태를 나타내고, (c) 및 (d)는 상부 전극(Cu/Ti)에 음의 전압이 인가된 이후의 RESET 상태를 나타내며, (e) 및 (f)는 RESET 후 다시 상부 전극(Cu/Ti)에 양의 전압이 인가되었을 때의 SET 상태를 나타낸다.
도 9를 참조하면, SET 상태에서, Al2O3/TiO2 계면에서의 2차원 전자가스의 낮은 일함수 때문에, 상부 전극 부근에서는 큰 직경을 갖고 2차원 전자가스 부근에서는 극도로 작은 직경을 갖는 필라멘트가 형성된다.
2차원 전자가스 부근에서 매우 작은 직경을 갖는 필라멘트 형상 때문에, 음의 전압 조건 하에서 전기장은 2차원 전자가스 부근의 작은 필라멘트 첨단에 집중되고, 이 부분의 Cu 이온들은 대부분 2차원 전자가스 측으로부터 상부 Cu/Ti 전극 방향으로 이동하였으며, 이는 불활성 전극 부근의 좁은 부분에서의 Cu 필라멘트의 파괴를 야기하고, 매우 작은 터널 갭을 갖는 RESET 상태가 된다.
다시 상부 전극에 양의 전압이 인가된 경우, Cu 이온들은 2차원 전자가스로 이동하고, 그 결과 SET 상태를 회복한다.
결론적으로 Cu 필라멘트의 형성 및 파괴는 필라멘트 전체 부분이 아니라 2차원 전자가스 부근에서 일어나고, 이는 반복적인 사이클에 걸쳐 균일한 저항 스위칭을 야기하는 것으로 판단된다.
TEM 분석 및 QPC 모델에 기초하여, 실시예에 따른 저항 스위칭 소자의 경우, 2차원 전자가스 부근에서의 필라멘트는 단지 몇 개의 Cu 원자들로 이루어지는 것으로 가정하였다. 그리고 저항 스위칭 소자의 전체 저항은 하기 수식 3에 기재된 바와 같이 RFila(Cu 필라멘트 저항), Rtunnel(터널 갭 저항), ROX(Al2O3 저항) 및 R2DGE(2DEG 저항)의 함수로 가정될 수 있다.
도 10a는 실시예에 따른 저항 스위칭 소자에 대한 100번의 연속적인 전압 스윕들 후의 I-V 곡선을 나타내고, 도 10b는 도 10a의 I-V 곡선으로부터 추출된 RFila(Cu 필라멘트 저항), Rtunnel(터널 갭 저항), ROX(Al2O3 저항) 및 R2DGE(2DEG 저항)를 나타내며, 도 10c 및 도 10d는 실시예에 따른 저항 스위칭 소자에 인가된 유효 포텐셜의 계산 결과를 나타낸다.(도 10c 및 도 10d의 삽도는 계산된 저항 스위칭 소자의 등가 회로도이다.)
도 10a를 참조하면, 2차원 전자가스 자체('2DEG only')의 I-V 곡선은 18kΩ의 저항을 가진 오믹 유사 거동을 나타내었다. HRS 및 LRS 상태들에 대한 등가 셀 회로는 도 10a의 삽도에 설명되어 있고, 저항 값들은 LRS 상태로부터 추출될 수 있다. 추출된 RFila(Cu 필라멘트 저항), Rtunnel(터널 갭 저항), ROX(Al2O3 저항) 및 R2DGE(2DEG 저항)는 도 10b에 도시되어 있다. R2DGE는 18kΩ이고, RFila는 40kΩ이며, 전체 저항은 58kΩ이다.
[수식 3]
Figure 112019094606357-pat00005
실시예에 따른 저항 스위칭 소자에 양의 바이어스가 인가된 초기 상태에서, Al2O3의 높은 저항 때문에 대부분의 전기적 바이어스는 Cu 전극과 2차원 전자가스 사이에 인가되고, 불완전하게 형성된 Cu 필라멘트의 저항은 2차원 전자가스보다 더 높기 때문에 Cu 이온은 2차원 전자가스 쪽으로 이동하여 Cu 필라멘트를 형성한다. 그러나 Cu 필라멘트의 저항이 2차원 전자가스의 저항값에 가까워짐에 따라, 전기적 바이어스가 2차원 전자가스의 저항 때문에 실질적으로 2차원 전자가스에 인가되기 때문에 추가적인 Cu 이온의 이동이 억제된다. 따라서 Cu 필라멘트 및 2차원 전자가스의 저항은 유사하게 되고, 이로 인하여 고저항(40kΩ)을 가진 더 작은 필라멘트의 형성이 야기된다. 저항 스위칭 소자의 전체 저항(58kΩ)은 2차원 전자가스의 저항(18kΩ) 및 필라멘트의 저항(40kΩ)에 의해 결정된다. 직렬로 연결된 2차원 전자가스의 저항 때문에, Cu 필라멘트의 저항은 2차원 전자가스의 저항에 도달하게 되고, 따라서 실시예에 따른 저항 스위칭 소자에서는, 이전에 보고된 저항 스위칭 소자들에서는 필수적으로 요구된 SET 프로세스를 위한 어떠한 순응 전류 세팅이 필요하지 않게 된다. 이러한 본질적인 전류 순응 효과는 순응 전류 조정을 위한 추가적인 회로의 생략을 가능하게 할 수 있다.
Cu 필라멘트에 인가된 유효 전압이 SET 프로세스 동안 감소되는 것으로 나타났는데, 이는 SET 직전의 과도한 Cu 마이그레이션을 제한할 수 있고, 그 결과 균일한 SET 프로세스에 도움이 될 수 있다.
도 10c 및 도 10d에 도시된 바와 같이, 저항 스위칭 소자에 인가된 전압은 Cu 필라멘트 및 2차원 전자가스 각각에 부분적으로 인가된다. SET 발생 전의 낮은 전압이 인가된 경우, Cu 필라멘트의 저항은 2차원 전자가스의 저항보다 더 높기 때문에 대부분의 전압이 Cu 필라멘트 및 고체 전해질에 인가된다.
그러나 양의 전압이 증가함에 따라 Cu 필라멘트가 성장하기 때문에 Cu 필라멘트의 저항은 2차원 전자가스의 저항과 유사하게 될 때까지 감소하고, 이로 인해 Cu 필라멘트에 인가되는 유효 포텐셜이 감소된다. 필라멘트에 인가되는 상대적인 포텐셜은 도 10d에 도시되어 있다.
전반적으로, Cu 필라멘트의 저항이 2차원 전자가스의 저항에 도달할 때까지 Cu 필라멘트의 저항은 양의 전압이 증가함에 따라 감소한다. SET 프로세스의 끝에서 Cu 필라멘트에 걸리는 전압의 감소 때문에, 더 작은 필라멘트가 형성되고 이에 의해 균일한 I-V 곡선들이 달성될 수 있다. 또한, 2차원 전자가스의 낮은 일함수로 인해 2차원 전자가스에서의 Cu 이온의 환원속도는 느리므로, 더욱 더 작은 필라멘트가 형성이 가능해진다. 이러한 특성들의 조합 때문에 Cu 필라멘트의 형성 및 파괴에서 향상된 제어가 가능해진다.
도 11a는 실시예에 따른 저항 스위칭 소자에 대한 시간에 따른 HRS 및 LRS 상태의 85℃에서의 저항값을 나타내고, 도 11b는 실시예에 따른 저항 스위칭 소자에 대한 내구성 테스트 결과를 나타낸다.
도 11a에 도시된 바와 같이, 0.2V의 읽기 전압 조건에서 실시예에 따른 저항 스위칭 소자의 HRS 및 LRS 저항은 85℃에서 106s를 이상동안 일정하게 유지되었다. 즉, 실시예에 따른 저항 스위칭 소자의 데이터 보유 시간은 85℃에서 106s를 넘었고, 이는 Cu 마이그레이션에 기반한 CBRAM 소자로부터 획득된 최고의 결과에 비견될 수 있다.
상부부분에서의 크고 2차원 전자가스 부근에서 견고한 필라멘트가 형성되기 때문에, 2차원 전자가스 부근에서의 필라멘트의 크기가 작음에도 불구하고 우수한 보유 능력을 유도하는 것으로 판단된다. 즉, 2차원 전자가스 부근에서의 Cu 필라멘트의 크기는 작지만 이의 크기는 견고한 금속 필라멘트를 유지하기에 충분한 크기를 갖는 것으로 판단된다.
도 11b에 도시된 바와 같이, 균일한 저항 스위칭 특성은 순응 전류 세팅 없이 107 사이클 이상 달성되었다. 105 이상의 on/off 비율은 심지어 107 사이클 후까지도 유지되었고, 이는 이전 보고를 능가한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 1100: 저항 스위칭 소자 110, 1110: 제1 산화물층
120, 1120: 제2 산화물층 130, 1130: 2차원 전자가스
140, 1140: 활성 전극 1000: 메모리 소자
1200: 제1 신호라인 1300: 제2 신호라인
1400: 충전층

Claims (17)

  1. 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층;
    상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스(two-dimensional electron gas, 2DEG); 및
    상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 양의 바이어스 인가시 상기 제2 산화물층 내부로 구리(Cu) 또는 은(Ag)의 활성금속 이온을 제공하는 활성전극을 포함하고,
    상기 2차원 전자가스의 일함수(work function)는 상기 활성금속의 일함수보다 작고,
    상기 제2 산화물층 내부에는 상기 활성금속 이온의 마이그레이션 및 환원에 의해 형성된 전도성 필라멘트가 형성되며,
    상기 제2 산화물층의 SET 상태에서, 상기 활성전극에 인접한 부분에서의 상기 전도성 필라멘트의 직경은 상기 2차원 전자가스에 인접한 부분에서의 상기 전도성 필라멘트의 직경보다 큰 것을 특징으로 하는, 저항 스위칭 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 산화물층 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 갈륨(Ga) 및 텅스텐(W)으로 이루어진 그룹에서 선택된 하나 이상의 금속 원소를 포함하는 산화물로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  3. 제2항에 있어서,
    상기 제1 및 제2 산화물층 각각은 티타늄 산화물, 아연 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 갈륨 산화물 및 텅스텐 산화물로 이루어진 그룹에서 선택된 금속산화물로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  4. 제2항에 있어서,
    상기 제1 산화물층은 이산화티타늄(TiO2) 또는 스트론튬티타네이트(SrTiO3)로 형성되고,
    상기 제2 산화물층은 알루미늄옥사이드(Al2O3), 란타늄알루미네이트(LaAlO3), 텅스텐트리옥사이드(WO3) 또는 텅스텐디옥사이드(WO2)로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  5. 제1항에 있어서,
    상기 활성전극은 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 물질로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  6. 제5항에 있어서,
    상기 활성전극은 구리(Cu) 또는 은(Ag)의 활성금속으로 형성된 활성 금속층; 및 티타늄(Ti)으로 형성되고 상기 활성 금속층과 상기 제2 산화물층 사이에 배치된 버퍼층을 포함하는 것을 특징으로 하는, 저항 스위칭 소자.
  7. 제1항에 있어서,
    상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 상기 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고,
    상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 되는 것을 특징으로 하는, 저항 스위칭 소자.
  8. 제7항에 있어서,
    상기 고저항 상태에서, 상기 필라멘트의 단부와 상기 2차원 전자가스 사이의 간격인 터널 갭은 0.1 이상 0.5nm 이하인 것을 특징으로 하는, 저항 스위칭 소자.
  9. 제7항에 있어서,
    상기 저저항 상태에서, 상기 전도성 필라멘트의 저항은 상기 2차원 전자가스 저항의 95% 이상 105% 이하인 것을 특징으로 하는, 저항 스위칭 소자.
  10. 제7항에 있어서,
    상기 활성 전극 및 상기 2차원 전자가스에는 서로 다른 전압이 인가되는 것을 특징으로 하는, 저항 스위칭 소자.
  11. 제1 수평방향 및 이와 교차하는 제2 수평방향을 따라 M×N의 매트릭스(matrix) 형태로 배열된 복수의 저항 스위칭 소자들;
    상기 제2 수평방향으로 이격되게 배치되고, 각각이 상기 제1 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들의 활성 전극들과 전기적으로 연결된 복수의 제1 신호라인;
    상기 제1 수평방향으로 이격되게 배치고, 각각이 상기 제2 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들의 2차원 전자가스들과 전기적으로 연결된 복수의 제2 신호라인을 포함하고,
    상기 복수의 저항 스위칭 소자들 각각은,
    서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층;
    상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성된 2차원 전자가스(two-dimensional electron gas, 2DEG); 및
    상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 상기 제1 신호라인을 통해 양의 바이어스 인가시 상기 제2 산화물층 내부로 구리(Cu) 또는 은(Ag)의 활성금속 이온을 제공하는 상기 활성전극을 포함하고,
    상기 2차원 전자가스의 일함수(work function)는 상기 활성금속의 일함수보다 작고,
    상기 제2 산화물층 내부에는 상기 활성금속 이온의 마이그레이션 및 환원에 의해 형성된 전도성 필라멘트가 형성되며,
    상기 제2 산화물층의 SET 상태에서, 상기 활성전극에 인접한 부분에서의 상기 전도성 필라멘트의 직경은 상기 2차원 전자가스에 인접한 부분에서의 상기 전도성 필라멘트의 직경보다 큰 것을 특징으로 하는, 메모리 장치.
  12. 제1 수평방향 및 이와 교차하는 제2 수평방향을 따라 M×N의 매트릭스(matrix) 형태로 배열된 복수의 저항 스위칭 소자들;
    상기 제2 수평방향으로 이격되게 배치되고, 각각이 상기 제1 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들의 활성 전극들과 전기적으로 연결된 복수의 제1 신호라인;
    상기 제1 수평방향으로 이격되게 배치고, 각각이 상기 제2 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들의 2차원 전자가스들과 전기적으로 연결된 복수의 제2 신호라인을 포함하고,
    상기 복수의 저항 스위칭 소자들 각각은,
    서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층;
    상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성된 2차원 전자가스(two-dimensional electron gas, 2DEG); 및
    상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 상기 제1 신호라인을 통해 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 상기 활성전극을 포함하고,
    상기 복수의 저항 스위칭 소자들 각각은, 상기 제2 신호라인들 중 대응되는 하나 상에 배치되고, 기둥 구조를 가지는 지지 구조체를 더 포함하고,
    상기 제1 산화물층은 상기 지지 구조체의 측면 및 상부면을 피복하도록 배치되고,
    상기 제2 산화물층은 상기 지지 구조체의 측면 및 상부면 상에서 상기 제1 산화물층을 직접 피복하도록 배치된 것을 특징으로 하는, 메모리 장치.
  13. 제12항에 있어서,
    상기 지지 구조체는 원 또는 다각형의 단면 형상을 갖는 기둥 구조를 갖는 것을 특징으로 하는, 메모리 장치.
  14. 제12항에 있어서,
    상기 제2 신호라인들은 상기 지지 구조체의 하부 단부에 인접한 영역에서 노출된 상기 2차원 전자가스들의 단부면과 직접 접촉하는 것을 특징으로 하는, 메모리 장치.
  15. 제12항에 있어서,
    상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 중 상기 지지 구조체의 상부면과 상기 활성 전극 사이의 영역 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고,
    상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 되는 것을 특징으로 하는, 메모리 장치.
  16. 제12항에 있어서,
    상기 복수의 저항 스위칭 소자들 사이의 공간을 채우도록 배치된 충전층을 더 포함하고,
    상기 저항 스위칭 소자들의 활성 전극들은 상기 충전층의 상부면을 통해 노출되어 상기 제1 신호라인들과 전기적으로 연결되는 것을 특징으로 하는, 메모리 장치.
  17. 제16항에 있어서,
    상기 충전층은 상기 저항 스위칭 소자들 사이의 공간을 채우는 제1 층; 및 상기 제1 층 상부에 형성된 제2 층을 포함하고,
    상기 제1 층은 상기 저항 스위칭 소자들의 제2 산화물층의 상부면 일부를 노출시키고,
    상기 제2 층은 상기 저항 스위칭 소자들의 활성 전극들이 각각 관통되는 복수의 관통홀들을 구비하는 것을 특징으로 하는, 메모리 장치.
KR1020190113858A 2019-09-17 2019-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치 KR102286867B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190113858A KR102286867B1 (ko) 2019-09-17 2019-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치
PCT/KR2020/012550 WO2021054737A1 (ko) 2019-09-17 2020-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치
US17/760,967 US11871687B2 (en) 2019-09-17 2020-09-17 Resistive switching element and memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190113858A KR102286867B1 (ko) 2019-09-17 2019-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20210032632A KR20210032632A (ko) 2021-03-25
KR102286867B1 true KR102286867B1 (ko) 2021-08-06

Family

ID=74884067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113858A KR102286867B1 (ko) 2019-09-17 2019-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치

Country Status (3)

Country Link
US (1) US11871687B2 (ko)
KR (1) KR102286867B1 (ko)
WO (1) WO2021054737A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793899B (zh) * 2021-08-20 2023-07-04 华中科技大学 一种基于调控导电丝生长的选择器性能优化方法及应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046725B1 (ko) * 2009-03-16 2011-07-07 한양대학교 산학협력단 저항성 메모리 장치
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR101348937B1 (ko) * 2012-08-17 2014-01-09 한국과학기술연구원 산화물 전자소자 및 그 제조방법
KR101607820B1 (ko) * 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
KR20180123915A (ko) * 2017-05-10 2018-11-20 고려대학교 산학협력단 투명하고 유연한 저항 변화 메모리 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2021054737A1 (ko) 2021-03-25
US11871687B2 (en) 2024-01-09
US20220407002A1 (en) 2022-12-22
KR20210032632A (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
US9024285B2 (en) Nanoscale switching devices with partially oxidized electrodes
KR100983175B1 (ko) 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US10217797B2 (en) Switching device, and resistive random access memory including the same as a selection device
US20180358410A1 (en) Resistance change memory devices
Ismail et al. Effects of Gibbs free energy difference and oxygen vacancies distribution in a bilayer ZnO/ZrO2 structure for applications to bipolar resistive switching
US9478738B2 (en) High-reliability high-speed memristor
JP2008010836A (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2007243183A (ja) 抵抗性メモリ素子
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
US9257645B2 (en) Memristors having mixed oxide phases
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
KR20190020056A (ko) 전기 스위칭을 위한 장치 및 방법들
Prakash et al. Impact of electrically formed interfacial layer and improved memory characteristics of IrO x/high-κ x/W structures containing AlO x, GdO x, HfO x, and TaO x switching materials
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR102286867B1 (ko) 저항 스위칭 소자 및 이를 포함하는 메모리 장치
US10535818B2 (en) Resistance change memory device
KR20210085930A (ko) 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
CN107946461B (zh) 一种铁电阻变存储器及其写入方法、读取方法和制备方法
CN109585648A (zh) 一种阻变存储器
KR102359393B1 (ko) 이중층 산화물에서 누설 전류 특성으로 구현된 저산포 스위칭 전압을 가지는 필라멘트 기반 소자 및 이의 제조방법
Cao et al. Resistive switching characteristics in TiO2/LaAlO3 heterostructures sandwiched in Pt electrodes
KR20210061048A (ko) 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이
KR20130014004A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant