CN109585648A - 一种阻变存储器 - Google Patents

一种阻变存储器 Download PDF

Info

Publication number
CN109585648A
CN109585648A CN201811239365.4A CN201811239365A CN109585648A CN 109585648 A CN109585648 A CN 109585648A CN 201811239365 A CN201811239365 A CN 201811239365A CN 109585648 A CN109585648 A CN 109585648A
Authority
CN
China
Prior art keywords
resistance
middle layer
layer
storing device
variable storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811239365.4A
Other languages
English (en)
Other versions
CN109585648B (zh
Inventor
卢年端
马尚
李泠
耿玓
刘琦
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811239365.4A priority Critical patent/CN109585648B/zh
Publication of CN109585648A publication Critical patent/CN109585648A/zh
Application granted granted Critical
Publication of CN109585648B publication Critical patent/CN109585648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种阻变存储器,包括第一电极层;阻变层位于第一电极层的下方;第一中间层位于阻变层的下方,第一中间层的迁移率小于1cm2/Vs;第二中间层位于第一中间层的下方,第二中间层的材料包括二维材料;第二电极层第二中间层的下方;因第一中间层的迁移率小于1cm2/Vs,可在电场作用下减缓金属离子的扩散速度,使得一部分金属离子在第一中间层保留下来,导电细线在电场作用下不会完全断裂,降低阻变存储器在置位或复位过程中产生的波动性;在置位时,由于第二电极层中的金属离子容易在第一中间层和第二中间层中的导电细线中聚集,提高置位速度;在每次的置位过程中,会优先在同一个地方形成导电细线,降低置位电压。

Description

一种阻变存储器
技术领域
本发明涉及微电子器件技术领域,尤其涉及一种阻变存储器。
背景技术
随着电子技术和器件的迅速发展,人们迫切需要更高存储速度和存储密度的存储器,阻变存储器是目前的选择之一。
现有技术中,由于非易失性阻变存储器导电细线随机形成等诸多原因,导致阻变存储器的记忆特性被极大地削弱,进而降低了阻态的保持特性和稳定性。此外,现有技术中阻变存储器置位电压高也不利于实现器件的低功耗特性,置位速度较低不利于器件存储速度的提升,这些都严重制约着阻变存储器的阻变性能。
发明内容
针对现有技术存在的问题,本发明实施例提供了一种阻变存储器,用于解决现有技术中阻变存储器的阻变性能得不到保证的技术问题。
本发明实施例提供一种阻变存储器,所述阻变存储器包括:
第一电极层;
阻变层,位于所述第一电极层的下方;
第一中间层,位于所述阻变层的下方,所述第一中间层的迁移率小于1cm2/Vs;
第二中间层,位于所述第一中间层的下方,所述第二中间层的材料包括二维材料;
第二电极层,位于所述第二中间层的下方。
上述方案中,所述第一中间层的厚度为2~10nm。
上述方案中,所述第一中间层的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种。
上述方案中,所述二维材料具体包括:石墨烯或二硫化钼MoS2
上述方案中,所述第一电极层的材料具体包括:金Au或铂Pt。
上述方案中,所述阻变层的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。
上述方案中,所述第二电极层的材料包括铜Cu或银Ag。
上述方案中,所述第一电极层的厚度为50~100nm。
上述方案中,所述阻变层的厚度包括4~20nm。
上述方案中,所述二维材料为单层材料。
本发明实施例提供了一种阻变存储器,所述阻变存储器包括:第一电极层;阻变层,位于所述第一电极层的下方;第一中间层,位于所述阻变层的下方,所述第一中间层的迁移率小于1cm2/Vs;第二中间层,位于所述第一中间层的下方,所述第二中间层的材料包括二维材料;第二电极层,位于所述第二中间层的下方;如此,由于第一中间层的迁移率小于1cm2/Vs,当对存储器施加电压时,第一中间层可以在电场作用下减缓金属离子的扩散速度,使得一部分金属离子在第一中间层保留下来,从而使得导电细线在电场作用下不会完全断裂,因此可以有效降低阻变存储器在置位或复位过程中产生的波动性,提升阻变存储器的稳定性;在置位时,由于第二电极层中的金属离子容易在第一中间层和第二中间层中的导电细线中聚集,可以提高阻变存储器的置位速度;另外在每次的置位过程中,会在同一个地方形成导电细线,因此可以降低阻变存储器的置位电压,这样就整体提高了阻变存储器的阻变性能。
附图说明
图1为本发明实施例提供的阻变存储器的整体结构示意图。
具体实施方式
为了提高阻变存储器的阻变性能,本发明实施例提供了一种阻变存储器,所述阻变存储器包括:第一电极层;阻变层,位于所述第一电极层的下方;第一中间层,位于所述阻变层的下方,所述第一中间层的迁移率小于1cm2/Vs;第二中间层,位于所述第一中间层的下方,所述第二中间层的材料包括二维材料;第二电极层,位于所述第二中间层的下方。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
为了能充分理解本文的技术方案,本文先介绍下阻变存储器,阻变存储器是在电场作用下对器件的电阻进行开关来实现信息的存储,其中高、低阻态分别对应二进制中的逻辑“0”和逻辑“1”。在阻变存储器中,高阻态向低阻态的转变过程通常称为“置位”,而低阻态向高阻态的转变过程被称为“复位”。阻变存储器存在两种开关模式:单极型和双极型。对于单极型阻变存储器,阻变开关现象不依赖于所施加电压的极性;而双极型阻变存储器需要相反极性的电压才能实现存储功能。下文将对本实施例提供的阻变存储器进行详细描述。
本实施例提供一种阻变存储器,如图1所示,所述阻变存储器包括:第一电极层1、阻变层2、第一中间层3、第二中间层4及第二电极层5;其中,
第一电极层1可以理解为上电极层或顶电极层,第一电极层1的材料一般包括:惰性材料,该惰性材料具体可以包括:金Au和铂Pt中的任意一种。本实施例中第一电极层1的厚度可以为50~100nm。
阻变层2位于第一电极层1的下方,阻变层2一般是氧化层,阻变层2的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。阻变层2的厚度为4~20nm。
第一中间层3位于阻变层2的下方,第一中间层3的迁移率小于1cm2/Vs,这样由于第一中间层3的迁移率较小,第一中间层可以在电场作用下减缓金属离子的扩散速度,使得一部分金属离子在第一中间层保留下来,从而使得导电细线在电场作用下不会完全断裂,因此可以有效降低阻变存储器在置位或复位过程中产生的波动性,提升阻变存储器的稳定性。
这里,第一中间层3的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种,第一中间层3的厚度可以包括2~10nm,优选地为5~10nm。
第二中间层4位于第一中间层3的下方,所述第二中间层4的材料包括二维材料;二维材料具体可以包括:石墨烯或二硫化钼MoS2
其中,由于第二中间层4具有阻挡特性,控制金属离子的运动范围,使得金属离子可以穿过第二中间层4的通孔,然后向第一中间层3上扩散,再在阻变层2中形成导电细线。这样就可保证在每次的置位或复位过程中,导电细线都会优先在同一个位置形成,因此可以降低阻变存储器的置位电压,进而降低器件的功耗。
另外,在对阻变存储器进行置位时,由于第二电极层5中的金属离子容易快速在导电细线中聚集,因此可以提高阻变存储器的置位速度,进而可以提高阻变存储器的存储速度。
作为一种可选的实施例,第二电极层5位于第二中间层4的下方,第二电极层5的材料一般采用活性金属材料,比如:第二电极层5的材料可以包括铜Cu或银Ag;第二电极层5的厚度可以为50~100nm。
本实施例中的第一中间层3可以在第二中间层4上磁控溅射、离子束溅射或电子束蒸发等工艺方法进行制备。第二中间层4可以采用转移方法制备。
具体地,通过针扎的方法,在二维材料中间扎出一个直径为100~200nm的通孔,然后在第二电极层5上铺设扎过孔的单层的二维材料,形成第二中间层4。
然后在第二中间层4上通过原子层沉积法(ALD,Atomic Layer Deposition)或磁控溅射或离子束溅射生长低迁移率材料,形成第一中间层3。
本申请实施例提供的阻变存储器能带来的有益效果至少是:
本发明实施例提供了一种阻变存储器,阻变存储器包括:所述阻变存储器包括:第一电极层;阻变层,位于所述第一电极层的下方;第一中间层,位于所述阻变层的下方,所述第一中间层的迁移率小于1cm2/Vs;第二中间层,位于所述第一中间层的下方,所述第二中间层的材料包括二维材料;第二电极层,位于所述第二中间层的下方;如此,由于第一中间层的迁移率小于1cm2/Vs,当对存储器施加电压时,第一中间层可以在电场作用下减缓金属离子的扩散速度,使得一部分金属离子在第一中间层保留下来,从而使得导电细线在电场作用下不会完全断裂,因此可以有效降低阻变存储器在置位或复位过程中产生的波动性,提升阻变存储器的稳定性;在置位时,由于第二电极层中的金属离子容易在第一中间层及第二中间层的导电细线中聚集,可以提高阻变存储器的置位速度;另外在每次的置位过程中,会优先在第一中间层及第二中间层中形成导电细线,避免导电细线生长的随机性,因此可以降低阻变存储器的置位电压,这样就整体提高了阻变存储器的阻变性能。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种阻变存储器,其特征在于,所述阻变存储器包括:
第一电极层;
阻变层,位于所述第一电极层的下方;
第一中间层,位于所述阻变层的下方,所述第一中间层的迁移率小于1cm2/Vs;
第二中间层,位于所述第一中间层的下方,所述第二中间层的材料包括二维材料;
第二电极层,位于所述第二中间层的下方。
2.如权利要求1所述的阻变存储器,其特征在于,所述第一中间层的厚度为2~10nm。
3.如权利要求1所述的阻变存储器,其特征在于,所述第一中间层的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种。
4.如权利要求1所述的阻变存储器,其特征在于,所述二维材料具体包括:石墨烯或二硫化钼MoS2
5.如权利要求1所述的阻变存储器,其特征在于,所述第一电极层的材料具体包括:金Au或铂Pt。
6.如权利要求1所述的阻变存储器,其特征在于,所述阻变层的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。
7.如权利要求1所述的阻变存储器,其特征在于,所述第二电极层的材料包括铜Cu或银Ag。
8.如权利要求1所述的阻变存储器,其特征在于,所述第一电极层的厚度为50~100nm。
9.如权利要求1所述的阻变存储器,其特征在于,所述阻变层的厚度包括4~20nm。
10.如权利要求1所述的阻变存储器,其特征在于,所述二维材料为单层材料。
CN201811239365.4A 2018-10-23 2018-10-23 一种阻变存储器 Active CN109585648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811239365.4A CN109585648B (zh) 2018-10-23 2018-10-23 一种阻变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811239365.4A CN109585648B (zh) 2018-10-23 2018-10-23 一种阻变存储器

Publications (2)

Publication Number Publication Date
CN109585648A true CN109585648A (zh) 2019-04-05
CN109585648B CN109585648B (zh) 2023-01-17

Family

ID=65920354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811239365.4A Active CN109585648B (zh) 2018-10-23 2018-10-23 一种阻变存储器

Country Status (1)

Country Link
CN (1) CN109585648B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916558A (zh) * 2020-07-29 2020-11-10 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569650A (zh) * 2012-01-20 2012-07-11 北京大学 一种小尺寸阻变存储器及其制备方法
CN104810476A (zh) * 2015-05-07 2015-07-29 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN105990519A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN106876400A (zh) * 2017-02-28 2017-06-20 中国科学院微电子研究所 导电桥半导体器件及其制备方法
CN107221598A (zh) * 2017-04-25 2017-09-29 中国科学院微电子研究所 一种提高rram均一性的方法及rram器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569650A (zh) * 2012-01-20 2012-07-11 北京大学 一种小尺寸阻变存储器及其制备方法
CN105990519A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN104810476A (zh) * 2015-05-07 2015-07-29 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN106876400A (zh) * 2017-02-28 2017-06-20 中国科学院微电子研究所 导电桥半导体器件及其制备方法
CN107221598A (zh) * 2017-04-25 2017-09-29 中国科学院微电子研究所 一种提高rram均一性的方法及rram器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916558A (zh) * 2020-07-29 2020-11-10 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器
CN111916558B (zh) * 2020-07-29 2023-06-27 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器

Also Published As

Publication number Publication date
CN109585648B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
JP5808811B2 (ja) 層構造を利用する改善されたデバイススイッチング
Zhu et al. Enhanced stability of filament-type resistive switching by interface engineering
CN105990519B (zh) 非挥发性阻变存储器件及其制备方法
JP5477281B2 (ja) 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
US9082973B2 (en) Resistance random access memory device
Rahaman et al. Impact of TaOx nanolayer at the GeSex/W interface on resistive switching memory performance and investigation of Cu nanofilament
US10971685B2 (en) Selective device, memory cell, and storage unit
TWI362720B (en) Planar polymer memory device
Hsu et al. Bipolar ${\rm Ni}/{\rm TiO} _ {2}/{\rm HfO} _ {2}/{\rm Ni} $ RRAM With Multilevel States and Self-Rectifying Characteristics
US9040948B2 (en) Nanoscale switching device
JP2013016529A5 (zh)
US20130009128A1 (en) Nanoscale switching device
CN109524544B (zh) 一种阻变存储器的制备方法
KR20220044251A (ko) 저항변화메모리
CN108963071A (zh) 具有结构调节层的阻变式存储器及其制备方法
KR20090126676A (ko) 저항성 램 소자 및 그의 제조방법
CN109873076A (zh) 一种提高sot-mram集成度的方法
CN109411600A (zh) 一种降低阻变存储器操作电压的方法及其阻变存储器
Ram et al. Low-power resistive memory integrated on III–V vertical nanowire MOSFETs on silicon
Sahu et al. Improvement of forming-free threshold switching reliability of CeO2-based selector device by controlling volatile filament formation behaviors
TWI603459B (zh) 在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置
CN109585648A (zh) 一种阻变存储器
CN109920911A (zh) 阻变存储器的制备方法
JP2011054646A (ja) 半導体メモリ素子
Liu et al. Effects of W/WO3-x junction on synaptic characteristics of W/WO3-x/ITO memristor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant