WO2021054737A1 - 저항 스위칭 소자 및 이를 포함하는 메모리 장치 - Google Patents

저항 스위칭 소자 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
WO2021054737A1
WO2021054737A1 PCT/KR2020/012550 KR2020012550W WO2021054737A1 WO 2021054737 A1 WO2021054737 A1 WO 2021054737A1 KR 2020012550 W KR2020012550 W KR 2020012550W WO 2021054737 A1 WO2021054737 A1 WO 2021054737A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide layer
resistance
electron gas
oxide
layer
Prior art date
Application number
PCT/KR2020/012550
Other languages
English (en)
French (fr)
Inventor
이상운
박태주
정해준
김성민
김혜주
김성환
Original Assignee
아주대학교산학협력단
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단, 한양대학교 에리카산학협력단 filed Critical 아주대학교산학협력단
Priority to US17/760,967 priority Critical patent/US11871687B2/en
Publication of WO2021054737A1 publication Critical patent/WO2021054737A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Definitions

  • the present invention relates to a resistance switching element capable of reliably performing a highly uniform resistance switching operation, and a memory device including the same.
  • Resistive switching memory devices have recently attracted much attention as a device for a next-generation nonvolatile memory that can replace a flash memory.
  • the resistive switching memory device has the advantages of a fast switching speed, a high degree of integration, and a simple configuration.
  • a resistance switching element applies a metal oxide as a resistance switching material, and operates based on the generation and disappearance of filaments in the metal oxide layer.
  • An object of the present invention is to provide a resistance switching device capable of performing a highly uniform resistance switching operation by applying a two-dimensional electron gas as an inert electrode.
  • Another object of the present invention is to provide a memory device including the resistive switching element.
  • a resistance switching device may include a first oxide layer and a second oxide layer formed of different metal oxides and stacked on each other to form an interface; A two-dimensional electron gas (2DEG) generated at an interface between the first oxide layer and the second oxide layer and functioning as an inert electrode; And an active electrode disposed on the second oxide layer, applying an electric field to the second oxide layer together with the two-dimensional electron gas, and providing active metal ions into the second oxide layer when a positive bias is applied.
  • 2DEG two-dimensional electron gas
  • each of the first and second oxide layers is titanium (Ti), zinc (Zn), aluminum (Al), hafnium (Hf), zirconium (Zr), gallium (Ga), and tungsten (W). It may be formed of an oxide containing at least one metal element selected from the group consisting of. In one embodiment, each of the first and second oxide layers may be formed of a metal oxide selected from the group consisting of titanium oxide, zinc oxide, aluminum oxide, hafnium oxide, zirconium oxide, and tungsten oxide.
  • the first oxide layer is formed of titanium dioxide (TiO 2 ) or strontium titanate (SrTiO 3 ), and the second oxide layer is aluminum oxide (Al 2 O 3 ), lanthanum aluminum (LaAlO 3 ) , Tungsten trioxide (WO 3 ), gallium oxide (Ga 2 O 3 ) or tungsten dioxide (WO 2 ) may be formed.
  • the active electrode may be formed of an electrically conductive material including copper (Cu) or silver (Ag).
  • the active electrode may include an active metal layer formed of an active metal of copper (Cu) or silver (Ag); And a buffer layer formed of titanium (Ti) and disposed between the active metal layer and the second oxide layer.
  • the active electrode and the 2D electron gas are inside the second oxide layer.
  • a conductive filament connecting to is formed so that the second oxide layer is in a low resistance state (LRS)
  • a negative bias is applied to the active electrode
  • a second electric field is formed between the active electrode and the two-dimensional electron gas.
  • a portion of the conductive filament adjacent to the 2D electron gas is destroyed, so that the second oxide layer may be in a high resistance state (HRS).
  • HRS high resistance state
  • a tunnel gap which is a distance between the end of the filament and the 2D electron gas, may be 0.1 or more and 0.5 nm or less.
  • the resistance of the conductive filament in the low resistance state, may be 95% or more and 105% or less of the 2D electron gas resistance.
  • different voltages may be applied to the active electrode and the 2D electron gas.
  • a memory device includes a plurality of resistance switching elements arranged in a matrix of M ⁇ in a first horizontal direction and a second horizontal direction crossing the first horizontal direction;
  • the active electrodes of M resistance switching elements arranged in a row along the first horizontal direction among the plurality of resistance switching elements, each of which is disposed to be spaced apart in the second horizontal direction, each extending in the first horizontal direction, A plurality of first signal lines electrically connected;
  • Two-dimensional electron gas of N resistance switching elements arranged to be spaced apart in the first horizontal direction, each extending in the second horizontal direction and arranged in a row along the second horizontal direction among the plurality of resistance switching elements
  • a plurality of second signal lines electrically connected to each other, and each of the plurality of resistance switching elements may include a first oxide layer and a second oxide layer formed of different metal oxides, each of which is stacked to form an interface;
  • the two-dimensional electron gas (2DEG) generated at the interface between the first oxide layer and the second oxide layer;
  • each of the plurality of resistance switching elements may further include a support structure disposed on a corresponding one of the second signal lines and having a pillar structure.
  • the first The oxide layer may be disposed to cover side surfaces and upper surfaces of the support structure, and the second oxide layer may be disposed to directly cover the first oxide layer on the side surfaces and upper surfaces of the support structure.
  • the support structure may have a column structure having a circular or polygonal cross-sectional shape.
  • the second signal lines may directly contact end surfaces of the 2D electron gases exposed in a region adjacent to the lower end of the support structure.
  • a positive bias is applied to the active electrode to form a first electric field between the active electrode and the 2D electron gas
  • the upper surface of the support structure and the active electrode of the second oxide layer A conductive filament connecting the active electrode and the two-dimensional electron gas is formed in the region between the second oxide layer to be in a low resistance state (LRS), and a negative bias is applied to the active electrode.
  • a second electric field is formed between the and the 2D electron gas, a portion of the conductive filament adjacent to the 2D electron gas is destroyed, so that the second oxide layer may enter a high resistance state (HRS).
  • the memory device may further include a charging layer disposed to fill a space between the plurality of resistance switching elements, and in this case, active electrodes of the resistance switching elements are above the charging layer. It may be exposed through a surface to be electrically connected to the first signal lines.
  • the charging layer may include a first layer filling a space between the resistance switching elements; And a second layer formed on the first layer, in which case, the first layer exposes a portion of the upper surface of the second oxide layer of the resistance switching elements, and the second layer is the resistance switching
  • a plurality of through-holes through each of the active electrodes of the devices may be provided.
  • the resistive switching element and memory device of the present invention since a two-dimensional electron gas is used as an inactive electrode, a relatively small filament can be formed inside the second oxide layer, and an extremely short tunnel gap ( ⁇ 0.5 nm) can be formed to improve controllability for the formation and destruction of filaments, and as a result, very uniform resistance switching characteristics can be implemented. In addition , it exhibits excellent durability of about 10 7 cycles or more, and can retain data for 10 6 s or more even under severe conditions of 85°C.
  • FIG. 1 is a cross-sectional view illustrating a resistance switching device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a memory device according to an embodiment of the present invention.
  • FIG. 3 shows an I-V curve for 100 consecutive I-V sweeps performed without adaptive current setting for a resistive switching element according to an embodiment.
  • FIG. 5 shows an I-V curve for 10 consecutive I-V sweeps in which the adaptive current performed for the resistive switching device according to the comparative example is set to 10 ⁇ A.
  • FIG. 6 shows an I-V curve measured for a case in which an external series resistance is connected and not connected to a resistance switching device according to a comparative example.
  • FIG. 7A to 7C show an I-V curve according to temperature for a resistive switching device according to an embodiment
  • FIG. 7D shows an energy band diagram of the resistive switching device according to the embodiment.
  • FIG. 8A shows a cross-sectional TEM image with the result of EDX mapping of Cu, Ti, and Al elements in the SET state of the resistance switching device according to the embodiment
  • FIG. 8B is a high magnification TEM image near the interface between the Al2O3 and TiO2 layers. Represents.
  • FIG. 9 is a view for explaining the formation and destruction of filaments in the SET and RESET states, and the shape of the filament in the resistance switching device according to the embodiment.
  • FIG. 10A shows an IV curve after 100 consecutive voltage sweeps for a resistance switching device according to an embodiment
  • FIG. 10B is an R Fila (Cu filament resistance), R tunnel (tunnel gap resistance) extracted from the IV curve of FIG. 10A ), R OX (Al2O3 resistance) and R 2DGE (2DEG resistance), and
  • FIGS. 10C and 10D show the calculation results of the effective potential applied to the resistance switching element according to the embodiment.
  • FIG. 11A shows resistance values at 85° C. in HRS and LRS states over time for a resistance switching device according to an embodiment
  • FIG. 11B shows a durability test result for a resistance switching device according to the embodiment.
  • FIG. 1 is a cross-sectional view illustrating a resistance switching device according to an embodiment of the present invention.
  • a resistance switching device 100 includes a first oxide layer 110, a second oxide layer 120, and a two-dimensional electron gas (2DEG). 130) and an active electrode 140.
  • 2DEG two-dimensional electron gas
  • the first oxide layer 110 and the second oxide layer 120 are stacked on each other to form an interface, and the two-dimensional electron gas 130 includes the first oxide layer 110 and the second oxide layer. It can be created at the interface between 120.
  • the first oxide layer 110 and the second oxide layer 120 may be formed of different metal oxides. Each of the first oxide layer 110 and the second oxide layer 120 may be formed of a crystalline metal oxide or an amorphous metal oxide.
  • each of the first oxide layer 110 and the second oxide layer 120 is titanium (Ti), zinc (Zn), aluminum (Al), hafnium (Hf), zirconium (Zr), It may be formed of an oxide containing one metal element selected from tungsten (W), strontium (Sr), and the like.
  • each of the first oxide layer 110 and the second oxide layer 120 is titanium oxide (eg, TiO2, SrTiO3, etc.), zinc oxide (eg, ZnO, etc.), aluminum oxide ( For example, Al2O3, LaAlO3, etc.), hafnium oxide (eg, HfO, etc.), zirconium oxide (eg, ZrO, etc.), gallium oxide (eg, Ga 2 O 3 ), tungsten oxide (eg For example, WOx, etc.) may be formed of one metal oxide, and in this case, the first oxide layer 110 and the second oxide layer 120 may be formed of different materials.
  • titanium oxide eg, TiO2, SrTiO3, etc.
  • zinc oxide eg, ZnO, etc.
  • aluminum oxide For example, Al2O3, LaAlO3, etc.
  • hafnium oxide eg, HfO, etc.
  • zirconium oxide eg, ZrO, etc.
  • gallium oxide eg, Ga 2 O 3
  • the second oxide layer 120 located between the active electrode 140 and the two-dimensional electron gas 130 and having a conductive filament formed therein is an aluminum oxide such as Al2O3, LaAlO3, WOx, etc.
  • it may be formed of tungsten oxide
  • the first oxide layer 110 may be formed of a titanium oxide such as TiO2 or SrTiO3.
  • the 2D electron gas 130 may be generated by confining electrons at a high density at the interface between the first oxide layer 110 and the second oxide layer 120.
  • the electrons of the 2D electron gas 130 are limited in movement in a direction out of the interface, but can move freely along the interface, thereby exhibiting electrical conductivity characteristics.
  • the 2D electron gas 130 may not be generated, so the first oxide
  • the first oxide layer 110 and the second oxide layer 120 may have a thickness of about 2.5 nm or more.
  • each of the first oxide layer 110 and the second oxide layer 120 may be formed to a thickness of about 5 to 500 nm.
  • the active electrode 140 may be disposed on the second oxide layer 120 and may be formed of an electrically conductive metal material including copper (Cu) or silver (Ag).
  • the active electrode 140 is an active metal layer 141 disposed on the second oxide layer 120 and a buffer layer disposed between the active metal layer 141 and the second oxide layer 120 (142) may be included.
  • the active metal layer 141 may be formed of an active metal such as copper (Cu) or silver (Ag), and copper (Cu) ions and silver into the second oxide layer 120 under a positive bias voltage application condition. Active metal ions such as (Ag) ions can be provided.
  • the buffer layer 142 may be formed of titanium (Ti), and prevent excessive active metal ions from moving into the second oxide layer 120 from the active metal layer 141 under the positive bias voltage application condition. can do.
  • the 2D electron gas 130 may function as an inactive electrode facing the active electrode 140. Therefore, when different voltages are applied between the active electrode 140 and the 2D electron gas 130 and the first electric field is applied, active metal ions from the active electrode 140 are transferred to the second oxide layer ( 120) It is injected into the inside, moves in the direction of the 2D electron gas 130, is reduced from the vicinity of the 2D electron gas 130, and the active electrode 140 and the 2 A conductive filament electrically connecting the dimensional electron gas 130 may be formed.
  • the conductive filament is formed inside the second oxide layer 120, the second oxide layer 120 enters a low resistance state (LRS).
  • the resistance of the filament is similar to that of the 2D electron gas 130.
  • the resistance of the filament may be about 95% or more and 105% or less of the resistance of the 2D electron gas 130.
  • the active metal ions move in the opposite direction and are in the vicinity of the 2D electron gas 130.
  • the conductive filament may be destroyed, and in this case, the second oxide layer 120 enters a high resistance state (HRS).
  • the resistance switching element 100 can switch the resistance state of the second oxide layer 120 according to the electric field applied between the active electrode 140 and the 2D electron gas 130, Using characteristics, the resistance switching device 100 may be applied to a memory device, a neuromorphic device, or the like.
  • the SET voltage for switching from a high resistance state to a low resistance state and RESET for switching from a low resistance state to a high resistance state due to the formation and destruction of uncontrolled filaments under repetitive electric field conditions.
  • the voltage is not uniform and the resistance switching characteristics are uneven, and this problem is known to be mainly caused because a relatively large filament is formed inside the resistance change oxide layer.
  • the resistance switching element 100 of the present invention uses the 2D electron gas 130 as an inactive electrode, it is possible to form a relatively small filament inside the second oxide layer 120, as well as an extremely short filament.
  • the tunnel gap ( ⁇ 0.5 nm) can be formed to improve controllability over the formation and destruction of filaments, and as a result, very uniform resistance switching characteristics can be implemented. This will be described later.
  • FIG. 2 is a cross-sectional view illustrating a memory device according to an embodiment of the present invention.
  • a memory device 1000 includes a plurality of resistance switching elements 1100, a plurality of first signal lines 1200, and a plurality of second signal lines 1300. do.
  • the plurality of resistance switching elements 1100 may be arranged in a matrix of M ⁇ along a first horizontal direction and a second horizontal direction orthogonal thereto.
  • Each of the plurality of resistance switching elements 1100 includes a first oxide layer 1110, a second oxide layer 1120, a two-dimensional electron gas (2DEG) 1130, and an active electrode 1140. And a support structure 1150.
  • 2DEG two-dimensional electron gas
  • the first oxide layer 1110, the second oxide layer 1120, the 2D electron gas 1130, and the active electrode 1140 are the first oxide layer of the resistance switching element 100 described with reference to FIG. Since the oxide layer 110, the second oxide layer 120, the two-dimensional electron gas 130, and the active electrode 140 are substantially the same except for some shapes, a duplicate detailed description of these is Omit it.
  • the support structure 1150 may have a pillar shape having a circular or polygonal cross-sectional shape, and may be disposed on the second signal line.
  • the support structure 1150 may have a column structure having a constant diameter, but may have a column structure in which the diameter of the upper surface is different from the diameter of the lower surface.
  • the support structure 1150 may have a circular or rectangular cross section, a constant diameter, or a column structure having a lower surface larger than a diameter of the upper surface.
  • the support structure 1150 may be formed of an electrically insulating material, and if it has insulating properties, the material is not particularly limited.
  • the first oxide layer 1110 may be disposed to cover side surfaces and upper surfaces of the support structure 1150.
  • the first oxide layer 1110 may be formed by forming a first oxide thin film having a predetermined thickness to cover the side and upper surfaces of the support structure 1150 through an ALD process, and then patterning the first oxide thin film.
  • the second oxide layer 1120 may be disposed to directly cover the first oxide layer 1110 on side surfaces and upper surfaces of the support structure 1150.
  • the second oxide layer 1120 may be formed by forming the first oxide layer 1110 and then forming a second oxide thin film thereon through an ALD process.
  • the two-dimensional electron gas 1130 is provided at the interface of the first and second oxide layers 1110 and 1120 as described above. ) Can be formed.
  • the plurality of first signal lines 1200 may be disposed above the plurality of resistance switching elements 1100, and may be electrically connected to the active electrodes 1140 of the plurality of resistance switching elements 1100. have.
  • the plurality of first signal lines 1200 may be disposed to be spaced apart from each other in the second horizontal direction, and each of the first signal lines 1200 may extend along the first horizontal direction. have.
  • Each of the first signal lines 1200 is electrically connected to the active electrodes 1140 of the M resistance switching elements 1100 arranged in a line along the first horizontal direction among the plurality of resistance switching elements 1100. And the first voltage may be applied to the active electrodes 1140 of the M resistance switching elements 1100.
  • the plurality of second signal lines 1300 may be disposed under the plurality of resistance switching elements 1100, and are electrically connected to the two-dimensional electron gas 1130 of the plurality of resistance switching elements 1100. Can be connected.
  • each of the support structures 1150 of the resistance switching elements 1100 may be disposed on and supported by the corresponding second signal line 1300.
  • the plurality of second signal lines 1300 may be disposed to be spaced apart from each other in the first horizontal direction, and each of the second signal lines 1300 may extend along the second horizontal direction. have.
  • Each of the second signal lines 1300 is two-dimensional electron gases 1130 of the N resistance switching elements 1100 arranged in a line along the second horizontal direction among the plurality of resistance switching elements 1100 It is electrically connected to and may apply a second voltage to the 2D electron gases 1130 of the N resistance switching elements 1100.
  • the second signal lines 1300 directly contact the end surfaces of the 2D electron gases 1130 exposed in the lower area of the support structure 1150, so that the 2D electron gases ( 1130) and may be electrically connected.
  • the second oxide layer 1120 by the first and second voltages applied to the active electrode 1140 and the 2D electron gas 1130 through the first and second signal lines 1200 and 1300, respectively. ) Is applied to an electric field, and by this electric field, the second oxide layer 1120 is electrically conductive to a portion of the second oxide layer 1120 located on the upper surface of the support structure 1150.
  • the filaments may be formed or the formed filaments may be destroyed.
  • the memory device 1000 may further include a charging layer 1400 to improve structural stability.
  • the charging layer 1400 may be formed of an electrically insulating material and may be disposed to fill a space between the resistance switching elements 1100 arranged in the form of a matrix of M ⁇ , and the resistance switching element
  • the active electrodes 1140 of the field 1100 may be exposed through an upper surface of the charging layer 1400 to be electrically connected to the first signal lines 1200.
  • the charging layer 1400 may include a first layer 1410 filling a space between the resistance switching elements 1100 and a second layer 1420 formed on the first layer. have.
  • the first layer 1410 may be formed to expose a portion of the upper surface of the second oxide layer 1120 of the resistance switching elements 1100 while filling the space between the resistance switching elements 1100.
  • the second layer 1420 may be formed to be stacked on the first layer 1410, and includes a plurality of through holes through which the active electrodes 1140 of the resistance switching elements 1100 respectively pass. I can. Meanwhile, the first layer 1410 and the second layer 1420 may be formed of the same material or different insulating materials.
  • the memory device 1000 of the present invention includes atomic switching elements 1100 using the 2D electron gas 1130 generated between the first and second oxide layers 1110 and 1120 as inactive electrodes, it is highly It is possible to perform a uniform resistance switching operation, and also exhibits excellent durability of about 10 7 cycles or more, and can hold data for 10 6 s or more even under severe conditions of 85°C.
  • TiO2 film having a thickness of about 20 nm was formed on the substrate through an atomic layer depostion (ALD) process at 250°C.
  • ALD atomic layer depostion
  • TiOCH(CH 3 ) 24 , TTIP titanium tetraisoproxide
  • H 2 O water
  • an Al 2 O 3 thin film having a thickness of about 7 nm was formed on the TiO 2 film through an ALD process at 250°C.
  • trimethylaluminum (Al(CH 3 ) 3 , TMA) and water (H 2 O) were used as sources of aluminum and oxygen in the Al 2 O 3 thin film, respectively.
  • an active electrode patterned in a square shape with a Ti(2nm)/Cu(10nm)/Pt(40nm) stack structure was formed on the Al 2 O 3 thin film through an E-beam deposition process and a photolithography process.
  • An inert electrode was formed by depositing platinum (Pt) on the substrate by a vacuum evaporation method.
  • FIG. 3 shows an I-V curve for 100 consecutive I-V sweeps performed without adaptive current setting for a resistive switching element according to an embodiment.
  • the red curve represents the representative I-V curve in 100 consecutive I-V sweeps
  • the gray lines represent the other 99 I-V curves
  • the blue curve represents the forming process.
  • the inset of FIG. 3 is a graph showing the resistance value according to the temperature measured in the SET state for the resistance switching device according to the embodiment.
  • the filament formed in the Al 2 O 3 thin film is made of Cu.
  • the general dependence of metal resistance on temperature is represented by Equation 1 below.
  • Equation 1 R(T) represents the resistance at temperature T, R 0 represents the resistance at room temperature To, and ⁇ represents the resistance constant with respect to temperature.
  • ⁇ measured at a read voltage of 2V was 2.25 ⁇ 10 -3 K -1 , which is consistent with the previously reported value of about 2 ⁇ 10 -3 K -1 for Cu nanowires, from which the filament was converted to metallic Cu. It can be proved that it is made up.
  • the resistance switching device according to the embodiment exhibits highly uniform I-V curves for 100 consecutive I-V sweeps than any device using the previously reported Cu ion migration.
  • the resistance switching device in the embodiment, there is little variation in the low resistance states in the process of 100 consecutive I-V sweeps, and in the first sweep after the forming process, the current increases relatively gradually according to the positive bias. This is due to the resistance of the two-dimensional electron gas connected in series with the filament.
  • the resistance switch device exhibits uniform resistance switching characteristics in repetitive cycles, and the size of the active electrode is set to 10 ⁇ m. It was confirmed that the same uniform resistance switching characteristics were exhibited even when measured by decreasing to 10 ⁇ m.
  • the on/off current ratio is about 10 6 at a read voltage of 0.2V.
  • RESET switching from LRS to HRS
  • the RESET voltage was measured to be higher than the SET voltage. This is due to the depletion characteristic of the 2D electron gas under negative bias conditions.
  • the 10 different resistance switching elements manufactured according to the embodiment have resistance values in the SET state of the 10 resistance switching elements. It is similar, and as a result, it can be seen that it shows a uniform switching behavior. Specifically, since the resistance state of each resistance switching element follows the second sweep mode (refer to 2 in FIG. 4) due to the two-dimensional electron gas, it becomes constant after the SET process (switching from HRS to LRS).
  • the 2D electron gas is connected in series to the Cu filament, so that the resistance values in the SET state are uniformed to the resistance value of the 2D electron gas.
  • the resistance of the Cu filament decreases, so that the resistance of the two-dimensional electron gas connected in series becomes greater than that of the Cu filament, so that the bias is concentrated in the two-dimensional electron gas, and as a result, migration of additional Cu ions is Is suppressed.
  • the resistance of each resistance switching element is adjusted to the resistance of the two-dimensional electron gas leading to the overlapping of the SET behavior.
  • the two-dimensional electron valence of the Al2O3/TiO2 interface was measured to have an electron density of about 10 14 /cm 2 , an electron mobility of about 3 cm 2 /Vs, and a sheet resistance of about 20 k ⁇ .
  • the self-adjusting resistance characteristic after the SET process can enable memory cells, which are serious obstacles to the development of next-generation nonvolatile memories, to overcome the uncontrolled cell resistance after the forming process.
  • FIG. 5 shows an I-V curve for 10 consecutive I-V sweeps in which the adaptive current performed for the resistive switching device according to the comparative example is set to 10 ⁇ A.
  • the resistance switching device according to the comparative example exhibits non-uniform I-V characteristics compared to the resistance switching device according to the embodiment. This is because a substantial part of the filament was destroyed during the RESET process by the Joule heating process under negative bias conditions, which in turn affects the resistance and shape of the filament in the high resistance state (HRS) during the subsequent SET process. It caused a large tunnel gap and large resistance deviation in the low resistance state (LRS). This is a typical problem in the operation of conventional resistance switching elements, where large filaments are formed and aggressively destroyed by the subsequent joule heating process, causing large variations in filament resistance and shape.
  • the current level in the SET state of the resistive switching device according to the embodiment is in the range of 10 ⁇ A, which is lower than the current level in the SET state of the resistive switching device according to the comparative example. This is because when the 2D electron gas is applied as an inactive electrode, smaller filaments are formed.
  • the destruction of the filament due to Joule heating can be minimized, and the RESET process is judged to be dominated by migration of Cu ions under negative bias conditions, not Joule heating. do. If the Joule heating effect is dominant in the RESET process, the RESET process undergoes a rapid change in current under bias conditions.
  • the current is gradually decreased and the current level is about 10 -5 A, which is the previously reported current level. It is significantly lower than about 10 -3 A. Since the Joule heating process is proportional to the square of the current, it can be seen that when the two-dimensional electron gas is applied as an inactive electrode according to the present invention, Joule heating is minimized due to the lower current level.
  • FIG. 6 shows an I-V curve measured for a case in which an external series resistance is connected and not connected to a resistance switching device according to a comparative example.
  • the resistance switching element according to the comparative example having an external series resistance (20 k ⁇ ) is the same as the resistance switching element according to the embodiment for repeated measurements. It should show uniform IV characteristics.
  • the self-adapting current characteristic is exhibited, but after the SET process, the cell cannot return to the high resistance state (HRS). Failure appeared. This is believed to be due to the fact that the size of the filament is too large to be destroyed by negative bias, and Joule heating was dominant in the RESET process.
  • the 2D electron gas plays an important role in forming a smaller filament.
  • FIG. 7A to 7C show an I-V curve according to temperature for a resistive switching device according to an embodiment
  • FIG. 7D shows an energy band diagram of the resistive switching device according to the embodiment.
  • the current was controlled by the PF (Poole-Frankel) emission model under a low bias ( ⁇ 1V) condition, and the current was QPC (quantum point contact) under a relatively high bias (>1.3V) condition. It has been shown to be controlled by the model.
  • the I-V curves fit well with the P-F conduction model at voltages lower than 0.8V.
  • the I-V curves were better applied to the QPC model.
  • the QPC model is applied to very narrow conducting filaments and can explain the conduction mechanism between discontinuous metal islands. Since the filament is narrow enough to behave with the Quasi 1-D system of electronic states, it has been assumed to have a 1-D parabolic potential.
  • the I-V curve of the high resistance state (HRS) can be explained by the QPC model, which can account for the atomic level tunnel gap at the end of the filament.
  • the I-V curve was simulated using Equation 2 and compared with the experimental results.
  • Equation 2 e and h represent the electron charge and Planck constant, respectively, N represents the number of Cu filaments, ⁇ represents the barrier height, and ⁇ represents Is the same as
  • N represents the number of Cu filaments
  • ⁇ represents the barrier height
  • ⁇ represents Is the same as
  • t B and m * denote the tunnel gap and the effective electron mass of Cu, respectively.
  • ⁇ can be described as a function of ⁇
  • ⁇ is the fraction of the length of the filament in the oxide, which is close to one.
  • I(V) can be expressed as a function of the barrier height ⁇ extracted from IV curves (Fig. 7c) experimentally obtained at different temperatures.
  • the barrier height was calculated to be 2.09 to 2.12 eV in the range of 330 to 420 K, which was consistent with the energy band structure, as shown in FIG. 7D.
  • the temperature dependence of the barrier height is expressed in the formula “ Can be explained by ⁇ values have been reported to be in the range of -10 -4 to -10 -3 eV/K. From the inset of Figure 7c, the ⁇ value was calculated as -3 ⁇ 10 -4 eV/K, which is similar to the reported values.
  • the band diagram corresponding to the resistance switching element according to the embodiment may be described using a QPC model as shown in FIG. 7D.
  • FIG. 8A shows a cross-sectional TEM image with the result of EDX mapping of Cu, Ti, and Al elements in the SET state of the resistance switching device according to the embodiment
  • FIG. 8B is a high magnification TEM image near the interface between the Al2O3 and TiO2 layers. Represents.
  • the formation of a filament that becomes narrower as it is closer to the inert electrode is considered to be a case where the reduction kinematics at the inert electrode is slow, the diffusion of metal ions in the solid electrolyte is low, and the Cu ion movement distance is short.
  • the filament in the region close to the two-dimensional electron gas, which is the inert electrode is extremely small enough to have a diameter of several nm, whereas the upper portion of the filament close to the active electrode. The portion appeared to be as large as previously reported.
  • the EDX mapping analysis of Cu, Ti, and Al elements supports the migration of the Cu element in the direction of the Al2O3/TiO2 layers. (A region where Cu migration is significant is indicated by a red arrow. And the lower limit of the Cu element before migration is indicated by the yellow guide line)
  • the upper part of the filament is formed during the forming process, and the lower part of the filament near the two-dimensional electron gas is changed during the SET/RESET process. Is judged.
  • the size of the Cu filament is much smaller than the upper counterpart, and as a result, it is determined that only the lower portion of the filament has changed during the SET/RESET process, which results in a highly uniform It is judged to induce the SET/RESET process.
  • the reduction rate of Cu ions at the inert electrode needs to be sufficiently slow, and the reduction rate of Cu ions at the Al2O3/TiO2 heterostructure interface is considered to be much slower than that of noble metals such as Pt. do. Since the two-dimensional electron gas at the Al2O3/TiO2 heterostructure interface exhibits semi-metallic electrical conductivity, the ability to supply electrons to Cu ions will be weaker than that of the noble metal Pt. Therefore, when the two-dimensional electron gas at the Al2O3/TiO2 heterostructure interface is applied as an inert electrode, extremely small filaments may be formed near the inert electrode.
  • the concentration of Cu or Ag ions in the vicinity of the inert electrode decreases as the work function of the inert electrode decreases.
  • Al2O3/TiO2 exhibits a work function as small as 4.3 eV
  • FIG. 9 is a view for explaining the formation and destruction of filaments in the SET and RESET states, and the shape of the filament in the resistance switching device according to the embodiment.
  • (a) shows the initial state of the resistance switching small
  • (b) shows the SET state when a positive voltage is applied to the upper electrode (Cu/Ti)
  • (c) and (d) are the upper It represents the RESET state after a negative voltage is applied to the electrode (Cu/Ti)
  • (e) and (f) represent the SET state when a positive voltage is applied to the upper electrode (Cu/Ti) again after RESET. Show.
  • the electric field is concentrated at the tip of the small filament near the 2D electron gas under negative voltage conditions, and the Cu ions in this part are mostly Cu ions from the 2D electron gas side It moved in the direction of the /Ti electrode, which causes destruction of the Cu filament in a narrow area near the inert electrode, and becomes a RESET state with a very small tunnel gap.
  • the formation and destruction of the Cu filament occurs in the vicinity of the two-dimensional electron gas, not the entire filament, which is considered to cause uniform resistance switching over a repetitive cycle.
  • the filament in the vicinity of the two-dimensional electron gas consists of only a few Cu atoms.
  • the total resistance of the resistance switching element can be assumed as a function of R Fila (Cu filament resistance), R tunnel (tunnel gap resistance), R OX (Al2O3 resistance), and R 2DGE (2DEG resistance) as described in Equation 3 below. have.
  • FIG. 10A shows an IV curve after 100 consecutive voltage sweeps for a resistance switching device according to an embodiment
  • FIG. 10B is an R Fila (Cu filament resistance), R tunnel (tunnel gap resistance) extracted from the IV curve of FIG. 10A ), R OX (Al2O3 resistance) and R 2DGE (2DEG resistance), and
  • FIGS. 10C and 10D show the calculation results of the effective potential applied to the resistance switching element according to the embodiment. Is an equivalent circuit diagram of the calculated resistance switching element.
  • the IV curve of the 2D electron gas itself shows an ohmic-like behavior with a resistance of 18k ⁇ .
  • the equivalent cell circuit for the HRS and LRS states is described in the inset of FIG. 10A, and resistance values can be extracted from the LRS state.
  • the extracted R Fila (Cu filament resistance), R tunnel (tunnel gap resistance), R OX (Al2O3 resistance) and R 2DGE (2DEG resistance) are shown in FIG. 10B.
  • R 2DGE is 18k ⁇
  • R Fila is 40k ⁇
  • the total resistance is 58k ⁇ .
  • the total resistance (58k ⁇ ) of the resistance switching element is determined by the resistance of the two-dimensional electron gas (18k ⁇ ) and the resistance of the filament (40k ⁇ ). Due to the resistance of the two-dimensional electron gas connected in series, the resistance of the Cu filament reaches the resistance of the two-dimensional electron gas, and therefore, in the resistance switching device according to the embodiment, it is essentially required in the previously reported resistance switching devices. No compliant current setting is required for the SET process. This intrinsic current adaptation effect can enable the omission of additional circuitry for adaptation current regulation.
  • the voltage applied to the resistance switching element is partially applied to each of the Cu filament and the two-dimensional electron gas.
  • a low voltage is applied before the SET occurs, most of the voltage is applied to the Cu filament and the solid electrolyte because the resistance of the Cu filament is higher than that of the 2D electron gas.
  • the resistance of the Cu filament decreases as the positive voltage increases until the resistance of the Cu filament reaches the resistance of the two-dimensional electron gas. Due to the reduction in the voltage across the Cu filaments at the end of the SET process, smaller filaments are formed and thereby uniform I-V curves can be achieved. In addition, due to the low work function of the 2D electron gas, the reduction rate of Cu ions in the 2D electron gas is slow, so that even smaller filaments can be formed. The combination of these properties enables improved control in the formation and destruction of Cu filaments.
  • FIG. 11A shows resistance values at 85° C. in HRS and LRS states over time for a resistance switching device according to an embodiment
  • FIG. 11B shows a durability test result for a resistance switching device according to the embodiment.
  • the HRS and LRS resistances of the resistance switching device according to the embodiment were kept constant for 10 6 s or more at 85° C. under a read voltage condition of 0.2V. That is, the data retention time of the resistive switching device according to the embodiment exceeded 10 6 s at 85° C., which can be compared to the best results obtained from the CBRAM device based on Cu migration.
  • the large and strong filaments are formed in the vicinity of the two-dimensional electron gas in the upper part, it is judged to induce an excellent holding ability despite the small size of the filament in the vicinity of the two-dimensional electron gas. That is, although the size of the Cu filament in the vicinity of the 2D electron gas is small, it is judged that the size of the Cu filament is sufficient to maintain the solid metal filament.
  • active electrode 1000 memory element
  • first signal line 1300 second signal line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 스위칭 소자가 개시된다. 저항 스위칭 소자는 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 제1 산화물층과 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스; 및 2차원 전자가스와 함께 제2 산화물층에 전기장을 인가하고, 양의 바이어스 인가시 제2 산화물층 내부로 활성금속 이온을 제공하는 활성전극을 구비한다. 이러한 저항 스위칭 소자는 고도로 균일한 저항 스위칭 동작을 실현할 수 있다.

Description

저항 스위칭 소자 및 이를 포함하는 메모리 장치
본 발명은 고도로 균일한 저항 스위칭 동작을 신뢰성 있게 수행할 수 있는 저항 스위칭 소자 및 이를 구비하는 메모리 장치에 관한 것이다.
저항 스위칭 메모리 소자는 최근 플레쉬(FLASH) 메모리를 대체할 수 있는 차세대 비휘발성 메모리의 장치로서 많은 관심을 받고 있다.
저항 스위칭 메모리 소자는 스위칭 속도가 빠르고 높은 집적도로 형성할 수 있으며 구성이 간단한 장점이 있다. 일반적으로 저항 스위칭 소자는 저항 스위칭 물질로 금속 산화물을 적용하고, 상기 금속 산화물층 내부에서의 필라멘트의 생성 및 소멸에 기초하여 동작한다.
하지만, 저항 스위칭 메모리 소자는 많은 장점을 가지고 있음에도 불구하고, 현재 극복되어야 할 여러 가지 문제점이 있다. 그 중에서도 일정한 SET 및 RESET 전압에서 스위칭 동작이 일어는 균일한 저항 스위칭 특성을 달성하는 것이 저항 스위칭 메모리 장치의 상용화를 위해 가장 필요하다.
본 발명의 일 목적은 2차원 전자가스를 불활성 전극으로 적용하여 고도로 균일한 저항 스위칭 동작을 수행할 수 있는 저항 스위칭 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 저항 스위칭 소자를 포함하는 메모리 장치를 제공하는 것이다.
본 발명의 실시예에 따른 저항 스위칭 소자는 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스(two-dimensional electron gas, 2DEG); 및 상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 활성전극을 포함한다.
일 실시예에 있어서, 상기 제1 및 제2 산화물층 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 갈륨(Ga) 및 텅스텐(W)으로 이루어진 그룹에서 선택된 하나 이상의 금속 원소를 포함하는 산화물로 형성될 수 있다. 일 실시예로, 상기 제1 및 제2 산화물층 각각은 티타늄 산화물, 아연 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 및 텅스텐 산화물로 이루어진 그룹에서 선택된 금속산화물로 형성될 수 있다. 예를 들면, 상기 제1 산화물층은 이산화티타늄(TiO 2) 또는 스트론튬티타네이트(SrTiO 3)로 형성되고, 상기 제2 산화물층은 알루미늄옥사이드(Al 2O 3), 란타늄알루미네이트(LaAlO 3), 텅스텐트리옥사이드(WO 3), 갈륨옥사이드(Ga 2O 3) 또는 텅스텐디옥사이드(WO 2)로 형성될 수 있다.
일 실시예에 있어서, 상기 활성전극은 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 물질로 형성될 수 있다. 예를 들면, 상기 활성전극은 구리(Cu) 또는 은(Ag)의 활성금속으로 형성된 활성 금속층; 및 티타늄(Ti)으로 형성되고 상기 활성 금속층과 상기 제2 산화물층 사이에 배치된 버퍼층을 포함할 수 있다.
일 실시예에 있어서, 상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고, 상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 될 수 있다.
일 실시예에 있어서, 상기 고저항 상태에서, 상기 필라멘트의 단부와 상기 2차원 전자가스 사이의 간격인 터널 갭은 0.1 이상 0.5nm 이하일 수 있다.
일 실시예에 있어서, 상기 저저항 상태에서, 상기 전도성 필라멘트의 저항은 상기 2차원 전자가스 저항의 95% 이상 105% 이하일 수 있다.
일 실시예에 있어서, 상기 활성 전극 및 상기 2차원 전자가스에는 서로 다른 전압이 인가될 수 있다.
본 발명의 실시예에 따른 메모리 장치는 제1 수평방향 및 이와 교차하는 제2 수평방향을 따라 M×의 매트릭스(matrix) 형태로 배열된 복수의 저항 스위칭 소자들; 상기 제2 수평방향으로 이격되게 배치되고, 각각이 상기 제1 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들의 활성 전극들과 전기적으로 연결된 복수의 제1 신호라인; 상기 제1 수평방향으로 이격되게 배치고, 각각이 상기 제2 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들의 2차원 전자가스들과 전기적으로 연결된 복수의 제2 신호라인을 포함하고, 상기 복수의 저항 스위칭 소자들 각각은, 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층; 상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성된 상기 2차원 전자가스(two-dimensional electron gas, 2DEG); 및 상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 상기 제1 신호라인을 통해 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 상기 활성전극을 포함한다.
일 실시예에 있어서, 상기 복수의 저항 스위칭 소자들 각각은, 상기 제2 신호라인들 중 대응되는 하나 상에 배치되고, 기둥 구조를 가지는 지지 구조체를 더 포함할 수 있고, 이 경우, 상기 제1 산화물층은 상기 지지 구조체의 측면 및 상부면을 피복하도록 배치되고, 상기 제2 산화물층은 상기 지지 구조체의 측면 및 상부면 상에서 상기 제1 산화물층을 직접 피복하도록 배치될 수 있다.
일 실시예에 있어서, 상기 지지 구조체는 원 또는 다각형의 단면 형상을 갖는 기둥 구조를 가질 수 있다.
일 실시예에 있어서, 상기 제2 신호라인들은 상기 지지 구조체의 하부 단부에 인접한 영역에서 노출된 상기 2차원 전자가스들의 단부면과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 중 상기 지지 구조체의 상부면과 상기 활성 전극 사이의 영역 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고, 상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 될 수 있다.
일 실시예에 있어서, 상기 메모리 장치는 상기 복수의 저항 스위칭 소자들 사이의 공간을 채우도록 배치된 충전층을 더 포함할 수 있고, 이 경우, 상기 저항 스위칭 소자들의 활성 전극들은 상기 충전층의 상부면을 통해 노출되어 상기 제1 신호라인들과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 충전층은 상기 저항 스위칭 소자들 사이의 공간을 채우는 제1 층; 및 상기 제1 층 상부에 형성된 제2 층을 포함할 수 있고, 이 경우, 상기 제1 층은 상기 저항 스위칭 소자들의 제2 산화물층의 상부면 일부를 노출시키고, 상기 제2 층은 상기 저항 스위칭 소자들의 활성 전극들이 각각 관통되는 복수의 관통홀들을 구비할 수 있다.
본 발명의 저항 스위칭 소자 및 메모리 장치에 따르면, 2차원 전자가스를 비활성 전극으로 이용하므로, 상기 제2 산화물층 내부에 상대적으로 작은 필라멘트를 형성할 수 있을 뿐만 아니라, 극도로 짧은 터널 갭(<0.5nm)이 형성되어 필라멘트의 형성 및 파괴에 대한 제어성을 향상시킬 수 있고, 그 결과 매우 균일한 저항 스위칭 특성을 구현할 수 있다. 또한 약 10 7 사이클 이상의 우수한 내구력을 나타내며, 85℃의 가혹 조건에서도 10 6s 이상의 시간 동안 데이터를 보유할 수 있다.
도 1은 본 발명의 실시예에 따른 저항 스위칭 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 3은 실시예에 따른 저항 스위칭 소자에 대해 순응 전류 세팅이 없이 수행된 100번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 4는 실시예에 따라 제조된 10개의 저항 스위칭 소자들에 대해 수행된 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 5는 비교예에 따른 저항 스위칭 소자에 대해 수행된 순응 전류를 10㎂로 세팅한 10번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 6은 비교예에 따른 저항 스위칭 소자에 대해 외부 직렬저항을 연결한 경우와 연결하지 않은 경우에 대해 측정된 I-V 곡선을 나타낸다.
도 7a 내지 도 7c는 실시예에 따른 저항 스위칭 소자에 대해 온도에 따른 I-V 곡선을 나타내고, 도 7d는 실시예에 따른 저항 스위칭 소자의 에너지 밴드 다이어그램을 나타낸다.
도 8a는 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 Cu, Ti 및 Al 원소의 EDX 맵핑 결과를 가진 단면 TEM 이미지를 나타내고, 도 8b는 Al2O3 및 TiO2 층 사이의 계면 부근에서의 고확대 TEM 이미지를 나타낸다.
도 9는 실시예에 따른 저항 스위칭 소자에서의 SET 및 RESET 상태에서의 필라멘트의 형성 및 파괴, 그리고 필라멘트의 형상을 설명하기 위한 도면이다.
도 10a는 실시예에 따른 저항 스위칭 소자에 대한 100번의 연속적인 전압 스윕들 후의 I-V 곡선을 나타내고, 도 10b는 도 10a의 I-V 곡선으로부터 추출된 R Fila(Cu 필라멘트 저항), R tunnel(터널 갭 저항), R OX(Al2O3 저항) 및 R 2DGE(2DEG 저항)를 나타내며, 도 10c 및 도 10d는 실시예에 따른 저항 스위칭 소자에 인가된 유효 포텐셜의 계산 결과를 나타낸다.
도 11a는 실시예에 따른 저항 스위칭 소자에 대한 시간에 따른 HRS 및 LRS 상태의 85℃에서의 저항값을 나타내고, 도 11b는 실시예에 따른 저항 스위칭 소자에 대한 내구성 테스트 결과를 나타낸다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 저항 스위칭 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 저항 스위칭 소자(100)는 제1 산화물층(110), 제2 산화물층(120), 2차원 전자가스(two-dimensional electron gas, 2DEG)(130) 및 활성전극(140)을 포함한다.
상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 계면을 형성하도록 서로 적층되어 있고, 상기 2차원 전자가스(130)은 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 사이의 계면에 생성될 수 있다.
상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 서로 다른 금속 산화물로 형성될 수 있다. 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 각각은 결정질 금속산화물로 형성될 수도 있고, 비정질 금속산화물로 형성될 수도 있다.
일 실시예에 있어서, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 텅스텐(W), 스트론튬(Sr) 등으로부터 선택된 하나의 금속 원소를 포함하는 산화물로 형성될 수 있다. 예를 들면, 상기 제1 산화물층(110)과 상기 제2 산화물층(120) 각각은 티타늄 산화물(예를 들어, TiO2, SrTiO3 등), 아연 산화물(예를 들어, ZnO 등), 알루미늄 산화물(예를 들어, Al2O3, LaAlO3 등), 하프늄 산화물(예를 들어, HfO 등), 지르코늄 산화물(예를 들어, ZrO 등), 갈륨 산화물(예를 들면, Ga 2O 3), 텅스텐 산화물(예를 들어, WOx 등) 등으로부터 선택된 하나의 금속산화물로 형성될 수 있고, 이 경우 상기 제1 산화물층(110)과 상기 제2 산화물층(120)은 서로 다른 물질로 형성될 수 있다. 일 실시예로, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 위치하여, 내부에 전도성 필라멘트가 형성되는 상기 제2 산화물층(120)은 Al2O3, LaAlO3, WOx 등과 같은 알루미늄 산화물 또는 텅스텐 산화물로 형성될 수 있고, 상기 제1 산화물층(110)은 TiO2, SrTiO3 등과 같은 티타늄 산화물로 형성될 수 있다.
상기 2차원 전자가스(130)는 상기 제1 산화물층(110)과 상기 제2 산화물층(120)의 계면에 전자가 고밀도로 구속되어 생성될 수 있다. 상기 2차원 전자가스(130)의 전자들은 상기 계면을 벗어나는 방향으로의 이동은 제한되나 상기 계면을 따라서는 자유로이 이동할 수 있어서, 전기 전도성 특성을 나타낼 수 있다.
한편, 상기 제1 산화물층(110) 및/또는 상기 제2 산화물층(120)의 두께가 약 2.5nm보다 얇은 경우, 상기 2차원 전자가스(130)가 생성되지 않을 수 있으므로, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 약 2.5nm 이상의 두께를 가질 수 있다. 예를 들면, 상기 제1 산화물층(110) 및 상기 제2 산화물층(120) 각각은 약 5 내지 500 nm의 두께로 형성될 수 있다.
상기 활성전극(140)은 상기 제2 산화물층(120)의 상부에 배치될 수 있고, 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 금속 물질로 형성될 수 있다. 일 실시예로 상기 활성 전극(140)은 상기 제2 산화물층(120)의 상부에 배치된 활성 금속층(141) 및 상기 활성 금속층(141)과 상기 제2 산화물층(120) 사이에 배치된 버퍼층(142)을 포함할 수 있다.
상기 활성 금속층(141)은 구리(Cu), 은(Ag) 등의 활성금속으로 형성될 수 있고, 양의 바이어스 전압 인가 조건 하에서 상기 제2 산화물층(120) 내부로 구리(Cu) 이온, 은(Ag) 이온 등의 활성금속 이온을 제공할 수 있다.
상기 버퍼층(142)은 티타늄(Ti)으로 형성될 수 있고, 상기 양의 바이어스 전압 인가 조건 하에서 상기 활성 금속층(141)으로부터 과도한 활성금속 이온이 상기 제2 산화물층(120) 내부로 이동하는 것을 방지할 수 있다.
본 발명의 저항 스위칭 소자(100)에서는 상기 2차원 전자가스(130)가 상기 활성 전극(140)에 대향하는 비활성 전극으로 기능할 수 있다. 따라서, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 서로 다른 전압이 인가되어 제1 전기장이 인가된 경우, 상기 활성 전극(140)으로부터 활성 금속 이온이 상기 제2 산화물층(120) 내부로 주입되어 상기 2차원 전자가스(130) 방향으로 이동하고, 상기 2차원 전자가스(130) 부근에서부터 환원되어 상기 제2 산화물층(120) 내부에 상기 활성 전극(140)과 상기 2차원 전자가스(130)를 전기적으로 연결하는 전도성 필라멘트를 형성할 수 있다. 상기 제2 산화물층(120) 내부에 상기 전도성 필라멘트가 형성된 경우, 상기 제2 산화물층(120)은 저저항 상태(Low Resistance State, LRS)가 된다. 이 경우, 상기 필라멘트의 저항은 상기 2차원 전자가스(130)의 저항과 유사하게 된다. 예를 들면, 상기 저저항 상태(LRS)에서, 상기 필라멘트의 저항은 상기 2차원 전자가스(130)의 저항의 약 95% 이상 105% 이하일 수 있다.
한편, 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 반대 극성의 제2 전기장이 인가된 경우, 상기 활성금속 이온이 반대 방향으로 이동하여 상기 2차원 전자가스(130) 부근에서 상기 전도성 필라멘트가 파괴될 수 있고, 이 경우 상기 제2 산화물층(120)은 고저항 상태(High Resistance State, HRS)가 된다.
따라서, 상기 저항 스위칭 소자(100)는 상기 활성 전극(140)과 상기 2차원 전자가스(130) 사이에 인가되는 전기장에 따라 상기 제2 산화물층(120)의 저항 상태를 스위칭할 수 있고, 이러한 특성을 이용하여 상기 저항 스위칭 소자(100)는 메모리 소자, 뉴로모픽 소자 등에 적용될 수 있다.
한편, 종래의 저항 스위칭 소자의 경우, 반복적인 전기장 조건 하에서의 제어되지 않은 필라멘트의 형성 및 파괴 때문에 고저항 상태에서 저저항 상태로 스위칭하기 위한 SET 전압과 저저항 상태에서 고저항 상태로 스위칭하기 위한 RESET 전압이 일정하지 않은 불균일한 저항 스위칭 특성을 나타내는 문제점이 있었고, 이러한 문제점은 저항변화 산화물층 내부에 상대적으로 큰 필라멘트가 형성되기 때문에 주로 야기되는 것으로 알려져 있다.
본 발명의 저항 스위칭 소자(100)는 상기 2차원 전자가스(130)를 비활성 전극으로 이용하므로, 상기 제2 산화물층(120) 내부에 상대적으로 작은 필라멘트를 형성할 수 있을 뿐만 아니라, 극도로 짧은 터널 갭(<0.5nm)이 형성되어 필라멘트의 형성 및 파괴에 대한 제어성을 향상시킬 수 있고, 그 결과 매우 균일한 저항 스위칭 특성을 구현할 수 있다. 이에 대해서는 후술한다.
도 2는 본 발명의 실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 메모리 장치(1000)는 복수의 저항 스위칭 소자들(1100), 복수의 제1 신호라인(1200) 및 복수의 제2 신호라인(1300)을 포함한다.
상기 복수의 저항 스위칭 소자들(1100)은 제1 수평방향 및 이와 직교하는 제2 수평방향을 따라 M×의 매트릭스(matrix) 형태로 배열될 수 있다.
상기 복수의 저항 스위칭 소자들(1100) 각각은 제1 산화물층(1110), 제2 산화물층(1120), 2차원 전자가스(two-dimensional electron gas, 2DEG)(1130), 활성전극(1140) 및 지지 구조체(1150)를 포함할 수 있다.
상기 제1 산화물층(1110), 상기 제2 산화물층(1120), 상기 2차원 전자가스(1130) 및 상기 활성전극(1140)은 도 1을 참조하여 설명한 저항 스위칭 소자(100)의 상기 제1 산화물층(110), 상기 제2 산화물층(120), 상기 2차원 전자가스(130) 및 상기 활성전극(140)과 일부 형상을 제외하고는 실질적으로 동일하므로, 이들에 대한 중복된 상세한 설명은 생략한다.
상기 지지 구조체(1150)는 원 또는 다각형의 단면 형상을 갖는 기둥 형상을 가질 수 있고, 상기 제2 신호라인 상에 배치될 수 있다. 상기 지지 구조체(1150)는 직경은 일정한 기둥 구조를 가질 수도 있으나, 상부면의 직경이 하부면의 직경과 다른 기둥 구조를 가질 수도 있다. 예를 들면, 상기 지지 구조체(1150)는 단면이 원 또는 사각형이고, 직경은 일정하거나 하부면의 직경이 상부면의 직경보다 큰 기둥 구조를 가질 수 있다. 상기 지지 구조체(1150)는 전기 절연성 재질로 형성될 수 있고, 절연성을 갖는다면 그 재료가 특별히 제한되지 않는다.
상기 제1 산화물층(1110)은 상기 지지 구조체(1150)의 측면 및 상부면을 피복하도록 배치될 수 있다. 예를 들면, 상기 제1 산화물층(1110)은 ALD 공정을 통해 상기 지지 구조체(1150)의 측면 및 상부면을 피복하도록 일정한 두께의 제1 산화물 박막을 형성한 후 이를 패터닝함으로써 형성될 수 있다. 그리고 상기 제2 산화물층(1120)은 상기 지지 구조체(1150)의 측면 및 상부면 상에서 상기 제1 산화물층(1110)을 직접 피복하도록 배치될 수 있다. 예를 들면, 상기 제2 산화물층(1120)은 상기 제1 산화물층(1110)을 형성한 후 그 위에 ALD 공정을 통해 제2 산화물 박막을 형성함으로써 형성될 수 있다.
상기와 같이 상기 제1 및 제2 산화물층(1110, 1120)이 계면을 형성하도록 형성된 경우, 앞에서 설명한 바와 같이 상기 제1 및 제2 산화물층(1110, 1120) 계면에는 상기 2차원 전자가스(1130)가 형성될 수 있다.
상기 복수의 제1 신호라인(1200)은 상기 복수의 저항 스위칭 소자들(1100)의 상부에 배치될 수 있고, 상기 복수의 저항 스위칭 소자들(1100)의 활성 전극(1140)과 전기적으로 연결될 수 있다.
일 실시예로, 상기 복수의 제1 신호라인(1200)은 상기 제2 수평방향으로 서로 이격되게 배치될 수 있고, 각각의 제1 신호라인(1200)은 상기 제1 수평방향을 따라 연장될 수 있다. 상기 제1 신호라인(1200) 각각은 상기 복수의 저항 스위칭 소자들(1100) 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들(1100)의 활성 전극들(1140)과 전기적으로 연결되고, 상기 M개의 저항 스위칭 소자들(1100)의 활성 전극들(1140)에 제1 전압을 인가할 수 있다.
상기 복수의 제2 신호라인(1300)은 상기 복수의 저항 스위칭 소자들(1100)의 하부에 배치될 수 있고, 상기 복수의 저항 스위칭 소자들(1100)의 2차원 전자가스(1130)와 전기적으로 연결될 수 있다. 예를 들면, 상기 저항 스위칭 소자들(1100)의 지지 구조체들(1150) 각각은 대응되는 제2 신호라인(1300) 상에 배치되어, 이에 의해 지지될 수 있다.
일 실시예로, 상기 복수의 제2 신호라인(1300)은 상기 제1 수평방향으로 서로 이격되게 배치될 수 있고, 각각의 제2 신호라인(1300)은 상기 제2 수평방향을 따라 연장될 수 있다. 상기 제2 신호라인(1300) 각각은 상기 복수의 저항 스위칭 소자들(1100) 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들(1100)의 2차원 전자가스들(1130)과 전기적으로 연결되고, 상기 N개의 저항 스위칭 소자들(1100)의 2차원 전자가스들(1130)에 제2 전압을 인가할 수 있다. 예를 들면, 상기 제2 신호라인들(1300)은 상기 지지 구조체(1150)의 하부 영역에서 노출된 상기 2차원 전자가스들(1130)의 단부면과 직접 접촉함으로써, 상기 2차원 전자가스들(1130)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 신호라인(1200, 1300)을 통해 상기 활성 전극(1140)과 상기 2차원 전자가스(1130)에 각각 인가된 상기 제1 및 제2 전압에 의해 상기 제2 산화물층(1120)에는 전기장이 인가되고, 이러한 전기장에 의해 상기 제2 산화물층(1120) 내부, 예를 들면, 상기 제2 산화물층(1120) 중 상기지지 구조체(1150)의 상부면 상에 위치하는 부분에 전도성 필라멘트가 형성되거나 형성된 필라멘트가 파괴될 수 있다.
본 발명의 실시예에 따른 메모리 장치(1000)는 구조적 안정성을 향상시키기 위해 충전층(1400)을 더 포함할 수 있다.
상기 충전층(1400)은 전기 절연성 재질로 형성될 수 있고, 상기 M×의 매트릭스(matrix) 형태로 배열된 저항 스위칭 소자들(1100) 사이의 공간을 채우도록 배치될 수 있고, 상기 저항 스위칭 소자들(1100)의 활성 전극들(1140)은 상기 충전층(1400)의 상부면을 통해 노출되어 상기 제1 신호라인들(1200)과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 충전층(1400)은 상기 저항 스위칭 소자들(1100) 사이의 공간을 채우는 제1 층(1410) 및 상기 제1 층 상부에 형성된 제2 층(1420)을 포함할 수 있다.
상기 제1 층(1410)은 상기 저항 스위칭 소자들(1100) 사이의 공간을 채우면서 상기 저항 스위칭 소자들(1100)의 제2 산화물층(1120)의 상부면 일부를 노출시키도록 형성될 수 있다. 상기 제2 층(1420)은 상기 제1 층(1410) 상부에 적층되게 형성될 수 있고, 상기 저항 스위칭 소자들(1100)의 활성 전극들(1140)이 각각 관통되는 복수의 관통홀들을 구비할 수 있다. 한편, 상기 제1 층(1410)과 상기 제2 층(1420)은 서로 동일한 재료로 형성될 수도 있고, 서로 다른 절연성 재료로 형성될 수도 있다.
본 발명의 메모리 장치(1000)는 제1 및 제2 산화물층(1110, 1120) 사이에 생성된 2차원 전자가스(1130)를 비활성 전극으로 사용하는 원자 스위칭 소자들(1100)을 포함하므로, 고도로 균일한 저항 스위칭 동작을 수행할 수 있고, 또한 약 10 7 사이클 이상의 우수한 내구력을 나타내며, 85℃의 가혹 조건에서도 10 6s 이상의 시간 동안 데이터를 보유할 수 있다.
이하 본 발명의 실시예에 대해 상술한다. 다만, 하기 실시예는 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
기판 상에 250℃의 ALD(atomic layer depostion) 공정을 통해 약 20nm 두께의 TiO2 필름을 형성하였다. 이 때, TiO 2 필름의 티타늄 및 산소의 소스로서 티타늄 테트라이소프록사이드(TiOCH(CH 3) 24, TTIP) 및 물(H 2O)을 각각 사용하였다.
이어서, 2차원 전자가스(2DEG)의 생성을 위해, 상기 TiO2 필름 상에 250℃의 ALD 공정을 통해 약 7nm 두께의 Al 2O 3 박막을 형성하였다. 이 때, Al 2O 3 박막의 알루미늄 및 산소의 소스로서 트리메틸알루미늄(Al(CH 3) 3, TMA) 및 물(H 2O)을 각각 사용하였다.
이어서, E-beam 증착 공정 및 포토리소그라피 공정을 통해 상기 Al 2O 3 박막 상에 Ti(2nm)/Cu(10nm)/Pt(40nm) 적층 구조를 갖고 사각형 형상으로 패터닝된 활성 전극을 형성하였다.
이어서, 솔더링 공정을 통해 상기 2차원 전자가스와 접촉하는 인듐 바텀 콘택(bottom contact)을 형성하여, 실시예에 따른 저항 스위칭 소자를 제조하였다.
[비교예]
진공 증착의 방법으로 기판 상에 백금(Pt)을 증착하여 불활성 전극을 형성하였다.
이어서, 상기 불활성 전극 상부에 실시예와 동일한 ALD 공정을 통해 약 7nm 두께의 Al 2O 3 박막을 형성하였다.
이어서, 상기 Al 2O 3 박막 상에 실시예와 동일한 E-beam 증착 공정 및 포토리소그라피 공정을 통해 Ti(2nm)/Cu(10nm)/Pt(40nm) 적층 구조를 갖고 사각형 형상으로 패터닝된 활성 전극을 형성하여, 비교예에 따른 저항 스위칭 소자를 제조하였다.
[실험예]
도 3은 실시예에 따른 저항 스위칭 소자에 대해 순응 전류 세팅이 없이 수행된 100번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다. 도 3에서, 빨강색 곡선은 100번의 연속적인 I-V 스윕들에서의 대표 I-V 곡선을 나타내고, 회색 선들은 다른 99번의 I-V 곡선들을 나타내며, 파랑색 곡선은 포밍 프로세스를 나타낸다. 그리고 도 3의 삽도는 실시예에 따른 저항 스위칭 소자에 대해 SET 상태에서 측정된 온도에 따른 저항 값을 나타내는 그래프이다.
먼저, 도 3의 삽도를 참조하면, Al 2O 3 박막 내에 형성되는 필라멘트는 Cu로 이루어짐을 확인할 수 있다. 구체적으로, 온도에 대한 금속 저항의 일반적인 의존성은 하기 수식 1로 표시된다.
[수식 1]
Figure PCTKR2020012550-appb-img-000001
상기 수식 1에서, R(T)은 온도 T에서의 저항을 나타내고, R 0는 상온 To에서의 저항을 나타내고, α는 온도에 대한 저항 상수를 나타낸다.
2V의 읽기 전압에서 측정된 α는 2.25×10 -3 K -1이었고, 이는 Cu 나노와이어에 대해 이전에 보고된 값인 약 2×10 -3 K -1와 일치하고, 이로부터 필라멘트는 금속 Cu로 이루어져 있음이 증명될 수 있다.
한편, 도 3을 참조하면, 실시예에 따른 저항 스위칭 소자는 이전에 보고된 Cu 이온 이동을 이용하는 어떠한 소자보다도 100번의 연속적인 I-V 스윕들에 대해 고도로 균일한 I-V 곡선들이 나타남을 확인할 수 있다.
그리고 실시예에 따른 저항 스위칭 소자에 있어서, 100번의 연속적인 I-V 스윕 과정에서 저저항 상태들의 편차가 거의 없고, 포밍 프로세스 후 첫 번째 스윕에서, 전류는 양의 바이어스에 따라 상대적으로 점진적으로 증가하였다. 이는 필라멘트와 직렬로 연결된 2차원 전자가스의 저항 때문이다.
활성 전극의 크기가 150㎛×150㎛ 정도로 상대적으로 큼에도 불구하고, 실시예에 따른 저항 스위치 소자는 반복적인 사이클에서 균일한 저항 스위칭 특성을 나타냈고, 활성 전극의 크기를 셀의 크기를 10㎛×10㎛로 감소시켜 측정한 경우에도 동일하게 균일한 저항 스위칭 특성을 나타남을 확인하였다.
한편, 0.2V의 읽기 전압에서 on/off 전류 비율은 약 10 6으로 높은 것을 확인할 수 있다. 그리고 RESET(LRS로부터 HRS로의 스위칭)은 약 -3V의 음의 바이어스에서 발생하고, RESET 전압이 SET 전압보다 더 높은 것으로 측정되었다. 이는 음의 바이어스 조건 하에서 2차원 전자가스의 고갈 특성 때문이다.
도 4는 실시예에 따라 제조된 10개의 저항 스위칭 소자들에 대해 수행된 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
저항 기반 메모리에서, 메모리의 신뢰성 있는 동작을 위해서는 저항 스위칭 특성의 셀간 편차를 감소시키는 것은 매우 중요하다. 그러나 초기 필라멘트를 형성하는 포밍 전압이 각 셀마다 다른 경우, 포밍 전압의 차이로 인해 각 셀에서 다른 저항이 야기되고, 이는 궁극적으로 메모리 동작의 실패를 야기한다.
그러나 도 4를 참조하면, 실시예에 따라 제조된 10개의 서로 다른 저항 스위칭 소자들은 1~5V의 범위에서 서로 다른 포밍 전압을 가짐에도 불구하고, 10개의 저항 스위칭 소자들의 SET 상태에서의 저항값들이 유사하고, 그 결과 균일한 스위칭 거동을 나타냄을 확인할 수 있다. 구체적으로, 각 저항 스위칭 소자의 저항 상태는 2차원 전자가스 때문에 2번째 스윕 모드(도 4의 ② 참조)를 따르기 때문에, SET 프로세스(HRS로부터 LRS로의 스위칭) 후 일정하게 되었다.
이는 2차원 전자가스가 Cu 필라멘트에 직렬로 연결되어 있어서, SET 상태에서의 저항값들이 2차원 전자가스의 저항값으로 균일화되었기 때문이다. 구체적으로, Cu 필라멘트가 성장함에 따라 Cu 필라멘트의 저항이 감소하여 직렬로 연결된 2차원 전자가스의 저항이 Cu 필라멘트보다 커지기 때문에, 바이어스가 2차원 전자가스에 집중되고, 그 결과 추가적인 Cu 이온의 마이그레이션은 억제된다. 따라서, 각 저항 스위칭 소자의 저항은 SET 거동의 중첩으로 이어지는 2차원 전자가스의 저항으로 조정된다. Al2O3/TiO2 계면의 2차원 전자가는 약 10 14/cm 2의 전자 밀도, 약 3cm 2/Vs의 전자 이동도 및 약 20kΩ의 면저항을 갖는 것으로 측정되었다.
이러한 SET 프로세스 후의 셀프 조정 저항 특성은 차세대 비휘발성 메모리 개발에 심각한 장애물인 메모리셀들이 포밍 프로세스 후의 비제어 셀 저항을 극복하게 할 수 있다.
도 5는 비교예에 따른 저항 스위칭 소자에 대해 수행된 순응 전류를 10㎂로 세팅한 10번의 연속적인 I-V 스윕들에 대한 I-V 곡선을 나타낸다.
도 5를 참조하면, 실시예에 따른 저항 스위칭 소자와 비교하여 비교예에 따른 저항 스위칭 소자에서는 불균일한 I-V 특성을 나타내었다. 이는 음의 바이어스 조건 하에서 줄 히팅(Joul heating) 프로세스에 의해 필라멘트의 실질적인 부분이 RESET 프로세스 동안 파괴되었기 때문인데, 이로 인해 필라멘트의 저항 및 형상에 영향을 미치는 이어진 SET 프로세스 동안 고저항 상태(HRS)에서 큰 터널 갭 및 저저항 상태(LRS)에서의 큰 저항 편차를 야기되었다. 종래의 저항 스위칭 소자의 동작에서 이는 전형적인 문제인데, 큰 필라멘트가 형성되고 이어진 줄 히팅 프로세스에 의해 공격적으로 파괴되는 것은 필라멘트 저항 및 형상의 큰 편차를 야기한다.
한편, 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 전류 수준은 10μA의 범위 안에 있는 것으로 나타났고, 이는 비교예에 따른 저항 스위칭 소자의 SET 상태에서의 전류 수준보다 더 낮다. 이는 2차원 전자가스를 비활성 전극으로 적용하는 경우, 더 작은 필라멘트가 형성되기 때문이다.
결론적으로, 2차원 전자가스를 비활성 전극으로 적용하는 경우, 줄 히팅에 의한 필라멘트의 파괴는 최소화될 수 있고, RESET 프로세스는 줄 히팅이 아니라 음의 바이어스 조건 하에서의 Cu 이온들의 마이그레이션에 의해 지배되는 것으로 판단된다. 줄 히팅 효과가 RESET 프로세스에서 지배적이 경우, RESET 프로세스는 바이어스 조건 하에서 전류의 급격한 변화를 겪게 된다.
한편, 도 3의 프로세스 ③에 표시된 바와 같이, 2차원 전자가스를 비활성 전극으로 적용하는 경우, 전류는 보다 점진적으로 감소되었고, 전류 수준은 약 10 -5A 이었으며, 이는 종래에 보고된 전류 수준인 약 10 -3A보다 현저하게 낮다. 줄 히팅 프로세스는 전류의 제곱에 비례하므로, 본 발명에 따라 2차원 전자가스를 비활성 전극으로 적용하는 경우, 줄 히팅은 더 낮은 전류 수준 때문에 최소화됨을 알 수 있다.
도 6은 비교예에 따른 저항 스위칭 소자에 대해 외부 직렬저항을 연결한 경우와 연결하지 않은 경우에 대해 측정된 I-V 곡선을 나타낸다.
도 6을 참조하면, 만약 2차원 전자가스가 단지 직렬 저항으로 작용한다면, 외부 직렬저항(20kΩ)을 가진 비교예에 따른 저항 스위칭 소자는 실시예에 따른 저항 스위칭 소자와 동일하게 반복적인 측정에 대해 균일한 I-V 특성을 보여야만 할 것이다. 하지만, 도 6의 삽도에 도시된 바와 같이 20kΩ의 외부 저항을 비활성 전극에 직렬로 연결한 경우, 셀프 순응 전류 특성을 나타내었으나, SET 프로세스 후 셀은 고저항 상태(HRS)로 되돌아갈 수 없는 RESET 실패가 나타났다. 이는 필라멘트의 크기가 너무 커서 음의 바이어스에 의해 파괴될 수 없고, 줄 히팅이 RESET 프로세스 내에서 지배적이었기 때문인 것으로 판단된다.
이로부터 2차원 전자가스를 비활성 전극으로 적용하는 경우, 더 작은 필라멘트 형성에 대해 2차원 전자가스가 중요한 역할을 함을 유추할 수 있다.
도 7a 내지 도 7c는 실시예에 따른 저항 스위칭 소자에 대해 온도에 따른 I-V 곡선을 나타내고, 도 7d는 실시예에 따른 저항 스위칭 소자의 에너지 밴드 다이어그램을 나타낸다.
도 7a에 도시된 바와 같이, 낮은 바이어스(<1V) 조건에서 전류는 P-F(Poole-Frankel) 방출 모델에 의해 제어되었고, 상대적으로 높은 바이어스(>1.3V) 조건에서 전류는 QPC(quantum point contact) 모델에 의해 제어되는 것으로 나타났다.
구체적으로, 도 7b에 도시된 바와 같이, I-V 곡선들은 0.8V 보다 낮은 전압들에서의 P-F 전도 모델에 잘 부합하였다. 그러나 도 7c에 도시된 바와 같이, SET 프로세스가 1.3V 이상에서 일어났을 때, I-V 곡선들은 QPC 모델에 보다 잘 적용되었다.
QPC 모델은 매우 좁은 전도 필라멘트들에 적용되고, 불연속적인 금속 아일랜드들 사이의 전도 메카니즘을 설명할 수 있다. 필라멘트는 전자 상태들의 Quasi 1-D 시스템으로 거동하기에 충분히 좁기 때문에, 1-D 파라볼릭 포텐셜을 갖는 것으로 가정되었다. 고저항 상태(HRS)의 I-V 곡선은 QPC 모델에 의해 설명될 수 있고, 이는 필라멘트 단부에서의 원자 수준의 터널 갭을 설명할 수 있다.
QPC 모델이 실시예에 따른 저항 스위칭 소자에 맞는지 여부를 증명하기 위해, I-V 곡선은 수식 2을 이용하여 시뮬레이션 되었고, 실험 결과와 비교되었다.
[수식 2]
Figure PCTKR2020012550-appb-img-000002
수식 2에서, e 및 h는 전자 전하 및 플랑크 상수를 각각 나타내고, N은 Cu 필라멘트의 수를 나타내고, Φ는 베리어 높이를 나타내고, α는
Figure PCTKR2020012550-appb-img-000003
와 동일하다. 여기서 t B 및 m *은 터널 갭 및 Cu의 유효 전자 질량을 각각 나타낸다. t B는 N=1일 때 도 7c에서의 최적 피팅에 의해 0.3nm로 가정되었고, m*은 1.01 m 0인 것으로 취해졌다. 따라서 α는 Φ의 함수로서 설명될 수 있고, β는 산화물 내에서의 필라멘트 길이의 분율로서 1에 가깝다. 전반적으로 I(V)는 다른 온도들에서 실험적으로 획득된 I-V 곡선들(도 7c)로부터 추출된 베리어 높이 Φ의 함수로서 표현될 수 있다. 베리어 높이는 330 내지 420 K의 범위에서 2.09~2.12 eV인 것으로 계산되었고, 이는 도 7d에 도시된 바와 같이, 에너지 밴드 구조와 일치하였다. 베리어 높이의 온도 의존성은 수식 “
Figure PCTKR2020012550-appb-img-000004
”에 의해 설명될 수 있다. γ 값은 -10 -4 내지 -10 -3 eV/K의 범위 안에 있는 것으로 보고되었다. 도 7c의 삽도로부터, γ 값은 -3×10 -4 eV/K로 계산되었고, 이는 보고된 값들과 유사하다. 실시예에 따른 저항 스위칭 소자에 대응되는 밴드 다이어그램은 도 7d에 도시된 바와 같이 QPC 모델을 사용하여 설명될 수 있다.
도 8a는 실시예에 따른 저항 스위칭 소자의 SET 상태에서의 Cu, Ti 및 Al 원소의 EDX 맵핑 결과를 가진 단면 TEM 이미지를 나타내고, 도 8b는 Al2O3 및 TiO2 층 사이의 계면 부근에서의 고확대 TEM 이미지를 나타낸다.
Al2O3 필름이 고체 전해질로 사용된 경우에 대해서도 필라멘트의 형상은 여전히 논쟁의 대상이다. 금속 이온의 확산성 및 불활성 전극에서의 전기화학적 반응 운동학이 필라멘트의 형상을 결정한다는 것이 보고된 바 있다. 실험적으로, Cu 활성 전극에 가까울수록 더 좁아지는 원뿔형 필라멘트가 보고된 바도 있고, 반대로 불활성 전극에 가까울수록 더 좁아지는 필라멘트 형상도 보고된 바 있다. 활성 전극에 가까울수록 더 좁아지는 필라멘트의 형성은 불활성 전극에서 금속 이온들의 빠른 환원 운동학을 가지고, 고체 전해질을 통한 금속 이온의 높은 확산성 때문인 것으로 판단된다. 반면, 불활성 전극에 가까울수록 더 좁아지는 필라멘트의 형성은 불활성 전극에서의 환원 운동학이 느리고, 고체 전해질 내에서의 금속 이온의 확산성이 낮으며, Cu 이온 운동 거리가 짧은 경우인 것으로 판단된다.
도 8a 및 도 8b를 참조하면, 실시예의 저항 스위칭 소자의 경우, 불활성 전극인 2차원 전자가스에 가까운 영역에서의 필라멘트는 수 nm의 직경을 가질 정도로 극도로 작은 반면, 활성 전극에 가까운 필라멘트의 상부 부분은 이전에 보고된 만큼 큰 것으로 나타났다.
도 8a에 도시된 바와 같이, Cu, Ti 및 Al 원소의 EDX 맵핑 분석은 Cu 원소의 Al2O3/TiO2 층들 방향으로의 Cu 원소의 마이그레이션을 뒷받침한다.(Cu 마이그레이션이 현저한 영역은 빨강색 화살표로 표시되어 있고, 마이그레이션 전의 Cu 원소의 더 낮은 제한은 노랑색 가이드선에 의해 표시되어 있음) 필라멘트의 상부 부분은 포밍 프로세스 동안 형성되고, 2차원 전자가스 부근의 필라멘트의 하부 부분은 SET/RESET 프로세스 동안 변경되는 것으로 판단된다.
도 8b에 도시된 바와 같이, Cu 필라멘트의 크기는 상부 대응부분보다 훨씬 작으며, 그 결과 단지 필라멘트의 하부 부분이 SET/RESET 프로세스 동안 변경된 것으로 판단되며, 이로 인해 반복적인 I-V 스윕에 걸쳐 고도로 균일한 SET/RESET 프로세스를 유도하는 것으로 판단된다.
한편, 작은 필라멘트를 형성하기 위해서는 불활성 전극에서의 Cu 이온의 환원 속도가 충분히 느릴 필요가 있고, Al2O3/TiO2 헤테로 구조 계면에서의 Cu 이온의 환원 속도는 Pt와 같은 귀금속의 환원 속도보다 훨씬 느릴 것으로 판단된다. Al2O3/TiO2 헤테로 구조 계면에서의 2차원 전자가스는 세미 금속성 전기 전도성을 나타내므로 Cu 이온들에 전자를 공급하는 능력은 귀금속 Pt보다 더 약할 것이다. 따라서, Al2O3/TiO2 헤테로 구조 계면에서의 2차원 전자가스를 불활성 전극으로 적용하는 경우, 불활성 전극 부근에서 극도로 작은 필라멘트가 형성될 수 있다.
한편, 불활성 전극 부근에서의 Cu 또는 Ag 이온의 농도는 불활성 전극의 일함수가 감소함에 따라 감소한다. Al2O3/TiO2는 4.3eV 만큼 작은 일함수를 나타낸내므로, Al2O3/TiO2 헤테로 구조 계면의 2차원 전자가스가 불활성 전극으로 적용되는 경우, 불활성 전극에서의 작은 Cu 이온 농도를 유도할 수 있고, 그 결과 불활성 전극 부근에서 극도로 작은 Cu 필라멘트를 유도할 수 있다.
따라서 SET 및 RESET 상태에서의 Cu 필라멘트의 형상들이 제안되었다. TEM 분석 외에, 상부 전극인 활성 전극의 면적이 감소하더라도 저저항 상태(LRS)의 저항은 일정한 반면 고정항 상태(HRS)의 저항은 상부 전극의 면적이 RESET 상태에 대해 감소함에 따라 감소되는 것으로 나타났는데, 이로부터 SET 상태에 대한 전류의 전도도는 필라멘트 전도도에 의해 지배됨을 알 수 있다.
도 9는 실시예에 따른 저항 스위칭 소자에서의 SET 및 RESET 상태에서의 필라멘트의 형성 및 파괴, 그리고 필라멘트의 형상을 설명하기 위한 도면이다. 도 9에서, (a)는 저항 스위칭 소의 초기 상태를 나타내고, (b)는 상부 전극(Cu/Ti)에 양의 전압이 인가되었을 때의 SET 상태를 나타내고, (c) 및 (d)는 상부 전극(Cu/Ti)에 음의 전압이 인가된 이후의 RESET 상태를 나타내며, (e) 및 (f)는 RESET 후 다시 상부 전극(Cu/Ti)에 양의 전압이 인가되었을 때의 SET 상태를 나타낸다.
도 9를 참조하면, SET 상태에서, Al2O3/TiO2 계면에서의 2차원 전자가스의 낮은 일함수 때문에, 상부 전극 부근에서는 큰 직경을 갖고 2차원 전자가스 부근에서는 극도로 작은 직경을 갖는 필라멘트가 형성된다.
2차원 전자가스 부근에서 매우 작은 직경을 갖는 필라멘트 형상 때문에, 음의 전압 조건 하에서 전기장은 2차원 전자가스 부근의 작은 필라멘트 첨단에 집중되고, 이 부분의 Cu 이온들은 대부분 2차원 전자가스 측으로부터 상부 Cu/Ti 전극 방향으로 이동하였으며, 이는 불활성 전극 부근의 좁은 부분에서의 Cu 필라멘트의 파괴를 야기하고, 매우 작은 터널 갭을 갖는 RESET 상태가 된다.
다시 상부 전극에 양의 전압이 인가된 경우, Cu 이온들은 2차원 전자가스로 이동하고, 그 결과 SET 상태를 회복한다.
결론적으로 Cu 필라멘트의 형성 및 파괴는 필라멘트 전체 부분이 아니라 2차원 전자가스 부근에서 일어나고, 이는 반복적인 사이클에 걸쳐 균일한 저항 스위칭을 야기하는 것으로 판단된다.
TEM 분석 및 QPC 모델에 기초하여, 실시예에 따른 저항 스위칭 소자의 경우, 2차원 전자가스 부근에서의 필라멘트는 단지 몇 개의 Cu 원자들로 이루어지는 것으로 가정하였다. 그리고 저항 스위칭 소자의 전체 저항은 하기 수식 3에 기재된 바와 같이 R Fila(Cu 필라멘트 저항), R tunnel(터널 갭 저항), R OX(Al2O3 저항) 및 R 2DGE(2DEG 저항)의 함수로 가정될 수 있다.
도 10a는 실시예에 따른 저항 스위칭 소자에 대한 100번의 연속적인 전압 스윕들 후의 I-V 곡선을 나타내고, 도 10b는 도 10a의 I-V 곡선으로부터 추출된 R Fila(Cu 필라멘트 저항), R tunnel(터널 갭 저항), R OX(Al2O3 저항) 및 R 2DGE(2DEG 저항)를 나타내며, 도 10c 및 도 10d는 실시예에 따른 저항 스위칭 소자에 인가된 유효 포텐셜의 계산 결과를 나타낸다.(도 10c 및 도 10d의 삽도는 계산된 저항 스위칭 소자의 등가 회로도이다.)
도 10a를 참조하면, 2차원 전자가스 자체('2DEG only')의 I-V 곡선은 18kΩ의 저항을 가진 오믹 유사 거동을 나타내었다. HRS 및 LRS 상태들에 대한 등가 셀 회로는 도 10a의 삽도에 설명되어 있고, 저항 값들은 LRS 상태로부터 추출될 수 있다. 추출된 R Fila(Cu 필라멘트 저항), R tunnel(터널 갭 저항), R OX(Al2O3 저항) 및 R 2DGE(2DEG 저항)는 도 10b에 도시되어 있다. R 2DGE는 18kΩ이고, R Fila는 40kΩ이며, 전체 저항은 58kΩ이다.
[수식 3]
Figure PCTKR2020012550-appb-img-000005
실시예에 따른 저항 스위칭 소자에 양의 바이어스가 인가된 초기 상태에서, Al2O3의 높은 저항 때문에 대부분의 전기적 바이어스는 Cu 전극과 2차원 전자가스 사이에 인가되고, 불완전하게 형성된 Cu 필라멘트의 저항은 2차원 전자가스보다 더 높기 때문에 Cu 이온은 2차원 전자가스 쪽으로 이동하여 Cu 필라멘트를 형성한다. 그러나 Cu 필라멘트의 저항이 2차원 전자가스의 저항값에 가까워짐에 따라, 전기적 바이어스가 2차원 전자가스의 저항 때문에 실질적으로 2차원 전자가스에 인가되기 때문에 추가적인 Cu 이온의 이동이 억제된다. 따라서 Cu 필라멘트 및 2차원 전자가스의 저항은 유사하게 되고, 이로 인하여 고저항(40kΩ)을 가진 더 작은 필라멘트의 형성이 야기된다. 저항 스위칭 소자의 전체 저항(58kΩ)은 2차원 전자가스의 저항(18kΩ) 및 필라멘트의 저항(40kΩ)에 의해 결정된다. 직렬로 연결된 2차원 전자가스의 저항 때문에, Cu 필라멘트의 저항은 2차원 전자가스의 저항에 도달하게 되고, 따라서 실시예에 따른 저항 스위칭 소자에서는, 이전에 보고된 저항 스위칭 소자들에서는 필수적으로 요구된 SET 프로세스를 위한 어떠한 순응 전류 세팅이 필요하지 않게 된다. 이러한 본질적인 전류 순응 효과는 순응 전류 조정을 위한 추가적인 회로의 생략을 가능하게 할 수 있다.
Cu 필라멘트에 인가된 유효 전압이 SET 프로세스 동안 감소되는 것으로 나타났는데, 이는 SET 직전의 과도한 Cu 마이그레이션을 제한할 수 있고, 그 결과 균일한 SET 프로세스에 도움이 될 수 있다.
도 10c 및 도 10d에 도시된 바와 같이, 저항 스위칭 소자에 인가된 전압은 Cu 필라멘트 및 2차원 전자가스 각각에 부분적으로 인가된다. SET 발생 전의 낮은 전압이 인가된 경우, Cu 필라멘트의 저항은 2차원 전자가스의 저항보다 더 높기 때문에 대부분의 전압이 Cu 필라멘트 및 고체 전해질에 인가된다.
그러나 양의 전압이 증가함에 따라 Cu 필라멘트가 성장하기 때문에 Cu 필라멘트의 저항은 2차원 전자가스의 저항과 유사하게 될 때까지 감소하고, 이로 인해 Cu 필라멘트에 인가되는 유효 포텐셜이 감소된다. 필라멘트에 인가되는 상대적인 포텐셜은 도 10d에 도시되어 있다.
전반적으로, Cu 필라멘트의 저항이 2차원 전자가스의 저항에 도달할 때까지 Cu 필라멘트의 저항은 양의 전압이 증가함에 따라 감소한다. SET 프로세스의 끝에서 Cu 필라멘트에 걸리는 전압의 감소 때문에, 더 작은 필라멘트가 형성되고 이에 의해 균일한 I-V 곡선들이 달성될 수 있다. 또한, 2차원 전자가스의 낮은 일함수로 인해 2차원 전자가스에서의 Cu 이온의 환원속도는 느리므로, 더욱 더 작은 필라멘트가 형성이 가능해진다. 이러한 특성들의 조합 때문에 Cu 필라멘트의 형성 및 파괴에서 향상된 제어가 가능해진다.
도 11a는 실시예에 따른 저항 스위칭 소자에 대한 시간에 따른 HRS 및 LRS 상태의 85℃에서의 저항값을 나타내고, 도 11b는 실시예에 따른 저항 스위칭 소자에 대한 내구성 테스트 결과를 나타낸다.
도 11a에 도시된 바와 같이, 0.2V의 읽기 전압 조건에서 실시예에 따른 저항 스위칭 소자의 HRS 및 LRS 저항은 85℃에서 10 6s를 이상동안 일정하게 유지되었다. 즉, 실시예에 따른 저항 스위칭 소자의 데이터 보유 시간은 85℃에서 10 6s를 넘었고, 이는 Cu 마이그레이션에 기반한 CBRAM 소자로부터 획득된 최고의 결과에 비견될 수 있다.
상부부분에서의 크고 2차원 전자가스 부근에서 견고한 필라멘트가 형성되기 때문에, 2차원 전자가스 부근에서의 필라멘트의 크기가 작음에도 불구하고 우수한 보유 능력을 유도하는 것으로 판단된다. 즉, 2차원 전자가스 부근에서의 Cu 필라멘트의 크기는 작지만 이의 크기는 견고한 금속 필라멘트를 유지하기에 충분한 크기를 갖는 것으로 판단된다.
도 11b에 도시된 바와 같이, 균일한 저항 스위칭 특성은 순응 전류 세팅 없이 10 7 사이클 이상 달성되었다. 10 5 이상의 on/off 비율은 심지어 10 7 사이클 후까지도 유지되었고, 이는 이전 보고를 능가한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
[부호의 설명]
100, 1100: 저항 스위칭 소자 110, 1110: 제1 산화물층
120, 1120: 제2 산화물층 130, 1130: 2차원 전자가스
140, 1140: 활성 전극 1000: 메모리 소자
1200: 제1 신호라인 1300: 제2 신호라인
1400: 충전층

Claims (17)

  1. 서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층;
    상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성되고, 불활성 전극을 기능하는 2차원 전자가스(two-dimensional electron gas, 2DEG); 및
    상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 활성전극을 포함하는, 저항 스위칭 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 산화물층 각각은 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 갈륨(Ga) 및 텅스텐(W)으로 이루어진 그룹에서 선택된 하나 이상의 금속 원소를 포함하는 산화물로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  3. 제2항에 있어서,
    상기 제1 및 제2 산화물층 각각은 티타늄 산화물, 아연 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 갈륨 산화물 및 텅스텐 산화물로 이루어진 그룹에서 선택된 금속산화물로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  4. 제2항에 있어서,
    상기 제1 산화물층은 이산화티타늄(TiO 2) 또는 스트론튬티타네이트(SrTiO 3)로 형성되고,
    상기 제2 산화물층은 알루미늄옥사이드(Al 2O 3), 란타늄알루미네이트(LaAlO 3), 텅스텐트리옥사이드(WO 3) 또는 텅스텐디옥사이드(WO 2)로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  5. 제1항에 있어서,
    상기 활성전극은 구리(Cu) 또는 은(Ag)을 포함하는 전기 전도성 물질로 형성된 것을 특징으로 하는, 저항 스위칭 소자.
  6. 제5항에 있어서,
    상기 활성전극은 구리(Cu) 또는 은(Ag)의 활성금속으로 형성된 활성 금속층; 및 티타늄(Ti)으로 형성되고 상기 활성 금속층과 상기 제2 산화물층 사이에 배치된 버퍼층을 포함하는 것을 특징으로 하는, 저항 스위칭 소자.
  7. 제1항에 있어서,
    상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고,
    상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 되는 것을 특징으로 하는, 저항 스위칭 소자.
  8. 제7항에 있어서,
    상기 고저항 상태에서, 상기 필라멘트의 단부와 상기 2차원 전자가스 사이의 간격인 터널 갭은 0.1 이상 0.5nm 이하인 것을 특징으로 하는, 저항 스위칭 소자.
  9. 제7항에 있어서,
    상기 저저항 상태에서, 상기 전도성 필라멘트의 저항은 상기 2차원 전자가스 저항의 95% 이상 105% 이하인 것을 특징으로 하는, 저항 스위칭 소자.
  10. 제7항에 있어서,
    상기 활성 전극 및 상기 2차원 전자가스에는 서로 다른 전압이 인가되는 것을 특징으로 하는, 저항 스위칭 소자.
  11. 제1 수평방향 및 이와 교차하는 제2 수평방향을 따라 M×의 매트릭스(matrix) 형태로 배열된 복수의 저항 스위칭 소자들;
    상기 제2 수평방향으로 이격되게 배치되고, 각각이 상기 제1 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제1 수평방향을 따라 일렬로 배열된 M개의 저항 스위칭 소자들의 활성 전극들과 전기적으로 연결된 복수의 제1 신호라인;
    상기 제1 수평방향으로 이격되게 배치고, 각각이 상기 제2 수평방향으로 연장되어 상기 복수의 저항 스위칭 소자들 중 상기 제2 수평방향을 따라 일렬로 배열된 N개의 저항 스위칭 소자들의 2차원 전자가스들과 전기적으로 연결된 복수의 제2 신호라인을 포함하고,
    상기 복수의 저항 스위칭 소자들 각각은,
    서로 적층되어 계면을 형성하고, 서로 다른 금속산화물로 형성된 제1 산화물층과 제2 산화물층;
    상기 제1 산화물층과 상기 제2 산화물층의 계면에 생성된 상기 2차원 전자가스(two-dimensional electron gas, 2DEG); 및
    상기 제2 산화물층 상부에 배치되고, 상기 2차원 전자가스와 함께 상기 제2 산화물층에 전기장을 인가하며, 상기 제1 신호라인을 통해 양의 바이어스 인가시 상기 제2 산화물층 내부로 활성금속 이온을 제공하는 상기 활성전극을 포함하는 것을 특징으로 하는, 메모리 장치.
  12. 제11항에 있어서,
    상기 복수의 저항 스위칭 소자들 각각은, 상기 제2 신호라인들 중 대응되는 하나 상에 배치되고, 기둥 구조를 가지는 지지 구조체를 더 포함하고,
    상기 제1 산화물층은 상기 지지 구조체의 측면 및 상부면을 피복하도록 배치되고,
    상기 제2 산화물층은 상기 지지 구조체의 측면 및 상부면 상에서 상기 제1 산화물층을 직접 피복하도록 배치된 것을 특징으로 하는, 메모리 장치.
  13. 제12항에 있어서,
    상기 지지 구조체는 원 또는 다각형의 단면 형상을 갖는 기둥 구조를 갖는 것을 특징으로 하는, 메모리 장치.
  14. 제12항에 있어서,
    상기 제2 신호라인들은 상기 지지 구조체의 하부 단부에 인접한 영역에서 노출된 상기 2차원 전자가스들의 단부면과 직접 접촉하는 것을 특징으로 하는, 메모리 장치.
  15. 제12항에 있어서,
    상기 활성 전극에 양의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제1 전기장이 형성된 경우, 상기 제2 산화물층 중 상기 지지 구조체의 상부면과 상기 활성 전극 사이의 영역 내부에 상기 활성 전극과 상기 2차원 전자가스를 연결하는 전도성 필라멘트가 형성되어 상기 제2 산화물층은 저저항 상태(LRS)가 되고,
    상기 활성 전극에 음의 바이어스가 인가되어 상기 활성 전극과 상기 2차원 전자가스 사이에 제2 전기장이 형성된 경우, 상기 전도성 필라멘트 중 상기 2차원 전자가스에 인접한 부분이 파괴되어 상기 제2 산화물층은 고저항 상태(HRS)가 되는 것을 특징으로 하는, 메모리 장치.
  16. 제12항에 있어서,
    상기 복수의 저항 스위칭 소자들 사이의 공간을 채우도록 배치된 충전층을 더 포함하고,
    상기 저항 스위칭 소자들의 활성 전극들은 상기 충전층의 상부면을 통해 노출되어 상기 제1 신호라인들과 전기적으로 연결되는 것을 특징으로 하는, 메모리 장치.
  17. 제16항에 있어서,
    상기 충전층은 상기 저항 스위칭 소자들 사이의 공간을 채우는 제1 층; 및 상기 제1 층 상부에 형성된 제2 층을 포함하고,
    상기 제1 층은 상기 저항 스위칭 소자들의 제2 산화물층의 상부면 일부를 노출시키고,
    상기 제2 층은 상기 저항 스위칭 소자들의 활성 전극들이 각각 관통되는 복수의 관통홀들을 구비하는 것을 특징으로 하는, 메모리 장치.
PCT/KR2020/012550 2019-09-17 2020-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치 WO2021054737A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/760,967 US11871687B2 (en) 2019-09-17 2020-09-17 Resistive switching element and memory device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190113858A KR102286867B1 (ko) 2019-09-17 2019-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치
KR10-2019-0113858 2019-09-17

Publications (1)

Publication Number Publication Date
WO2021054737A1 true WO2021054737A1 (ko) 2021-03-25

Family

ID=74884067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/012550 WO2021054737A1 (ko) 2019-09-17 2020-09-17 저항 스위칭 소자 및 이를 포함하는 메모리 장치

Country Status (3)

Country Link
US (1) US11871687B2 (ko)
KR (1) KR102286867B1 (ko)
WO (1) WO2021054737A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793899B (zh) * 2021-08-20 2023-07-04 华中科技大学 一种基于调控导电丝生长的选择器性能优化方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100104015A (ko) * 2009-03-16 2010-09-29 주식회사 하이닉스반도체 저항성 메모리 장치
KR20120006018A (ko) * 2009-03-31 2012-01-17 인터몰레큘러 인코퍼레이티드 저항성 메모리들을 위한 제어된 로컬화된 결함 경로들
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
US20140361864A1 (en) * 2012-09-05 2014-12-11 Ulvac, Inc. Resistance Change Device, and Method for Producing Same
KR20180123915A (ko) * 2017-05-10 2018-11-20 고려대학교 산학협력단 투명하고 유연한 저항 변화 메모리 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348937B1 (ko) * 2012-08-17 2014-01-09 한국과학기술연구원 산화물 전자소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100104015A (ko) * 2009-03-16 2010-09-29 주식회사 하이닉스반도체 저항성 메모리 장치
KR20120006018A (ko) * 2009-03-31 2012-01-17 인터몰레큘러 인코퍼레이티드 저항성 메모리들을 위한 제어된 로컬화된 결함 경로들
US20140361864A1 (en) * 2012-09-05 2014-12-11 Ulvac, Inc. Resistance Change Device, and Method for Producing Same
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
KR20180123915A (ko) * 2017-05-10 2018-11-20 고려대학교 산학협력단 투명하고 유연한 저항 변화 메모리 및 그 제조방법

Also Published As

Publication number Publication date
US11871687B2 (en) 2024-01-09
KR102286867B1 (ko) 2021-08-06
US20220407002A1 (en) 2022-12-22
KR20210032632A (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
WO2010055988A1 (ko) 투명 전자소자용 투명 메모리
US8116116B2 (en) Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same
US8093575B2 (en) Memristive device with a bi-metallic electrode
WO2014148872A1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법
WO2011000316A1 (zh) 纳米结构快速开关忆阻器及其制造方法
WO2012057499A2 (ko) 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
WO2021054737A1 (ko) 저항 스위칭 소자 및 이를 포함하는 메모리 장치
Ginnaram et al. Role of the Hf/Si interfacial layer on the high performance of MoS 2-based conductive bridge RAM for artificial synapse application
WO2018207972A1 (ko) 투명하고 유연한 저항 변화 메모리 및 그 제조방법
Khalid et al. Resistive switching device based on SrTiO3/PVA hybrid composite thin film as active layer
US20230030038A1 (en) Ferroelectric components and cross point array devices including the ferroelectric components
WO2020159214A1 (ko) 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
WO2018012868A1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
WO2016153172A1 (ko) 높은 전계 효과 이동도를 가지는 basno3 박막 트랜지스터 및 그의 제조 방법
WO2021137432A1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
WO2010036001A2 (ko) 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
WO2019177347A1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
WO2014017683A1 (en) Nonvolatile memory device
WO2010150957A1 (ko) 비휘발성 저항 변화 메모리 소자
WO2019245106A1 (ko) 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법
WO2018174514A1 (ko) 다중레벨 저항 및 정전용량 메모리 특성을 갖는 비휘발성 메모리 소자 및 그 제조방법
WO2017175955A1 (ko) 수직 반도체 컬럼을 구비한 메모리 소자
WO2013002601A2 (ko) 그래핀을 이용한 메모리 소자 및 이의 제조방법
WO2024071701A2 (ko) 시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자
WO2022103110A1 (ko) 다중층 선택 소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20866490

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20866490

Country of ref document: EP

Kind code of ref document: A1