KR102275709B1 - 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치 - Google Patents

게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR102275709B1
KR102275709B1 KR1020150035151A KR20150035151A KR102275709B1 KR 102275709 B1 KR102275709 B1 KR 102275709B1 KR 1020150035151 A KR1020150035151 A KR 1020150035151A KR 20150035151 A KR20150035151 A KR 20150035151A KR 102275709 B1 KR102275709 B1 KR 102275709B1
Authority
KR
South Korea
Prior art keywords
gate
gate lines
image data
order
gate line
Prior art date
Application number
KR1020150035151A
Other languages
English (en)
Other versions
KR20160109905A (ko
Inventor
최철호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150035151A priority Critical patent/KR102275709B1/ko
Priority to US15/046,519 priority patent/US9947282B2/en
Priority to CN201610140338.6A priority patent/CN105976774B/zh
Publication of KR20160109905A publication Critical patent/KR20160109905A/ko
Application granted granted Critical
Publication of KR102275709B1 publication Critical patent/KR102275709B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치가 개시된다. 본 개시의 실시 예에 따른 디스플레이 구동 회로는, 디스플레이 패널의 게이트 라인들을 차례로 선택하는 게이트 드라이버; 선택되는 게이트 라인에 대응하는 영상 데이터를 영상 신호로 변환하고, 상기 영상 신호를 상기 디스플레이 패널의 소스 라인으로 출력하는 소스 드라이버; 및 제1 게이트 라인에 대응하는 제1 영상 데이터를 상기 제1 게이트 라인 이후 선택되는 N개의 게이트 라인들(N는 2 이상의 정수) 각각에 대응하는 영상 데이터와 비교하여 N개의 비교 값을 산출하고, 상기 N개의 비교 값에 따라, 상기 N개의 게이트 라인들의 선택 순서를 결정하는 타이밍 컨트롤러를 포함한다.

Description

게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치 {Gate Driver, Display driver circuit and display device comprising thereof}
본 개시의 기술적 사상은 반도체 장치에 관한 것으로서, 특히 디스플레이 패널에 영상이 표시되도록 디스플레이 패널을 구동하는 게이트 드라이버, 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 디스플레이 패널을 구동하는 디스플레이 구동 회로를 포함한다. 디스플레이 구동 회로는 외부의 호스트로부터 영상 데이터를 수신하고, 수신된 영상 데이터에 대하여 이미지 처리를 수행하며, 이미지 처리가 수행된 영상 데이터에 기초하여 디스플레이 패널의 소스 라인에 전압 신호를 인가함으로써 디스플레이 패널을 구동할 수 있다. 최근에는 디스플레이 패널의 크기 및 해상도가 증가함에 따라, 디스플레이 구동 회로의 전력 소모를 감소시킬 수 있는 다양한 기술들이 연구되고 있다.
본 개시의 기술적 사상이 해결하려는 과제는 동적 소비 전력이 감소되고, 발열 특성이 향상되는 디스플레이 구동 회로 및 디스플레이 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 개시의 실시 예에 따른 디스플레이 구동 회로는, 디스플레이 패널의 게이트 라인들을 차례로 선택하는 게이트 드라이버; 선택되는 게이트 라인에 대응하는 영상 데이터를 영상 신호로 변환하고, 상기 영상 신호를 상기 디스플레이 패널의 소스 라인으로 출력하는 소스 드라이버; 및 제1 게이트 라인에 대응하는 제1 영상 데이터를 상기 제1 게이트 라인 이후 선택되는 N개의 게이트 라인들(N는 2 이상의 정수) 각각에 대응하는 영상 데이터와 비교하여 N개의 비교 값을 산출하고, 상기 N개의 비교 값에 따라, 상기 N개의 게이트 라인들의 선택 순서를 결정하는 타이밍 컨트롤러를 포함할 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 N개의 비교 값의 최대값이 미리 설정된 임계값 미만이면, 상기 비교 값에 관계없이 상기 제1 게이트 라인에 인접한 순서에 따라 상기 N개의 게이트 라인들이 순차적으로 선택되도록 상기 선택 순서를 결정하고, 상기 N개의 비교 값의 최대값이 상기 임계값 이상이면, 상기 비교 값이 작은 순서에 따라, 상기 N개의 게이트 라인들이 선택되도록 상기 선택 순서를 설정할 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 선택 순서를 나타내며, 상기 디스플레이 패널에 표시되는 영상의 패턴에 따라 가변되는 선택 제어 신호를 생성하여, 상기 선택 제어 신호를 상기 게이트 드라이버에 제공할 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 제1 영상 데이터와 상기 N개의 영상 데이터를 비교하여 상기 N개의 게이트 라인들의 상기 선택 순서를 나타내는 선택 제어 신호를 생성하는 선택 제어 로직을 구비하는 것을 특징으로 하는 디스플레이 구동 회로.
실시예들에 있어서, 상기 선택 제어 로직은, 외부로부터 수신되는 영상 데이터가 정지영상이면, 상기 정지영상이 표시되는 복수의 프레임 구간 중, 첫 번째 프레임 구간에 영상 데이터의 비교를 위한 연산 동작을 수행하고, 다른 프레임 구간에는 상기 연산 동작을 수행하지 않는 것을 특징으로 하는 디스플레이 구동 회로.
실시예들에 있어서, 상기 N개의 게이트 라인은 제2 게이트 라인 및 제3 게이트 라인을 포함하고, 상기 타이밍 컨트롤러는, 상기 제1 영상 데이터와 상기 제2 및 제3 게이트 라인에 대응하는 제2 및 제3 영상 데이터를 각각 비교하고, 상기 제2 및 제3 게이트 라인 중, 상기 제1 영상 데이터와의 데이터 차이가 작은 영상 데이터를 포함하는 게이트 라인이 먼저 선택되도록 상기 선택 순서를 설정할 수 있다.
실시예들에 있어서, 상기 N개의 게이트 라인은 제2 게이트 라인, 제3 게이트 라인 및 제4 게이트 라인을 포함하고, 상기 타이밍 컨트롤러는, 상기 제1 영상 데이터와 상기 제2 내지 제4 게이트 라인 각각에 대응하는 제2, 제3 및 제4 영상 데이터를 각각 비교하고, 상기 제2 내지 제3 게이트 라인들 중, 상기 제1 영상 데이터와의 데이터 차이가 가장 작은 영상 데이터를 포함하는 게이트 라인이 가장 먼저 선택되고, 상기 제1 영상 데이터와의 데이터 차이가 가장 큰 영상 데이터를 포함하는 게이트 라인이 마지막으로 선택되도록 상기 선택 순서를 설정할 수 있다.
실시예들에 있어서, 상기 제1 게이트 라인은, 상기 N개의 게이트 라인들 이전에 선택되는 N개의 다른 복수의 게이트 라인들 중 마지막으로 선택되는 게이트 라인일 수 있다.
실시예들에 있어서, 상기 제1 게이트 라인은, 상기 복수의 게이트 라인 중 가장 먼저 선택되도록 설정된 게이트 라인일 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 N개의 게이트 라인들 중 마지막으로 선택되는 게이트 라인에 대응하는 영상 데이터와, 상기 N개의 게이트 라인들 이후 선택되는 다른 N개의 게이트 라인들 각각에 대응하는 영상 데이터를 각각 비교하여 N개의 비교 값을 산출하고, 비교 값이 작은 순서에 따라, 상기 다른 N개의 게이트 라인들이 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 N개의 게이트 라인들의 상기 선택 순서를 나타내는 제1 선택 제어 신호 및 상기 다른 N개의 게이트 라인들의 상기 선택 순서를 나타내는 제2 선택 제어 신호를, 순차적으로 상기 게이트 드라이버에 제공할 수 있다.
실시예들에 있어서, 상기 게이트 드라이버는, 복수의 쉬프트 펄스를 생성하는, 쉬프트 레지스터부; 상기 복수의 쉬프트 펄스의 전압 레벨을 변환하고 변환된 신호들을 출력하는 레벨 쉬프터부; 상기 레벨 쉬프터부의 출력 신호들에 기초하여, 복수의 스캔 펄스를 생성하고, 상기 복수의 스캔 펄스를 상기 복수의 게이트 라인들로 공급하는 출력 버퍼부; 및 상기 타이밍 컨트롤러로부터 상기 복수의 게이트 라인들의 선택 순서를 나타내는 선택 제어 신호를 수신하고, 상기 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 복수의 출력과 상기 레벨 쉬프터부의 복수의 입력의 연결 관계를 설정하는 멀티플랙서부를 구비할 수 있다.
실시예들에 있어서, 상기 선택 제어 신호는, 순차적으로 상기 게이트 드라이버에 제공되는 제1 선택 제어 신호 및 제2 선택 제어 신호를 포함하고, 상기 멀티플랙서부는, 상기 제1 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 N개의 출력과 상기 레벨 쉬프터부의 N개의 입력의 연결 관계를 설정하는 제1 멀티 플랙서; 및 상기 제2 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 상기 N개의 출력에 연속하는 다른 N개의 출력과 상기 레벨 쉬프터부의 상기 N개의 입력에 연속하는 다른 N개의 입력 연결 관계를 설정하는 제2 멀티 플랙서를 구비할 수 있다.
실시예들에 있어서, 상기 제2 선택 제어 신호는 상기 제1 멀티 플랙서가 N개의 쉬프트 펄스를 상기 레벨 쉬프트부로 전송한 이후, 수신될 수 있다.
실시예들에 있어서, 상기 선택 제어 신호는, 복수의 비트를 포함하는 디지털 신호
상기 기술적 과제를 달성하기 위한 본 개시의 일 실시예에 따른 디스플레이 장치는, 열 방향으로 배열된 복수의 게이트 라인들 및 행 방향으로 배열된 복수의 소스 라인들이 교차하는 영역에 위치하는 복수의 픽셀들을 포함하는 디스플레이 패널; 상기 복수의 게이트 라인들을 설정된 구동 순서에 따라 차례로 구동하는 게이트 구동부; 선택되는 게이트 라인에 대응하는 영상 신호를 상기 복수의 소스 라인으로 출력하는 소스 구동부; 및 제K 그룹(K는 2 이상의 정수)의 N개의(N은 2 이상의 정수) 게이트 라인에 대응하는 N개의 비교 영상 데이터를, 제K-1 그룹의 게이트 라인들 중 마지막으로 선택되는 게이트 라인에 대응하는 기준 영상 데이터와 각각 데이터 비교하고, 상기 데이터 비교 결과에 기초하여, 상기 제K 그룹의 N개의 게이트 라인들의 구동 순서를 설정하는 타이밍 컨트롤러를 포함할 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 구동 순서를 나타내는 제어 신호를 상기 게이트 구동부에 제공하고, 상기 게이트 구동부는, 상기 제어 신호에 응답하여, 상기 제 K그룹의 N개의 게이트 라인들을 상기 설정된 순서에 따라 구동할 수 있다.
실시예들에 있어서, 상기 게이트 구동부는, 각각이 상기 제어 신호를 수신하는 복수의 게이트 드라이버를 포함하며, 상기 게이트 드라이버는 서로 다른 반도체 칩으로 구현될 수 있다.
실시예들에 있어서, 상기 디스플레이 패널은, 상기 복수의 픽셀들 중, 동일한 열에 배열된 픽셀들은 동일한 소스 라인에 연결되는 스트레이트 타입의 패널 또는 상기 동일한 열에 배열된 픽셀들 중 홀수 열에 배열된 픽셀들은 상기 픽셀들의 양측에 각각 배치된 제1 소스 라인 및 제2 소스 라인 중 제1 소스 라인에 연결되고, 짝수 열에 배열된 픽셀들은 상기 제2 소스 라인에 연결되는 것을 특징으로 하는 지그-재그 타입의 패널을 포함할 수 있다.
실시예들에 있어서, 상기 타이밍 컨트롤러는, 상기 N개의 게이트 라인들의 구동 순서에 기초하여, 상기 N개의 비교 영상 데이터가 상기 소스 구동부에 출력되는 순서를 재설정 할 수 있다.
본 개시의 기술적 사상에 따른 디스플레이 구동 회로 및 디스플레이 장치에 따르면, 영상 패턴에 따라 게이트 라인의 구동 순서를 설정함으로써, 소스 드라이버 출력의 트랜지션을 감소시킬 수 있다. 이에 따라, 디스플레이 장치의 동적 전력를 감소시킬 수 있으며, 디스플레이 구동 회로의 발열 특성을 향상시킬 수 있다.
본 개시의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 본 개시의 실시예에 따른 타이밍 컨트롤러를 개략적으로 나타내는 블록도이다.
도 3은 타이밍 컨트롤러의 동작을 상세히 설명하는 도면이다.
도 4는 메모리 타이밍 컨트롤러에 구비되는 메모리에 저장되는 영상 데이터를 나타내는 도면이다.
도 5는 본 개시의 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 흐름도이다.
도 6은 도 5의 흐름도에서 영상 데이터의 비교 단계 및 게이트 라인들의 선택 순서를 결정하는 단계에 대한 일 실시예를 나타내는 흐름도이다.
도 7은 도 5의 흐름도에서 영상 데이터의 비교 단계 및 게이트 라인들의 선택 순서를 결정하는 단계에 대한 다른 실시예를 나타내는 흐름도이다.
도 8은 본 개시의 실시예에 따른 타이밍 컨트롤러의 동작을 나타내는 흐름도이다.
도 9a 내지 도 9c는 게이트 드라이버의 구현예들을 나타내는 블록도이다.
도 10은 블랙/화이트 스트라이프 패턴(black and white stripe pattern)을 나타낸다.
도 11a 내지 도 11c는 본 개시의 실시 예에 따른 디스플레이 장치에서, 도 10의 영상 패턴을 표시할 때의 신호들의 파형을 나타낸다.
도 12a 및 도 12b는 도 1의 디스플레이 패널의 실시예들을 나타내는 도면이다.
도 13은 디스플레이 패널이 스트레이트 타입인 경우, 본 개시의 실시 예에 따른 타이밍 컨트롤러의 동작 방법을 나타내는 흐름도이다.
도 14는 디스플레이 패널이 지그-재그 타입인 경우, 본 개시의 실시 예에 따른 타이밍 컨트롤러의 동작 방법을 나타내는 흐름도이다.
도 15는 게이트 드라이버의 다른 구현예를 나타내는 블록도이다.
도 16은 도 15의 게이트 드라이버를 포함하는 디스플레이 장치에서, 도 10의 영상 패턴을 표시할 때의 신호들의 파형을 나타낸다.
도 17 본 개시의 실시 예에 따른 디스플레이 장치를 포함하는 디스플레이 모듈의 일 구현예를 나타낸다.
도 18은 본 개시의 실시 예에 따른 디스플레이 장치를 포함하는 디스플레이 모듈의 다른 구현예를 나타낸다.
도 19는 본 개시의 실시예에 따른 터치 스크린 모듈을 나타낸다.
도 20은 본 개시의 실시예에 따른 디스플레이 장치를 구비하는 전자 시스템의 블록도이다.
도 21은 본 개시의 일 실시예에 따른 디스플레이 시스템을 나타내는 도면이다.
이하, 본 개시의 다양일 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양일 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 개시의 다양일 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양일 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시의 다양일 실시예에서 사용될 수 있는“포함한다” 또는 “포함할 수 있다” 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 개시의 다양일 실시예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시의 다양일 실시예에서 “또는” 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, “A 또는 B”는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시의 다양일 실시예에서 사용된 “제 1,”“제 2,”“첫째,”또는“둘째,”등의 표현들은 다양일 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제 1 사용자 기기와 제 2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 개시의 다양일 실시예의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.
본 개시의 다양일 실시예에서 사용한 용어는 단지 특정일 실시예를 설명하기 위해 사용된 것으로, 본 개시의 다양일 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 다양일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시의 다양일 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 개시의 다양일 실시예에 따른 디스플레이 장치는, 이미지 표시기능이 포함된 전자 장치일 수 있다. 예를 들면, 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smart watch))중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 장치는 이미지 표시 기능을 갖춘 스마트 가전 제품(smart home appliance)일 수 있다. 스마트 가전 제품은, 예를 들자면, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(game consoles), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 디스플레이 장치는 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치 및 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛, 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller’s machine) 또는 상점의 POS(point of sales) 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 디스플레이 장치는 이미지 표시기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 입력장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 본 개시의 다양일 실시예에 따른 디스플레이 장치를 포함하는 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 또한, 디스플레이 장치는 플렉서블 장치일 수 있다. 본 개시의 다양일 실시예에 따른 디스플레이 장치는 전술한 기기들에 한정되지 않음은 당업자에게 자명하다.
이하, 첨부된 도면을 참조하여 다양일 실시예에 따른 디스플레이 장치에 대해서 살펴본다. 다양일 실시예에서 이용되는 사용자라는 용어는 디스플레이 장치를 사용하는 사람 또는 디스플레이 장치를 사용하는 기기(예: 인공지능 전자 기기)를 지칭할 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(10) 및 디스플레이 구동 회로(20)를 포함할 수 있다.
디스플레이 패널(10)은 매트릭스 형태로 배열되는 다수의 픽셀들을 포함하며, 프레임 단위로 이미지를 표시할 수 있다. 디스플레이 패널(10)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 설명의 편의상, 이하 본 발명을 설명함에 있어서 액정 디스플레이 패널을 예를 들어 설명하기로 한다.
디스플레이 패널(10)은 행방향으로 배열된 게이트 라인들(G1~Gn), 열방향으로 배열된 소스 라인들(S1~Sm) 및 상기 게이트 라인들(G1~Gn) 및 소스 라인들(S1~Sm)의 교차 지점에 형성된 픽셀(PX)들을 구비한다. 액정 디스플레이 패널에서 픽셀(PX)은 도시된 바와 같이, 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)의 드레인에 연결되는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 타단에는 공통전압(Vcom)이 연결될 수 있다. 게이트 라인(G1~Gn)이 순차적으로 스캔되면, 선택된 게이트 라인에 연결된 픽셀(PX)의 박막 트랜지스터(TFT)가 턴 온되고, 이어서 각 소스 라인(S1~Sm)에 픽셀의 데이터에 대응하는 계조 전압이 인가된다. 계조 전압은 해당 픽셀(PX)의 박막 트랜지스터(TFT)를 거쳐 액정 커패시터(Clc)와 스토리지 커패시터(Cst)에 인가되며, 액정 및 스토리지 커패시터(Clc, Cst)들이 구동됨으로써 디스플레이 동작이 이루어진다.
디스플레이 구동 회로(20)는 외부로부터 인가되는 영상 데이터(DATA1) 및 제어 신호에 기초하여 상기 영상 데이터(DATA1)에 대응하는 영상을 디스플레이 패널(10)에 표시하기 위한, 구동 신호를 생성한다. 디스플레이 구동 회로(20)는 타이밍 컨트롤러(100), 게이트 드라이버(200), 소스 드라이버(300) 및 전압 생성부(400)를 포함할 수 있다. 디스플레이 구동 회로(20)는 하나의 반도체 칩 또는 복수의 반도체 칩으로 구현될 수 있다.
타이밍 컨트롤러(100)는 외부 장치(예를 들어, 호스트 장치(미도시))로부터 영상 데이터(DATA1) 및 제어 신호(예를 들어, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE))를 수신하고, 상기 수신된 신호들에 기초하여 게이트 드라이버(200) 및 소스 드라이버(300)를 제어하기 위한 제어신호(CONT1, CONT2, SHFL)를 생성할 수 있다. 또한, 타이밍 컨트롤러(100)는 외부로부터 수신한 영상 데이터(DATA1)를, 소스 드라이버(300)와의 인터페이스 사양에 맞도록 포맷(format)을 변환하고, 변환된 영상 데이터(DATA2)를 소스 드라이버(300)에 전송할 수 있다. 예컨대 변환된 영상 데이터(DATA2)는 패킷 데이터를 포함할 수 있다.
한편, 본 개시의 실시 예에 따른 타이밍 컨트롤러(100)는 디스플레이 패널(10)에 표시될 영상의 패턴에 따라, 게이트 라인들(G1~Gn)의 선택 순서, 다시 말해 게이트 라인들(G1~Gn)의 구동 순서를 설정할 수 있다. 타이밍 컨트롤러(100)는 상기 영상의 패턴에 따라, 게이트 라인들(G1~Gn)이 배치된 순서에 대하여 순차적으로 선택되거나 또는 비순차적으로 선택되도록 선택 순서를 설정할 수 있다.
타이밍 컨트롤러(100)는 디스플레이 패널(10) 상의 인접한 게이트 라인들간의 영상 데이터를 비교함으로써, 상기 영상의 패턴을 분석하고, 상기 영상 데이터들의 데이터 차이가 클 경우, 게이트 라인들을 비순차적으로 선택함으로써, 데이터 차이가 작은 게이트 라인들이 연속하여 선택되도록 제어할 수 있다. 예를 들어, 연속하여 배치된 제1 내지 제3 게이트 라인(G1~G3)에 있어서, 제1 게이트 라인(G1)에 대응하는 영상 데이터와 제2 게이트 라인(G2)에 대응하는 영상 데이터간의 데이터 차이가 제1 게이트 라인(G1)에 대응하는 영상 데이터와 제3 게이트 라인(G3)에 대응하는 영상 데이터간의 데이터 차이보다 클 경우, 타이밍 컨트롤러(100)는, 제1 게이트 라인(G1)이 선택된 다음 제2 게이트 라인(G2)이 아닌 제3 게이트 라인(G3)이 선택되고, 제3 게이트 라인(G3)이 선택된 다음 제2 게이트 라인(G2)이 선택되도록 선택 순서를 설정할 수 있다. 이때, 게이트 라인에 대응하는 영상 데이터란, 상기 게이트 라인에 연결된 픽셀들에 인가되는 계조 전압을 나타내는 데이터(이하, 픽셀 데이터라고 지칭한다)의 전부 또는 일부를 의미한다. 일 실시예에 있어서, 상기 영상 데이터는 게이트 라인에 연결된 전체 픽셀에 대응하는 픽셀 데이터일 수 있다. 다른 실시예에 있어서, 상기 영상 데이터는 게이트 라인에 연결된 전체 픽셀들 중 일부 픽셀에 대응하는 픽셀 데이터일 수 있다. 또 다른 실시예에 있어서, 상기 영상 데이터는 각각의 픽셀 데이터에 포함되는 복수의 비트들 중 일부의 상위 비트일 수 있다.
이와 같이, 영상 패턴에 따라 게이트 라인의 선택 순서를 설정하기 위하여 타이밍 컨트롤러(100)는 선택 제어 로직(110)을 구비할 수 있다. 선택 제어 로직(110)은 기준 게이트 라인에 대응하는 영상 데이터를 상기 기준 게이트 라인 이후에 선택될 복수의 게이트 라인들 각각에 대응하는 영상 데이터와 비교하여 비교 값을 산출하고, 산출된 비교 값을 기초로 상기 복수의 게이트 라인의 선택 순서를 설정할 수 있다.
일 실시예에 있어서, 선택 제어 로직(110)은 상기 비교 값이 작은 순서에 따라, 상기 복수의 게이트 라인들이 선택되도록 선택 순서를 설정할 수 있다. 다시 말해, 선택 제어 로직(110)은 상기 복수의 게이트 라인들 중, 기준 게이트 라인에 대응하는 영상 데이터와 상대적으로 데이터 차이가 작은 영상 데이터에 대응하는 게이트 라인이 먼저 선택되도록 선택 순서를 설정할 수 있다.
다른 실시예에 있어서, 선택 제어 로직(110)은 산출된 비교 값 중 가장 작은 비교 값을 갖는 영상 데이터에 대응하는 게이트 라인을 상기 기준 게이트 라인 (제1 기준 게이트 라인) 다음으로 선택될 게이트 라인으로 설정하고, 다시 상기 게이트 라인을 기준 게이트 라인(제2 기준 게이트 라인)으로 설정하여, 나머지 게이트 라인들 중 상기 제2 기준 게이트 다음으로 선택될 게이트 라인을 찾을 수 있다. 선택 제어 로직(110)은 상기 제2 기준 게이트 라인에 대응하는 영상 데이터와 나머지 게이트 라인들에 대응하는 영상 데이터를 비교하여, 비교 값을 산출하고, 산출된 비교 값 중 가장 작은 비교 값을 갖는 영상 데이터에 대응하는 게이트 라인을 상기 제2 기준 게이트 라인 다음 선택될 게이트 라인으로 설정할 수 있다. 선택 제어 로직(110)은 이러한 과정을 반복하여, 복수의 게이트 라인의 선택 순서를 설정할 수 있다.
이와 같이, 선택 제어 로직(110)이 영상 데이터에 기초하여 게이트 라인의 선택 순서를 설정하는 동작을 이하, 선택 제어 동작이라고 지칭하기로 한다. 또한, 게이트 라인들이 배치된 순서에 따라 순차적으로 선택되는 것을 디폴트 모드라고 지칭하고, 게이트 라인들이 배치된 순서에 대해 비순차적으로 선택되는 것을 셔플 모드라고 지칭하기로 한다.
한편, 일 실시예에 있어서, 선택 제어 로직(110)은 산출된 비교 값의 최대값을 미리 설정된 임계값과 비교하여, 상기 선택 제어 동작의 수행 여부를 결정할 수 있다. 선택 제어 로직(110)은 비교 값의 최대값이 임계값 미만이면, 상기 선택 제어 동작을 수행하지 않고, 비교 값에 관계 없이, 게이트 라인들이 배치된 순서에 따라 순차적으로 출력되도록 선택 순서를 설정할 수 있다. 선택 제어 로직(110)은 비교 값의 최대값이 임계값 이상일 때, 상기 선택 제어 동작을 수행할 수 있다.
선택 제어 로직(110)은 게이트 라인들(G1~Gn)의 선택 순서를 설정하고, 선택 순서를 나타내는 선택 제어 신호(SHFL)를 생성할 수 있다. 선택 제어 로직(110)은 선택 제어 신호(SHFL)를 다른 제어 신호(CONT2)와 함께 게이트 드라이버(200)에 제공할 수 있다.
게이트 드라이버(200) 및 소스 드라이버(300)는 타이밍 컨트롤러(100)에서 제공되는 제어신호(CONT1, CONT2, SHFL)에 따라 디스플레이 패널(10)의 픽셀들(PX)을 구동한다.
게이트 드라이버(200)는 선택 제어 신호(SHFL) 및 제2 제어 신호(CONT2)를 수신할 수 있다. 제2 제어 신호(CONT2)는 게이트 온 펄스(또는 스캔 펄스)의 출력 시작을 지시하는 수직 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클럭 신호(CPV) 등을 포함할 수 있다. 게이트 온 펄스는 게이트-온 전압(GON)이 게이트 라인들에 인가되는 구간을 나타내는 신호이다. 게이트 온 펄스에 따라 디스플레이 패널(10)의 게이트 라인(G1~Gn)이 차례로 선택될 수 있다. 게이트 드라이버(200)는 선택 제어 신호(SHFL)에 응답하여, 게이트 온 펄스가 게이트 라인(G1~Gn)으로 인가되는 순서를 변경할 수 있다. 게이트 드라이버(200)는 선택된 게이트 라인에 게이트-온 전압(GON)을 인가함으로써 선택된 게이트 라인을 활성화 시킬 수 있다.
소스 드라이버(300)는 활성화된 게이트 라인에 연결된 픽셀들에 대응되는 계조 전압을 출력한다. 이에 따라, 디스플레이 패널(10)은 한 수평 라인 단위로, 즉 한 행씩 이미지가 디스플레이될 수 있다.
소스 드라이버(300)는 소스 드라이버 제어 신호(CNT1)에 기초하여, 디스플레이 패널(10)의 소스 라인들(S1~Sm)을 구동한다. 소스 드라이버(300)는 계조 전압을 생성하고, 영상 데이터(DATA2)에 상응하는 계조 전압을 디스플레이 패널(10)의 소스 라인들(S1~Sm)로 출력한다.
전압 생성부(400)는 디스플레이 구동 회로(20) 및 디스플레이 패널(10)에서 사용되는 전압들을 생성한다. 전압 생성부(400)는 게이트-온 전압(GON), 게이트-오프 전압(GOFF), 공통전압(Vcom), 아날로그 전원 전압(VDDA) 등을 생성할 수 있다. 게이트-온 전압(GON) 및 게이트-오프 전압(GOFF)은 게이트 드라이버(200)에 제공되어, 게이트 라인(G1~Gn)에 인가되는 스캔 펄스를 생성하는데 이용된다. 공통전압(Vcom)은 픽셀들(PX)에 공통적으로 제공될 수 있다. 도시된 바와 같이 공통 전압(Vcom)은 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 일단에 제공될 수 있다. 아날로그 전원 전압(VDDA)은 소스 드라이버(300)에 제공될 수 있다.
한편, 도시되지는 않았으나, 디스플레이 구동 회로(20)는 인터페이스를 더 구비할 수 있다. 디스플레이 구동 회로(20)는 인터페이스를 통해 외부 기기와 통신할 수 있다. 인터페이스는 예컨대, RGB 인터페이스, CPU 인터페이스, 시리얼 인터페이스(serial interface), MDDI(Mobile display digital interface), I2C(inter integrated circuit) 인터페이스, SPI(serial pheripheral interface), MCU(micro controller unit) 인터페이스, MIPI(Mobile industry processor interface), eDP(embedded displayport) 인터페이스, D-sub(D-subminiature), 광 인터페이스(optical interface)(4076)또는 D-sub(D-subminiature) 또는 HDMI(highdefinition multimedia interface) 중 하나를 포함할 수 있다. 추가적으로 또는 대체적으로, 상기 인터페이스는 예를 들면, MHL(mobile high-definition link) 인터페이스, SD(secure Digital) 카드/MMC(multi-media card) 인터페이스 또는 IrDA(infrared data association) 규격 인터페이스를 포함할 수 있다. 이외에도, 인터페이스는 이외에도 다양한 직렬 또는 병렬 인터페이스를 포함할 수 있다.
본 실시예에 따른 디스플레이 장치(1000)에서, 타이밍 컨트롤러(100)가 영상 패턴에 따라 게이트 라인들(G1~Gn)의 선택 순서를 제어함으로써, 데이터 차이가 작은 게이트 라인들이 연속하여 선택될 수 있다. 이에 따라, 소스 드라이버(300)에서 수평 라인 단위로 출력되는 계조 전압간의 전압 차이가 작을 수 있으며, 한 프레임 내에서 소스 드라이버(300)에서 출력되는 계조 전압들이 큰 폭으로 변하는 횟수, 다시 말해 소스 드라이버(300)의 출력의 트랜지션 횟수가 감소될 수 있다.
소스 드라이버(300)에 구비되는 출력 버퍼(301)의 동적 전력은 수학식 1으로 나타낼 수 있다.
Figure 112015024908261-pat00001
여기서, CLoad는 부하 커패시터를 나타내며, VSupply는 출력 버퍼에 인가되는 전원 전압을 나타내며, VSwing은 버퍼(301)의 동적 스윙 전압, 즉 버퍼(301) 출력의 최대 변화 폭을 나타내며, α는 출력이 트랜지션될 확률을 나타내며, f1H는 한 수평라인의 주파수를 나타낸다.
부하 커패시터(CLoad)는 디스플레이 패널(10)의 사이즈에 따라 결정되며, 전원 전압(VSupply)은 콘트라스트 비(contrast ratio)에 따라 결정되며, 동적 스윙 전압 (VSwing)은 디스플레이 패널(10)의 감마 특성에 따라 결정되며, 수평 라인 주파수(f1H)는 디스플레이 패널(10)의 종류, 프레임 주파수, 및 해상도에 따라 결정될 수 있다. 부하 커패시터(CLoad), 전원 전압(VSupply), 동적 스윙 전압 (VSwing), 수평 라인 주파수(f1H)는 디스플레이 패널(10)의 특성에 따라 고정된 값을 갖게된다.
한편, 트랜지션 확률(α)은 디스플레이 패널(10)에 표시될 영상의 패턴과 게이트 라인의 선택 순서에 따라 결정될 수 있다. 본 개시의 실시예에 따르면, 영상 패턴에 따라 게이트 라인의 선택 순서가 변경되어, 출력 버퍼(301)의 트랜지션 확률이 감소될 수 있다. 따라서, 출력 버퍼(301) 및 소스 드라이버(300)의 동적 전력이 감소될 수 있다. 또한, 동적 전력이 감소되므로 디스플레이 구동 회로(20)가 디스플레이 패널(10) 구동시 발생하는 발열량이 감소될 수 있다.
이하, 도 2 내지 도 16을 참조하여, 본 개시의 실시예에 따른 디스플레이 장치(1000)의 동작을 보다 상세하게 설명하기로 한다.
도 2는 본 개시의 실시예에 따른 타이밍 컨트롤러(100)를 개략적으로 나타내는 블록도이고, 도 3은 타이밍 컨트롤러(100)의 동작을 상세히 설명하는 도면이며, 도 4는 메모리 타이밍 컨트롤러(100)에 구비되는 메모리(120)에 저장되는 영상 데이터를 나타내는 도면이다.
도 2를 참조하면, 타이밍 컨트롤러(100)는 메모리(120) 및 선택 제어 로직(110)을 포함할 수 있다.
메모리(120)는 외부로부터 수신되는 영상 데이터(DATA1)를 프레임 단위로 또는 복수의 라인 단위로 임시로 저장하고, 영상 데이터(DATA1)를 소스 드라이버로 전송할 수 있다. 메모리(120)는 프레임 단위로 디스플레이 데이터를 저장하는 그래픽 램 또는 라인 단위로 디스플레이 데이터를 저장하는 라인 버퍼일 수 있다. 메모리(120)는 DRAM, SRAM과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(120)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다.
선택 제어 로직(110)은 영상 데이터(DATA1)에 기초하여 디스플레이 패널(도 1의 10)의 게이트 라인(G1~Gn)의 선택 순서를 결정하고, 결정된 선택 순서를 나타내는 선택 제어 신호(SHFL)를 생성할 수 있다. 이에 대해, 도 3을 참조하여 상세하게 설명하기로 한다.
도 3을 참조하면, 한 프레임의 영상 데이터(DATA1)는 각각의 게이트 라인(D1~Gn)에 대응하는 영상 데이터, 다시 말해 라인 데이터(D1~Dn)를 포함할 수 있다. 라인 데이터(D1~Dn) 각각은 소스 라인(S1~Sm)에 대응하는 픽셀 데이터(PD1~PDm, PD21~PD2m, ... PDn1~PDnm)를 포함할 수 있다. 상기 영상 데이터(DATA1)는 메모리(120)에 한 프레임 단위로 또는 복수의 프레임 단위로 저장될 수 있다.
선택 제어 로직(110)은 복수의 게이트 라인에 대응하는 영상 데이터를 비교하여 상기 복수의 게이트 라인의 선택 순서를 결정할 수 있다. 일 실시예에 있어서, 선택 제어 로직(110)은 메모리(120)로부터 복수의 게이트 라인에 대응하는 영상 데이터, 다시 말해 라인 데이터(D1~Dn)를 읽어오고, 라인 데이터(D1~Dn)의 데이터 차이를 비교할 수 있다. 예컨대, 제1 게이트 라인(G1)에 대응하는 제1 라인 데이터(D1)를 제2 내지 제4 게이트 라인들(G2, G3, G4)에 대응하는 제2 내지 제4 라인 데이터(D2, D3, D4)와 비교하고, 비교 값(Diff1, Diff2, Diff3)을 산출할 수 있다.
선택 제어 로직(110)은 비교 값에 기초하여 제2 내지 제4 게이트 라인들(G2, G3, G4)의 선택 순서를 결정할 수 있다. 예컨대, 비교 값이 작은 순서에 따라 게이트 라인이 선택되도록 결정할 수 있다. 제2 비교 값(Diff2)이 가장 작고, 제3 비교 값(Diff3)이 가장 클 경우, 선택 제어 로직(110)은 제1 게이트 라인(G1)이 선택된 다음, 제3 게이트 라인(G3), 제2 게이트 라인(G2), 제4 게이트 라인(G4), 순서로 선택되도록 선택 순서를 결정할 수 있다.
일 실시예에 있어서, 적어도 두 개의 비교 값이 동일한 경우, 선택 제어 로직(110)은 적어도 두 개의 비교 값에 대응하는 게이트 라인들 중, 비교 기준이 된 게이트 라인, 예컨대 제1 게이트 라인(G1)과 물리적으로 인접한 게이트 라인이 먼저 선택되도록 선택 순서를 결정할 수 있다.
제어 로직(110)은 이러한 선택 순서를 나타내는 선택 제어 신호(SHFL)를 게이트 드라이버(200)에 제공함으로써, 게이트 드라이버(200)가 결정된 선택 순서에 따라 게이트 라인(G1~Gn)을 선택하도록 제어할 수 있다.
한편, 선택 순서 결정은 복수의 게이트 라인 단위로 수행될 수 있다. 예컨대, 도시된 바와 같이 제1 그룹의 게이트 라인들(G2, G3, G4)에 대한 선택 순서를 결정하고, 제2 그룹의 게이트 라인들(G5, G6, G7)에 대한 선택 순서를 결정할 수 있다. 이때, 제2 그룹의 게이트 라인들(G5, G6, G7)에 대한 선택 순서를 결정함에 있어서, 선택 제어 로직(110)은 제2 그룹의 게이트 라인들(G5, G6, G7) 각각에 대응하는 라인 데이터(D5, D6, D7)를 제1 그룹의 게이트 라인들(G2, G3, G4) 중 가장 마지막으로 선택되는 게이트 라인에 대응하는 라인 데이터(Dk)와 비교하고, 비교 값에 기초하여 제2 그룹의 게이트 라인들(G5, G6, G7)에 대한 선택 순서를 결정할 수 있다.
다른 예로서, 미리 복수의 기준 게이트 라인들이 정해지고, 상기 기준 게이트 라인들 이후에 선택될 복수의 게이트 라인들이 상기 기준 게이트 라인들과의 데이터 비교를 통해 선택 순서가 설정될 수 있다. 예컨대, 제1 게이트 라인(G1) 및 제5 게이트 라인(G5)은 각각 첫 번째 및 다섯 번째로 선택되도록 미리 설정될 수 있다. 제2 내지 제4 게이트 라인들(G2, G3, G4)에 대한 선택 순서가 상기 제1 게이트 라인(G1)과의 데이터 비교를 통해 설정되고, 제6 내지 제8 게이트 라인(G6, G7, G8)에 대한 선택 순서가 상기 제5 게이트 라인(G5)과의 데이터 비교를 통해 설정될 수 있다.
이와 같이, 복수의 게이트 라인을 포함하는 그룹 단위로 게이트 라인의 선택 순서를 결정하는 과정이 반복되어, 전체 게이트 라인들(G1~Gn)에 대한 선택 순서가 결정될 수 있다.
한편, 도 2에서는, 세 개의 게이트 라인 단위로 선택 순서를 결정하는 것을 도시하였으나 이는 일 실시예일뿐이며 이에 제한되는 것은 아니다. 적어도 두 개 의 게이트 라인 단위로 선택 순서가 결정될 수 있다.
또한, 비교 값을 산출하기 위하여, 게이트 라인들에 대응하는 라인 데이터(D1~Dn)를 비교하였으나, 이에 제한되는 것은 아니다. 다른 실시예에 있어서, 라인 데이터(D1~Dn)에 포함되는 일부의 픽셀 데이터를 비교할 수 있다. 예를 들어, 제1 게이트 라인(G1)의 제1 및 제m 픽셀 데이터(PD11, PD1m)를 제2 내지 제4 게이트 라인(G1, G3, G4)의 제1 및 제m 픽셀 데이터(PD21 및 PD2m, PD31 및 PD3m, PD41 및 PD4m)과 비교하여 비교 값(Diff1, Diff2, Diff3)을 산출할 수 있다. 또 다른 실시예에 있어서, 상기 각각의 픽셀 데이터는 복수의 비트를 포함하며, 픽셀 데이터 또는 라인 데이터를 비교함에 있어서, 복수의 비트 전부를 비교하거나 또는 복수의 비트들 중 상위 일부 비트를 비교하여 상기 비교 값(Diff1, Diff2, Diff3)을 산출할 수 있다.
선택 제어 로직(110)은 비교 값(Diff1, Diff2, Diff3)에 따라 게이트 라인들의 선택 순서를 결정할 수 있다. 도시된 바와 같이, 게이트 라인들(G1~Gn)은 배치된 순서에 대하여 순차적으로 선택되거나 또는 비순차적으로 선택될 수 있다. 디폴트 모드로서, 게이트 라인들(G1~Gn)이 배치된 순서에 대하여 순차적으로 선택될 수 있으며, 비교 값에 따라, 게이트 라인들(G1~Gn)이 배치된 순서에 대하여 비순차적으로 선택될 수 있다. 이를 셔플 모드라고 지칭할 수 있다.
다시 도 2를 참조하면, 선택 제어 로직(110)은 또한, 상기 게이트 라인들(G1~Gn)의 선택 순서에 기초하여, 메모리(120)에 저장되는 라인 데이터(D1~Dn)의 저장 순서 또는 메모리(120)로부터 소스 드라이버로 출력되는 라인 데이터의 출력 순서를 변경할 수 있다.
도 4를 참조하면, 외부로부터 수신되는 영상 데이터(DATA1)는 라인 단위로, 수신되는 순서에 따라 메모리(120)에 저장될 수 있다. 영상 데이터(DATA1)는 저장된 순서에 따라 라인 단위, 즉 라인 데이터(D1~Dn) 단위로 소스 드라이버(도 1의 300)로 전송될 수 있다. 그러나, 도 3을 참조하여 설명한 바와 같이, 게이트 라인들(G1~Gn)의 선택 순서가 변경되면, 이에 대응하여 소스 드라이버(300)로 출력되는 라인 데이터(D1~Dn)의 출력 순서가 변경될 수 있다. 선택 제어 로직(110)은 도시된 바와 같이, 게이트 라인들(G1~Gn)의 선택 순서에 대응하여, 라인 데이터(D1~Dn)의 저장 순서를 변경할 수 있다. 저장 순서가 변경된 이후, 제1 어드레스(ADDR1)부터 제n 어드레스(ADDRn)까지 차례로 엑세스될 수 있다. 따라서, 게이트 라인(G1~Gn)의 선택 순서에 따라 라인 데이터(D1~Dn)가 소스 드라이버(300)로 출력될 수 있다.
다른 실시예에 있어서, 선택 제어 로직(110)은 게이트 라인들(G1~Gn)의 선택 순서에 따라, 메모리(120)에 저장된 라인 데이터(D1~Dn)의 출력 순서를 조절할 수 있다. 제1 내지 제n 라인 데이터(D1~Dn)는 차례로 제1 내지 제n 어드레스(ADDR1~ADDRn)에 저장되고, 선택 제어 로직(110)은 게이트 라인들(G1~Gn)의 선택 순서에 기초하여, 제1 내지 제n 어드레스(ADDR1~ADDRn)를 엑세스 하도록 제어할 수 있다. 예컨대, 선택 제어 로직(110)은 제1 어드레스(ADDR1)를 엑세스하여 제1 라인 데이터(D1)를 소스 드라이버(300)로 출력하고, 다음으로, 제3 어드레스(ADDR3)를 엑세스하여 제3 라인 데이터(D3)가 소스 드라이버(300)로 출력되도록 제어할 수 있다. 이에 따라, 게이트 라인(G1~Gn)의 선택 순서에 따라 라인 데이터(D1~Dn)가 소스 드라이버(300)로 출력될 수 있다.
한편, 일 실시예에 있어서, 선택 제어 로직(110)은 선택적으로 동작할 수 있다. 일 예로서, 선택 제어 로직(110)은 사용자의 선택에 따라 동작 여부가 결정될 수 있다. 사용자는 선택 제어 로직(110)의 동작을 차단하고, 디폴트 모드에 따라 게이트 라인이 배치된 순서대로 선택되도록 제어할 수 있다.
다른 실시예로서, 선택 제어 로직(110)은 영상 모드 신호(IMODE)에 응답하여, 영상 데이터(DATA1)가 정지영상(still image)일 때 동작하고, 영상 데이터(DATA1)가 동영상(moving image)일 때 동작이 차단될 수 있다. 영상 모드 신호(IMODE)는 영상 데이터(DATA1)가 동영상인지 정지영상인지를 나타내는 신호일 수 있다. 일 실시예에 있어서, 영상 모드 신호(IMODE)는 영상 데이터(DATA1)와 함께 외부로부터 수신될 수 있다. 다른 실시예에 있어서, 타이밍 컨트롤러(100)는 수신되는 영상 데이터(DATA1)를 분석하여 내부적으로 영상 모드 신호(IMODE)를 생성할 수 있다.
동영상의 경우, 인접한 게이트 라인간의 데이터 차이가 비 인접한 게이트 라인간의 데이터 차이보다 작을 가능성이 높다. 따라서, 영상 데이터(DATA1)가 동영상일 때, 선택 제어 로직(110)의 동작이 차단되고, 게이트 라인들(G1~Gn)은 배치된 순서에 따라 순차적으로 선택될 수 있다. 반대로, 영상 데이터(DATA1)가 정지영상일 때, 영상 패턴에 따라서는, 인접한 게이트 라인간의 데이터 차이가 비 인접한 게이트 라인간의 데이터 차이보다 클 수 있다. 예컨대 수평의 블랙/화이트 스트라이프 패턴과 같은 영상의 경우, 인접한 두 라인간의 데이터 차이가 최대값을 가질 확률이 높다. 따라서, 선택 제어 로직(110)은 영상 데이터(DATA1)가 정지영상일 때, 선택 제어 동작을 수행할 수 있다. 그러나, 본 개시의 기술적 사상은 이에 제한되는 것은 아니다. 다른 실시예에 있어서, 선택 제어 로직(110)은 영상 데이터(DATA1)가 동영상일 경우에도 선택 제어 동작을 수행하여, 영상 패턴에 따라 게이트 라인들(G1~Gn)의 선택 순서를 변경할 수 있다.
일 실시예에 있어서, 정지영상이 복수의 프레임 구간 동안 디스플레이 패널(도 1의 10)에 표시될 경우, 선택 제어 로직(110)은 상기 복수의 프레임 구간 중, 첫 번째 프레임 구간에 영상 데이터(DATA1)의 비교를 위한 연산 동작을 수행하고, 다른 프레임 구간에는 상기 연산 동작을 수행하지 않을 수 있다. 첫 번째 프레임 구간에 생성된 선택 제어 신호(SHFL)는 다른 프레임 구간에 이용될 수 있다. 이에 따라, 데이터 비교를 위한 선택 제어 로직(110)의 연산량이 감소될 수 있다.
도 5는 본 개시의 실시예에 따른 디스플레이 장치(1000)의 동작 방법을 나타내는 흐름도이다.
본 실시예에 따른 디스플레이 장치(1000)의 동작 방법은, 게이트 라인들(G1~Gn)의 선택 순서를 설정하고, 이에 따라 디스플레이 패널(10)을 구동하는 방법으로서, 도 1 내지 도 4를 참조하여 상술된 내용은 본 실시예에 따른 디스플레이 장치(1000)의 동작 방법에도 적용된다. 이하에서는, 도 1 내지 도 4를 참조하여, 본 실시예에 따른 디스플레이 장치(1000)의 동작 방법을 설명하기로 한다.
도 5를 참조하면, 우선, 디스플레이 장치(1000)는 영상 데이터를 수신한다(S110). 영상 데이터는 외부(예컨대 호스트 프로세서)로부터 수신될 수 있다. 영상 데이터는 타이밍 컨트롤러(100) 내에 구비되는 메모리(도 2의 120) 또는 타이밍 컨트롤러(100)와 별도로 구비되는 메모리에 저장될 수 있다.
타이밍 컨트롤러(100)는 기준이 되는 게이트 라인의 영상 데이터(이하 기준 영상 데이터라고 함)와, 상기 기준이 되는 게이트 라인과 인접한 복수의 게이트 라인들에 대응하는 복수의 영상 데이터를 각각 비교할 수 있다(S120). 예컨대 상기 기준이 되는 게이트 라인은 디스플레이 패널(10)의 첫 번째 게이트 라인이거나 또는 미리 선택 순서가 설정된 복수의 게이트 라인들 중 하나일 수 있다. 다른 예로서, 복수의 게이트 라인에 대응하는 영상 데이터의 비교가 그룹 단위로 수행될 경우, 상기 기준이 되는 게이트 라인은, 선택 순서가 결정되는 현재 그룹의 이전 그룹에서 제일 마지막에 선택되도록 설정된 게이트 라인일 수 있다.
타이밍 컨트롤러(100)는 비교 결과에 기초하여, 복수의 게이트 라인들의 선택 순서를 결정할 수 있다(S130). 타이밍 컨트롤러(100)는 선택 순서를 나타내는 선택 제어 신호를 생성하여 이를 게이트 드라이버(200)로 제공할 수 있다.
게이트 드라이버(200)는 선택 제어 신호에 응답하여, 선택 순서에 따라 게이트 라인을 차례로 선택할 수 있다(S140). 소스 드라이버(300)는 선택된 게이트 라인에 대응하는 영상 신호, 즉 계조 전압을 소스 라인으로 출력할 수 있다(S150).
도 6은 도 5의 흐름도에서 영상 데이터의 비교 단계(S120) 및 비교 결과에 기초하여 게이트 라인들의 선택 순서를 결정하는 단계(S130)에 대한 일 실시예를 나타내는 흐름도이다.
도 6을 참조하면, 타이밍 컨트롤러(100)는 복수의 영상 데이터 각각에 대하여 기준 영상 데이터와의 데이터 차이를 산출할 수 있다(S210). 예를 들어, 기준이 되는 게이트 라인과 N개의 게이트 라인들의 영상 데이터가 비교될 경우, N개의 데이터 차이가 산출될 수 있다.
타이밍 컨트롤러(100)는 데이터 차이가 작은 순서에 따라 복수의 게이트 라인들이 선택되도록 선택 순서를 결정할 수 있다(S220). 적어도 두 개의 게이트 라인에 대응하는 비교 값이 동일한 경우, 타이밍 컨트롤러(100)는 적어도 두 개의 게이트 라인들 중 기준 게이트 라인에 물리적으로 인접한 게이트 라인부터 선택되도록 제어할 수 있다.
도 7은 도 5의 흐름도에서 영상 데이터의 비교 단계(S120) 및 비교 결과에 기초하여 게이트 라인들의 선택 순서를 결정하는 단계(S130)에 대한 다른 실시예를 나타내는 흐름도이다.
도 7을 참조하면, 우선 타이밍 컨트롤러(100)는 복수의 영상 데이터 각각에 대하여 기준 영상 데이터와의 데이터 차이를 산출할 수 있다(S310). 복수개의 데이터 차이가 산출될 수 있다.
타이밍 컨트롤러(100)는 상기 복수개의 데이터 차이들 중 최대값이 미리 설정된 임계값 이상인지 여부를 판단할 수 있다(S320). 타이밍 컨트롤러(100)는 데이터 차이의 최대값이 상기 임계값 이상이면, 데이터 차이가 작은 순서에 따라 게이트 라인들이 선택되도록 선택 순서를 설정할 수 있다. 반대로, 데이터 차이의 최대값이 상기 임계값 미만이면, 타이밍 컨트롤러(100)는 데이터 차이에 관계없이, 복수의 게이트 라인들이 배치 순서에 따라 순차적으로 선택되도록 선택 순서를 설정할 수 있다.
도 8은 본 개시의 실시예에 따른 타이밍 컨트롤러(100)의 동작을 나타내는 흐름도이다.
도 8을 참조하면, 타이밍 컨트롤러(100)는 외부로부터 영상 데이터를 수신할 수 있다(S410). 타이밍 컨트롤러(100)는 영상 데이터가 정지영상인지 동영상인지 판단할 수 있다(S420). 일 예로서, 타이밍 컨트롤러(100)는 영상 데이터의 종류를 나타내는 신호를, 영상 데이터와 함께 외부로부터 수신하고, 상기 신호를 기초로 영상 데이터가 정지영상인지 동영상인지 판단할 수 있다. 다른 예로서, 타이밍 컨트롤러(100)는 프레임간 영상 데이터의 비교를 통해 수신된 영상 데이터가 정지영상인지 동영상인지 판단할 수 있다.
영상 데이터가 정지영상이면, 타이밍 컨트롤러(100)는 선택 제어 로직(110)을 동작시킬 수 있다(S430), 선택 제어 로직(110)은 게이트 라인 단위로 영상 데이터를 비교하여 게이트 라인들의 선택 순서를 설정할 수 있다.
영상 데이터가 동영상이면, 타이밍 컨트롤러(100)는 선택 제어 로직(110)의의 동작을 차단하고, 미리 설정된 순서에 따라 게이트 라인들이 순차적으로 선택되도록 제어할 수 있다.
도 9a 내지 도 9c는 게이트 드라이버(200)의 구현예들을 나타내는 블록도이다.
도 9a를 참조하면, 게이트 드라이버(200a)는 쉬프트 레지스터부(210), 멀티플랙서부(220a), 레벨 쉬프터부(230) 및 출력 버퍼부(240)를 포함할 수 있다.
쉬프트 레지스터부(210)는 수직 시작 신호(STV), 및 게이트 클럭 신호(CPV)에 기초하여 복수의 쉬프트 펄스를 순차적으로 생성할 수 있다. 쉬프트 레지스터부(210)는 게이트 라인들(G1~Gn)과 동일한 개수의 쉬프트 펄스를 생성할 수 있다. 쉬프트 레지스터부(210)의 복수의 출력(O1~On)으로부터 복수의 쉬프트 펄스가 순차적으로 출력될 수 있다.
레벨 쉬프터부(230)는 인가되는 쉬프트 펄스의 전압 레벨을 변환할 수 있다.
출력 버퍼부(240)는 레벨 쉬프터부(230)로부터 출력되는 변환된 쉬프트 펄스를 기초로 복수의 스캔 펄스를 생성하고, 상기 복수의 스캔 펄스를 게이트 라인들(G1~Gn)로 공급할 수 있다.
멀티플랙서부(220a)는 선택 제어 신호(SHFL)에 응답하여, 상기 쉬프트 레지스터부(210)의 복수의 출력과 상기 레벨 쉬프터부(230)의 복수의 입력의 연결 관계를 설정할 수 있다. 일 실시예에 있어서, 멀티플랙서부(220a)는 복수의 멀티 플랙서(221a~22ja)를 포함할 수 있다. 각각의 멀티 플랙서(221a~22ja)는 선택 제어 신호(SHFL)에 응답하여, 쉬프트 레지스터부(210)의 N개의 출력과, 레벨 쉬프터부(230)의 N개의 입력의 연결 관계를 설정할 수 있다.
도 9a에 도시된 바와 같이, 각각의 멀티 플랙서(221a~22ja)는 쉬프트 레지스터부(210)의 두 개의 출력과 레벨 쉬프터부(230)의 두 개의 입력에 연결되는 2X2 멀티 플랙서일 수 있다. 멀티 플랙서(221a~22ja)의 입력과 출력의 연결은 선택 제어 신호(SHFL)에 응답하여, 가변될 수 있다. 선택 제어 신호(SHFL)는 1bit의 데이터로서, 로우 레벨 또는 하이 레벨을 나타낼 수 있다.
한편, 멀티플랙서부(220a)가 복수의 멀티 플랙서(221a~221ja)를 포함하는바, 선택 제어 신호(SHFL)는 복수의 멀티 플랙서(221a~22ja) 각각에 대응하는 제1 내지 제j 선택 제어 신호(SHFL1~SHFLj)를 포함할 수 있으며, 상기 제1 내지 제j 선택 제어 신호(SHFL1~SHFLj)는 시분할 적으로 수신되어, 복수의 멀티 플랙서(221a~22ja)에 제공될 수 있다.
이와 같이, 멀티플랙서부(220a)가 선택 제어 신호(SHFL)에 응답하여, 쉬프트 레지스터부(210)의 복수의 출력과 상기 레벨 쉬프터부(230)의 복수의 입력의 연결 관계를 제어함로써, 게이트 라인들(G1~Gn)이 설정된 순서에 따라 선택될 수 있다.
한편, 도 9b 및 도 9c에 도시된 바와 같이, 멀티플랙서부(230b, 230c)는 복수의 3x3 멀티 플랙서 또는 NxN 멀티 플랙서를 포함할 수 있다.
도 9b를 참조하면, 각각의 멀티 플랙서(221b~22ib)는 쉬프트 레지스터부(210)의 세 개의 출력과 레벨 쉬프터부(230)의 세 개의 입력에 연결되어 쉬프트 레지스터부(210)의 출력과 레벨 쉬프터부(230)의 입력의 연결 관계를 제어할 수 있다. 이때, 선택 제어 신호(SHFL)는 복수의 bit 데이터이며, 선택 제어 신호(SHFL)의 데이터 값에 따라, 멀티 플랙서(221b~22ib)의 입력과 출력의 연결이 가변될 수 있다.
도 9c를 참조하면, 멀티플랙서부(230c)는 하나의 NxN 멀티 플랙서를 포함할 수 있다. 이때, N은 2이상, n(n은 게이트 라인들(G1~Gn)의 수)미만의 정수일 수 있다.
또한, 도시되지는 않았으나, 멀티플랙서부는 입력/출력의 개수 서로 다른 이종의 멀티 플랙서들을 포함할 수도 있다.
이와 같이, 도 9a 내지 도 9c를 참조하여 게이트 드라이버(200a, 200b, 200c)의 구성 및 동작을 설명하였다. 그러나, 이에 제한되는 것은 아니다. 게이트 드라이버의 구성 및 동작은 상기 도 9a 내지 도 9c를 참조하여 다양하게 가변될 수 있다.
도 10 내지 도 11c는 본 개시의 실시예에 따른 디스플레이 장치(1000)의 동작 방법을 보다 상세하게 설명하기 위한 도면이다. 도 10은 블랙/화이트 스트라이프 패턴(black and white stripe pattern)을 나타낸다. 도 11a 내지 도 11c는 본 개시의 실시 예에 따른 디스플레이 장치(1000)에서, 도 10의 영상 패턴을 표시할 때의 신호들의 파형을 나타낸다.
설명의 편의를 위하여 디스플레이 패널(10)이 8개의 행과 8개의 열로 배열된 픽셀들을 포함하는 것으로 가정하기로 한다. 또한, 디스플레이 패널(10)은 컬럼 인버젼 되며 홀수번째 소스 라인에는 포지티브 신호가, 짝수번째 소스 라인에는 네거티브 신호가 인가되는 것으로 가정하기로 한다. 이때, 포지티브 신호는 픽셀들(PX)에 공통으로 인가되는 공통 전압(Vcom)보다 전압 레벨이 높은 계조 전압을 의미하며, 네거티브 신호는 Vcom 전압보다 전압 레벨이 낮은 계조 전압을 의미한다.
도 10을 참조하면, 블랙 영상과 화이트 영상은 게이트 라인 단위로 교대로 반복된다. 블랙 영상과 화이트 영상이 반복되는 패턴의 경우, 소스 드라이버(300)의 출력은 최저 계조 전압과 최고 계조 전압 사이에서 트랜지션될 수 있다. 다시 말해 소스 드라이버(300)의 출력은 최대폭으로 스윙하게 된다.
게이트 라인들이 배치 순서에 따라 순차적으로 선택되어 구동될 경우, 소스드라이버(300)의 출력은 8번 트랜지션 될 수 있다. 수학식 1을 참조하면, 소스 드라이버(300) 내에 구비되는 출력 버퍼(도 1의 301)의 동적 전력은 수학식 2로 나타낼 수 있다.
Figure 112015024908261-pat00002
매라인마다 출력 버퍼(301)의 출력이 최대폭으로 스윙하므로, 트랜지션 확률(α)은1이 되고, 동적 전력의 출력이 최대가 될 수 있다.
도 11a를 참조하면, 1 비트의 선택 제어 신호(SHFL)에 응답하여 두 라인 단위로 게이트 라인들(G1~G8)의 선택 순서가 변경될 수 있다. 도 10을 참조하면, 홀수번째 게이트 라인(G1, G3, G5, G7)은 블랙 영상에 대응하며, 짝수번째 게이트 라인(G2, G4, G6, G8)은 화이트 영상에 대응한다. 제1 게이트 라인(G1)이 선택된 후, 제2 게이트 라인(G2) 및 제3 게이트 라인(G3) 중 제1 게이트 라인(G1)과 동일한 영상 데이터를 갖는 제3 게이트 라인(G3)이 먼저 선택될 수 있다. 제2 수평 라인 구간(H2)에는 소스 라인(S1, S2)에서 영상 신호의 변화가 발생하지 않고, 이후, 화이트 영상에 대응하는 제2 게이트 라인(G2)이 선택됨에 따라, 소스 라인(S1, S2)에서 영상 신호 변화가 발생한다. 이에 따라 소스 드라이버(도 1의 300)의 출력이 트랜지션된다.
이와 같이, 두 라인 단위로 게이트 라인의 순서가 설정됨에 따라, 두 수평 라인 단위로 블랙 영상 및 화이트 영상이 교대로 표시되므로, 소스 드라이버(300)의 출력은 4번 트랜지션될 수 있다. 이에 따라, 트랜지션 확률(α)은 0.5가 되므로, 소스 드라이버(300)에 구비되는 출력 버퍼(301)의 동적 전력은 최대 값의 1/2이 될 수 있다.
도 11b를 참조하면, 복수의 비트의 선택 제어 신호(SHFL)에 응답하여 네 라인 단위로 게이트 라인들(G1~G9)의 선택 순서가 변경될 수 있다. 제1 게이트 라인(G1)이 선택된 후, 제2 내지 제5 게이트 라인들(G2~G5) 중 제1 게이트 라인(G1)과 동일한 영상 데이터를 갖는 제3 게이트 라인(G3) 및 제5 게이트 라인(G5)이 먼저 선택될 수 있다. 제2 및 제3 수평 라인 구간(H2, H3)에는 소스 라인(S1, S2)에서 영상 신호의 변화가 발생하지 않는다. 이후, 화이트 영상에 대응하는 제2 및 제4 게이트 라인(G2, G4)이 선택됨에 따라, 소스 라인(S1, S2)에서 영상 신호 변화가 발생한다. 이에 따라 소스 드라이버(300)의 출력이 트랜지션된다.
이와 같이, 네 라인 단위로 게이트 라인의 순서가 설정됨에 따라, 소스 드라이버(300)의 출력은 2번 트랜지션될 수 있다. 이에 따라, 트랜지션 확률(α)은 0.25가 되므로, 소스 드라이버(300)에 구비되는 출력 버퍼(301)의 동적 전력은 최대 값의 1/4이 될 수 있다
도 11c를 참조하면, 복수의 비트의 선택 제어 신호(SHFL)에 응답하여 전체 게이트 라인들(G1~G9)의 선택 순서가 변경될 수 있다. 제1 게이트 라인(G1)이 선택된 후, 제2 내지 제8 게이트 라인들(G2~G8) 중 제1 게이트 라인(G1)과 동일한 영상 데이터를 갖는 제3 게이트 라인(G3), 제5 게이트 라인(G5) 및 제7 게이트 라인(G7)이 먼저 선택될 수 있다. 제2 내지 제4 수평 라인 구간(H2, H3, H4)에는 소스 라인(S1, S2)에서 영상 신호의 변화가 발생하지 않는다. 이후, 화이트 영상에 대응하는 제2 게이트 라인(G2)이 선택됨에 따라, 제5 수평 라인 구간(H5)에는 소스 라인(S1, S2)에서 영상 신호 변화가 발생한다. 이에 따라 소스 드라이버(300)의 출력이 트랜지션된다. 제2 게이트 라인(G2) 이후, 제2 게이트 라인(G2)과 동일한 영상 데이터를 갖는 제4 게이트 라인(G4), 제6 게이트 라인(G6) 및 제8 게이트 라인(G8)이 순차적으로 선택됨에 따라, 소스 라인(S1, S2)에서 영상 신호의 변화가 발생하지 않는다.
이와 같이, 여덟 라인 단위로 게이트 라인의 순서가 설정됨에 따라, 소스 드라이버(300)의 출력은 1번 트랜지션될 수 있다. 이에 따라, 트랜지션 확률(α)은 대략 0.125 가 되므로, 소스 드라이버(300)에 구비되는 출력 버퍼(301)의 동적 전력은 최대 값의 1/8이 될 수 있다.
도 12a 및 도 12b는 도 1의 디스플레이 패널(10)의 실시예들을 나타내는 도면이다. 도 12a는 스트레이트 타입의 패널을 나타내고, 도 12b는 지그-재그 타입의 패널을 나타낸다.
도 12a를 참조하면, 디스플레이 패널(10a)은 동일한 열에 배열된 복수의 픽셀(PX)들이 동일한 소스 라인에 연결되는 스트레이트 타입의 패널일 수 있다. 디스플레이 패널(10a)이 컬럼 인버젼 방식으로 구동될 경우, 홀수번째 소스 라인(S1, S3)에는 포지티브 신호가, 짝수번째 소스 라인(S2, S4)에는 네거티브 신호가 인가될 수 있다.
도 12b를 참조하면, 디스플레이 패널(10b)은 동일한 열에 배열된 복수의 픽셀(PX)들이 상기 픽셀(PX)들의 양 측에 배치된 두 개의 소스 라인들 중 어느 하나에 연결되는 지그-재그 타입의 패널일 수 있다. 이에 따라 소스 드라이버(도 1의 300)로부터 출력되는 신호의 극성이 변하지 않더라도, 디스플레이 패널(10b)은 도트 인버젼 방식으로 구동될 수 있다.
도 13은 디스플레이 패널(10a)이 스트레이트 타입인 경우, 본 개시의 실시 예에 따른 타이밍 컨트롤러의 동작 방법을 나타내는 흐름도이다.
도 13을 참조하면, 두 라인 단위로 게이트 라인의 선택 순서를 제어하며, 픽셀 단위로 데이터를 비교할 수 있다.
P(m, n)은 메모리(도 2의 120)에서 n행 m열의 메모리 셀에 저장된 데이터로서, 초기(예컨대, 게이트 라인의 선택 순서 설정에 따라 픽셀 데이터의 재배치가 수행되기 이전)에는 제n 번째 게이트 라인의 제m번째 픽셀을 나타내는 데이터를 의미한다.
인접한 게이트 라인들 간의 픽셀 데이터를 비교하여 비교 값을 산출한다(S510). P(m, n+1)과 P(m, n)의 데이터 차이를 제1 비교 값(Diff1)으로 산출하고, 픽셀 P(m, n+2)와 픽셀 P(m, n)의 데이터 차이를 제2 비교 값(Diff2)으로 산출할 수 있다.
제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 큰가를 판단한다(S520). 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크다면, 선택 제어 신호(SHFL(n))를 제2 논리 레벨(예컨대 하이 레벨(1))로 설정하고(S530), 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크지 않다면, 선택 제어 신호(SHFL(n)를 제1 논리 레벨, (예컨대 로우 레벨(0))로 설정할 수 있다(S530). 선택 제어 신호(SHFL(n))가 제2 논리 레벨로 설정될 경우, 게이트 라인들이 비순차적으로 구동되므로, 게이트 라인들의 선택 순서에 대응하여, 픽셀 데이터의 저장 순서를 변경할 수 있다(S550). 일 실시예에 있어서, P(m, n+1)의 데이터를 더미 셀(Dummy)에 저장하고, P(m, n+2)의 데이터를 p(m, n+1)에 저장할 수 있다. 다시 더미 셀(Dummy)에 저장된 데이터를 P(m, n+2)에 저장함으로써, 픽셀 데이터를 재배치할 수 있다.
m, n을 디스플레이 패널(도 1의 10)의 해상도를 나타내는 M, N과 (M은 디스플레이 패널의 수평 해상도, N은 디스플레이 패널의 수직 해상도를 나타냄)비교함으로써, 전체 게이트 라인에 대하여 선택 순서가 설정되었는지를 판단한다(S560). m 및 n이 M 및 N보다 작다면, 게이트 라인에 대한 선택 순서 설정이 완료되지 않은 것으로 판단하여, n을 2만큼 증가시키고(S570), n+2행에 대하여 전술한 S510 내지 S550 단계를 수행한다. 이와 같은 과정을 반복하여 전체 게이트 라인들에 대한 선택 순서를 설정하고, 이에 따라 메모리(120) 내에서 픽셀 데이터를 재배치 할 수 있다.
도 14는 디스플레이 패널(10a)이 지그-재그 타입인 경우, 본 개시의 실시 예에 따른 타이밍 컨트롤러의 동작 방법을 나타내는 흐름도이다.
도 14를 참조하면, 두 라인 단위로 게이트 라인의 선택 순서를 제어하며, 픽셀 단위로 데이터를 비교할 수 있다.
지그-재그 타입의 디스플레이 패널의 경우, P(m, n)이 홀수행의 픽셀 데이터인지 짝수 행의 픽셀 데이터인지 여부에 따라 픽셀 데이터의 비교 방법이 달라진다. 따라서, n번째 행이 홀수행인지 짝수행인지를 판단하여야 한다(S610).
우선, n번째 행이 홀수행인 경우를 우선 설명하기로 한다. 인접한 게이트 라인들 간의 픽셀 데이터를 비교하여 비교 값을 산출한다(S621). n번째 행이 홀수행이면, P(m+1, n+1)과 P(m, n)의 데이터 차이를 제1 비교 값(Diff1)으로 산출하고, 픽셀 P(m, n+2)와 픽셀 P(m, n)의 데이터 차이를 제2 비교 값(Diff2)으로 산출할 수 있다.
제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 큰가를 판단한다(S631). 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크다면, 선택 제어 신호(SHFL(n))를 제2 논리 레벨(예컨대 하이 레벨(1))로 설정하고(S642), 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크지 않다면, 선택 제어 신호(SHFL(n)를 제1 논리 레벨, (예컨대 로우 레벨(0))로 설정할 수 있다(S641). 선택 제어 신호(SHFL(n))가 제2 논리 레벨로 설정될 경우, 게이트 라인들이 비순차적으로 구동되므로, 게이트 라인들의 선택 순서에 대응하여, 픽셀 데이터의 저장 순서를 변경할 수 있다(S651). 일 실시예에 있어서, P(m+1, n+1)의 데이터를 더미 셀(Dummy)에 저장하고, P(m, n+2)의 데이터를 p(m+1, n+1)에 저장한다. 다시 더미 셀(Dummy)에 저장된 데이터를 P(m, n+2)에 저장함으로써, 픽셀 데이터를 재배치할 수 있다.
n번째 행이 짝수행인 경우, 인접한 게이트 라인들 간의 픽셀 데이터를 비교하여 비교 값을 산출한다(S622). n번째 행이 짝수행이면, P(m-1, n+1)과 P(m, n)의 데이터 차이를 제1 비교 값(Diff1)으로 산출하고, 픽셀 P(m, n+2)와 픽셀 P(m, n)의 데이터 차이를 제2 비교 값(Diff2)으로 산출할 수 있다.
제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 큰가를 판단한다(S632). 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크다면, 선택 제어 신호(SHFL(n))를 제2 논리 레벨(예컨대 하이 레벨(1))로 설정하고(S643), 제1 비교 값(Diff1)이 제2 비교 값(Diff2)보다 크지 않다면, 선택 제어 신호(SHFL(n)를 제1 논리 레벨, (예컨대 로우 레벨(0))로 설정할 수 있다(S641). 선택 제어 신호(SHFL(n))가 제2 논리 레벨로 설정될 경우, 게이트 라인들이 비순차적으로 구동되므로, 게이트 라인들의 선택 순서에 대응하여, 픽셀 데이터의 저장 순서를 변경할 수 있다(S652). 일 실시예에 있어서, P(m-1, n+1)의 데이터를 더미 셀(Dummy)에 저장하고, P(m, n+2)의 데이터를 p(m+1, n+1)에 저장한다. 다시 더미 셀(Dummy)에 저장된 데이터를 P(m, n+2)에 저장함으로써, 픽셀 데이터를 재배치할 수 있다.
이후, 전체 게이트 라인에 대하여 선택 순서가 설정되었는지를 판단한다(S661). m 및 n이 M 및 N보다 작다면, 게이트 라인에 대한 선택 순서 설정이 완료되지 않은 것으로 판단하여, n에 2만큼 증가시키고(S671), n+2 행에 대하여 전술한 S610 내지 S651 단계를 수행한다. 이와 같은 과정을 반복하여 전체 게이트 라인들에 대한 선택 순서를 설정하고, 이에 따라 메모리(120) 내에서 픽셀 데이터를 재배치 할 수 있다.
도 15는 게이트 드라이버(200)의 다른 구현예를 나타내는 블록도이다.
도 15를 참조하면, 게이트 드라이버(200d)는 쉬프트 레지스터부(210), 멀티플랙서부(220d), 레벨 쉬프터부(230) 및 출력 버퍼부(240)를 포함할 수 있다.
도 15의 쉬프트 레지스터부(210), 멀티플랙서부(220d), 레벨 쉬프터부(230) 및 출력 버퍼부(240)의 동작은 도 9a 및 도 9b의 쉬프트 레지스터부(210), 멀티플랙서부(220a. 220b), 레벨 쉬프터부(230) 및 출력 버퍼부(240)의 동작과 유사하다. 다만, 도 15에서, 쉬프트 레지스터부(210)의 출력들(O1~On) 중 복수의 출력(O1, O6, O11,...)은 멀티 플랙서(221d, 222d)를 통하지 않고, 대응하는 레벨 쉬프터부(230)의 입력(I1, I6, I8,...)에 바로 연결될 수 있다. 이러한 경우, 선택 제어 로직(도 1의 110)은 제1 게이트 라인(G1), 제6 게이트 라인(G6) 등을 기준 게이트 라인으로 설정하고, 제2 내지 제5 게이트 라인(G2~G5)에 대응하는 영상 데이터를 제1 게이트 라인(G1)에 대응하는 영상 데이터와 비교하고, 제7 내지 제10 게이트 라인(G7~G10)에 대응하는 영상 데이터를 제6 게이트 라인(G6)에 대응하는 영상 데이터와 비교하여 비교 결과에 기초하여 선택 제어 신호(SHFL)를 생성할 수 있다. 복수의 게이트 라인들을 포함하는 그룹들, 예컨대 제2 내지 제5 게이트 라인(G2~G5)을 포함하는 제1 그룹 및 제7 내지 제10 게이트 라인(G7~G10)을 포함하는 제2 그룹에 대한 선택 제어 동작이 순차적으로 또는 병렬적으로 수행될 수 있다. 선택 제어 동작이 병렬적으로 수행될 경우, 게이트 라인들의 선택 순서를 설정하는데 소요되는 시간이 감축될 수 있다.
한편, 본 실시예에서 멀티 플랙서(221d, 222d)는 4x4 멀티플랙서인 것으로 도시되었으나, 이에 제한되는 것은 아니다. 멀티 플랙서(221, 222d)는 NxN 멀티 플랙서이며, 이때 N은 2 이상이고 (n/2) 미만의 정수이다.
도 16은 도 15의 게이트 드라이버(200d)를 포함하는 디스플레이 장치(1000)에서, 도 10의 영상 패턴을 표시할 때의 신호들의 파형을 나타낸다.
도 16을 참조하면, 복수 비트의 선택 제어 신호(SHFL)에 응답하여 네 라인 단위로 게이트 라인들(G1~G8)의 선택 순서가 변경될 수 있다. 제1 및 제6 게이트 라인(G1, G4)는 각각 첫 번째 및 여섯 번째로 선택되는 것으로 미리 설정된다. 제2 내지 제4 게이트 라인(G2~G4)의 선택 순서는 제1 게이트 라인(G1)과의 영상 데이터의 비교 결과에 기초하여 설정될 수 있다. 도한, 제7 내지 제10 게이트 라인(G7~G10)의 선택 순서는 제6 게이트 라인(G6)과의 영상 데이터의 비교 결과에 기초하여 설정될 수 있다. 제1 게이트 라인이 선택된 후, 제2 게이트 라인(G2) 및 제3 게이트 라인(G3) 중 제1 게이트 라인(G1)과 동일한 영상 데이터를 갖는 제3 게이트 라인(G3)이 먼저 선택될 수 있다. 제2 수평 라인 구간(H2)에는 소스 라인(S1, S2)에서 영상 신호의 변화가 발생하지 않고, 이후, 화이트 영상에 대응하는 제2 게이트 라인(G2)이 선택됨에 따라, 제4 수평 라인 구간(H4)에, 소스 라인(S1, S2)에서 영상 신호 변화가 발생한다. 이에 따라 소스 드라이버(도 1의 300)의 출력이 트랜지션된다.
제 4 게이트 라인(G4)이 다섯 번째로 선택된 후, 제6 게이트 라인(G6)이 선택될 수 있다. 이후, 제6 게이트 라인(G6)과 동일한 영상 데이터를 갖는 제8 게이트 라인(G8) 및 제10 게이트 라인(미도시)이 선택될 수 있다. 이후, 블랙 영상에 대응하는 제7 게이트 라인(G7)이 선택되므로, 제9 수평 라인 구간(H9)에서 소스 라인(S1, S2)의 영상 신호 변화가 발생할 수 있다.
도 17 본 개시의 실시 예에 따른 디스플레이 장치(1000)를 포함하는 디스플레이 모듈의 일 구현예를 나타낸다.
도 17을 참조하면, 본 개시의 실시예에 따른 디스플레이 모듈에서, 디스플레이 구동 회로(도 1의 10)는 복수의 반도체 칩으로 구현될 수 있다. 소스 드라이버(300)는 복수의 소스 구동 칩(310)으로, 게이트 드라이버(200)는 복수의 게이트 구동 칩(201)으로 구현될 수 있다. 타이밍 컨트롤러(100)는 하나 또는 복수의 반도체 칩으로 구현될 수 있다.
복수의 소스 구동 칩(310) 및 복수의 게이트 구동 칩(201)은 필름(1)에 실장되어, 디스플레이 패널(10)에 연결될 수 있다. 소스 구동 칩(310)은 디스플레이 패널(10)의 상부 또는 하부에 연결될 수 있다. 게이트 구동 칩(201)은 디스플레이 패널(10)의 좌측 또는 우측에 연결될 수 있다.
타이밍 컨트롤러(100)는 인쇄 회로 기판(2)에 실장되어, 커넥터(3) 및 인쇄 회로 기판(2)을 통해 소스 구동 칩(310) 및 게이트 구동 칩(201)에 신호를 전송할 수 있다.
본 개시의 실시 예에 따른 디스플레이 모듈은 TV, 모니터, 전광판 등 중, 대형 전자 기기에 탑재될 수 있다.
도 18은 본 개시의 실시 예에 따른 디스플레이 장치(1000)를 포함하는 디스플레이 모듈의 다른 구현예를 나타낸다.
도 18을 참조하면, 본 개시의 실시 예에 따른 디스플레이 모듈에서, 디스플레이 구동 회로(도 1의 10)는 단일 반도체 칩(IC) 또는 복수의 반도체 칩(IC)으로 구현될 수 있다. 디스플레이 구동 회로, 예컨대 타이밍 컨트롤러(100), 게이트 드라이버(200) 및 소스 드라이버(300)가 집적된 반도체 칩(IC)은 디스플레이 패널(10)이 형성된 하부 기판(12) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 반도체 칩(IC)에서 출력되는 신호들, 예컨대 소스 라인 구동 신호 및 게이트 라인 구동 신호는, 하부 기판(12) 상에 패터닝된 배선을 통하여 디스플레이 패널(10)에 제공될 수 있다.
본 개시의 실시 예에 따른 디스플레이 모듈은, 스마트폰, 태블릿 PC, 스마트 와치 등 중, 소형 전자 기기에 탑재될 수 있다.
도 19는 본 개시의 실시예에 따른 터치 스크린 모듈을 나타낸다.
도 19를 참조하면, 터치 스크린 모듈(2000)은 디스플레이 장치(1000), 편광판(2010), 터치 패널(2030), 터치 컨트롤러(2040) 및 윈도우 글라스(2020)를 구비할 수 있다. 디스플레이 장치(1000)는 디스플레이 패널(1010), 인쇄 기판(1020) 및 디스플레이 구동 회로(1030)를 구비할 수 있다. 디스플레이 장치(1000)는 도 1 내지 도 16을 참조하여 설명한 본 개시의 실시 예에 따른 디스플레이 장치(1000)일 수 있다.
윈도우 글라스(2020)는 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 터치 스크린 모듈(2000)을 보호한다. 편광판(2010)은 디스플레이 패널(1010)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(1010)은 인쇄 기판(1020) 상에 투명전극이 패터닝되어 형성될 수 있다. 디스플레이 패널(1010)은 프레임을 표시하기 위한 복수의 픽셀들을 포함할 수 있다. 일 실예에 따르면 디스플레이 패널(1010)은 액정 패널일 수 있다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(1010)은 다양한 종류의 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(1010)은 OLED(Organic Light Emitting Diode), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.
디스플레이 구동 회로(1030)는 본 개시의 실시예들에 따른 디스플레이 구동 회로(20)를 포함할 수 있다. 본 실시예에서는 디스플레이 구동 회로(1030)가 하나의 칩으로 도시되었으나, 이는 도시에 편의를 위함에 불과하고 복수의 칩으로 장착될 수 있다. 또한, 유리 소재의 인쇄 기판 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 회로(1030)는 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.
터치 패널(2030) 및 터치 컨트롤러(2040)를 더 포함할 수 있다. 터치 패널(2030)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극이 패터닝되어 형성될 수 있다. 일 실시예에 있어서, 터치 패널(2030)은 디스플레이 패널(1010) 상에 형성될 수 있다. 일 예로서, 터치 패널(2030)의 픽셀은 디스플레이 패널(1010)의 픽셀과 병합되어 형성될 수 있다. 터치 컨트롤러(2040)는 터치 패널(2030)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(2040)는 디스플레이 구동 회로(1030)와 하나의 반도체 칩에 집적될 수도 있다.
도 20은 본 개시의 실시예에 따른 디스플레이 장치를 구비하는 전자 시스템의 블록도이다.
도 20을 참조하면, 상기 전자 시스템(3000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, 또는 스마트 폰으로 구현될 수 있다.
상기 전자 시스템(3000)은 어플리케이션 프로세서(3010), 이미지 센서(3040), 및 디스플레이 장치(3050)를 포함한다. 디스플레이 장치(3050)는 상술한 본 개시의 실시예에 따른 디스플레이 장치(1000)일 수 있다.
어플리케이션 프로세서(3010)에 구현된 CSI 호스트(3012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(3040)의 CSI 장치(3041)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(3012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(3041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(3010)에 구현된 DSI 호스트(3011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(3050)의 DSI 장치(3051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(3011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(3051)에는 광 디시리얼라이저가 구현될 수 있다.
전자 시스템(3000)은 어플리케이션 프로세서(3010)와 통신할 수 있는 RF 칩(3060)을 더 포함할 수 있다. 전자 시스템(3000)의 PHY(3013)와 RF 칩(3060)의 PHY(3061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(3000)은 GPS(3020), 스토리지(3070), 마이크(3080), DRAM(3085) 및 스피커(3090)를 더 포함할 수 있으며, 상기 전자 시스템(3000)은 Wimax(3030), WLAN(3100) 및 UWB(3110) 등을 이용하여 통신할 수 있다.
도 21은 본 개시의 일 실시예에 따른 디스플레이 시스템을 나타내는 도면이다.
도 21을 참조하면, 디스플레이 시스템(4000)은 시스템 버스(4010)에 전기적으로 연결되는 프로세서(4020), 디스플레이 장치(4050), 주변 장치(4030) 및 메모리(4040)를 포함할 수 있다.
프로세서(4020)는 주변 장치(4030), 메모리(4040) 및 디스플레이 장치(4050)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 이미지 데이터 의 이미지 처리를 수행할 수 있다. 디스플레이 장치(4050)는 디스플레이 패널(DP) 및 디스플레이 구동 회로(DRVC)를 포함하며, 시스템 버스(4010)를 통해 인가된 이미지 데이터들을 디스플레이 구동 회로(DRVC) 내부에 포함된 프레임 메모리 또는 라인 메모리에 저장하였다가 디스플레이 패널(DP)에 디스플레이한다. 디스플레이 장치(4050)는 도1의 디스플레이 장치(1000)일 수 있으며, 디스플레이 구동 회로(DRVC)는 도 1의 디스플레이 구동 회로(20)를 포함할 수 있다.
주변 장치(4030)는 카메라, 스캐너, 웹캠 등 동영상 이미지 또는 정지 이미지등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(4030)를 통하여 획득된 이미지 데이터는 상기 메모리(4040)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(4050)의 패널에 디스플레이 될 수 있다. 메모리(4040)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(4040)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(4040)는 주변 장치(4030)로부터 획득된 이미지 데이터를 저장하거나 또는 프로세서(4020)에서 처리된 이미지 신호를 저장할 수 있다.
본 개시의 실시예에 따른 디스플레이 시스템(4000)은 태블릿 PC, TV 등과 같은 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(4000)은 이미지를 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.
한편, 본 개시의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 개시의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 디스플레이 장치
10: 디스플레이 패널
20: 디스플레이 구동 회로
100: 타이밍 컨트롤러
200: 게이트 드라이버
300: 소스 드라이버

Claims (20)

  1. 디스플레이 패널의 게이트 라인들을 차례로 선택하는 게이트 드라이버;
    선택되는 게이트 라인에 대응하는 영상 데이터를 영상 신호로 변환하고, 상기 영상 신호를 상기 디스플레이 패널의 소스 라인으로 출력하는 소스 드라이버; 및
    제1 게이트 라인에 대응하는 제1 영상 데이터를 상기 제1 게이트 라인 이후 선택되는 N개의 게이트 라인들(N는 2 이상의 정수) 각각에 대응하는 영상 데이터와 비교하여 N개의 비교 값을 산출하고, 상기 N개의 비교 값에 따라, 상기 N개의 게이트 라인들의 선택 순서를 결정하는 타이밍 컨트롤러를 포함하고,
    상기 타이밍 컨트롤러는,
    상기 N개의 비교 값의 최대값이 미리 설정된 임계값 미만이면, 상기 비교 값에 관계없이 상기 제1 게이트 라인에 인접한 순서에 따라 상기 N개의 게이트 라인들이 순차적으로 선택되도록 상기 선택 순서를 결정하고,
    상기 N개의 비교 값의 최대값이 상기 임계값 이상이면, 상기 비교 값이 작은 순서에 따라, 상기 N개의 게이트 라인들이 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
  2. 삭제
  3. 제1 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 선택 순서를 나타내며, 상기 디스플레이 패널에 표시되는 영상의 패턴에 따라 가변되는 선택 제어 신호를 생성하여, 상기 선택 제어 신호를 상기 게이트 드라이버에 제공하는 것을 특징으로 하는 디스플레이 구동 회로.
  4. 제1 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 제1 영상 데이터와 상기 N개의 영상 데이터를 비교하여 상기 N개의 게이트 라인들의 상기 선택 순서를 나타내는 선택 제어 신호를 생성하는 선택 제어 로직을 구비하는 것을 특징으로 하는 디스플레이 구동 회로.
  5. 제4 항에 있어서, 상기 타이밍 컨트롤러는,
    외부로부터 수신되는 영상 데이터가 동영상이면, 상기 선택 제어 로직의 동작을 차단시키고, 상기 게이트 라인들이 순차적으로 선택되도록 상기 게이트 드라이버를 제어하는 것을 특징으로 하는 디스플레이 구동 회로.
  6. 제4 항에 있어서, 상기 선택 제어 로직은,
    외부로부터 수신되는 영상 데이터가 정지영상이면, 상기 정지영상이 표시되는 복수의 프레임 구간 중, 첫 번째 프레임 구간에 영상 데이터의 비교를 위한 연산 동작을 수행하고, 다른 프레임 구간에는 상기 연산 동작을 수행하지 않는 것을 특징으로 하는 디스플레이 구동 회로.
  7. 제1 항에 있어서, 상기 타이밍 컨트롤러는,
    적어도 두 개의 비교 값이 동일한 값을 갖는 경우, 상기 적어도 두 개의 비교 값에 대응하는 게이트 라인들 중, 제1 게이트 라인과 물리적으로 인접한 게이트 라인이 먼저 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
  8. 제1 항에 있어서,
    상기 N개의 게이트 라인은 제2 게이트 라인 및 제3 게이트 라인을 포함하고,
    상기 타이밍 컨트롤러는,
    상기 제1 영상 데이터와 상기 제2 및 제3 게이트 라인에 대응하는 제2 및 제3 영상 데이터를 각각 비교하고, 상기 제2 및 제3 게이트 라인 중, 상기 제1 영상 데이터와의 데이터 차이가 작은 영상 데이터를 포함하는 게이트 라인이 먼저 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
  9. 제1 항에 있어서, 상기 N개의 게이트 라인은 제2 게이트 라인, 제3 게이트 라인 및 제4 게이트 라인을 포함하고,
    상기 타이밍 컨트롤러는, 상기 제1 영상 데이터와 상기 제2 내지 제4 게이트 라인 각각에 대응하는 제2, 제3 및 제4 영상 데이터를 각각 비교하고, 상기 제2 내지 제4 게이트 라인들 중, 상기 제1 영상 데이터와의 데이터 차이가 가장 작은 영상 데이터를 포함하는 게이트 라인이 가장 먼저 선택되고, 상기 제1 영상 데이터와의 데이터 차이가 가장 큰 영상 데이터를 포함하는 게이트 라인이 마지막으로 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
  10. 제1 항에 있어서, 상기 제1 게이트 라인은,
    상기 N개의 게이트 라인들 이전에 선택되는 N개의 다른 복수의 게이트 라인들 중 마지막으로 선택되는 게이트 라인인 것을 특징으로 하는 디스플레이 구동 회로.
  11. 제1 항에 있어서, 상기 제1 게이트 라인은,
    미리 선택 순서가 설정된 게이트 라인인 것을 특징으로 하는 디스플레이 구동 회로.
  12. 제1 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 N개의 게이트 라인들 중 마지막으로 선택되는 게이트 라인에 대응하는 영상 데이터와, 상기 N개의 게이트 라인들 이후 선택되는 다른 N개의 게이트 라인들 각각에 대응하는 영상 데이터를 각각 비교하여 N개의 비교 값을 산출하고, 비교 값이 작은 순서에 따라, 상기 다른 N개의 게이트 라인들이 선택되도록 상기 선택 순서를 설정하는 것을 특징으로 하는 디스플레이 구동 회로.
  13. 제12 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 N개의 게이트 라인들의 상기 선택 순서를 나타내는 제1 선택 제어 신호 및 상기 다른 N개의 게이트 라인들의 상기 선택 순서를 나타내는 제2 선택 제어 신호를, 순차적으로 상기 게이트 드라이버에 제공하는 것을 특징으로 하는 디스플레이 구동 회로.
  14. 제1 항에 있어서, 상기 게이트 드라이버는,
    복수의 쉬프트 펄스를 생성하는, 쉬프트 레지스터부;
    상기 복수의 쉬프트 펄스의 전압 레벨을 변환하고 변환된 신호들을 출력하는 레벨 쉬프터부;
    상기 레벨 쉬프터부의 출력 신호들에 기초하여, 복수의 스캔 펄스를 생성하고, 상기 복수의 스캔 펄스를 상기 복수의 게이트 라인들로 공급하는 출력 버퍼부; 및
    상기 타이밍 컨트롤러로부터 상기 복수의 게이트 라인들의 선택 순서를 나타내는 선택 제어 신호를 수신하고, 상기 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 복수의 출력과 상기 레벨 쉬프터부의 복수의 입력의 연결 관계를 설정하는 멀티플랙서부를 구비하는 것을 특징으로 하는 디스플레이 구동 회로.
  15. 제14 항에 있어서, 상기 선택 제어 신호는, 순차적으로 상기 게이트 드라이버에 제공되는 제1 선택 제어 신호 및 제2 선택 제어 신호를 포함하고,
    상기 멀티플랙서부는,
    상기 제1 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 N개의 출력과 상기 레벨 쉬프터부의 N개의 입력의 연결 관계를 설정하는 제1 멀티 플랙서; 및
    상기 제2 선택 제어 신호에 응답하여, 상기 쉬프트 레지스터부의 상기 N개의 출력에 연속하는 다른 N개의 출력과 상기 레벨 쉬프터부의 상기 N개의 입력에 연속하는 다른 N개의 입력 연결 관계를 설정하는 제2 멀티 플랙서를 구비하는 것을 특징으로 하는 디스플레이 구동 회로.
  16. 열 방향으로 배열된 복수의 게이트 라인들 및 행 방향으로 배열된 복수의 소스 라인들이 교차하는 영역에 위치하는 복수의 픽셀들을 포함하는 디스플레이 패널;
    상기 복수의 게이트 라인들을 설정된 구동 순서에 따라 차례로 구동하는 게이트 구동부;
    선택되는 게이트 라인에 대응하는 영상 신호를 상기 복수의 소스 라인으로 출력하는 소스 구동부; 및
    제K 그룹(K는 2 이상의 정수)의 N개의(N은 2 이상의 정수) 게이트 라인에 대응하는 N개의 비교 영상 데이터를, 제K-1 그룹의 게이트 라인들 중 마지막으로 선택되는 게이트 라인에 대응하는 기준 영상 데이터와 각각 데이터 비교하고, 상기 데이터 비교 결과에 기초하여, 상기 제K 그룹의 N개의 게이트 라인들의 구동 순서를 설정하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
  17. 제16 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 구동 순서를 나타내는 제어 신호를 상기 게이트 구동부에 제공하고, 상기 게이트 구동부는, 상기 제어 신호에 응답하여, 상기 제 K그룹의 N개의 게이트 라인들을 상기 설정된 순서에 따라 구동하는 것을 특징으로 하는 디스플레이 장치.
  18. 제17 항에 있어서, 상기 게이트 구동부는,
    각각이 상기 제어 신호를 수신하는 복수의 게이트 드라이버를 포함하며, 상기 게이트 드라이버는 서로 다른 반도체 칩으로 구현되는 것을 특징으로 하는 디스플레이 장치.
  19. 제16 항에 있어서, 상기 디스플레이 패널은,
    상기 복수의 픽셀들 중, 동일한 열에 배열된 픽셀들은 동일한 소스 라인에 연결되는 스트레이트 타입의 패널 또는
    상기 동일한 열에 배열된 픽셀들 중 홀수 열에 배열된 픽셀들은 상기 픽셀들의 양측에 각각 배치된 제1 소스 라인 및 제2 소스 라인 중 제1 소스 라인에 연결되고, 짝수 열에 배열된 픽셀들은 상기 제2 소스 라인에 연결되는 것을 특징으로 하는 지그-재그 타입의 패널을 포함하는 것을 특징으로 하는 디스플레이 장치.
  20. 제16 항에 있어서, 상기 타이밍 컨트롤러는,
    상기 N개의 게이트 라인들의 구동 순서에 기초하여, 상기 N개의 비교 영상 데이터가 상기 소스 구동부에 출력되는 순서를 재설정 하는 것을 특징으로 하는 디스플레이 장치.
KR1020150035151A 2015-03-13 2015-03-13 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치 KR102275709B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150035151A KR102275709B1 (ko) 2015-03-13 2015-03-13 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치
US15/046,519 US9947282B2 (en) 2015-03-13 2016-02-18 Gate driver, display driver circuit, and display device including same
CN201610140338.6A CN105976774B (zh) 2015-03-13 2016-03-11 栅极驱动器、显示驱动器电路及驱动栅极线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150035151A KR102275709B1 (ko) 2015-03-13 2015-03-13 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160109905A KR20160109905A (ko) 2016-09-21
KR102275709B1 true KR102275709B1 (ko) 2021-07-09

Family

ID=56887854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150035151A KR102275709B1 (ko) 2015-03-13 2015-03-13 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US9947282B2 (ko)
KR (1) KR102275709B1 (ko)
CN (1) CN105976774B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096162A1 (ko) * 2022-11-03 2024-05-10 엘지전자 주식회사 디스플레이 장치 및 타이밍 컨트롤러

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085753A1 (ja) * 2015-11-18 2017-05-26 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
KR102449326B1 (ko) * 2016-02-26 2022-10-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US20180075817A1 (en) * 2016-09-09 2018-03-15 Samsung Electronics Co., Ltd. Display driver integrated circuit for driving display panel
CN106652930B (zh) * 2016-10-19 2019-03-26 厦门天马微电子有限公司 显示面板及其数据驱动电路、以及显示装置
CN106409226A (zh) * 2016-11-09 2017-02-15 深圳天珑无线科技有限公司 显示屏残影的预防方法及装置
US10777114B2 (en) 2017-04-11 2020-09-15 Samsung Electronics Co., Ltd. Display panel, display device, and operation method of display device
CN110832573B (zh) * 2017-04-27 2023-07-18 株式会社半导体能源研究所 显示单元、显示装置及电子设备
CN107492363A (zh) * 2017-09-28 2017-12-19 惠科股份有限公司 一种显示面板的驱动装置及驱动方法
KR102666874B1 (ko) * 2018-08-31 2024-05-20 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
US11769436B2 (en) 2021-02-17 2023-09-26 Samsung Electronics Co., Ltd. Display apparatus including display driving circuit and display panel
CN113178174B (zh) * 2021-03-22 2022-07-08 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置
KR20220144264A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 작은 면적을 갖는 픽셀 및 이를 포함하는 표시 장치
KR20220150113A (ko) * 2021-05-03 2022-11-10 삼성전자주식회사 전자 장치 및 그 제어 방법
CN113192463B (zh) * 2021-05-11 2022-11-04 合肥京东方卓印科技有限公司 发光控制移位寄存器、栅极驱动电路、显示装置及方法
CN115064135A (zh) * 2022-07-08 2022-09-16 京东方科技集团股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013148703A (ja) 2012-01-19 2013-08-01 Panasonic Corp 映像表示装置及び映像信号書き込み方法
JP2014153531A (ja) 2013-02-08 2014-08-25 Panasonic Liquid Crystal Display Co Ltd 表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266310A (ja) * 1993-03-11 1994-09-22 Toshiba Corp 液晶表示装置
JP3648689B2 (ja) * 1994-09-06 2005-05-18 日本テキサス・インスツルメンツ株式会社 液晶パネル駆動方法及び装置
US6340960B1 (en) 1998-02-24 2002-01-22 Lg Electronics Inc. Circuit and method for driving plasma display panel
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
KR100969628B1 (ko) 2003-10-13 2010-07-14 엘지디스플레이 주식회사 액정표시장치의 구동장치
JP4626171B2 (ja) 2004-03-31 2011-02-02 セイコーエプソン株式会社 画像表示装置、画像処理装置及び画像表示システム
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
KR100607241B1 (ko) * 2004-07-19 2006-08-01 엘지전자 주식회사 플라즈마 표시장치 및 그 구동방법
TWI345197B (en) * 2006-09-11 2011-07-11 Himax Tech Ltd Flat display and timing controller thereof
JP5665255B2 (ja) 2007-10-15 2015-02-04 Ｎｌｔテクノロジー株式会社 表示装置とその駆動方法、端末装置及び表示パネル
KR101472135B1 (ko) 2008-06-09 2014-12-15 엘지디스플레이 주식회사 액정표시장치
KR101653246B1 (ko) * 2010-02-03 2016-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101205413B1 (ko) 2010-09-29 2012-11-27 주식회사 실리콘웍스 액정표시장치의 절전 회로
KR101773611B1 (ko) 2010-12-27 2017-09-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP5378613B1 (ja) * 2012-02-10 2013-12-25 シャープ株式会社 表示装置および表示方法
KR101441395B1 (ko) * 2012-07-05 2014-09-17 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR20140071688A (ko) * 2012-12-04 2014-06-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
TWI486931B (zh) * 2013-01-18 2015-06-01 Raydium Semiconductor Corp 液晶顯示裝置及其驅動方法
KR102080133B1 (ko) * 2013-10-15 2020-04-08 삼성디스플레이 주식회사 주사 구동부 및 그 구동 방법
KR20150049323A (ko) * 2013-10-30 2015-05-08 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
TWI571852B (zh) * 2014-03-18 2017-02-21 群創光電股份有限公司 有機發光二極體顯示裝置及其驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013148703A (ja) 2012-01-19 2013-08-01 Panasonic Corp 映像表示装置及び映像信号書き込み方法
JP2014153531A (ja) 2013-02-08 2014-08-25 Panasonic Liquid Crystal Display Co Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096162A1 (ko) * 2022-11-03 2024-05-10 엘지전자 주식회사 디스플레이 장치 및 타이밍 컨트롤러

Also Published As

Publication number Publication date
KR20160109905A (ko) 2016-09-21
CN105976774B (zh) 2020-05-26
CN105976774A (zh) 2016-09-28
US9947282B2 (en) 2018-04-17
US20160267868A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR102275709B1 (ko) 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치
CN107240372B (zh) 显示器驱动电路和包括显示器驱动电路的显示装置
US9997095B2 (en) Display driving circuit and display apparatus including the same
US10147381B2 (en) Display driving circuit and display driving method
KR102275707B1 (ko) 디스플레이 드라이버, 디스플레이 장치 및 디스플레이 시스템
US9299301B2 (en) Display device and method for driving the display device
US20150310812A1 (en) Source driver
EP2804171B1 (en) Display device and driving method thereof
US20140118377A1 (en) Display driver circuit, display device comprising same, and method of operating same
US20190340973A1 (en) Display system and method of synchronizing a frame driving timing for the same
US20180075817A1 (en) Display driver integrated circuit for driving display panel
KR102185249B1 (ko) 표시 장치 및 그 구동 방법
KR20110089730A (ko) 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템
US11217136B2 (en) Display device supporting a partial driving mode, and method of operating a display device
CN105427777B (zh) 显示驱动电路和包括显示驱动电路的显示设备
US20080303808A1 (en) Liquid crystal display with flicker reducing circuit and driving method thereof
KR102261961B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US20070290978A1 (en) Timing controller for controlling pixel level multiplexing display panel
CN115273740A (zh) 显示装置和显示装置的驱动方法
CN114627808A (zh) 显示装置和操作显示装置的方法
CN106910477B (zh) 数据转换方法及其显示设备
KR20090059502A (ko) 액정표시장치의 구동 장치 및 방법
US20240194117A1 (en) Display device
KR20070079486A (ko) 구동 장치 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant