KR102256918B1

KR102256918B1 - 가변적 ispp 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치

Info

Publication number: KR102256918B1
Application number: KR1020140127061A
Authority: KR
Inventors: 유병성; 박진수
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-09-23
Filing date: 2014-09-23
Publication date: 2021-05-27
Also published as: KR20160035443A

Abstract

본 기술은 3차원 수직 채널층 구조를 갖는 비휘발성 메모리 장치에서 선택 워드 라인의 위치에 따라 프로그램 전압의 크기를 가변적으로 생성하여 프로그램 동작을 수행함으로써 프로그램 성능(performance)을 증가시킬 수 있는 3차원 비휘발성 반도체 메모리 장치를 개시한다.

Description

가변적 ISPP 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치{3D NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, DATA STORAGE DEVICE AND USER DEVICE USING VARIABLE INCREMENTAL STEP PULSE PROGRAMMING}

본 발명은 3차원 비휘발성 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 선택 워드 라인의 위치에 따라 프로그램 전압의 크기를 가변적으로 생성하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치에 관한 것이다.

반도체 메모리 장치는 데이터를 저장해 두고 필요할 때 읽어볼 수 있는 기억장치이다. 이러한 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나누어진다.

램에 저장된 데이터는 전원 공급이 중단되면 소멸 되는데, 이러한 타입의 메모리를 휘발성(Volatile) 메모리라고 한다. 이러한 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 롬에 저장된 데이터는 전원 공급이 중단되더라도 소멸 되지 않는데, 이러한 타입의 메모리를 비휘발성(Nonvolatile) 메모리라고 한다. 그러므로, 비휘발성 메모리 장치는 전원이 공급되었는지의 여부에 상관없이 보존되어야 할 내용을 기억시키는데 쓰인다.

비휘발성 메모리 장치로는 마스크 롬(Mask read-only memory, MROM), 프로그램 가능한 롬(Programmable readonly memory, PROM), 소거 및 프로그램 가능한 롬(Erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically erasable programmable read-only memory, EEPROM) 등이 있다. 이 중에서 MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 못해 일반 사용자들이 기억 내용을 갱신하기가 용이하지 않다. 이에 반하여, 위의 EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(System programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히, 플래시(Flash) 메모리는 기존의 EEPROM에 비해 집적도가 높아, 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 메모리 중에서도 낸드형(NAND-type) 플래시 메모리는 집적도가 매우 높은 장점을 가진다.

비휘발성 메모리 장치인 플래시 메모리 장치는 데이터의 기록 및 소거가 전기적으로 수행되는 특징을 갖는다. 플래시 메모리 장치의 메모리 셀 들은 복수의 블록들로 구성되고, 각각의 블록은 다수개의 페이지로 구성된다. 특히 블록은 메모리 셀에 저장된 데이터를 소거하는 최소 단위가 된다.

플래시 메모리 장치는, 프로그램 동작 또는 소거 동작시에, 고에너지 장벽을 통과하는 터널링 효과와 높은 운동 에너지를 가진 핫 캐리어가 절연물을 통과하는 핫 캐리어 효과를 이용한다.

이러한 플래시 메모리 장치를 프로그램할 때에는 프로그램 금지 워드라인에 패스 전압(Vpass)을 인가하는 한편 프로그램할 워드라인에 프로그램 전압(Vpgm)을 인가한다. 보다 구체적으로, 전압 제공부에서 생성한 프로그램 전압(Vpgm) 및 패스 전압(Vpass)이 글로벌 워드라인으로 인가되고, 블럭 선택 신호에 의해 구동되는 블럭 스위치를 통해 글로벌 워드라인에 인가된 전압이 로컬 워드라인으로 전달되는 것이다.

한편, 최근 반도체 기판 상에 단층으로 메모리 셀을 형성하는 2차원 구조의 비휘발성 반도체 메모리 장치의 집적도 향상이 한계에 도달함에 따라, 반도체 기판으로부터 수직 방향으로 돌출된 채널층을 따라 복수의 메모리 셀을 형성하는 3차원 구조의 비휘발성 메모리 장치가 제안되었다.

이러한 3차원 구조의 비휘발성 반도체 메모리 장치로는 크게 일자형 채널층을 갖는 구조와 U형 채널층을 갖는 구조로 구분된다. 일자형 채널층을 갖는 구조는 적층된 메모리 셀의 상부 및 하부에 각각 비트라인 및 소스라인이 배치된다. U형 채널층을 갖는 구조는 적층된 메모리 셀의 상부에 비트 라인과 소스라인이 모두 배치되는 구조이다. 이러한 U형 채널층을 갖는 구조는 한 층의 선택 게이트만이 요구되므로 집적도 측면에서 유리하다.

그런데 이러한 3차원 구조의 비휘발성 반도체 메모리 장치의 경우, 상부의 워드라인과 하부의 워드라인 사이에 프로그램 속도차가 존재하며, 이러한 속도차에 의해 전체적인 프로그램 속도가 느려지는 문제가 발생하고 있다.

예컨대, 채널층을 형성하기 위해, 적층된 워드라인용 도전층들을 식각하여 채널홀을 형성시, 채널홀의 직경은 일정하게 형성되지 않고 높이에 따라 다르게 형성된다. 즉, 하부로 내려갈수록 채널홀의 직경이 점점 작아지게 형성된다. 이에 따라, 적층된 워드 라인들의 위치(수직 방향 위치)에 따라 해당 셀들의 문턱 전압(Vth)이 서로 달라 프로그램 속도에 차이가 발생하게 된다.

본 발명의 실시예는 수직 채널층 구조를 갖는 비휘발성 메모리 장치의 프로그램 속도를 향상시킴으로써 프로그램 성능(performance)을 증가시킬 수 있는 3차원 비휘발성 반도체 메모리 장치를 제공하고자 한다.

본 발명의 일 실시예에 따른 3차원 비휘발성 반도체 메모리 장치는 적층된 워드 라인들과 수직 채널층이 교차되는 영역에 형성된 메모리 셀들을 포함하는 셀 어레이; 프로그램 동작시 상기 워드 라인들 중 선택 워드 라인에 프로그램 전압을 인가하는 로우 디코더; 시작전압 제어신호 및 스텝제어신호에 따라 상기 프로그램 전압의 크기를 가변되게 생성하고, 생성된 프로그램 전압을 상기 로우 디코더에 제공하는 전압 발생기; 및 상기 선택 워드 라인의 위치에 따라 상기 시작전압 제어신호 및 상기 스텝제어신호를 생성하여 상기 전압 발생기에 출력하는 제어부를 포함할 수 있다.

본 발명의 일 실시예에 따른 데이터 저장 장치는 적층된 워드 라인들과 수직 채널층이 교차되는 영역에 메모리 셀들이 형성된 셀 어레이를 포함하며, 상기 메모리 셀들에 대한 프로그램 동작시 시작전압 제어신호에 따라 선택 워드 라인의 위치별로 서로 다른 크기의 프로그램 전압을 발생시켜 상기 프로그램 동작을 수행하는 메모리 장치; 및 호스트로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 상기 메모리 장치의 프로그램 동작을 제어하며, 상기 프로그램 동작시 상기 선택 워드 라인의 위치에 따라 상기 시작전압 제어신호를 생성하여 상기 메모리 장치에 전송하는 메모리 컨트롤러를 포함할 수 있다.

본 발명의 일 실시예에 따른 사용자 장치는 적층된 워드 라인들과 수직 채널층이 교차되는 영역에 메모리 셀들이 형성된 적어도 하나의 메모리 칩을 포함하는 데이터 저장 장치; 및 상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함하며, 상기 데이터 저장 장치는 상기 메모리 칩에 대한 프로그램 동작시 선택 워드 라인에 대한 위치정보를 상기 호스트에 제공하여 상기 호스트로부터 상기 위치정보에 대응되는 시작전압 제어신호를 제공받고, 상기 시작전압 제어신호에 따라 서로 다른 크기의 프로그램 전압을 발생시켜 상기 프로그램 동작을 수행할 수 있다.

본 발명의 실시예는 수직 채널층을 갖는 비휘발성 메모리 장치의 프로그램 속도를 향상시킴으로써 프로그램 성능(performance)을 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 3차원 비휘발성 반도체 메모리 장치의 구성을 나타내는 구성도.
도 2A는 본 실시예에 따른 도 1의 메모리 셀 어레이가 U형 채널층을 갖는 구조를 간략하게 나타낸 단면도.
도 2B는 본 실시예에 따른 도 1의 메모리 셀 어레이가 일자형 채널층을 갖는 구조를 간략하게 나타낸 단면도.
도 3은 본 발명의 일 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면.
도 4A는 도 2A의 셀 어레이 구조시 워드 라인들의 위치에 따른 메모리 셀들의 문턱 전압 분포를 도식적으로 나타낸 도면.
도 4B는 도 2B의 셀 어레이 구조시 워드 라인들의 위치에 따른 메모리 셀들의 문턱 전압 분포를 도식적으로 나타낸 도면.
도 5는 본 발명의 다른 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면.
도 6은 본 발명의 또 다른 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면.
도 7은 본 발명의 일 실시예에 따른 데이터 저장 장치의 구성을 간략하게 나타낸 구성도.
도 8은 본 발명의 일 실시예에 따른 사용자 장치의 구성을 간략하게 나타낸 구성도.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 3차원 비휘발성 반도체 메모리 장치의 구성을 나타내는 구성도이다.

본 실시예에 따른 3차원 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코더(row decoder)(120), 페이지 버퍼(130), 전압 발생기(voltage generator)(140) 및 제어부(controller)(150)를 포함한다.

메모리 셀 어레이(110)는 워드 라인들 WL0 ∼ WLn 및 비트 라인들 BL0 ∼ BLn에 연결된 메모리 셀들 MC0 ∼ MCn을 포함하는 복수의 페이지들 PG0 ∼ PGn을 포함한다. 이때, 메모리 셀 어레이(110)는 수직하게 적층된 워드 라인들 WL0 ∼ WLn과 수직 채널층이 교차되는 영역에 메모리 셀들이 형성되는 3차원 구조로 형성된다. 예컨대, 메모리 셀 어레이(110)는 도 2A에서와 같이 비트 라인 BL 및 소스 라인 CSL이 메모리 셀의 상부에 위치하는 U형 채널층을 갖는 3차원 구조로 형성될 수 있다. 또는, 메모리 셀 어레이(110)는 도 2B에서와 같이 비트 라인 BL은 메모리 셀의 상부에 위치하고 소스 라인 CSL은 메모리 셀의 하부에 위치하는 일자형 채널층을 갖는 3차원 구조로 형성될 수도 있다. 메모리 셀들 MC0 ∼ MCn이 직렬 연결된 셀 스트링들과 비트라인 BL0 ∼ BLn 사이에는 드레인 선택 트랜지스터들 DST0 ∼ DSTn이 형성되며, 셀 스트링들과 공통 소스 라인 CSL 사이에는 소스 선택 트랜지스터들 SST0 ∼ SSTn이 형성된다.

로우 디코더(row decoder)(120)는 메모리 셀 어레이(110)에 대한 프로그램 동작시, 로우 어드레스(row address) X-ADDR를 디코딩하고 디코딩된 로우 어드레스에 따라 전압 발생기(110)로부터 제공받은 워드 라인 전압들(예컨대, 프로그램 전압 Vpgm, 패스 전압 Vpass)을 메모리 셀 어레이(110)의 워드 라인들 WL0 ∼ WLn에 제공한다.

페이지 버퍼(130)는 메모리 셀 어레이(110)의 비트 라인들 BL0 ∼ BLn과 연결되며, 메모리 셀 어레이(110)로부터 독출된 데이터를 저장한다. 또한, 페이지 버퍼(130)는 비트 라인들 BL0 ∼ BLn을 통해 메모리 셀 어레이(110)에 기입될 데이터를 저장한다.

전압 발생기(140)는 제어부(150)의 제어에 따라 워드 라인 전압들(프로그램 전압, 패스 전압, 독출 전압)을 발생시켜 로우 디코더(120)에 제공한다. 예컨대, 전압 발생기(140)는 제어부(150)로부터 수신되는 스텝제어신호 STEP 및 시작전압 제어신호 SVC에 따라 프로그램 전압 Vpgm 및 패스 전압 Vpass을 발생시켜 로우 디코더(120)에 제공한다. 이때, 프로그램 전압 Vpgm은 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming, 이하 'ISPP'라 약칭함) 방식에 따라 생성된다. 예컨대, 전압 발생기(140)는 선택된 워드 라인에 대응되는 시작 전압(start bias)을 먼저 생성하여 로우 디코더(120)에 제공하고 프로그램 루프에 따라 프로그램 전압을 기 설정된 스텝 전압 ΔVispp 만큼씩 단계적으로 상승시켜 로우 디코더(120)에 제공한다. 이때, 본 실시예에 따른 전압 발생기(140)는 제어부(150)로부터 제공받은 시작전압 제어신호 SVC에 따라 프로그램 시작 전압의 크기를 가변적으로 생성하여 로우 디코더(120)에 제공한다. 또는 전압 발생기(140)는 시작전압 제어신호 SVC에 따라 프로그램 시작 전압의 크기 및 스텝 전압 ΔVispp의 크기를 모두 가변적으로 생성한다. 이러한 본 실시예에 따른 가변적 ISSP 방식에 따른 프로그램 전압 생성 방법에 대해서는 상세하게 후술한다.

제어부(150)는 프로그램, 소거 및 읽기 동작과 같은 메모리 장치(100)의 전반적인 동작을 제어한다. 예를 들어, 제어부(140)는 프로그램 동작시에, 프로그램 전압 Vpgm이 선택 워드 라인에 인가되고, 패스 전압 Vpass이 비선택 워드 라인들에 인가되도록 페이지 버퍼(130) 및 전압 발생기(140)를 제어한다. 특히, 제어부(150)는 ISSP 방식에 따른 프로그램 시작 전압의 크기를 제어하기 위한 시작전압 제어신호 SVC와 프로그램 전압의 발생 횟수를 제어하기 위한 스텝제어신호 STEP를 생성하여 전압 발생기(140)에 출력한다. 이때, 시작전압 제어신호 SVC는 선택된 워드 라인의 위치(적층된 높이)에 따라 해당 워드 라인에 인가되어야 할 프로그램 시작 전압의 크기를 나타내는 신호이다. 예컨대, 제어부(150)는 로우 어드레스 X-ADDR를 디코딩하여 선택 워드 라인의 위치(높이)를 파악한 후 그 위치에 대응되는 시작전압 제어신호 SVC를 생성할 수 있다.

도 3은 본 발명의 일 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면이다.

도 3을 이용하여 도 1 및 도 2의 구조를 갖는 3차원 비휘발성 반도체 메모리 장치에서의 가변적 ISPP 방식에 따른 프로그램 동작을 설명하면 다음과 같다.

수직 채널층을 갖는 3차원 구조의 반도체 메모리 장치에서는 메모리 셀들의 위치(높이)에 따라 메모리 셀들의 문턱 전압 Vth이 서로 다르게 형성된다.

예컨대, 최상위에 있는 워드 라인(Top word line) WL0에 대응되는 메모리 셀들의 문턱 전압이 가장 크며, 최하위에 있는 워드 라인(Bottom word line) WLk에 대응되는 메모리 셀들의 문턱 전압이 가장 작다. 이는, 순차적으로 적층된 많은 수의 워드 라인용 도전층과 절연층을 수직 방향으로 식각하여 수직 채널층이 형성될 채널홀을 형성시, 채널홀의 직경을 균일하게 형성할 수 없기 때문이다.

이에 따라, 도 2A에서와 같은 U형 채널층을 갖는 3차원 메모리 셀 어레이 및 도 2B에서와 같은 일자형 채널층을 갖는 3차원 메모리 셀 어레이에서 하나의 스트링(string)을 구성하는 메모리 셀들의 문턱 전압 크기를 메모리 셀의 위치(높이)에 따라 연속적으로 나타내면 각각 도 4A 및 4B와 같은 모습이 될 수 있다. 이때, 기울기(slope) 값은 메모리 셀 어레이(110)의 구조(예컨대, 적층된 워드 라인들의 수)에 따라 달라질 수 있으며, 반도체 메모리 장치(100)에 대한 테스트 과정을 통해 알 수 있다.

따라서, 수직 채널층을 따라 수직하게 적층된 메모리 셀들의 프로그램 속도를 일치시키기 위해서는, 도 4A 또는 4B에서의 기울기 값을 반영하여 워드 라인의 위치(높이)에 따라 해당 워드 라인에 인가되는 프로그램 전압의 크기를 다르게 적용할 필요가 있다. 예컨대, 최상위 워드 라인에 근접할수록 해당 워드 라인들에는 상대적으로 점차 높은 프로그램 전압이 인가되도록 하고 최하위 워드 라인에 근접할수록 해당 워드라인에 상대적으로 점차 낮은 프로그램 전압이 인가되도록 해야 한다.

이를 위해, 본 실시예에서는 로우 어드레스 X-ADDR가 인가되면, 제어부(150)는 이를 디코딩하여 선택된 워드 라인이 어느 위치(높이)에 있는 워드 라인 인지를 판단한다.

선택된 워드 라인의 위치가 판단되면, 제어부(150)는 ISPP 방식에 따른 프로그램 전압의 발생 횟수를 제어하기 위한 스텝제어신호 STEP와 함께 해당 워드 라인에 대응되는 프로그램 시작 전압의 크기를 나타내는 시작전압 제어신호 SVC를 전압 발생기(140)에 출력한다. 예컨대, 제어부(150)는 도 4A 또는 도 4B의 기울기를 반영하여 선택 워드 라인에 대응되는 시작전압 제어신호 SVC를 생성한다.

스텝제어신호 STEP와 시작전압 제어신호 SVC를 수신한 전압 발생기(140)는 수신된 시작전압 제어신호 SVC에 대응되는 크기의 프로그램 시작 전압을 발생시켜 로우 디코더(120)에 출력한다. 즉, 전압 발생기(140)는 시작전압 제어신호 SVC에 따라 선택 워드 라인의 위치(높이)에 대응되는 서로 다른 크기의 프로그램 시작 전압을 발생시켜 로우 디코더(120)에 제공한다.

예컨대, 전압 발생기(140)는 시작전압 제어신호 SVC가 최상위 워드 라인 WL0, WLn에 대응되는 신호이면, 프로그램 시작 전압으로 Vpgm_s0을 발생시킨다. 전압 발생기(140)는 시작전압 제어신호 SVC가 최하위 워드 라인 WLk WLk+1에 대응되는 신호이면, 프로그램 시작 전압으로 Vpgm_sk을 발생시킨다. 그리고, 전압 발생기(140)는 시작전압 제어신호 SVC가 최상위 워드 라인과 최하위 워드 라인 사이에 있는 워드 라인 WLi, WLm에 대응되는 신호이면, 도 4A 또는 도 4B의 기울기를 반영하여 해당 위치에 대응되는 프로그램 시작 전압 Vpgm_si을 발생시킨다. 이때, 프로그램 시작 전압들 Vpgm_s0, Vpgm_si, Vpgm_sk의 크기는 아래와 같은 관계를 갖는다.

Vpgm_s0 > Vpgm_si > Vpgm_sk

또한 전압 발생기(140)는 선택되지 않은 워드 라인들에 대해서는 패스 전압 Vpass을 발생시켜 로우 디코더(120)에 제공한다.

다음에, 전압 발생기(140)는 제어부(150)로부터 스텝제어신호 STEP가 수신될 때마다 이전 프로그램 전압에 비해 스텝 전압 ΔVispp 만큼 증가된 크기의 프로그램 전압을 순차적으로 발생시켜 로우 디코더(120)에 제공한다.

예컨대, 프로그램 시작 전압 Vpgm_s0 다음에 최상위 워드 라인 WL0, WLn에 인가되는 프로그램 전압들 Vpgm_01, Vpgm_02의 크기는 아래의 식과 같이 표현될 수 있다.

Vpgm_01 = Vpgm_s0 + ΔVispp

Vpgm_02 = Vpgm_01 + ΔVispp

마찬가지로, 프로그램 시작 전압 Vpgm_si 다음에 워드라인 WLi, WLm에 인가되는 프로그램 전압들 Vpgm_i1, Vpgm_i2 및 프로그램 시작 전압 Vpgm_sk 다음에 워드라인 WLk, WLk+1에 인가되는 프로그램 전압들 Vpgm_k1, Vpgm_k2 도 프로그램 시작 전압 Vpgm_si, Vpgm_sk에 스텝 전압 ΔVispp 이 순차적으로 증가된 값을 갖는다.

이때, 스텝 전압 ΔVispp은 도 3에서와 같이 선택 워드 라인의 위치와 상관없이 일정한 크기를 갖는다. 그러나, 스텝 전압 ΔVispp의 크기도 선택 워드 라인의 위치에 따라 달라지도록 할 수 있다.

도 5는 본 발명의 다른 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면이다.

도 5에서의 스텝 전압 ΔVispp0, ΔVisppi, ΔVisppk은 프로그램 시작 전압과 같이, 도 4A 또는 도 4B의 기울기가 반영되어, 최상위 워드 라인에 근접할수록 점점 큰 값을 가지며 최하위 워드 라인에 근접할수록 점점 작은 값을 가질 수 있다(ΔVispp0 > ΔVisppi > ΔVisppk). 즉, 전압 발생부(140)는 시작전압 제어신호 SVC에 따라 스텝 전압 ΔVispp도 가변시킬 수 있다.

도 6은 본 발명의 또 다른 실시예에 따른 가변적 ISPP 방식에 따라 가변되는 프로그램 전압들의 모습을 보여주는 도면이다.

도 5에서는 스텝 전압 ΔVispp0, ΔVisppi, ΔVisppk이 선택 워드 라인의 위치에 따라서는 가변되지만 동일한 선택 워드 라인에 대해서는 동일하게 적용되는 경우를 나타내고 있다. 그러나, 도 6에서와 같이 동일한 선택 워드 라인에 대해서도 스텝 전압 ΔVispp이 가변되도록 할 수도 있다. 예컨대, 전압 발생부(140)는 스텝제어신호 STEP의 발생 횟수에 따라 스텝 전압 ΔVispp을 점차 증가시키거나 감소시킬 수 있다.

상술한 도 1에서는 전압 발생기(140)와 제어부(150)가 별개의 구성으로 도시되어 있으나 이들(140, 150)이 하나의 구성으로 이루어질 수도 있다.

도 7은 본 발명의 일 실시예에 따른 데이터 저장 장치의 구성을 간략하게 나타낸 구성도이다.

도 7의 데이터 저장 장치는 메모리 장치(1100) 및 메모리 컨트롤러(1200)를 포함할 수 있다.

메모리 장치(1100)는 도 2A 또는 도 2B와 같이 수직하게 적층된 3차원 구조의 메모리 셀들을 포함하는 적어도 하나의 메모리 칩들(100_1 ∼ 100_4)을 포함하며, 메모리 컨트롤러(1200)의 요청에 응답하여 메모리 컨트롤러(1200)로부터의 데이터를 메모리 셀에 기록(프로그램)하거나 기록된 데이터를 읽어 메모리 컨트롤러(1200)에 제공한다. 이때, 메모리 칩들(100_1 ∼ 100_4)은 도 2에서와 같은 U형 채널층을 갖는 3차원 구조로 형성되거나 일자형 채널층을 갖는 3차원 구조로 형성될 수 있다. 특히, 메모리 장치(1100)는 프로그램 동작시 메모리 컨트롤러(1200)의 제어에 따라 상술한 가변적 ISSP 방식에 따라 프로그램 동작을 수행한다. 예컨대, 메모리 장치(1100)는 메모리 컨트롤러(1200)로부터의 시작전압 제어신호 SVC에 따라 선택 워드 라인의 위치에 대응되는 서로 다른 크기의 프로그램 시작 전압들을 발생시켜 해당 워드 라인에 인가한다. 이어서, 메모리 장치(1100)는 선택 워드 라인에 이전 프로그램 전압 보다 스텝 전압 ΔVispp 만큼 증가된 프로그램 전압을 연속적으로 인가한다. 메모리 장치(1100)에서의 프로그램 동작은 상술한 가변적 ISSP 방식과 같은 방법으로 이루어질 수 있다.

메모리 컨트롤러(1200)는 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 메모리 장치(1100)에 대한 프로그램 동작 및 읽기 동작을 제어한다. 특히, 메모리 컨트롤러(1200)는 프로그램 동작시 선택된 워드 라인의 위치에 대응되는 프로그램 시작 전압의 크기를 나타내는 시작전압 제어신호 SVC를 생성하여 메모리 장치(1100)에 전송한다.

상술한 도 1의 실시예에서는 메모리 장치(메모리 칩)(100)가 자체적으로 시작전압 제어신호 SVC를 생성하였으나, 도 6의 실시예에서는 메모리 컨트롤러(1200)가 시작전압 제어신호 SVC를 생성하여 메모리 장치(1100)에 전송한다. 이때, 프로그램 전압의 발생 횟수를 제어하기 위한 스텝제어신호 STEP는 도 1에서와 같이 메모리 장치(1100) 내에서 생성될 수 있다.

이러한 데이터 저장 장치는 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.

도 8은 본 발명의 일 실시예에 따른 사용자 장치의 구성을 간략하게 나타낸 구성도이다.

도 8의 사용자 장치는 데이터 저장 장치(1000) 및 호스트(2000)를 포함한다.

데이터 저장 장치(1000)는 호스트(2000)의 요청에 응답하여 호스트(2000)로부터의 데이터를 저장하고 저장된 데이터를 독출하여 호스트(2000)에 제공한다. 이러한 데이터 저장 장치(1000)는 도 2A 또는 도 2B와 같이 수직하게 적층된 3차원 구조의 메모리 셀들이 형성된 적어도 하나의 메모리 칩들(100_1 ∼ 100_4)을 포함하는 메모리 장치(1100) 및 호스트(2000)의 요청에 따라 메모리 장치(1100)에 대한 프로그램 동작 및 읽기 동작을 제어하는 메모리 컨트롤러(1300)를 포함한다. 특히, 데이터 저장 장치(1000)는 호스트(2000)의 제어에 따라 프로그램 동작시 상술한 가변적 ISSP 방식에 따라 프로그램 동작을 수행한다. 예컨대, 데이터 저장 장치(1000)의 메모리 컨트롤러(1300)는 프로그램 동작시 선택 워드 라인의 위치에 대한 위치정보를 호스트(200)에 전송하고, 호스트(2000)로부터 위치정보에 대응되는 시작전압 제어신호 SVC를 제공받아 상술한 가변적 ISSP 방식에 따라 프로그램 동작을 수행한다. 이때, 프로그램 전압의 발생 횟수를 제어하기 위한 스텝제어신호 STEP는 도 1에서와 같이 메모리 장치(1100) 내에서 생성될 수 있다.

호스트(2000)는 데이터 저장 장치(1000)의 동작을 제어한다. 특히, 호스트(2000)는 데이터 저장 장치(1000)로부터 위치정보가 수신되면, 도 4A 또는 도 4B에서의 기울기를 반영하여 위치정보에 대응되는 시작전압 제어신호 SVC를 생성한 후 데이터 저장 장치(1000)에 전송한다.

이러한 사용자 장치는 이동 전화기, 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 손으로 들고 다닐 수 있는 게임 콘솔(handheld game console), 또는 e-북(e-book)과 같이 사용자가 손으로 들고 다닐 수 있는 장치(handheld device)로 구현될 수 있다. 또한, 사용자 장치는 자동차나 선박 등에서 특정 기능을 수행하기 위한 임베디드 시스템으로 구현될 수 있다.

상술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

100 : 3차원 비휘발성 메모리 장치 110 : 메모리 셀 어레이
120 : 로우 디코더 130 : 페이지 버퍼
140 : 전압 발생기 150 : 제어부
1000 : 데이터 저장 장치 1100 : 메모리 장치
1200, 1300 : 메모리 컨트롤러 2000 : 호스트

Claims

적층된 워드 라인들과 수직 채널층이 교차되는 영역에 형성된 메모리 셀들을 포함하는 셀 어레이;
프로그램 동작시 상기 워드 라인들 중 선택 워드 라인에 프로그램 전압을 인가하는 로우 디코더;
시작전압 제어신호 및 스텝제어신호에 따라 상기 프로그램 전압의 크기를 가변되게 생성하고, 생성된 프로그램 전압을 상기 로우 디코더에 제공하는 전압 발생기; 및
상기 선택 워드 라인의 위치에 따라 상기 시작전압 제어신호 및 상기 스텝제어신호를 생성하여 상기 전압 발생기에 출력하는 제어부를 포함하며,
상기 전압 발생기는
상기 스텝제어신호에 따라 상기 프로그램 전압을 스텝 전압 만큼씩 단계적으로 상승시켜 상기 로우 디코더에 제공하되, 상기 선택 워드 라인의 위치 및 상기 스텝제어신호의 발생 횟수에 따라 상기 스텝 전압의 크기를 가변시키는 3차원 비휘발성 반도체 메모리 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서, 상기 셀 어레이는
비트 라인과 소스 라인이 상기 메모리 셀들의 상부에 위치하는 U형 채널층을 갖는 3차원 구조 또는 비트 라인과 소스 라인이 각각 상기 메모리 셀들의 상부와 하부에 위치하는 일자형 채널층을 갖는 3차원 구조를 포함하는 것을 특징으로 하는 3차원 비휘발성 반도체 메모리 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서, 상기 전압 발생기는
상기 시작전압 제어신호에 따라 상기 프로그램 전압 중 프로그램 시작 전압의 크기를 가변되게 생성하는 것을 특징으로 하는 3차원 비휘발성 반도체 메모리 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 3항에 있어서, 상기 제어부는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 프로그램 시작 전압이 점차 커지도록 제어하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 프로그램 시작 전압이 점차 작아지도록 제어하는 상기 시작전압 제어신호를 생성하는 것을 특징으로 하는 3차원 비휘발성 반도체 메모리 장치.
삭제
삭제
삭제
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서, 상기 전압 발생기는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 스텝 전압을 점차 크게 생성하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 스텝 전압을 점차 작게 생성하는 것을 특징으로 하는 3차원 비휘발성 반도체 메모리 장치.
삭제
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서, 상기 제어부는
로우 어드레스를 디코딩하여 상기 선택 워드 라인의 위치를 판단하는 것을 특징으로 하는 3차원 비휘발성 반도체 메모리 장치.
적층된 워드 라인들과 수직 채널층이 교차되는 영역에 메모리 셀들이 형성된 셀 어레이를 포함하며, 상기 메모리 셀들에 대한 프로그램 동작시 시작전압 제어신호에 따라 선택 워드 라인의 위치별로 서로 다른 크기의 프로그램 전압을 발생시켜 상기 프로그램 동작을 수행하는 메모리 장치; 및
호스트로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 상기 메모리 장치의 프로그램 동작을 제어하며, 상기 프로그램 동작시 상기 선택 워드 라인의 위치에 따라 상기 시작전압 제어신호를 생성하여 상기 메모리 장치에 전송하며,
상기 메모리 장치는
스텝제어신호에 따라 상기 프로그램 전압을 스텝 전압 만큼씩 단계적으로 상승시켜 상기 프로그램 동작을 수행하되, 상기 선택 워드 라인의 위치 및 상기 스텝제어신호의 발생 횟수에 따라 상기 스텝 전압의 크기를 가변시키는 메모리 컨트롤러를 포함하는 데이터 저장 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11항에 있어서, 상기 메모리 장치는
상기 시작전압 제어신호에 따라 상기 프로그램 전압 중 프로그램 시작 전압의 크기를 가변되게 생성하는 것을 특징으로 하는 데이터 저장 장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12항에 있어서, 상기 메모리 컨트롤러는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 프로그램 시작 전압이 점차 커지도록 제어하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 프로그램 시작 전압이 점차 작아지도록 제어하는 상기 시작전압 제어신호를 생성하는 것을 특징으로 하는 데이터 저장 장치.
삭제
삭제
삭제
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 11항에 있어서, 상기 메모리 장치는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 스텝 전압을 점차 크게 생성하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 스텝 전압을 점차 작게 생성하는 것을 특징으로 하는 데이터 저장 장치.
삭제
적층된 워드 라인들과 수직 채널층이 교차되는 영역에 메모리 셀들이 형성된 적어도 하나의 메모리 칩을 포함하는 데이터 저장 장치; 및
상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함하며,
상기 데이터 저장 장치는
상기 메모리 칩에 대한 프로그램 동작시 선택 워드 라인에 대한 위치정보를 상기 호스트에 제공하여 상기 호스트로부터 상기 위치정보에 대응되는 시작전압 제어신호를 제공받고, 상기 시작전압 제어신호에 따라 서로 다른 크기의 프로그램 전압을 발생시켜 상기 프로그램 동작을 수행하며,
상기 데이터 저장 장치는
스텝제어신호에 따라 상기 프로그램 전압을 스텝 전압 만큼씩 단계적으로 상승시켜 상기 프로그램 동작을 수행하되, 상기 선택 워드 라인의 위치 및 상기 스텝제어신호의 발생 횟수에 따라 상기 스텝 전압의 크기를 가변시키는 메모리 컨트롤러를 포함하는 사용자 장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 19항에 있어서, 상기 데이터 저장 장치는
상기 시작전압 제어신호에 따라 상기 프로그램 전압 중 프로그램 시작 전압의 크기를 가변되게 생성하는 것을 특징으로 하는 사용자 장치.
◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈

제 20항에 있어서, 상기 호스트는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 프로그램 시작 전압이 점차 커지도록 제어하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 프로그램 시작 전압이 점차 작아지도록 제어하는 상기 시작전압 제어신호를 생성하는 것을 특징으로 하는 사용자 장치.
삭제
삭제
삭제
◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈

제 19항에 있어서, 상기 데이터 저장 장치는
상기 선택 워드 라인이 최상위 워드 라인(Top word line)에 가까울수록 상기 스텝 전압을 점차 크게 생성하고 상기 선택 워드 라인이 최하위 워드 라인(Bottom word line)에 가까울수록 상기 스텝 전압을 점차 작게 생성하는 것을 특징으로 하는 사용자 장치.
삭제