KR102195974B1 - 내부전압생성회로 및 이를 포함하는 반도체장치 - Google Patents
내부전압생성회로 및 이를 포함하는 반도체장치 Download PDFInfo
- Publication number
- KR102195974B1 KR102195974B1 KR1020130109846A KR20130109846A KR102195974B1 KR 102195974 B1 KR102195974 B1 KR 102195974B1 KR 1020130109846 A KR1020130109846 A KR 1020130109846A KR 20130109846 A KR20130109846 A KR 20130109846A KR 102195974 B1 KR102195974 B1 KR 102195974B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reference voltage
- internal
- level
- temperature
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내부전압생성회로는 내부온도에 의존하는 레벨 특성을 갖는 온도기준전압, 상기 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압 및 내부전압의 레벨을 감지하여 선택기준전압을 생성하되, 상기 선택기준전압은 제1 테스트모드신호에 따라 레벨이 조절되는 전압생성부; 및 상기 온도기준전압에 응답하여 상기 선택기준전압과 상기 분배기준전압을 비교하여 상기 내부전압의 펌핑을 제어하는 감지전압을 생성하는 감지전압생성부를 포함한다.
Description
본 발명은 내부전압생성회로 및 이를 포함하는 반도체장치에 관한 것이다.
통상적으로 반도체장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압들을 생성하여 사용하고 있다. 반도체장치의 내부동작에 필요한 전압으로는 메모리셀이 형성되는 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙시에 사용되는 승압전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 승압전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 승압전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
본 발명은 내부전압생성회로 및 이를 포함하는 반도체장치를 제공한다.
이를 위해 본 발명은 내부온도에 의존하는 레벨 특성을 갖는 온도기준전압, 상기 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압 및 내부전압의 레벨을 감지하여 선택기준전압을 생성하되, 상기 선택기준전압은 제1 테스트모드신호에 따라 레벨이 조절되는 전압생성부; 및 상기 온도기준전압에 응답하여 상기 선택기준전압과 상기 분배기준전압을 비교하여 상기 내부전압의 펌핑을 제어하는 감지전압을 생성하는 감지전압생성부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 내부전압 및 제1 테스트모드신호에 따라 레벨이 조절되는 선택기준전압과 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압을 비교하여 상기 내부전압의 펌핑을 제어하는 감지전압의 구동을 조절하는 비교구동부; 및 제2 테스트모드신호에 응답하여 내부온도에 의존하는 레벨 특성을 갖는 온도기준전압과 상기 분배기준전압을 비교하여 상기 감지전압을 구동하는 상기 선택기준전압의 레벨을 제어하는 전하방출부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 제1 및 제2 테스트모드신호, 전원전압을 인가하는 제어회로; 및 상기 전원전압에 응답하여 기준전압을 생성하고, 상기 기준전압으로부터 온도기준전압, 분배기준전압 및 선택기준전압을 생성하며, 상기 온도기준전압에 응답하여 상기 선택기준전압과 상기 분배기준전압을 비교하여 내부전압의 펌핑을 제어하는 감지전압을 생성하되, 상기 온도기준전압은 내부온도에 의존하는 레벨 특성을 갖고, 상기 분배기준전압은 상기 내부온도에 의존하지 않는 레벨 특성을 갖으며, 상기 선택기준전압은 상기 내부전압의 레벨 및 상기 제1 테스트모드신호에 따라 레벨이 조절되는 내부전압생성회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 온도가 변화되더라도 안정적으로 레벨이 트리밍(trimming)되는 내부전압을 생성할 수 있는 효과가 있다.
도 1은 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부전압생성회로에 포함된 전압생성부의 일 실시예에 따른 도면이다.
도 3은 도 1에 도시된 내부전압생성회로에 포함된 감지전압생성부의 일 실시예에 따른 도면이다.
도 4는 도 1에 도시된 내부전압생성회로의 동작을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 내부전압생성회로를 포함하는 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부전압생성회로에 포함된 전압생성부의 일 실시예에 따른 도면이다.
도 3은 도 1에 도시된 내부전압생성회로에 포함된 감지전압생성부의 일 실시예에 따른 도면이다.
도 4는 도 1에 도시된 내부전압생성회로의 동작을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 내부전압생성회로를 포함하는 반도체장치의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 일 실시예에 따른 내부전압생성회로는 전압생성부(1), 감지전압생성부(2) 및 전압펌핑부(3)를 포함한다. 전압생성부(1)는 온도기준전압(VREFT), 분배기준전압(VREFDIV) 및 선택기준전압(VREFSEL)을 생성한다. 온도기준전압(VREFT)은 내부온도에 의존하는 레벨 특성을 갖는다. 분배기준전압(VREFDIV)은 내부온도에 의존하지 않고, 내부온도에 무관하게 일정한 레벨을 갖는다. 선택기준전압(VREFSEL)은 내부전압(VBBW)의 레벨을 감지하여 생성되고, 제1 테스트모드신호(TM1<1:M>)에 의해 레벨이 트리밍되도록 조절된다. 감지전압생성부(2)는 제2 테스트모드신호(TM2<1:2>)에 응답하여 온도기준전압(VREFT), 분배기준전압(VREFDIV) 및 선택기준전압(VREFSEL)으로부터 구동되는 감지전압(DET)을 생성한다. 감지전압생성부(2)는 내부온도에 따라 내부전압(VBBW)의 레벨을 감지하여 내부전압(VBBW)의 구동을 제어하는 감지전압(DET)을 생성한다. 전압펌핑부(3)는 감지전압(DET)에 응답하여 내부전압(VBBW)을 펌핑한다. 전압펌핑부(3)는 감지전압(DET)이 기설정된 레벨로 구동되는 경우 활성화하여 내부전압(VBBW)을 접지전압(VSS)보다 낮은 레벨로 펌핑한다. 본 실시예에서 전압펌핑부(3)는 감지전압(DET)이 로직하이레벨로 구동되는 경우 내부전압(VBBW)을 펌핑하여 내부전압(VBBW)의 레벨을 낮추게 된다.
도 2를 참고하면 전압생성부(1)는 기준전압생성부(11), 온도기준전압생성부(12), 분배기준전압생성부(13) 및 선택기준전압생성부(14)를 포함한다.
기준전압생성부(11)는 파워업신호(PWRUP)에 응답하여 파워업구간이 종료된 시점부터 기준전압(VREF)을 생성한다. 기준전압(VREF)은 노드(nd11)을 통하여 출력된다. 파워업구간은 전원전압(VDD)이 반도체장치에 인가된 후 기설정된 레벨까지 상승하는데 소요되는 구간을 의미한다. 파워업구간이 종료되는 시점에서 파워업신호(PWRUP)는 레벨 천이한다.
온도기준전압생성부(12)는 저항소자들(R11, R12, R13) 및 NMOS 트랜지스터(N11)로 구성되고, 저항소자들(R11, R12)의 레벨들은 내부온도에 의존하여 변화한다. 저항소자들(R11, R12)는 노드(nd11) 및 노드(nd12) 사이에 직렬 연결되고, 저항소자(R13) 및 NMOS 트랜지스터(N11)는 노드(nd12) 및 접지전압(VSS) 사이에 직렬 연결된다. 저항소자(R12)는 가변저항소자로 구현된다. NMOS 트랜지스터(N11)는 드레인과 게이트가 연결된 다이오드소자로 구현되어, 온도가 증가할수록 저항값이 선형적으로 감소하는 온도소자로 동작한다. 온도기준전압생성부(12)는 기준전압(VREF)을 저항소자들(R11, R12)의 저항값과 저항소자(R13) 및 NMOS 트랜지스터(N11)의 저항값의 비율로 전압분배하여 내부온도가 증가할수록 선형적으로 레벨이 감소하는 온도기준전압(VREFT)을 생성한다.
분배기준전압생성부(13)는 노드(nd11) 및 접지전압(VSS) 단자 사이에 직렬로 연결된 저항소자(R14) 및 저항소자(R15)를 포함하고, 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압(VREFDIV)을 생성한다. 분배기준전압생성부(13)는 기준전압(VREF)을 저항소자(R14) 및 저항소자(R15)의 저항값의 비율로 전압분배하여 온도에 관계없이 일정한 레벨을 갖는 분배기준전압(VREFDIV)을 생성한다.
선택기준전압생성부(14)는 전압분배부(141) 및 선택부(142)를 포함한다. 전압분배부(141)는 노드(nd11) 및 내부전압(VBBW) 단자 사이에 연결된 다수의 저항소자들을 포함하고, 다수의 전압들(V1, V2,‥, Vk)을 생성한다. 다수의 전압들(V1, V2,‥, Vk)의 레벨은 기준전압(VREF)과 내부전압(VBBW)의 전압차를 저항소자들의 저항값비에 따라 전압분배하여 결정된다. 다수의 전압들(V1, V2,‥, Vk)의 레벨은 내부전압(VBBW)의 레벨이 낮아질수록 낮아진다. 이는 내부전압(VBBW)의 레벨이 낮아질수록 기준전압(VREF)과 내부전압(VBBW)의 전압차가 커져 전압분배부(141)에 포함된 저항소자들을 통한 전압강하가 커지기 때문이다. 선택부(142)는 제1 테스트모드신호(TM1<1:M>)에 응답하여 다수의 분배전압들(V1, V2,‥, Vk) 중 하나를 선택기준전압(VREFSEL)으로 선택하여 출력한다. 선택기준전압(VREFSEL)의 레벨은 제1 테스트모드신호(TM1<1:M>)의 레벨 조합에 따라 다수의 분배전압들(V1, V2,‥, Vk) 중 하나의 레벨로 트리밍(trimming)되어 조절된다. 제1 테스트모드신호(TM1<1:M>)의 수(M)와 분배전압들(V1, V2,‥, Vk)의 수(K)는 실시예에 따라 다양하게 설정할 수 있다. 여기서, M, K는 자연수로 설정될 수 있다.
도 3을 참고하면 감지전압생성부(2)는 비교구동부(21) 및 레벨제어부(22)를 포함한다.
비교구동부(21)는 정전류원(211), 활성화부(212), 비교설정부(213) 및 구동부(214)로 구성된다. 정전류원(211)은 전원전압(VDD)에 의해 구동되는 커런트미러로 구현되어, 노드들(nd21, nd22)에 정전류를 공급한다. 활성화부(212)는 노드(nd23)과 접지전압(VSS) 사이에 병렬연결된 NMOS 트랜지스터들(N23, N24)로 구성된다. NMOS 트랜지스터(N23)는 기준전압(VREF)에 응답하여 턴온되고, NMOS 트랜지스터(N24)는 액티브신호(ACT)에 응답하여 턴온된다. 기준전압(VREF)은 파워업구간이 종료된 시점부터 로직하이레벨로 인가되고, 액티브신호(ACT)는 액티브동작을 수행하기 위해 외부커맨드(미도시)가 인가되는 경우 로직하이레벨로 인가된다. 비교설정부(213)는 선택기준전압(VREFSEL)에 응답하여 턴온되는 NMOS 트랜지스터(N21)와 분배기준전압(VREFDIV)에 응답하여 턴온되는 NMOS 트랜지스터(N22)를 포함한다. NMOS 트랜지스터(N21)은 노드(nd21) 및 노드(nd23) 사이에 연결되고, NMOS 트랜지스터(N22)는 노드(nd22) 및 노드(nd23) 사이에 연결된다. 구동부(214)는 PMOS 트랜지스터들(P21, P22), NMOS 트랜지스터들(N25, N26) 및 버퍼(215)를 포함한다. PMOS 트랜지스터(P21)는 접지전압(VSS)에 의해 턴온되어 노드(nd24)를 전원전압(VDD)으로 구동한다. PMOS 트랜지스터(P22)는 노드(nd21)의 전압이 로직로우레벨인 경우 턴온되어 노드(nd25)를 노드(nd24)의 신호로 구동한다. NMOS 트랜지스터(N25)는 노드(nd21)의 전압이 로직하이레벨인 경우 턴온되어 노드(nd25)를 노드(nd26)의 신호로 구동한다. NMOS 트랜지스터(N26)는 기준전압(VREF)에 의해 턴온되어 노드(nd25)를 접지전압(VSS)으로 구동한다. 버퍼(215)는 노드(nd26)의 신호를 버퍼링하여 감지전압(DET)을 생성한다.
레벨제어부(22)는 방출제어부(221), 전달제어신호생성부(222) 및 전하방출부(223)로 구성된다. 방출제어부(221)는 NMOS 트랜지스터들(N211~N215)로 구성된다. NMOS 트랜지스터(N211)는 노드(nd211)와 노드(nd212) 사이에 연결되어 기준전압(VREF)에 응답하여 턴온된다. NMOS 트랜지스터(N212)는 노드(nd212)와 접지전압(VSS) 사이에 연결되어 제2 테스트모드신호의 제1 비트(TM2<1>)에 응답하여 턴온된다. NMOS 트랜지스터(N213)는 노드(nd211)와 노드(nd213) 사이에 연결되어 기준전압(VREF)에 응답하여 턴온된다. NMOS 트랜지스터(N214)는 노드(nd213)와 접지전압(VSS) 사이에 연결되어 제2 테스트모드신호의 제2 비트(TM2<2>)에 응답하여 턴온된다. NMOS 트랜지스터(N215)는 노드(nd211)와 접지전압(VSS) 사이에 연결되어 액티브신호(ACT)에 응답하여 턴온된다. 전달제어신호생성부(222)는 제2 테스트모드신호(TM2<1:2>) 중 적어도 하나의 비트가 로직하이레벨인 경우 로직로우레벨로 인에이블되는 반전전달제어신호(TCB)와 로직하이레벨로 인에이블되는 전달제어신호(TC)를 생성한다. 전하방출부(223)는 전달게이트들(T21, T22)과 NMOS 트랜지스터들(N216, N217)로 구성된다. 전달게이트(T21)는 로직하이레벨의 전달제어신호(TC) 및 로직로우레벨의 반전전달제어신호(TCB)을 입력받아 턴온되어 분배기준전압(VREFDIV)을 노드(nd214)로 전달한다. NMOS 트랜지스터(N216)는 노드(nd21) 및 노드(nd211) 사이에 연결되고 노드(nd214)에 전달된 분배기준전압(VREFDIV)에 응답하여 턴온된다. 전달게이트(T22)는 로직하이레벨의 전달제어신호(TC) 및 로직로우레벨의 반전전달제어신호(TCB)을 입력받아 턴온되어 온도기준전압(VREFT)을 노드(nd215)로 전달한다. NMOS 트랜지스터(N217)는 노드(nd22) 및 노드(nd211) 사이에 연결되고 노드(nd215)에 전달된 온도기준전압(VREFT)에 응답하여 턴온된다.
도 3에 도시된 감지전압생성부(2)의 동작을 도 4를 참고하여 내부온도가 90℃인 경우와 -40℃인 경우를 나누어 살펴보면 다음과 같다. 도 4의 그래프에서 가로축은 내부온도를 나타내고 세로축은 전압레벨을 나타낸다.
도 4를 참고하면 내부온도가 90℃인 경우 온도기준전압(VREFT)과 분배기준전압(VREFDIV)의 레벨이 동일하므로 레벨제어부(22)는 노드(nd21) 및 노드(nd22)로부터 동일한 전하를 방출한다. 이와 같은 상태에서 선택기준전압(VREFSEL)이 분배기준전압(VREFDIV)보다 높은 레벨인 경우 NMOS 트랜지스터(N21)가 NMOS 트랜지스터(N22)보다 턴온 정도가 커져 노드(nd21)는 로직로우레벨로 설정되므로, 감지전압(DET)은 구동부(214)를 통해 로직하이레벨로 구동된다. 한편, 선택기준전압(VREFSEL)이 분배기준전압(VREFDIV)보다 낮은 레벨인 경우에는 MOS 트랜지스터(N21)가 NMOS 트랜지스터(N22)보다 턴온 정도가 작아져 노드(nd21)은 로직하이레벨로 설정되므로, 감지전압(DET)은 구동부(214)를 통해 로직로우레벨로 구동된다.
내부온도가 -40℃인 경우 온도기준전압(VREFT)이 분배기준전압(VREFDIV)보다 높은 레벨이 되므로, 레벨제어부(22)는 노드(nd21)보다 노드(nd22)로부터 많은 전하를 방출한다. 이와 같은 상태에서 감지전압(DET)을 로직하이레벨로 구동하기 위해서 노드(nd21)를 로직로우레벨로 설정하기 위해서는 선택기준전압(VREFSEL)이 내부온도가 90℃인 경우보다 높은 레벨로 생성되어야 한다. 이는 내부온도가 저온일수록 온도기준전압(VREFT)이 분배기준전압(VREFDIV)보다 높은 레벨이 되어 NMOS 트랜지스터(N21)의 드레인전압이 NMOS 트랜지스터(N22)의 드레인전압보다 커지므로, NMOS 트랜지스터(N21)를 턴온시키기 위해 필요한 게이트전압인 선택기준전압(VREFSEL)의 레벨이 높아져야 하기 때문이다.
이상을 정리하면 내부온도가 저온일수록 감지전압(DET)을 로직하이레벨로 구동하기 위한 선택기준전압(VREFSEL)이 높게 설정된다. 감지전압(DET)이 로직하이레벨로 구동되는 경우 내부전압(VBBW)의 펌핑 동작이 수행되고, 감지전압(DET)이 로직로우레벨로 구동되는 경우 내부전압(VBBW)의 펌핑 동작이 중단되므로, 내부전압(VBBW)의 펌핑 동작은 저온일수록 높은 선택기준전압(VREFSEL)에서 중단된다. 선택기준전압(VREFSEL)이 높을 수록 감지되는 내부전압(VBBW)의 레벨도 높으므로, 저온일수록 내부전압(VBBW)은 고온보다 높은 레벨에서 펌핑이 중단된다. 본 실시예의 내부전압생성회로는 온도변화에 따라 내부전압(VBBW)의 펌핑을 제어하기 위해 온도기준전압(VREFT), 분배기준전압(VREFDIV) 및 선택기준전압(VREFSEL)을 생성하는데 선택기준전압(VREFSEL)만 제1 테스트모드신호(TM1<1:M>)에 의해 트리밍하여 생성한다. 따라서, 본 실시예의 내부전압생성회로에서 생성되는 내부전압(VBBW)은 내부온가 변화하더라도 안정적으로 레벨이 트리밍되어 생성된다.
도 5에 도시된 바와 같이, 일 실시예에 따른 반도체장치는 제어회로(4) 및 내부전압생성회로(5)를 포함한다. 제어회로(4)는 제1 테스트모드신호(TM1<1:M>), 제2 테스트모드신호(TM2<1:2>), 전원전압(VDD) 및 커맨드(CMD)를 내부전압생성회로(5)에 인가한다. 내부전압생성회로(5)는 전원전압(VDD)이 반도체장치에 인가된 후 기설정된 레벨까지 상승한 후 커맨드(CMD)에 따라 생성되는 액티브신호(ACT)에 응답하여 내부전압(VBBW)의 펌핑을 제어한다. 내부전압생성회로(5)는 앞서 도 1 내지 도 4를 통해 구체적인 실시예에 대한 구성 및 동작을 충분히 설명하였으므로, 구체적인 설명은 생략한다.
1: 전압생성부 2: 감지전압생성부
3: 전압펌핑부 11: 기준전압생성부
12: 온도기준전압생성부 13: 분배기준전압생성부
14: 선택기준전압생성부 141: 전압분배부
142: 선택부 21: 비교구동부
22: 레벨제어부 211: 정전류원
212: 활성화부 213: 비교설정부
214: 구동부 221: 방출제어부
222: 전달제어신호생성부 223: 전하방출부
4: 제어회로 5: 내부전압생성회로
3: 전압펌핑부 11: 기준전압생성부
12: 온도기준전압생성부 13: 분배기준전압생성부
14: 선택기준전압생성부 141: 전압분배부
142: 선택부 21: 비교구동부
22: 레벨제어부 211: 정전류원
212: 활성화부 213: 비교설정부
214: 구동부 221: 방출제어부
222: 전달제어신호생성부 223: 전하방출부
4: 제어회로 5: 내부전압생성회로
Claims (20)
- 내부온도에 의존하는 레벨 특성을 갖는 온도기준전압, 상기 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압 및 내부전압의 레벨을 감지하여 선택기준전압을 생성하되, 상기 선택기준전압은 제1 테스트모드신호에 따라 레벨이 조절되는 전압생성부; 및
상기 온도기준전압에 응답하여 상기 선택기준전압과 상기 분배기준전압을 비교하여 상기 내부전압의 펌핑을 제어하는 감지전압을 생성하는 감지전압생성부를 포함하는 내부전압생성회로.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서, 상기 전압생성부는
상기 내부온도에 따라 저항값이 가변하는 온도저항소자를 포함하고, 기준전압을 전압분배하여 상기 온도기준전압을 생성하는 온도기준전압생성부를 포함하는 내부전압생성회로.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 2 항에 있어서, 상기 전압생성부는
상기 기준전압을 전압분배하여 상기 분배기준전압을 생성하는 분배기준전압생성부를 더 포함하는 내부전압생성회로.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 3 항에 있어서, 상기 전압생성부는
상기 기준전압을 전압분배하여 다수의 분배전압들을 생성하고, 상기 제1 테스트모드신호에 따라 상기 다수의 분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 선택기준전압생성부를 더 포함하는 내부전압생성회로.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 4 항에 있어서, 상기 기준전압은 전원전압이 인가된 후 상기 전원전압이 기설정된 레벨 이상으로 상승하는 경우 생성되는 내부전압생성회로.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서, 상기 온도기준전압은 내부온도가 낮아질수록 높은 레벨을 갖는 내부전압생성회로.
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서, 상기 내부온도가 낮아질수록 상기 감지전압을 레벨 천이시키는 상기 선택기준전압의 레벨이 높게 설정되는 내부전압생성회로.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 7 항에 있어서, 상기 감지전압생성부는 상기 내부온도가 기설정된 온도인 상태에서 상기 선택기준전압이 상기 분배기준전압보다 높은 레벨인 경우 상기 내부전압의 펌핑을 수행하기 위해 제1 레벨로 구동된 상기 감지전압을 생성하는 내부전압생성회로.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 8 항에 있어서, 상기 감지전압생성부는 상기 내부온도가 기설정된 온도인 상태에서 상기 선택기준전압이 상기 분배기준전압보다 낮은 레벨인 경우 상기 내부전압의 펌핑을 중단하기 위해 제2 레벨로 구동된 상기 감지전압을 생성하는 내부전압생성회로.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서, 상기 감지전압생성부는
상기 선택기준전압과 상기 분배기준전압을 비교하여 상기 감지전압의 구동을 조절하는 비교구동부; 및
제2 테스트모드신호에 응답하여 상기 온도기준전압과 상기 분배기준전압을 비교하여 상기 감지전압을 구동하는 상기 선택기준전압의 레벨을 제어하는 레벨제어부를 포함하는 내부전압생성회로.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 10 항에 있어서, 상기 비교구동부는
제1 노드 및 제2 노드에 정전류를 공급하는 정전류원;
상기 선택기준전압과 상기 분배기준전압을 입력받아 상기 제1 노드 및 상기 제2 노드의 레벨을 설정하는 비교설정부;
기준전압 및 액티브신호에 응답하여 상기 비교설정부의 동작을 활성화시키는 활성화부; 및
상기 제1 노드 및 상기 제2 노드의 신호에 응답하여 상기 감지전압을 구동하는 구동부를 포함하는 내부전압생성회로.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 11 항에 있어서, 상기 레벨제어부는
상기 온도기준전압 및 상기 분배기준전압에 응답하여 상기 제1 노드 및 상기 제2 노드의 전하를 방출하는 전하방출부; 및
상기 기준전압, 상기 액티브신호 및 상기 제2 테스트모드신호에 응답하여 상기 제1 노드 및 상기 제2 노드에서 방출되는 전하량을 제어하는 방출제어부를 포함하는 내부전압생성회로.
- 내부전압 및 제1 테스트모드신호에 따라 레벨이 조절되는 선택기준전압과 내부온도에 의존하지 않는 레벨 특성을 갖는 분배기준전압을 비교하여 상기 내부전압의 펌핑을 제어하는 감지전압의 구동을 조절하는 비교구동부; 및
제2 테스트모드신호에 응답하여 상기 내부온도에 의존하는 레벨 특성을 갖는 온도기준전압과 상기 분배기준전압을 비교하여 상기 감지전압을 구동하는 상기 선택기준전압의 레벨을 제어하는 레벨제어부를 포함하는 내부전압생성회로.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 13 항에 있어서, 상기 온도기준전압은 내부온도가 낮아질수록 높은 레벨을 갖는 내부전압생성회로.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 14 항에 있어서, 상기 내부온도가 낮아질수록 상기 감지전압을 레벨 천이시키는 상기 선택기준전압의 레벨이 높게 설정되는 내부전압생성회로.
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 13 항에 있어서, 상기 비교구동부는
제1 노드 및 제2 노드에 정전류를 공급하는 정전류원;
상기 선택기준전압과 상기 분배기준전압을 입력받아 상기 제1 노드 및 상기 제2 노드의 레벨을 설정하는 비교설정부;
상기 비교설정부의 동작을 활성화시키는 활성화부; 및
상기 제1 노드 및 상기 제2 노드의 신호에 응답하여 상기 감지전압을 구동하는 구동부를 포함하는 내부전압생성회로.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16 항에 있어서, 상기 레벨제어부는
상기 온도기준전압 및 상기 분배기준전압에 응답하여 상기 제1 노드 및 상기 제2 노드의 전하를 방출하는 전하방출부; 및
상기 제2 테스트모드신호에 응답하여 상기 제1 노드 및 상기 제2 노드에서 방출되는 전하량을 제어하는 방출제어부를 포함하는 내부전압생성회로.
- 제1 및 제2 테스트모드신호, 전원전압을 생성하는 제어회로; 및
상기 전원전압에 응답하여 기준전압을 생성하고, 상기 기준전압으로부터 온도기준전압, 분배기준전압 및 선택기준전압을 생성하며, 상기 온도기준전압에 응답하여 상기 선택기준전압과 상기 분배기준전압을 비교하여 내부전압의 펌핑을 제어하는 감지전압을 생성하는 내부전압생성회로를 포함하되,
상기 온도기준전압은 내부온도에 의존하는 레벨 특성을 갖고, 상기 분배기준전압은 상기 내부온도에 의존하지 않는 레벨 특성을 갖으며, 상기 선택기준전압은 상기 내부전압의 레벨 및 상기 제1 테스트모드신호에 따라 레벨이 조절되는 반도체장치.
- ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서, 상기 내부전압생성회로는
상기 내부온도에 따라 저항값이 가변하는 온도저항소자를 포함하고, 상기 기준전압을 전압분배하여 상기 온도기준전압을 생성하는 온도기준전압생성부;
상기 기준전압을 전압분배하여 상기 분배기준전압을 생성하는 분배기준전압생성부; 및
상기 기준전압을 전압분배하여 다수의 분배전압들을 생성하고, 상기 제1 테스트모드신호에 따라 상기 다수의 분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 선택기준전압생성부를 포함하는 반도체장치.
- ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서, 상기 내부전압생성회로는
상기 선택기준전압과 상기 분배기준전압을 비교하여 상기 감지전압의 구동을 조절하는 비교구동부; 및
상기 제2 테스트모드신호에 응답하여 상기 온도기준전압과 상기 분배기준전압을 비교하여 상기 감지전압을 구동하는 상기 선택기준전압의 레벨을 제어하는 레벨제어부를 포함하는 반도체장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130109846A KR102195974B1 (ko) | 2013-09-12 | 2013-09-12 | 내부전압생성회로 및 이를 포함하는 반도체장치 |
US14/175,315 US9323260B2 (en) | 2013-09-12 | 2014-02-07 | Internal voltage generation circuits and semiconductor devices including the same |
CN201410056528.0A CN104460821B (zh) | 2013-09-12 | 2014-02-19 | 内部电压发生电路和包括其的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130109846A KR102195974B1 (ko) | 2013-09-12 | 2013-09-12 | 내부전압생성회로 및 이를 포함하는 반도체장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150030502A KR20150030502A (ko) | 2015-03-20 |
KR102195974B1 true KR102195974B1 (ko) | 2020-12-29 |
Family
ID=52625002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130109846A KR102195974B1 (ko) | 2013-09-12 | 2013-09-12 | 내부전압생성회로 및 이를 포함하는 반도체장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9323260B2 (ko) |
KR (1) | KR102195974B1 (ko) |
CN (1) | CN104460821B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102033790B1 (ko) * | 2013-09-30 | 2019-11-08 | 에스케이하이닉스 주식회사 | 온도센서 |
US9270259B2 (en) * | 2014-05-19 | 2016-02-23 | Ememory Technology Inc. | Trimming circuit and method applied to voltage generator |
KR20160069844A (ko) * | 2014-12-09 | 2016-06-17 | 에스케이하이닉스 주식회사 | 전압 생성 장치 |
KR102515455B1 (ko) * | 2016-02-26 | 2023-03-30 | 에스케이하이닉스 주식회사 | 내부 전압 생성 회로 및 이를 이용하는 시스템 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4040575B2 (ja) * | 2003-12-19 | 2008-01-30 | 三菱電機株式会社 | 電圧発生回路 |
JP4703133B2 (ja) * | 2004-05-25 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路および半導体集積回路装置 |
KR100696958B1 (ko) * | 2005-04-29 | 2007-03-20 | 주식회사 하이닉스반도체 | 내부 전압 발생 회로 |
KR100744131B1 (ko) * | 2006-02-21 | 2007-08-01 | 삼성전자주식회사 | 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 |
KR100809071B1 (ko) * | 2006-09-25 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
KR20080043500A (ko) * | 2006-11-14 | 2008-05-19 | 주식회사 하이닉스반도체 | 내부전압 검출기 및 이를 이용한 내부전압 발생장치 |
KR20080070929A (ko) | 2007-01-29 | 2008-08-01 | 삼성전자주식회사 | 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로 |
KR100881522B1 (ko) * | 2007-07-25 | 2009-02-05 | 주식회사 하이닉스반도체 | 고전압 발생기 |
JP4660526B2 (ja) * | 2007-09-21 | 2011-03-30 | 株式会社東芝 | 負電圧検知回路を備えた半導体集積回路 |
KR20100050139A (ko) | 2008-11-05 | 2010-05-13 | 주식회사 하이닉스반도체 | 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로 |
KR101004676B1 (ko) * | 2008-12-05 | 2011-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 발생기 |
KR101143636B1 (ko) * | 2010-10-08 | 2012-05-09 | 에스케이하이닉스 주식회사 | 내부전압생성회로 |
KR101389620B1 (ko) * | 2011-10-28 | 2014-04-29 | 에스케이하이닉스 주식회사 | 멀티 레귤레이터 회로 및 이를 구비한 집적회로 |
KR20130080732A (ko) * | 2012-01-05 | 2013-07-15 | 에스케이하이닉스 주식회사 | 파워업신호 생성회로 |
CN102938610A (zh) * | 2012-11-20 | 2013-02-20 | 上海宏力半导体制造有限公司 | 电荷泵电路及存储器 |
-
2013
- 2013-09-12 KR KR1020130109846A patent/KR102195974B1/ko active IP Right Grant
-
2014
- 2014-02-07 US US14/175,315 patent/US9323260B2/en active Active
- 2014-02-19 CN CN201410056528.0A patent/CN104460821B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9323260B2 (en) | 2016-04-26 |
CN104460821A (zh) | 2015-03-25 |
US20150070053A1 (en) | 2015-03-12 |
CN104460821B (zh) | 2017-05-03 |
KR20150030502A (ko) | 2015-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512010B2 (en) | Voltage regulator for flash memory device | |
US6888756B2 (en) | Low-voltage non-volatile semiconductor memory device | |
TWI431635B (zh) | 驅動字元線的電路及其方法 | |
JP2006012404A (ja) | メモリ装置及びその動作方法 | |
US10930321B2 (en) | Apparatuses and methods for mixed charge pumps with voltage regulator circuits | |
TW201447907A (zh) | 電流感測放大器及其感測方法 | |
KR102195974B1 (ko) | 내부전압생성회로 및 이를 포함하는 반도체장치 | |
US7298157B2 (en) | Device for generating internal voltages in burn-in test mode | |
US20130147544A1 (en) | Reference voltage generation circuit and internal volatage generation circuit using the same | |
US10855175B2 (en) | High voltage generator with precharge controller | |
KR20080043500A (ko) | 내부전압 검출기 및 이를 이용한 내부전압 발생장치 | |
US7825718B2 (en) | Pumping voltage detector | |
KR100904426B1 (ko) | 내부 전압 생성 회로 | |
US6891766B2 (en) | Semiconductor memory test device | |
US8390368B2 (en) | Internal voltage generating circuit | |
KR20160077544A (ko) | 반도체장치 및 이를 포함하는 반도체시스템 | |
KR100925391B1 (ko) | 반도체 메모리 장치의 디스차지 회로 | |
KR100825021B1 (ko) | 내부전압 생성기 | |
KR20150096292A (ko) | 내부 전압 생성 회로 | |
KR101897239B1 (ko) | 내부전압생성회로 | |
US7772719B2 (en) | Threshold voltage control circuit and internal voltage generation circuit having the same | |
KR100904736B1 (ko) | 내부전압 생성회로 | |
KR100919811B1 (ko) | 내부전압 생성회로 | |
US20110156808A1 (en) | Internal voltage generation circuit | |
KR100915066B1 (ko) | 오버드라이빙 센스앰프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |