KR102123996B1 - 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법 - Google Patents

알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법 Download PDF

Info

Publication number
KR102123996B1
KR102123996B1 KR1020130019559A KR20130019559A KR102123996B1 KR 102123996 B1 KR102123996 B1 KR 102123996B1 KR 1020130019559 A KR1020130019559 A KR 1020130019559A KR 20130019559 A KR20130019559 A KR 20130019559A KR 102123996 B1 KR102123996 B1 KR 102123996B1
Authority
KR
South Korea
Prior art keywords
forming
structural formula
substrate
lower electrode
film
Prior art date
Application number
KR1020130019559A
Other languages
English (en)
Other versions
KR20140106769A (ko
Inventor
윤상철
아츠시 사쿠라이
마사코 하타세
조윤정
강지나
나오키 야마다
최정식
Original Assignee
삼성전자주식회사
가부시키가이샤 아데카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 가부시키가이샤 아데카 filed Critical 삼성전자주식회사
Priority to KR1020130019559A priority Critical patent/KR102123996B1/ko
Priority to US14/176,173 priority patent/US9472345B2/en
Priority to TW103104438A priority patent/TWI614260B/zh
Priority to JP2014031269A priority patent/JP6427322B2/ja
Priority to CN201410063617.8A priority patent/CN104004007B/zh
Publication of KR20140106769A publication Critical patent/KR20140106769A/ko
Application granted granted Critical
Publication of KR102123996B1 publication Critical patent/KR102123996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/12—Deposition of aluminium only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

알루미늄 전구체는 하기 구조식 1로 표시되며, 하기 구조식 1에서 X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
〔구조식 1〕
Figure 112013016443062-pat00020

〔구조식 2〕
Figure 112013016443062-pat00021

〔구조식 3〕
Figure 112013016443062-pat00022

Description

알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법{ALUMINUM PRECURSOR, METHOD OF FORMING A THIN LAYER AND METHOD OF FORMING A CAPACITOR USING THE SAME}
본 발명은 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법에 관한 것이다.
최근 높은 유전율 및 낮은 전기 저항을 갖는 박막에 대한 요구가 증가하고 있는 한편, 고집적화로 인해 상기 박막은 종횡비가 큰 개구 내에 형성된다. 이에 따라 스퍼터링(sputtering) 공정 등의 물리 기상 증착 공정으로는 상기 개구 내에 박막을 형성하는 데 한계가 있으므로, 금속 전구체를 이용한 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 박막을 형성하고 있다. 그러나 이들 공정의 경우, 높은 증착 온도를 필요로 하므로, 상기 금속 전구체가 증착 전에 쉽게 열분해 되면서 부분적으로 박막이 형성되지 않는 문제점이 발생한다.
본 발명의 일 목적은 높은 열안정성을 갖는 알루미늄 전구체를 제공하는 것이다.
본 발명의 다른 목적은 상기 알루미늄 전구체를 사용하여 박막을 형성하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 알루미늄 전구체를 사용하여 커패시터를 형성하는 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 알루미늄 전구체는 하기 구조식 1로 표시되며, 하기 구조식 1에서 X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
〔구조식 1〕
Figure 112013016443062-pat00001
〔구조식 2〕
Figure 112013016443062-pat00002
〔구조식 3〕
Figure 112013016443062-pat00003
본 발명의 다른 목적을 달성하기 위한 예시적인 실시예들에 따른 박막 형성 방법에서, 상기 구조식 1로 표시되는 알루미늄 전구체를 포함하는 증착 소스를 기판 상에 제공한다. 상기 기판 상에 반응 가스를 제공하여 상기 증착 소스와 반응시킨다.
예시적인 실시예들에 있어서, 상기 증착 소스는 실리콘 또는 유기 금속 전구체를 더 포함한다.
예시적인 실시예들에 있어서, 상기 증착 소스는 불활성 기체를 포함하는 캐리어 가스와 함께 상기 기판 상으로 공급된다.
예시적인 실시예들에 있어서, 상기 반응 가스는 산화제, 환원제 또는 질화제 중 적어도 하나를 포함한다.
예시적인 실시예들에 있어서, 상기 구조식 1로 표시되는 알루미늄 전구체를 포함하는 증착 소스를 상기 기판 상에 제공한 이후에, 상기 기판에 퍼지 공정을 수행한다.
본 발명의 다른 목적을 달성하기 위한 예시적인 실시예들에 따른 커패시터 형성 방법에서, 기판 상에 하부 전극을 형성한다. 상기 구조식 1로 표시되는 알루미늄 전구체를 사용하여 상기 하부 전극의 표면에 유전막 구조물을 형성한다. 상기 유전막 구조물을 커버하는 상부 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 구조식 1로 표시되는 알루미늄 전구체를 사용하여 상기 하부 전극의 표면에 유전막 구조물을 형성할 때, 상기 알루미늄 전구체를 포함하는 증착 소스를 상기 하부 전극 상에 제공한다. 상기 하부 전극 상에 반응 가스를 제공한다. 상기 반응 가스와 상기 증착 소스를 반응시킴으로써 상기 하부 전극 상에 박막을 형성한다.
예시적인 실시예들에 있어서, 상기 증착 소스는 실리콘 또는 유기 금속 전구체를 더 포함한다.
예시적인 실시예들에 있어서, 상기 반응 가스는 산화제, 환원제 또는 질화제 중 적어도 하나를 포함한다.
예시적인 실시예들에 있어서, 상기 반응 가스와 상기 알루미늄 전구체를 반응시킴으로써 상기 하부 전극 상에 박막을 형성한 이후에, 상기 기판에 리플로우(reflow) 공정을 수행한다.
예시적인 실시예들에 있어서, 상기 기판 상에 상기 하부 전극을 형성하기 이전에, 상기 기판 상에 층간 절연막을 형성한다. 상기 층간 절연막을 관통하며 상기 기판 상면에 접촉하는 콘택 플러그를 형성한다. 상기 하부 전극은 상기 콘택 플러그 상에 형성되어 전기적으로 연결된다.
예시적인 실시예들에 있어서, 상기 기판 상에 상기 층간 절연막을 형성하기 이전에, 상기 기판 상에 게이트 구조물을 형성한다. 상기 게이트 구조물에 인접하는 상기 기판 부분에 불순물 영역들을 형성한다. 상기 콘택 플러그는 상기 불순물 영역들의 상면에 접촉한다.
예시적인 실시예들에 있어서, 상기 기판 상에 상기 게이트 구조물을 형성할 때, 상기 기판 상에 순차적으로 적층된 게이트 절연막 패턴, 버퍼막 패턴 및 게이트 도전막 패턴을 형성한다.
예시적인 실시예들에 있어서, 상기 기판 상에 상기 하부 전극을 형성할 때, 상기 층간 절연막 상에 상기 콘택 플러그의 상면을 노출시키는 개구를 갖는 몰드막을 형성한다. 상기 개구의 내벽 상에 도전막 패턴을 형성한다. 상기 몰드막을 제거한다.
본 발명의 실시예들에 따르면, 구조식 1로 표시되는 알루미늄 전구체는 저융점 및 높은 증기압을 가지면서도 고온에서 열안정성을 갖기 때문에, 화학 기상 증착 공정 혹은 원자층 증착 공정에서 증착 소스로 사용될 수 있다.
이에 따라, 상기 알루미늄 전구체를 사용하여 높은 종횡비를 갖는 개구 내에 박막을 용이하게 형성할 수 있으며, 이는 예를 들어 커패시터의 유전막 형성에 유용하게 사용될 수 있다.
도 1 내지 도 3은 예시적인 실시예들에 따른 박막 형성 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 11은 예시적인 실시예들에 따른 커패시터 형성 방법을 설명하기 위한 단면도들이다.
도 12 및 도 13은 다른 예시적인 실시예들에 따른 커패시터 형성 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
알루미늄 전구체
예시적인 실시예에 따른 알루미늄 전구체는 하기 구조식 1로 표시되며, 저융점 및 충분한 휘발성을 가지면서도 열안정성이 높은 특성을 갖기 때문에, 고온의 증착 온도를 수반하는 화학 기상 증착 공정 혹은 원자층 증착 공정을 통한 박막 형성 시, 증착 소스로서 사용될 수 있다.
〔구조식 1〕
Figure 112013016443062-pat00004
(1)
(상기 구조식 1에서, X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
Figure 112013016443062-pat00005
(2)
Figure 112013016443062-pat00006
(3) )
상기 알루미늄 전구체는 트리알킬알루미늄(trialkylaluminium)과 알콜 또는 디케토네이트(diketonate)를 반응시킴으로써 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 알루미늄 전구체는 트리메틸알루미늄(trimethylaluminium) 및 제3 펜틸 알콜(pentyl alcohol)을 반응시키거나 또는 트리메틸알루미늄 및 2,2,6,6-테트라메틸-3,5-헵타네디온(2,2,6,6,-tetramethyl-3,5-heptanedione, TMHD)을 반응시킴으로써 형성될 수 있다.
실시예 1
아르곤 가스 분위기 하에서, 탈수 처리한 톨루엔 115ml에 트리메틸알루미늄 7.5g을 용해시킨 용액을 빙점조(ice bath)로 교반하여 10℃ 부근까지 냉각시켰다. 이어 상기 냉각된 용액에 탈수 처리한 디피바일로일 메탄(dipivaloyl methane, DMP) 19.2g 및 톨루엔 30ml의 혼합용액을 3시간 동안 천천히 첨가하였고, 반응 중 발생하는 메탄 가스는 아르곤 가스를 사용하여 제거하였다. 그 후 상기 혼합물을 실온에서 약 15시간 동안 교반한 뒤, 100℃ 감압 하에서 톨루엔을 제거함으로써 액체잔사를 얻었다. 상기 액체잔사를 230Pa 및 107℃ 조건에서 감압증류하고 탑정온도 78℃에서 유출함으로써, 무색투명의 액체이며 하기 구조식 4로 표시되는 알루미늄 전구체를 제조하였다.
〔구조식 4〕
Figure 112013016443062-pat00007

실시예 2
아르곤 가스 분위기 하에서, 탈수 처리한 톨루엔 1200g에 트리메틸알루미늄 144g을 용해시킨 용액을 빙점조(ice bath)로 교반하여 10℃ 부근까지 냉각시켰다. 이어 상기 냉각된 용액에 탈수 처리한 제3 펜틸 알콜 243g을 3시간 동안 천천히 첨가하였고, 반응 중 발생하는 메탄 가스는 아르곤 가스를 사용하여 제거하였다. 그 후 상기 혼합물을 실온에서 약 15시간 동안 교반한 뒤, 120℃ 감압 하에서 톨루엔을 제거함으로써 점성의 액체잔사를 얻었다. 상기 액체잔사를 50Pa 및 107℃ 조건에서 감압증류하고 탑정온도 78℃에서 유출함으로써, 백색의 고체이며 하기 구조식 5로 표시되는 본 발명의 예시적인 실시예들에 따른 알루미늄 전구체를 제조하였다.
〔구조식 5〕
Figure 112013016443062-pat00008

알루미늄 전구체의 발화성 평가
발화성 유무에 따른 안정성을 평가하기 위하여, 본 발명의 실시예 1 내지 2에 따른 알루미늄 전구와 비교예 1로서 트리메틸알루미늄, 비교예 2로서 하기 구조식 6으로 표시되는 알루미늄 전구체 및 비교예 3으로서 하기 구조식 7로 표시되는 알루미늄 전구체를 대기 중에 방치한 결과를 표 1에 나타냈다.
〔구조식 6〕
Figure 112013016443062-pat00009
〔구조식 7〕
Figure 112013016443062-pat00010
알루미늄 전구체 발화성
실시예 1 없음
실시예 2 없음
비교예 1 있음
비교예 2 없음
비교예 3 없음
표 1을 참조하면, 비교예 1에 따른 알루미늄 전구체는 발화성을 띄었으나, 실시예 1 내지 2 및 비교예 2 내지 3에 따른 알루미늄 전구체는 발화성을 띄지 않았다. 이에 따라, 실험예 1 내지 2 및 비교예 2 내지 3에 따른 알루미늄 전구체를 사용하여 대기 중에서 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 안전하게 박막을 형성할 수 있음을 알 수 있다.
알루미늄 전구체의 물성 평가
화학 기상 증착 공정 혹은 원자층 증착 공정의 원료로서의 적합성을 평가하기 위하여, 상기 실시예 1 내지 2 및 비교예 2 내지 3에 대하여 미소융점 측정 장치로 융점을 측정한 결과 및 TG-DTA 측정 장치로 아르곤 분위기 하에서 가열함으로써 시료 중량이 50 중량% 감소한 시점의 온도를 측정한 결과를 표 2에 나타냈다.
알루미늄 전구체 융점 TG-DTA
50질량% 감소 온도
실시예 1 40℃ 이하 145℃
실시예 2 40℃ 이하 155℃
비교예 2 40℃ 이하 129℃
비교예 3 80℃ 135℃
표 2를 참조하면, 실시예 1 내지 2에 따른 알루미늄 전구체는 40℃의 온도 조건에서 액체로서 존재하므로 저융점을 가지며, 또한 높은 증기압을 갖는 것을 확인할 수 있었다. 이에 따라, 실시예 1 내지 2에 따른 알루미늄 전구체를 사용하여 낮은 에너지로도 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 용이하게 박막을 형성할 수 있음을 알 수 있다.
알루미늄 전구체의 열적 안정성 평가
열분해 발생 온도에 따른 열적 안정성을 평가하기 위하여, 상기 실시예 1 내지 2 및 비교예 2에 대하여 DSC 측정 장치로 열분해가 발생하는 온도를 측정한 결과를 표 3에 나타냈다.
알루미늄 전구체 열분해 발생 온도
실시예 1 320℃
실험예 2 340℃
비교예 2 194℃
표 3을 참조하면, 비교예 2에 따른 알루미늄 전구체는 200℃ 온도 조건에서 열분해 되는 반면, 실시예 1 내지 2에 따른 알루미늄 전구체는 300℃ 온도 조건에서도 열분해 되지 않는 것을 확인할 수 있었다. 이에 따라, 실시예 1 내지 2에 따른 알루미늄 전구체는 300℃ 이상의 매우 높은 열안정성을 가지므로, 실시예 1 내지 2를 사용하여 고온의 증착 온도를 필요로 하는 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해서 용이하게 박막을 형성할 수 있음을 알 수 있다.
박막 형성 방법
도 1 내지 도 3은 예시적인 실시예들에 따른 박막 형성 방법을 설명하기 위한 단면도들이다. 상기 박막은 예시적인 실시예들에 따른 알루미늄 전구체를 사용하는 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 형성될 수 있다.
도 1을 참조하면, 챔버(도시하지 않음) 내에 배치된 기판(100) 상에 예시적인 실시예들에 따른 알루미늄 전구체를 포함하는 증착 소스(110)를 제공한다.
증착 소스(110)는 예를 들어 25 내지 400℃의 온도, 바람직하게는 250 내지 350℃의 온도에서 기화되어 기판(100) 상에 제공됨으로써 기판(100) 상면에 흡착될 수 있다. 특히, 예시적인 실시예들에 따른 알루미늄 전구체는 저융점 및 높은 증기압을 가지면서도 고온에서 안정하기 때문에, 높은 증착 온도에도 열분해 되지 않고 기판(100) 상으로 제공될 수 있다.
예시적인 실시예들에 있어서, 증착 소스(110)는 형성하고자 하는 박막의 종류에 따라 실리콘 또는 유기 금속 전구체를 더 포함할 수 있다. 이 경우, 증착 소스(110)는 상기 알루미늄 전구체 및 실리콘 또는 유기 금속 전구체 각각을 독립적으로 기화시키거나, 또는 각각을 미리 원하는 조성으로 혼합한 뒤 기화시킴으로써 제공할 수 있다.
상기 유기금속 전구체는 특별히 제한되지 않으나 예를 들어, 티타늄(Ti), 지르코늄(Zr) 및 하프늄(Hf) 등을 포함하는 금속과 알콜 화합물, 글리콜 화합물, β-디케톤 화합물, 사이클로펜타디엔(cyclopentadiene) 화합물, 유기아민 화합물 및 이들의 혼합물을 포함하는 유기배위화합물을 포함할 수 있다.
상기 알콜 화합물은 예를 들어, 메탄올, 에탄올, 프로판올, 이소프로필 알콜, 부탄올, 제2 부틸 알콜, 이소부틸 알콜, 제3 부틸 알콜, 펜틸 알콜, 이소아밀 알콜, 제3 펜틴 알콜을 포함하는 알킬 알콜(alkyl alcohol); 및 2-메톡시에탄올(2-methoxyethanol), 2-에톡시에탄올(2-ethoxyethanol), 2-부톡시에탄올(2-butoxyethanol), 2-(2-메톡시에톡시)에탄올(2-(2-methoxyethoxy)ethanol), 2-메톡시-1-메틸에탄올(2-methoxy-1-methylethanol), 2-메톡시-1,1-디메틸에탄올(2-methoxy-1,1-dimethylethanol), 2-에톡시-1,1-디메틸에탄올(2-ethoxy-1,1-dimethylethanol), 2-이소프로폭시-1,1-디메틸에탄올(2-isopropoxy-1,1-dimethylethanol), 2-부톡시-1,1-디메틸에탄올(2-butoxy-1,1-dimethylethanol), 2-(2-메톡시에톡시)-1,1-디메틸에탄올(2-2(methoxyethoxy)-1,1-dimethylethanol), 2-프로폭시-1,1-디에틸에탄올(2-propoxy-1,1-diethylethanol), 2-2-부톡시-1,1-디에틸에탄올(2-2-butoxy-1,1-diethylethanol), 3-메톡시-1,1-디메틸프로판올(3-methoxy-1,1-dimethylpropanol)을 포함하는 에테르 알콜을 포함할 수 있다.
상기 글리콜 화합물은 예를 들어, 1,2-에탄디올(1,2-ethanediol), 1,2-프로판디올(1,2-propanediol), 1,3-프로판디올(1,3-propanediol), 2,4-헥산디올(2,4-hexanediol), 2,2-디메틸-1,3-프로판디올(2,2-dimethyl-1,3-propanediol), 2,2-디에틸-1,3-프로판디올(2,2-diethyl-1,3-propandiol), 1,3-부탄디올(1,3-butanediol), 2,4-부탄디올(2,4-butanediol), 2,2-디에틸-1,3-부탄디올(2,2-diethyl-1,3-propanediol), 2-에틸-2-부틸-1,3-프로판디올(2-ethyl-2-butyl-1,3-propanediol), 2,4-펜탄디올(2,4-pentanediol) 2-메틸-1,3-프로판디올(2-methyl-1,3-propanediol), 2-메틸-2,4-펜탄디올(2-methyl-2,4-pentanediol), 2,4-헥산디올(2,4-hexanediol) 및 2,4-디에틸-2,4-펜탄디올(2,4-diethyl-2,4-pentanediol)을 포함할 수 있다.
상기 β-디케톤 화합물은 예를 들어, 아세틸아세톤(acetylacetone), 헥산-2,4-디아논(hexane-2,4-dione), 5-메틸헥산-2,4-디온(5-methylhexane-2,4-dione), 헵탄-2,4-디온(heptane-2,4-dione), 2-메틸헵탄-3,5-디온(2-methylheptane-3,5-dione), 5-메틸헵탄-2,4-디온(5-methylheptane-2,4-dione), 6-메틸헵탄-2,4-디온(6-methylheptane-2,4-dione), 2,2-디메틸헵탄-3,5-디온(2,2-dimethylheptane-3,5-dione), 2,6-디메틸헵탄-3,5-디온(2,6-dimethylheptane-3,5-dione), 2,2,6-트리메틸헵탄-3,5-디온(2,2,6-trimethylheptane-3,5-dione), 2,2,6,6-트리메틸헵탄-3,5-디온(2,2,6,6-trimethylheptane-3,5-dione), 옥탄-2,4-디온(octane-2,4-dione), 2,2,6-트리메틸옥탄-3,5-디온(2,2,6-trimethyloctane??3,5??dione), 2,6-디메틸옥탄-3,5-디온(2,6-dimethyloctane-3,5-dione), 2,9-디메틸노난-4,6-디온-2-메틸-6-에틸데칸-3,5-디온(2,9-dimethylnonane-4,6-dione-2-methyl-6-ethyldecane-3,5-dione) 및 2,2-디메틸-6-에틸데칸-3,5-디온(2,2-dimethyl-6-ethyldecane-3,5-dione)을 포함하는 알킬 치환 β-디케톤; 1,1,1-트리플루오로펜탄-2,4-디온(1,1,1-trifluoropentane-2,4-dione), 1,1,1-트리플루오로-5,5-디메틸헥산-2,4-디온(1,1,1-trifluoro-5,5-dimethylhexane-2,4-dione), 1,1,1,5,5,5-헥사플루오로펜탄-2,4-디온(1,1,1,5,5,5-hexafluoropentane-2,4-dione) 및 1,3-디퍼플루오로헥실 프로판-1,3-디온(1,3-diperfluorohexyl propane-1,3-dione)을 포함하는 불소치환 알킬 β-디케톤; 및 1,1,5,5-테트라메틸-1-메톡시헥산-2,4-디온(1,1,5,5-tetramethyl-1-methoxyhexane-2,4-dione), 2,2,6,6-테트라메틸-1-메톡시헵탄-3,5-디온(2,2,6,6-tetramethyl-1-methoxyheptane-3,5-doine) 및 2,2,6,6-테트라메틸-1-(2-메톡시에톡시)헵탄-3,5-디온(2,2,6,6-Tetramethyl-1-(2-methoxyethoxy)heptane-3,5-dione)을 포함하는 에테르 치환 β-디케톤을 포함할 수 있다.
상기 사이클로펜타디엔 화합물은 예를 들어, 사이클로펜타디엔(cyclopentadiene), 메틸사이클로펜타디엔(methylcyclopentadiene), 에틸사이클로펜타디엔(ethylcyclopentadiene), 프로필사이클로펜타디엔(propylcyclopentadiene), 이소프로필사이클로펜타디엔(isopropylcyclopentadiene), 부틸사이클로펜타디엔 (butylcyclopentadiene), 제2 부틸사이클로펜타디엔, 이소부틸사이클로펜타디엔 (isobutylcyclopentadiene), 제3 부틸사이클로펜타디엔, 디메틸사이클로펜타디엔(dimethylcyclopentadiene) 및 테트라메틸사이클로펜타디엔(tetramethylcyclopentadiene)을 포함할 수 있고, 상기 유기아민 화합물은 예를 들어, 메틸아민(methylamine), 에틸아민(ethylamine), 프로필아민(propylamine), 이소프로필아민(isopropylamine), 부틸아민(butylamine), 제2 부틸아민, 제3 부틸아민, 이소부틸아민(isobutylamine), 디메틸아민(dimethylamine), 디에틸아민(diethylamine), 디프로필아민(dipropylamine), 디이소프로필아민(diisopropylamine), 에틸메틸아민(ethylmethylamine), 프로필메틸아민(propylmethylamine) 및 이소프로필메틸아민(isopropylmethylamine)을 포함할 수 있다.
또한, 증착 소스(110)는 기판(100) 상에 수송 및 공급하는 방법에 따라 캐리어 가스 및 유기용제를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 증착 소스(110)를 기체 수송법을 통해 기판(100) 상에 제공할 경우, 증착 소스(110)를 가열 및 가압하여 기화시킨 뒤, 예를 들어 아르곤, 질소, 헬륨 등의 불활성 기체를 포함하는 캐리어 가스와 함께 상기 기판(100) 상으로 공급할 수 있다.
이와는 다르게, 증착 소스(110)를 액체 수송법을 통해 기판(100) 상에 제공할 경우, 예를 들어 0.01 내지 2.0 mol/L, 바람직하게는 0.05 내지 1.0 mol/L의 증착 소스(110)를 먼저 유기용제에 용해시켜 조성물을 제조한 뒤, 상기 조성물을 가열 및 가압하여 기화시킴으로써 상기 캐리어 가스와 함께 기판(100) 상으로 공급할 수 있다.
예시적인 실시예들에 있어서, 상기 유기용제는 특별히 제한되지 않으나 예를 들어, 에틸 아세테이트(ethyl acetate), 부틸 아세테이트(butyl acetate) 및 메톡시에틸 아세테이트(methoxyethyl acetate)를 포함하는 아세트산 에스터(acetic ester); 테트라하이드로푸란(tetrahydrofuran), 테트라하이드로피란(tetrahydropyran), 에틸렌 글리콜 디메틸 에테르(ethylene glycol dimethyl ether), 디에틸렌 글리콜 디케틸 에테르(diethylene glycol dimethyl ether), 트리에틸렌 글리콜 디메틸 에테르(triethylene glycol dimethyl ether), 디부틸 에테르(dibuthyl ether) 및 디옥산(dioxane)을 포함하는 에테르(ether); 메틸 부틸 케톤(methyl butyl ketone), 메틸 이소부틸 케톤(methyl isobutyl ketone), 에틸 부틸 케톤(ethyl butyl ketone), 디프로필 케톤(dipropyl ketone), 디이소부틸 케톤(diisobutyl ketone), 메틸 아밀 케톤(methyl amyl ketone), 사이클로헥사논(cyclohexanone) 및 메틸사이클로헥사논(methylcyclohexanone)을 포함하는 케톤(ketone); 헥산(hexane), 사이클로헥산(cyclohexane), 메틸사이클로헥산(methylcyclohexane), 디메틸사이클로헥산(dimethylcyclohexane), 에틸사이클로헥산(ethylcyclohexane), 헵탄(heptane), 옥탄(octane), 톨루엔(toluene) 및 자일렌(xylene)을 포함하는 탄화수소; 1-시아노프로판(1-cyanopropane), 1-시아노부탄(1-cyanobutane), 1-시아노헥산(1-cyanohexane), 시아노사이클로헥산(cyanocyclohexane), 시아노벤젠(cyanobenzene), 1,3-디시아노프로판(1,3-dicyanopropane), 1,4-디시아노부탄(1,4-dicyanobutane), 1,6-디시아노헥산(1,6-dicyanohexane), 1,4-디시아노사이클로헥산(1,4-dicyanocyclohexane) 및 1,4-디시아노벤젠(1,4-dicyanobenzene)을 포함하는 시아노(cyano) 기를 갖는 탄화수소; 피리딘(pyridine); 및 루티딘(lutidine) 또는 이들의 혼합물을 포함할 수 있다.
한편, 증착 소스(110)는 형성되는 박막의 전기적 특성에 영향을 줄 수 있으므로 불순물 금속 원소, 불순물 할로겐 원소, 불순물 유기분, 수분 및 파티클을 포함하지 않을 수 있다. 특히, 게이트 절연막 또는 배리어 막으로 사용되는 박막 형성 시, 상기 증착 소스는 알칼리 금속 원소, 알칼리 토금속 원소 및 상기 증착 소스와의 동족원소를 포함하지 않을 수 있다.
상기 불순물 금속 원소는, 예를 들어 원소마다 100ppb 이하를 포함할 수 있고, 바람직하게는 10ppb 이하를 포함할 수 있으며, 총량으로는 1ppm 이를 포함할 수 있고, 바람직하게는 100ppb 이하를 포함할 수 있다.
상기 불순물 할로겐원소는, 예를 들어 100ppm 이하를 포함할 수 있고, 바람직하게는 10ppm 이하를 포함할 수 있다.
상기 불순물 유기분은, 예를 들어 총량으로 500ppm 이하를 포함할 수 있고, 바람직하게는 50ppm 이하를 포함할 수 있다.
상기 수분은 화학 기상 증착 공정 혹은 원자층 증착 공정으로 박막을 형성할 때 파티클 발생의 원인이 되기 때문에 사전에 상기 실리콘 또는 금속 전구체 및 유기용제에 대하여 최대한 수분을 제거함으로써 포함되지 않을 수 있다. 이에 따라, 증착 소스(110)는 예를 들어 10ppm 이하, 바람직하게는 1ppm 이하의 수분을 포함할 수 있다.
상기 파티클은, 예를 들어 액 중 파티클 카운터에 의한 측정으로 0.3㎛ 보다 큰 입자가 액상 1ml 안에 100개 이하를 포함할 수 있고, 바람직하게는 0.2㎛ 보다 큰 입자가 액상 1ml 안에 1000개 이하를 포함할 수 있다.
도 2를 참조하면, 기판(100)에 퍼지(purge) 공정을 수행한다. 이에 따라, 기판(100) 상에 흡착되지 않고 상기 챔버 내에 잔류하는 증착 소스 및 부산물이 제거된다.
퍼지 공정은 헬륨, 아르곤 등의 불활성 가스를 사용하여 상기 챔버 내부를 배기하는 방법, 상기 챔버 내부를 감압하는 방법 및 이들의 조합에 의하여 수행될 수 있다.
불활성 가스를 사용하여 상기 챔버 내부를 배기할 경우, 상기 불활성 가스는 예를 들어, 200 내지 5000sccm으로 챔버 내에 주입될 수 있으며, 바람직하게는 500 내지 2000sccm으로 챔버 내에 주입될 수 있다.
이와는 다르게, 상기 챔버 내부를 감압할 경우, 감압도는 예를 들어, 0.01 내지 300 PA일 수 있으며, 보다 바람직하게는 0.01 내지 100 PA일 수 있다.
도 3을 참조하면, 기판(100) 상에 반응 가스를 제공함으로써 기판(100) 상면에 흡착된 증착 소스(100)와 반응시킨다. 이에 따라, 상기 반응에 따른 반응물이 기판(100) 상에 증착되면서 박막(115)이 형성될 수 있다.
반응 가스는 산소, 오존, 이산화질소, 일산화질소, 수증기, 과산화수소, 포름산, 초산 및 무수초산 등을 포함하는 산화제; 수소를 포함하는 환원제; 및 모노알킬아민(monoalkylamine), 트리알킬아민(trialkylamine) 및 알킬렌디아민(alkylenediamine) 등을 포함하는 유기아민 화합물, 하이드라진(hydrazine) 및 암모니아를 포함하는 질화제 중 적어도 하나를 포함할 수 있다.
그러므로 상기 반응을 통해 형성되는 박막(115)은 알루미늄 박막, 산화알루미늄 박막, 질화알루미늄 박막, 알루미늄 함유 복합산화박막 또는 알루미늄 함유 복합질화박막일 수 있다.
예시적인 실시예들에 있어서, 상기 알루미늄 함유 복합산화박막은 AlSixOy, ZrAlxSiOy, TiAlxSiOy 및 HhAlxSiOy를 포함할 수 있으며, 이때 상기 x 및 y는 특별히 제한되지 않는다.
상기 반응은 예를 들어, 100℃ 이상의 온도, 바람직하게는 150 내지 300℃의 온도에서 수행될 수 있으며, 상기 반응을 활성화시키기 위하여 기판(100)에 플라즈마, 빛, 열, 전압 등의 에너지를 추가적으로 공급할 수 있다.
한편, 기판(100)에 빛 또는 열 에너지를 공급하여 박막을 형성하는 경우에 상기 반응은 예를 들어 대기압 내지 10Pa의 압력 조건에서 수행될 수 있으며, 기판(100)에 플라즈마를 공급하여 박막을 형성하는 경우에 상기 반응은 예를 들어 10 내지 2000 Pa의 압력에서 수행될 수 있다.
박막(115)은 너무 낮은 증착 속도로 형성될 경우 생산성이 낮아질 수 있으며, 반면 너무 높은 증착 속도로 형성될 경우 박막의 특성이 약화될 수 있으므로, 예시적인 실시예들에 있어서 약 0.01 내지 5000 nm/min의 증착 속도, 바람직하게는 0.1 내지 1000 nm/min의 증착 속도로 형성될 수 있으나, 이에 제한되는 것은 아니며 형성하고자 하는 박막의 특성에 따라 용이하게 변경이 가능하다.
지금까지는 박막 형성을 위한 증착 반응을 1회 수행하는 것에 대해 설명하였지만, 이에 제한되지 않고 전술한 바를 1 사이클로 하여 형성하고자 하는 박막의 두께에 따라 선택적으로 다수의 증착 반응을 진행할 수 있다. 다만, 후속하여 진행되는 증착 반응을 고려하여 1 사이클 진행 후, 챔버 내 잔류하는 증착 소스 및 반응 가스와 부산물을 제거하는 퍼지 공정을 더 수행할 수 있다.
또한, 리세스 또는 콘택 홀 등 단차가 있는 개구의 표면에 다수의 증착 반응을 통해 박막을 형성하거나, 혹은 반도체 장치의 배선 형성 시와 유사하게 상기 단차를 매립하도록 박막을 형성할 경우, 단차 피복률(step coverage)을 높이기 위하여 기판(100)에 열을 가하는 리플로우(reflow) 공정을 더 수행할 수도 있다.
전술한 바와 같이, 증착 소스로서 예시적인 실시예들에 따른 알루미늄 전구체를 사용할 경우, 상기 알루미늄 전구체가 저융점 및 높은 증기압을 가지면서도 고온 열안정성을 갖는 특성을 가지므로, 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 용이하게 박막을 형성할 수 있다.
또한 상기 증착 소스 및 반응 가스를 형성하고자 하는 박막의 특성에 따라 적절히 선택함으로써 다양한 종류의 박막을 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 용이하게 형성할 수 있다. 그러므로 상술한 박막 형성 방법은 반도체 소자의 배선 및 게이트 절연막, 커패시터의 유전막 구조물 또는 전자부품의 코팅막 등의 제조에 다양하게 활용될 수 있다.
커패시터 형성 방법
도 4 내지 도 11은 본 발명의 예시적인 실시예들에 따른 커패시터 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 소자 분리막(205)이 형성된 기판(200) 상에 순차적으로 적층된 게이트 절연막(210), 버퍼막(220) 및 게이트 도전막(230)을 형성한다.
게이트 절연막(210)은 산화물, 질화물 및 산질화물 등의 절연 물질을 이용하여 기판(200) 상에 형성될 수 있다. 게이트 절연막(210)은 예시적인 실시예들에 따른 알루미늄 전구체를 사용하여 금속 산화물 또는 금속 질화물을 포함하도록 형성될 수 있다.
게이트 도전막(230)은 화학 기상 증착(CVD) 공정, 원자층 증착(ALD) 공정 등을 통해 형성될 수 있으며, 예를 들어 불순물이 도핑된 폴리실리콘을 포함하도록 형성될 수 있다.
버퍼막(220)은 상기 게이트 절연막(210)과 게이트 도전막(230)이 서로 반응하는 것을 방지하고자 상기 게이트 절연막(210) 및 게이트 도전막(230) 사이에 형성될 수 있으며, 경우에 따라 생략될 수도 있다. 예를 들어, 버퍼막(220)은 실리콘 질화물을 포함하도록 형성될 수 있다.
도 5를 참조하면, 게이트 절연막(210), 버퍼막(220) 및 게이트 도전막(230)을 패터닝함으로써 게이트 절연막 패턴(215), 버퍼막 패턴(225) 및 게이트 도전막 패턴(235)을 포함하는 게이트 구조물(245)을 형성한다.
게이트 절연막 패턴(215), 버퍼막 패턴(225) 및 게이트 도전막 패턴(235)은 게이트 도전막(230) 상에 마스크(미도시)를 형성하고 상기 마스크를 식각 마스크로 사용하여 게이트 절연막(210), 버퍼막(220) 및 게이트 도전막(230)을 이방성 식각함으로써 형성될 수 있다. 이후, 상기 마스크는 예를 들어 습식 식각 공정을 통해 제거될 수 있다.
도 6을 참조하면, 게이트 구조물(245)의 측벽 상에 스페이서(250)를 형성하고, 게이트 구조물(245)에 인접하는 기판(200) 상부에 제1 및 제2 불순물 영역들(261, 263)을 형성한다.
스페이서(250)는 게이트 구조물(245) 및 노출된 기판(200) 상면에 스페이서막(미도시)을 형성하고, 이를 이방성 식각하여 부분적으로 제거함으로써 형성될 수 있다. 스페이서막(250)은 예를 들어, 실리콘 질화물을 포함하도록 형성될 수 있다.
제1 및 제2 불순물 영역들(261, 263)은 이온 주입 공정을 통해 기판(200)에 불순물을 도핑함으로써 형성될 수 있고, 이에 따라 제1 및 제2 불순물 영역들(261, 263)은 게이트 구조물(245)과 함께 트랜지스터를 정의할 수 있다. 이때 제1 및 제2 불순물 영역들(261, 263)은 상기 트랜지스터의 소스/드레인 영역의 기능을 수행할 수 있다.
도 7을 참조하면, 상기 트랜지스터를 커버하는 제1 층간 절연막(270)을 상기 기판(200) 상에 형성하고, 제1 층간 절연막(270)을 관통하며 제1 및 제2 불순물 영역들(261, 263)과 접촉하는 제1 및 제2 콘택 플러그들(281, 283)을 기판(200) 상에 형성한다.
제1 및 제2 콘택 플러그들(281, 283)은 예를 들어, 제1 층간 절연막(270)을 식각함으로써 기판(200)의 제1 및 제2 불순물 영역들(261, 263)을 노출시키는 복수의 제1 개구들(미도시)을 형성하고, 상기 제1 개구들을 충분히 매립하도록 기판(200) 및 제1 층간 절연막(270) 상에 제1 도전막(미도시)을 형성한 뒤, 제1 층간 절연막(270)의 상면이 노출될 때까지 상기 제1 도전막 상부를 평탄화함으로써 형성될 수 있다. 이에 따라, 제1 및 제2 콘택 플러그들(281, 283)은 제1 및 제2 불순물 영역들(261, 263)과 각각 전기적으로 연결될 수 있다.
이어 제1 및 제2 콘택 플러그들(281, 283)을 커버하는 제2 층간 절연막(290)을 제1 층간 절연막(270) 상에 형성하고, 제2 층간 절연막(290)을 관통하며 제2 콘택 플러그(283)와 접촉하는 비트 라인 콘택(300)을 형성한다.
비트 라인 콘택(300)은 예를 들어, 제2 층간 절연막(290)을 식각하여 제2 콘택 플러그(283)의 상면을 노출시키는 제2 개구(미도시)를 형성한 뒤, 상기 제2 개구를 충분히 매립하도록 제2 콘택 플러그(283) 및 제1 층간 절연막(270) 상에 제2 도전막(미도시)을 형성하고, 제2 도전막 상부를 제2 층간 절연막(290)의 상면이 노출될 때까지 평탄화함으로써 형성될 수 있다.
이후, 상기 비트 라인 콘택(300)에 접촉하는 제3 도전막(미도시)을 상기 제2 층간 절연막(290) 상에 형성한 뒤 패터닝함으로써 상기 비트 라인 콘택(300)과 전기적으로 연결되는 비트 라인(310)을 형성하고, 비트 라인(310)을 커버하는 제3 층간 절연막(320)을 제2 층간 절연막(290) 상에 형성한다.
예시적인 실시예들에 있어서, 제1 내지 제3 층간 절연막(270, 290, 320)은 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성될 수 있으며, 상기 제1 내지 제3 도전막은 도핑된 폴리실리콘 및/또는 금속을 포함하도록 형성될 수 있다.
도 8을 참조하면, 제2 및 제3 층간 절연막(290, 320)을 관통하며 제1 콘택 플러그(281) 상면과 접촉하는 커패시터 콘택(330)을 형성하고, 커패시터 콘택(330) 및 제3 층간 절연막(310) 상에 식각 저지막(340) 및 몰드막(350)을 순차적으로 형성한다.
커패시터 콘택(330)은 예를 들어, 제2 및 제3 층간 절연막(290, 320)을 식각하여 제1 콘택 플러그(281)의 상면을 노출시키는 제3 개구(미도시)를 형성하고, 상기 제3 개구를 충분히 매립하도록 제4 도전막(미도시)을 형성한 뒤, 상기 제4 도전막의 상부를 제3 층간 절연막(320)의 상면이 노출될 때까지 평탄화함으로써 형성될 수 있다.
이어, 식각 저지막(340) 및 몰드막(350)을 관통하는 제4 개구(미도시)를 형성함으로써 커패시터 콘택(330)의 상면을 노출시킨 후, 상기 제4 개구의 내벽 및 몰드막(350) 상에 제5 도전막(360)을 형성한다.
예시적인 실시예들에 있어서, 식각 저지막(340)은 실리콘 질화물을 포함하도록 형성될 수 있으며, 몰드막(350)은 실리콘 산화물을 포함하도록 형성될 수 있다. 한편, 상기 제 4 및 제5 도전막은 예를 들어 도핑된 폴리실리콘 및/또는 금속을 포함하도록 형성될 수 있다.
도 9를 참조하면, 제5 도전막(360) 상에 상기 제4 개구들을 채우는 희생막(미도시)을 형성한 뒤, 몰드막(350)의 상면이 노출될 때까지 상기 희생막 및 제5 도전막(360)을 평탄화함으로써 제4 개구의 내벽 상에 제5 도전막 패턴 및 희생막 패턴(미도시)을 형성한다. 이어, 몰드막(350) 및 희생막 패턴을 예를 들어, 습식 식각 공정을 통해 제거함으로써 하부 전극(365)을 형성한다. 이에 따라, 하부 전극(365)은 커패시터 콘택(330) 상면을 커버하도록 형성되며, 제1 콘택 플러그(281)와 전기적으로 연결된다.
도 10을 참조하면, 예시적인 실시예들에 따른 알루미늄 전구체를 사용하여 식각 저지막(340) 및 하부 전극(365)의 표면에 유전막(370)을 형성한다.
유전막(370)은 박막 형성 방법에서 전술한 바와 같이, 예시적인 실시예들에 따른 알루미늄 전구체를 포함하는 증착 소스를 불활성 기체를 포함하는 캐리어 가스와 함께 하부 전극(365) 상에 제공하고, 이어 하부 전극(365) 상으로 반응 가스를 제공하여 이들을 반응시킴으로써 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 반응 가스는 산화제, 환원제 또는 질화제 중 적어도 하나를 포함할 수 있으며, 이에 따라 유전막(370)은 알루미늄 산화물 또는 알루미늄 질화물을 포함하도록 형성되어 높은 유전율을 나타낼 수 있다.
특히, 본 발명의 예시적인 실시예들에 따른 알루미늄 전구체는 저융점 및 높은 휘발성뿐만 아니라 고온 열안정성을 갖기 때문에, 이를 유전막 형성을 위한 증착 소스로 사용할 경우, 높은 증착 온도에도 쉽게 열분해 되지 않아 종횡비가 큰 하부 전극의 표면에도 용이하게 유전막을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 증착 소스는 실리콘 또는 유기 금속 전구체를 더 포함할 수 있으며, 이에 따라 상기 유전막은 예를 들어 AlSixOy, ZrAl2SiO7, TiAl2SiO7 및 HhAl2SiO7를 포함하도록 형성될 수 있다. 이때, 상기 x 및 y는 특별히 제한되지 않으나, 예를 들어 상기 x는 0.8 내지 1.2일 수 있고, 상기 y는 3.1 내지 3.9일 수 있다.
이후, 하부 전극의 종횡비에 따른 단차 피복률(step coverage)을 높이기 위해 예시적인 실시예들에 있어서, 기판(200)에 리플로우 공정을 더 수행할 수 있다. 상기 리플로우 공정은 예를 들어 250 내지 1000℃의 온도, 바람직하게는 300 내지 500℃의 온도에서 수행될 수 있다.
도 11을 참조하면, 유전막(370) 상에 상부 전극(380)을 형성한다.
상부 전극(380)은 유전막(370)을 커버하도록 형성될 수 있으며, 하부 전극(365)과 동일한 물질, 예를 들어 도핑된 폴리실리콘 및/또는 금속을 포함하도록 형성될 수 있다.
도 12 및 도 13은 다른 예시적인 실시예들에 따른 커패시터 형성 방법을 설명하기 위한 단면도이다. 상기 커패시터 형성 방법은 도 4 내지 도 9를 참조로 설명한 커패시터 형성 방법과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 동일한 구성 요소에는 동일한 참조 부호를 부여하고 이에 대한 자세한 설명은 생략한다.
먼저, 도 4 내지 도 9를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행한다. 이에 따라, 트랜지스터, 층간 절연막들(270, 290, 320), 콘택 플러그들(281, 283), 비트 라인 콘택(300), 커패시터 콘택(330), 비트라인(310), 식각 저지막(340) 및 하부 전극(365)이 형성된다.
이후, 도 12를 참조하면, 예시적인 실시예들에 따른 알루미늄 전구체를 사용하여 하부 전극(265)의 표면에 제1 및 제2 유전막들(400, 410)을 포함하는 유전막 구조물(420)을 형성한다.
제1 유전막(400)은 박막 형성 방법에서 전술한 바와 같이, 예시적인 실시예들에 따른 알루미늄 전구체를 포함하는 증착 소스를 불활성 기체를 포함하는 캐리어 가스와 함께 하부 전극(365) 상에 제공하고, 하부 전극(365) 상으로 반응 가스를 제공하여 이들을 반응시킴으로써 형성될 수 있다.
제2 유전막(410)은 제1 유전막(400) 형성 방법과 유사하게, 알루미늄을 제외한 유기 금속 전구체 또는 실리콘을 포함하는 증착 소스를 불활성 기체를 포함하는 캐리어 가스와 함께 제1 유전막(400) 상에 제공하고, 제1 유전막(400) 상으로 반응 가스를 제공하여 이들을 반응시킴으로써 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 유전막(400)을 형성한 뒤 제2 유전막(410)을 형성하기 전에 기판(200)에 퍼지 공정 및 리플로우 공정을 더 수행할 수 있고, 이때 상기 리플로우 공정은 예를 들어 250 내지 1000℃의 온도, 바람직하게는 300 내지 500℃의 온도에서 수행될 수 있다.
상기 반응 가스는 예를 들어 산화제, 환원제 또는 질화제 중 적어도 하나를 포함할 수 있으며, 상기 유기 금속 전구체는 예를 들어 지르코늄, 티타늄 및 하프늄을 포함할 수 있다. 이에 따라, 제1 유전막(400)은 예를 들어 알루미늄 산화물 또는 알루미늄 질화물을 포함하도록 형성될 수 있으며, 제2 유전막(410)은 예를 들어 실리콘 질화물, 실리콘 산화물, 알루미늄을 제외한 금속 질화물 또는 알루미늄을 제외한 금속 산화물을 포함하도록 형성될 수 있다.
이와는 다르게, 알루미늄을 제외한 유기 금속 전구체 또는 실리콘을 포함하는 증착 소스를 불활성 기체를 포함하는 캐리어 가스와 함께 하부 전극(365) 상에 제공한 뒤, 하부 전극(365) 상에 반응 가스를 제공함으로써 제1 유전막(400)을 형성하고, 예시적인 실시예들에 따른 알루미늄 전구체를 포함하는 증착 소스를 불활성 기체를 포함하는 캐리어 가스와 함께 제1 유전막(400) 상에 제공한 뒤, 제1 유전막(400) 상에 반응 가스를 제공함으로써 제2 유전막(410)을 형성할 수도 있다.
이에 따라, 제1 유전막(400)은 예를 들어 실리콘 질화물, 실리콘 산화물, 알루미늄을 제외한 금속 질화물 또는 알루미늄을 제외한 금속 산화물을 포함하도록 형성될 수 있으며, 제2 유전막(410)은 예를 들어 알루미늄 산화물 또는 알루미늄 질화물을 포함하도록 형성될 수 있다.
도 13을 참조하면, 유전막 구조물(420) 상에 상부 전극(430)을 형성한다.
상부 전극(430)은 유전막 구조물(420)을 커버하도록 형성될 수 있으며, 하부 전극(365)과 동일한 물질, 예를 들어 도핑된 폴리실리콘 및 금속을 포함하도록 형성될 수 있다.
전술한 바와 같이, 예시적인 실시예들에 따른 알루미늄 전구체의 저융점, 고휘발성 및 고온 열안정성 특성으로부터 높은 종횡비를 갖는 하부 전극의 표면에도 화학 기상 증착 공정 혹은 원자층 증착 공정을 통해 용이하게 박막을 형성할 수 있다.
100, 200: 기판 110: 증착 소스
115: 박막 205: 소자 분리막
210: 게이트 절연막 215: 게이트 절연막 패턴
220: 버퍼막 225: 버퍼막 패턴
230: 게이트 도전막 235: 게이트 도전막 패턴
245: 게이트 구조물 250: 스페이서
261: 제1 불순물 영역 263: 제2 불순물 영역
270: 제1 층간 절연막 281: 제1 콘택 플러그
283: 제3 콘택 플러그 290: 제2 층간 절연막
300: 비트 라인 콘택 310: 비트 라인
320: 제3 층간 절연막 330: 커패시터 콘택
340: 식각 저지막 350: 몰드막
360: 제5 도전막 365: 하부 전극
370: 유전막 380, 430: 상부 전극
400: 제1 유전막 410: 제2 유전막
420: 유전막 구조물

Claims (10)

  1. 하기 구조식 1로 표시되는 알루미늄 전구체.
    〔구조식 1〕
    Figure 112013016443062-pat00011
    (1)
    (상기 구조식 1에서, X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
    Figure 112013016443062-pat00012
    (2)
    Figure 112013016443062-pat00013
    (3) )
  2. 하기 구조식 1로 표시되는 알루미늄 전구체를 포함하는 증착 소스를 기판 상에 제공하는 단계; 및
    상기 기판 상에 반응 가스를 제공하여 상기 증착 소스와 반응시키는 단계를 포함하는 박막 형성 방법.
    〔구조식 1〕
    Figure 112013016443062-pat00014
    (1)
    (상기 구조식 1에서, X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
    Figure 112013016443062-pat00015
    (2)
    Figure 112013016443062-pat00016
    (3) )
  3. 제2항에 있어서, 상기 증착 소스는 실리콘 또는 유기 금속 전구체를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  4. 제2항에 있어서, 상기 증착 소스는 불활성 기체를 포함하는 캐리어 가스와 함께 상기 기판 상으로 공급되는 것을 특징으로 하는 박막 형성 방법.
  5. 제2항에 있어서, 상기 반응 가스는 산화제, 환원제 또는 질화제 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.
  6. 기판 상에 하부 전극을 형성하는 단계;
    하기 구조식 1로 표시되는 알루미늄 전구체를 사용하여 상기 하부 전극의 표면에 유전막 구조물을 형성하는 단계; 및
    상기 유전막 구조물을 커버하는 상부 전극을 형성하는 단계를 포함하는 커패시터 형성 방법.
    〔구조식 1〕
    Figure 112013016443062-pat00017
    (1)
    (상기 구조식 1에서, X는 하기 구조식 2 또는 구조식 3으로 표시되는 작용기이다.
    Figure 112013016443062-pat00018
    (2)
    Figure 112013016443062-pat00019
    (3) )
  7. 제6항에 있어서, 상기 기판 상에 상기 하부 전극을 형성하는 단계 이전에,
    상기 기판 상에 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막을 관통하며 상기 기판 상면에 접촉하는 콘택 플러그를 형성하는 단계를 더 포함하며,
    상기 하부 전극은 상기 콘택 플러그 상에 형성되어 전기적으로 연결되는 것을 특징으로 하는 커패시터 형성 방법.
  8. 제7항에 있어서, 상기 기판 상에 상기 층간 절연막을 형성하는 단계 이전에,
    상기 기판 상에 게이트 구조물을 형성하는 단계; 및
    상기 게이트 구조물에 인접하는 상기 기판 부분에 불순물 영역들을 형성하는 단계를 포함하며,
    상기 콘택 플러그는 상기 불순물 영역들의 상면에 접촉하는 것을 특징으로 하는 커패시터 형성 방법.
  9. 제8항에 있어서, 상기 기판 상에 상기 게이트 구조물을 형성하는 단계는,
    상기 기판 상에 순차적으로 적층된 게이트 절연막 패턴, 버퍼막 패턴 및 게이트 도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  10. 제7항에 있어서, 상기 기판 상에 상기 하부 전극을 형성하는 단계는,
    상기 층간 절연막 상에 상기 콘택 플러그의 상면을 노출시키는 개구를 갖는 몰드막을 형성하는 단계;
    상기 개구의 내벽 상에 도전막 패턴을 형성하는 단계; 및
    상기 몰드막을 제거하는 단계를 포함하는 것을 특징으로 하는 커패시터 형성 방법.
KR1020130019559A 2013-02-25 2013-02-25 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법 KR102123996B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130019559A KR102123996B1 (ko) 2013-02-25 2013-02-25 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
US14/176,173 US9472345B2 (en) 2013-02-25 2014-02-10 Aluminum precursor, method of forming a thin film and method of forming a capacitor using the same
TW103104438A TWI614260B (zh) 2013-02-25 2014-02-11 鋁前驅物、使用該鋁前驅物形成薄膜之方法，及使用該鋁前驅物形成電容器之方法
JP2014031269A JP6427322B2 (ja) 2013-02-25 2014-02-21 アルミニウム前駆体と、それを用いた薄膜及びキャパシタの形成方法
CN201410063617.8A CN104004007B (zh) 2013-02-25 2014-02-25 铝前体、使用其形成薄膜的方法和形成电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019559A KR102123996B1 (ko) 2013-02-25 2013-02-25 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20140106769A KR20140106769A (ko) 2014-09-04
KR102123996B1 true KR102123996B1 (ko) 2020-06-17

Family

ID=51364939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019559A KR102123996B1 (ko) 2013-02-25 2013-02-25 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법

Country Status (5)

Country Link
US (1) US9472345B2 (ko)
JP (1) JP6427322B2 (ko)
KR (1) KR102123996B1 (ko)
CN (1) CN104004007B (ko)
TW (1) TWI614260B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109984A (ko) * 2014-03-21 2015-10-02 삼성전자주식회사 기체 차단 필름, 이를 포함하는 냉장고 및 기체 차단 필름의 제조방법
CN106567053B (zh) * 2015-10-09 2019-03-15 中国科学院微电子研究所 一种制备钛铝合金薄膜的方法
KR102627458B1 (ko) 2016-09-13 2024-01-19 삼성전자주식회사 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
KR20200080478A (ko) 2018-12-26 2020-07-07 삼성전자주식회사 알루미늄 화합물 및 이를 이용한 반도체 소자의 제조 방법
CN115279940B (zh) * 2020-02-24 2024-04-09 Up化学株式会社 铝前体化合物、其制备方法和使用其形成含铝膜的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088236A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2010502541A (ja) 2006-08-29 2010-01-28 ピルキングトン・グループ・リミテッド 低い抵抗率のドープ酸化亜鉛でコーティングされたガラス物品の製造方法及びその製造方法により製造されるコーティングされたガラス物品

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1162369B (de) * 1961-06-30 1964-02-06 Karl Ziegler Dr Verfahren zur Herstellung von neuen aluminiumorganischen Verbindungen
JPH06326028A (ja) 1993-05-11 1994-11-25 Kawasaki Steel Corp アルミニウム合金薄膜の形成方法
FR2726487B1 (fr) 1994-11-04 1996-12-13 Inst Francais Du Petrole Compositions catalytiques a base de composes du rhenium et de l'aluminium leur preparation et leur utilisation pour la metathese des olefines
JP3761536B2 (ja) * 1995-06-30 2006-03-29 オリジン電気株式会社 表面被覆プラスチック成形品
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
KR0164984B1 (ko) * 1995-12-04 1999-01-15 강박광 화학증착에 의해 알킬산디알킬알루미늄으로부터 산화알루미늄막을 형성하는 방법
KR100186947B1 (ko) * 1996-07-12 1999-05-15 이서봉 이소프로필산디메틸알루미늄의 제조방법
JP2002192404A (ja) 2000-10-19 2002-07-10 Ngk Spark Plug Co Ltd 切削工具
KR20020033436A (ko) 2000-10-19 2002-05-06 오카무라 가네오 절삭공구
KR100874399B1 (ko) * 2002-07-18 2008-12-17 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
US6730163B2 (en) 2002-03-14 2004-05-04 Micron Technology, Inc. Aluminum-containing material and atomic layer deposition methods
JP2004015034A (ja) 2002-06-12 2004-01-15 Handotai Process Kenkyusho:Kk 成膜方法、成膜装置及び成膜装置のクリーニング方法
KR100480756B1 (ko) * 2002-08-02 2005-04-06 한국화학연구원 산화알루미늄 박막 제조 방법
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
NO20045674D0 (no) 2004-12-28 2004-12-28 Uni I Oslo Thin films prepared with gas phase deposition technique
US8399056B2 (en) 2006-06-02 2013-03-19 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing
KR100863063B1 (ko) 2007-04-06 2008-10-10 주식회사 유피케미칼 화학 증착용 유기 알루미늄 전구체 용액 및 그 제조 방법
KR100962431B1 (ko) 2008-08-26 2010-06-14 한국화학연구원 신규의 알루미늄 아미노 알콕사이드 화합물 및 그 제조 방법
KR101072002B1 (ko) 2008-11-14 2011-10-11 한국화학연구원 신규의 알루미늄 알콕사이드 화합물 및 그 제조 방법
JP5279858B2 (ja) 2010-05-07 2013-09-04 キヤノン株式会社 酸化アルミニウム前駆体ゾル、および光学用部材の製造方法
JP5742658B2 (ja) * 2011-10-20 2015-07-01 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2013145787A (ja) * 2012-01-13 2013-07-25 Adeka Corp アルミニウム化合物、薄膜形成用原料及び薄膜の製造方法
JP5912911B2 (ja) * 2012-06-26 2016-04-27 株式会社Adeka アルミニウム化合物を用いたａｌｄ法による薄膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010502541A (ja) 2006-08-29 2010-01-28 ピルキングトン・グループ・リミテッド 低い抵抗率のドープ酸化亜鉛でコーティングされたガラス物品の製造方法及びその製造方法により製造されるコーティングされたガラス物品
JP2009088236A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G Carta et al. Surface and Coatings Technology. 2002, Vol. 160, pp. 124-131
Giovanni A. Battiston et al. Chemical Vapor Deposition. 2001, Vol. 7, pp. 69-74

Also Published As

Publication number Publication date
KR20140106769A (ko) 2014-09-04
US20140242263A1 (en) 2014-08-28
JP6427322B2 (ja) 2018-11-21
CN104004007B (zh) 2017-09-05
TW201439103A (zh) 2014-10-16
US9472345B2 (en) 2016-10-18
CN104004007A (zh) 2014-08-27
TWI614260B (zh) 2018-02-11
JP2014165496A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
KR102123996B1 (ko) 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
KR102251989B1 (ko) 유기 금속 전구체 및 이를 이용한 박막 형성 방법
JP2005536064A (ja) Ｈｉｇｈ−ｋ金属シリケートの原子層堆積
JP2010518645A (ja) 基板上に金属含有層を形成するための蒸着法
US20090127105A1 (en) Systems and methods for forming niobium and/or vanadium containing layers using atomic layer deposition
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
EP2499274B1 (en) Deposition methods using hafnium-containing compounds
JP5528762B2 (ja) Ａｌｄ用原料及びこれを用いたケイ素含有薄膜形成方法
TW201829425A (zh) 含有環戊二烯配位基之金屬錯合物
JP4711733B2 (ja) 酸化珪素系薄膜の製造方法
US20100109130A1 (en) Method of forming an oxide thin film
KR100829539B1 (ko) 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
KR100657792B1 (ko) 원자층 적층 방법과 이를 이용한 커패시터의 제조 방법 및게이트 구조물의 제조 방법
US20210284667A1 (en) Organometallic adduct compound and method of manufacturing integrated circuit using the same
JP2006249046A (ja) 珪素アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法
US11332486B2 (en) Aluminum compound and method for manufacturing semiconductor device using the same
KR20210104123A (ko) 550℃ 이상의 온도에서 ald를 사용하여 si-함유 막을 증착시키기 위한 전구체 및 방법
JP7357794B2 (ja) 高品質Ｓｉ含有膜を形成するための超低温ＡＬＤ
KR20100134035A (ko) 질화 하프늄의 옥사이드 또는 실리케이트의 박막 제조방법, 상기 방법에 사용된 배위 화합물, 및 전자 집적회로의 제조방법
EP4249631A1 (en) Method for manufacturing thin film
TWI715787B (zh) 薄膜形成用原料及薄膜之製造方法
KR20190095159A (ko) 실리콘 화합물 전구체 조성물 및 이를 이용한 실리콘 함유 박막 형성 방법
US20210024550A1 (en) SiC PRECURSOR COMPOUND AND THIN FILM FORMING METHOD USING THE SAME
KR100744664B1 (ko) 화학기상증착법에 의한 루테늄막의 제조 방법
KR20230173942A (ko) 신규한 이트륨 화합물, 상기 이트륨 화합물을 함유하는 전구체, 상기 이트륨 전구체를 이용한 이트륨 함유 박막 및 이의 제조방법.

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant